JPH07111865B2 - 固体電子ビ−ム発生装置 - Google Patents
固体電子ビ−ム発生装置Info
- Publication number
- JPH07111865B2 JPH07111865B2 JP18939786A JP18939786A JPH07111865B2 JP H07111865 B2 JPH07111865 B2 JP H07111865B2 JP 18939786 A JP18939786 A JP 18939786A JP 18939786 A JP18939786 A JP 18939786A JP H07111865 B2 JPH07111865 B2 JP H07111865B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- electron beam
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、固体電子ビーム発生装置に関するものであ
る。
る。
［従来の技術］ 従来から知られている固体電子ビーム発生装置のひとつ
として、例えば米国特許4,259,678号に開示された装置
がある。この米国特許に開示された装置は、Si半導体基
板上にpn接合を形成し、当該pn接合に逆電圧を印加し、
アバランシェ効果により熱平衡状態よりも高いエネルギ
ーをもった電子（以後、ホットエレクトロンを呼ぶ）を
生成し、ホットエレクトロンの有する運動エネルギーを
利用して真空中に電子ビームを取り出すものである。
として、例えば米国特許4,259,678号に開示された装置
がある。この米国特許に開示された装置は、Si半導体基
板上にpn接合を形成し、当該pn接合に逆電圧を印加し、
アバランシェ効果により熱平衡状態よりも高いエネルギ
ーをもった電子（以後、ホットエレクトロンを呼ぶ）を
生成し、ホットエレクトロンの有する運動エネルギーを
利用して真空中に電子ビームを取り出すものである。
しかしながら、かかる装置にあっては、アバランシェ効
果により生じるホットエレクトロンのうち、真空準位よ
りも高いエネルギーをもつ割合が少ないため、取り出さ
れる電流量が小さいという問題点があった。
果により生じるホットエレクトロンのうち、真空準位よ
りも高いエネルギーをもつ割合が少ないため、取り出さ
れる電流量が小さいという問題点があった。
従来から知られている第２の固体電子ビーム発生装置
は、特公昭54−30274号公報に開示されているように、G
aP半導体基板上にAlxGa(1-x)P（０≦ｘ≦１）からなるp
n接合領域を設け、そのpn接合領域に順方向電圧を印加
し、ｎ領域からｐ領域に注入された電子を外部に取り出
すものである。
は、特公昭54−30274号公報に開示されているように、G
aP半導体基板上にAlxGa(1-x)P（０≦ｘ≦１）からなるp
n接合領域を設け、そのpn接合領域に順方向電圧を印加
し、ｎ領域からｐ領域に注入された電子を外部に取り出
すものである。
ところが、かかる装置にあっては先に述べた米国特許の
場合に比べてキャリア量を大きくすることができるとい
う利点を有する反面、ホットエレクトロンを形成する領
域がないため、真空中への電子の放出効率が低く、且つ
GaP基板には結晶欠陥が多く良好なpn接合領域が形成で
きないという欠点がみられる。
場合に比べてキャリア量を大きくすることができるとい
う利点を有する反面、ホットエレクトロンを形成する領
域がないため、真空中への電子の放出効率が低く、且つ
GaP基板には結晶欠陥が多く良好なpn接合領域が形成で
きないという欠点がみられる。
また、上述した２つの従来技術より先に知られている米
国特許3,119,947号には、Si半導体基板上にnpn領域を形
成し、両者のｎ型領域間に電圧を印加させて電子を放出
させる装置が提案されている。かかるnpn型の装置によ
れば、第１の従来技術として述べた装置（pn接合を利用
した装置）の放出効率が10-6程度であるのに対し、放出
効率を10-4程度まで向上させることが考えられる。
国特許3,119,947号には、Si半導体基板上にnpn領域を形
成し、両者のｎ型領域間に電圧を印加させて電子を放出
させる装置が提案されている。かかるnpn型の装置によ
れば、第１の従来技術として述べた装置（pn接合を利用
した装置）の放出効率が10-6程度であるのに対し、放出
効率を10-4程度まで向上させることが考えられる。
しかしながら、上記ｐ型領域と電子放出面側のｎ型領域
は数100Åと薄く、かつ、均一に設ける必要があるた
め、その作製が難しく現実的でないという問題点をもっ
ていた。
は数100Åと薄く、かつ、均一に設ける必要があるた
め、その作製が難しく現実的でないという問題点をもっ
ていた。
［発明が解決しようとする問題点］ よって本発明の目的は、上述の点に鑑み、簡易な構成に
より製作工程を容易にすると共に、電子放出効率を十分
に高めた固体電子ビーム発生装置を提供することにあ
る。
より製作工程を容易にすると共に、電子放出効率を十分
に高めた固体電子ビーム発生装置を提供することにあ
る。
［問題点を解決するための手段］ かかる目的を達成するために、本発明では、第１のバン
ドギャップを有する第１領域と、前記第１のバンドギャ
ップより狭い第２のバンドギャップを有する第２領域と
によりヘテロ接合をなす際に、所定材料の混晶比が厚さ
方向に徐々に変化している傾斜層を前記第１領域と前記
第２領域との間に挿入し、前記第１領域から前記第２領
域に対して電子を注入すると共に、前記第２領域の電子
放出面から電子を放出するものである。
ドギャップを有する第１領域と、前記第１のバンドギャ
ップより狭い第２のバンドギャップを有する第２領域と
によりヘテロ接合をなす際に、所定材料の混晶比が厚さ
方向に徐々に変化している傾斜層を前記第１領域と前記
第２領域との間に挿入し、前記第１領域から前記第２領
域に対して電子を注入すると共に、前記第２領域の電子
放出面から電子を放出するものである。
［作用］ 広いバンドギャップを有する第１領域から傾斜層を介し
て狭いバンドギャップを有する第２領域に電子を注入
し、その電子を第２領域の端面から直接放出させる。
て狭いバンドギャップを有する第２領域に電子を注入
し、その電子を第２領域の端面から直接放出させる。
［実施例］ 以下、実施例に基づいて本発明を詳細に説明する。
第１図は、ｎ型（もしくはn+型）GaAs基板を用いた本発
明の第１実施例を示す断面構成図である。本図におい
て、１はｎ型（もしくはn+型）GaAs基板、２はキャリア
供給源として作用するＮ型AlxGa1-xAs層である。ここ
で、ｘはAlの混晶比を表し、０＜ｘ≦１の値を有する。
また、大文字の“N"は、バンドギャップが広いＮ型領域
であることを表す。３は、このＮ型AlxGa(1-x)As層に酸
素を注入して形成した不活性層である。
明の第１実施例を示す断面構成図である。本図におい
て、１はｎ型（もしくはn+型）GaAs基板、２はキャリア
供給源として作用するＮ型AlxGa1-xAs層である。ここ
で、ｘはAlの混晶比を表し、０＜ｘ≦１の値を有する。
また、大文字の“N"は、バンドギャップが広いＮ型領域
であることを表す。３は、このＮ型AlxGa(1-x)As層に酸
素を注入して形成した不活性層である。
４はAlxGa(1-x)Asの組成比を徐々に少なくしていきGaAs
まで連続的に変化させた傾斜（graded）層である。
まで連続的に変化させた傾斜（graded）層である。
５は、ｐ型GaAs層である。ここで、小文字の“p"は、バ
ンドギャップが狭いｐ型領域であることを表す。なお、
ｐ型GaAs層の代わりに、Alを加えてｐ型AlzGa(1-z)As層
（０≦ｚ＜ｘ）とすることにより、バンドギャップの大
きさを制御することも可能である。
ンドギャップが狭いｐ型領域であることを表す。なお、
ｐ型GaAs層の代わりに、Alを加えてｐ型AlzGa(1-z)As層
（０≦ｚ＜ｘ）とすることにより、バンドギャップの大
きさを制御することも可能である。
８はｐ型GaAs層５の表面に付着または拡散させた酸化セ
シウム（Cs−Ｏ）層であり、電子放出面として作用す
る。このCs−Ｏ層の替わりに、Cs等のアルカリ金属と、
Cu,Ag,Au,Sb,Bi,Se,As,P,Te,Si,Oの中の少なくともひと
つを含む材料を付着もしくは拡散させることも可能であ
る。
シウム（Cs−Ｏ）層であり、電子放出面として作用す
る。このCs−Ｏ層の替わりに、Cs等のアルカリ金属と、
Cu,Ag,Au,Sb,Bi,Se,As,P,Te,Si,Oの中の少なくともひと
つを含む材料を付着もしくは拡散させることも可能であ
る。
９はSiO2等により形成された保護層（絶縁層）、10およ
び11はバイアス電圧を印加するための電極、13は放出さ
れた電子を加速するための外部加速用電極である。
び11はバイアス電圧を印加するための電極、13は放出さ
れた電子を加速するための外部加速用電極である。
14は電極11とのオーミック接触を行うためのp+型GaAs層
である。
である。
本実施例はｎ型GaAs基板上に、MBE（Moleculer Beam Ep
itaxy）装置もしくはMOCVD（Metalorganic Chemical Va
pour Deposition）装置等によりＮ型AlGaAs層２を形成
した後、イオン注入装置により酸素イオン注入不活性層
３を作製し、再び傾斜層4,p型GaAs層５のエピタキシャ
ル成長を順次行う。その後、SiO2層（保護層）９および
各電極10,11の形成、ならびにCs−Ｏの拡散処理を行
い、本実施例の作製を完了する。
itaxy）装置もしくはMOCVD（Metalorganic Chemical Va
pour Deposition）装置等によりＮ型AlGaAs層２を形成
した後、イオン注入装置により酸素イオン注入不活性層
３を作製し、再び傾斜層4,p型GaAs層５のエピタキシャ
ル成長を順次行う。その後、SiO2層（保護層）９および
各電極10,11の形成、ならびにCs−Ｏの拡散処理を行
い、本実施例の作製を完了する。
ｎ型GaAs用電極10としては、Au−Ge,Au−Ge−Ni等を、
またｐ型GaAs用電極11としては、Au−Sn,Ag−Zn,Au−B
e,Au−Zn等を用いるのが好適である。
またｐ型GaAs用電極11としては、Au−Sn,Ag−Zn,Au−B
e,Au−Zn等を用いるのが好適である。
次に、第２図に示すエネルギーバンド図を用いて、本実
施例の動作原理を説明する。
施例の動作原理を説明する。
第２図において、実線は熱平衡時のエネルギーレベル
［eV］、点線はバイアス印加時のエネルギーレベル［e
V］を示す。層２には、層５へのキャリア注入効率を上
げるために、広いバンドギャップ材であるAlxGa(1-x)As
を用いる。本実施例において、Alの混晶比ｘは、良質な
ヘテロ接合が得られるようにすると共に、Ｌ−バンドお
よびＸ−バンドの影響も考慮してＸ＝0.3と設定した
が、この値に限定されるものではない。
［eV］、点線はバイアス印加時のエネルギーレベル［e
V］を示す。層２には、層５へのキャリア注入効率を上
げるために、広いバンドギャップ材であるAlxGa(1-x)As
を用いる。本実施例において、Alの混晶比ｘは、良質な
ヘテロ接合が得られるようにすると共に、Ｌ−バンドお
よびＸ−バンドの影響も考慮してＸ＝0.3と設定した
が、この値に限定されるものではない。
さらに、層２のドープ量は高ドープ（５×1017〜１×10
19cm-3）として、多くのキャリアが層５に注入されるよ
うにしてある。このような程度のドープ量になると、縮
退状態になり、フェルミ準位が伝導帯の上に位置する。
19cm-3）として、多くのキャリアが層５に注入されるよ
うにしてある。このような程度のドープ量になると、縮
退状態になり、フェルミ準位が伝導帯の上に位置する。
電極10はｎ型GaAs基板１の裏面に設けてあるので、高ド
ープを行って基板での電圧降下を極力低下させるように
するのが好適である。
ープを行って基板での電圧降下を極力低下させるように
するのが好適である。
層２と層５との間には傾斜層４が挿入されているので、
Alの混晶比ｘが徐々に減少し、層５との境界ではｘ＝０
になる。このような傾斜層４を挿入することにより、層
２と層５とのヘテロ界面には、第２図に示す如く、スパ
イク等が発生しない。このように、スパイクなどの障壁
が生じないため、層５へ数多くのキャリアが注入され、
キャリア注入効率が向上する。
Alの混晶比ｘが徐々に減少し、層５との境界ではｘ＝０
になる。このような傾斜層４を挿入することにより、層
２と層５とのヘテロ界面には、第２図に示す如く、スパ
イク等が発生しない。このように、スパイクなどの障壁
が生じないため、層５へ数多くのキャリアが注入され、
キャリア注入効率が向上する。
層５としては、狭いバンドギャップ材であるｐ型GaAs層
を用いる。この層５へのドープ量は低抵抗化のため５×
1018cm-3とし、且つ、層５での散乱を少なくするために
層の膜厚を300Åにする。
を用いる。この層５へのドープ量は低抵抗化のため５×
1018cm-3とし、且つ、層５での散乱を少なくするために
層の膜厚を300Åにする。
ｐ型GaAs層５の上にはCs−Ｏが拡散（もしくは付着）さ
れているため、層５の表面の仕事関数は、1.4eV程度と
低くなっている。先に述べたとおり、この表面層として
は、｛Cs等のアルカリ金属＋（Sb,Bi,Se,As,P,Te,Cu,A
g,Au,Si,O）｝等を含む材料も使用することができる。
れているため、層５の表面の仕事関数は、1.4eV程度と
低くなっている。先に述べたとおり、この表面層として
は、｛Cs等のアルカリ金属＋（Sb,Bi,Se,As,P,Te,Cu,A
g,Au,Si,O）｝等を含む材料も使用することができる。
次に、本実施例にバイアス電圧を印加した時の状態を説
明する（第２図の破線参照）。
明する（第２図の破線参照）。
電極10と電極11の間には順方向バイアス電圧を印加し、
さらに外部加速用電極13には電極11に対して正のバイア
ス電圧を印加する。すると、Cs−Ｏを拡散したｐ型GaAs
の仕事関数は1.4eVであり、ｐ型GaAsの電子親和力は4.0
7eVであるため、第２図に示す如く、ｐ型GaAs層５のバ
ンドは表面近傍で下の方に曲がる。
さらに外部加速用電極13には電極11に対して正のバイア
ス電圧を印加する。すると、Cs−Ｏを拡散したｐ型GaAs
の仕事関数は1.4eVであり、ｐ型GaAsの電子親和力は4.0
7eVであるため、第２図に示す如く、ｐ型GaAs層５のバ
ンドは表面近傍で下の方に曲がる。
このｐ型GaAs層５は高ドープ状態にあるため、価電子帯
とフェルミ準位とはほぼ一致する。しかも、GaAsのバン
ドギャップは1.428eVであって、Cs−Ｏを拡散した層の
仕事関数1.4eVよりも大きくなっている。従って、Ｎ型A
lGaAs層２からｐ型GaAs層５に注入された低エネルギー
のキャリア（電子）は、第２図に示す如く表面に形成さ
れた谷Ｖに落ち込むが、傾斜層を設けたことにより層５
へ注入されるキャリアの絶対量は多くなり、放出される
電流量も大となる。
とフェルミ準位とはほぼ一致する。しかも、GaAsのバン
ドギャップは1.428eVであって、Cs−Ｏを拡散した層の
仕事関数1.4eVよりも大きくなっている。従って、Ｎ型A
lGaAs層２からｐ型GaAs層５に注入された低エネルギー
のキャリア（電子）は、第２図に示す如く表面に形成さ
れた谷Ｖに落ち込むが、傾斜層を設けたことにより層５
へ注入されるキャリアの絶対量は多くなり、放出される
電流量も大となる。
また、外部加速用電極13によって外部電界が加えられる
と、第２図に示すように真空準位は下の方に曲がり、放
出された電子はこの電界によりさらに加速される。
と、第２図に示すように真空準位は下の方に曲がり、放
出された電子はこの電界によりさらに加速される。
第３図は、半絶縁性基板を用いた第２実施例を示す断面
構成図である。この第２実施例は、第１図に示して第１
実施例と同様の素子をイオン注入技術より作製したもの
である。
構成図である。この第２実施例は、第１図に示して第１
実施例と同様の素子をイオン注入技術より作製したもの
である。
第３図において、21は半絶縁性GaAs基板、22は電極10と
のオーミック接触を得るためのn+GaAs層、２はＮ型AlxG
a(1-x)As（０＜ｘ≦１）層、４は層２から離れるに従っ
てAlの混晶比を徐々に減少させた傾斜層、５はｐ型GaAs
層、８は仕事関数を低下させるためにCs−Ｏ等を拡散も
しくは付着させた層である。
のオーミック接触を得るためのn+GaAs層、２はＮ型AlxG
a(1-x)As（０＜ｘ≦１）層、４は層２から離れるに従っ
てAlの混晶比を徐々に減少させた傾斜層、５はｐ型GaAs
層、８は仕事関数を低下させるためにCs−Ｏ等を拡散も
しくは付着させた層である。
本実施例では、半絶縁性GaAs基板21上に、n+GaAs層22,N
型AlxGa(1-x）As層2,傾斜層4,p型GaAs層５を形成した
後、ｐ型GaAs用電極形成部にBeをイオン注入したp+領域
23,層２と層５との間の絶縁および素子間分離のために
Ｂをイオン注入した領域24を形成する。その後、SiO2保
護層９を形成し、電極11を作製する。その他の電極10に
ついては、n+型GaAs層22に到達するまで穴を掘り、そこ
にAu−Ge/Au等の電極を形成する。
型AlxGa(1-x）As層2,傾斜層4,p型GaAs層５を形成した
後、ｐ型GaAs用電極形成部にBeをイオン注入したp+領域
23,層２と層５との間の絶縁および素子間分離のために
Ｂをイオン注入した領域24を形成する。その後、SiO2保
護層９を形成し、電極11を作製する。その他の電極10に
ついては、n+型GaAs層22に到達するまで穴を掘り、そこ
にAu−Ge/Au等の電極を形成する。
最後に外部加速用電極13の付設と、Cs−Ｏの拡散を行
い、本実施例の作製を完了する。かかる第２実施例は、
先に述べた第１実施例と異なり、ｐ型GaAs層５（第１図
参照）までのエッチングなど難しいプロセスが不要とな
るばかりでなく、素子表面が平坦になる等の利点を有す
る。
い、本実施例の作製を完了する。かかる第２実施例は、
先に述べた第１実施例と異なり、ｐ型GaAs層５（第１図
参照）までのエッチングなど難しいプロセスが不要とな
るばかりでなく、素子表面が平坦になる等の利点を有す
る。
第２実施例の動作原理等は第１実施例と同様なので、説
明は省略する。
明は省略する。
このような、プレーナ型のデバイス構成とすることによ
り、複数のデバイスを同一平面上に配列する所謂マルチ
化に際しても、適切に対応することができる。
り、複数のデバイスを同一平面上に配列する所謂マルチ
化に際しても、適切に対応することができる。
なお、これまで述べてきた第１実施例ないし第５実施例
ではIII−Ｖ属化合物半導体のひとつであるGaAsを用い
て構成したが、かかる材料に限定されることなく、例え
ばInGaAsP/InP系材料を用いることも可能である。これ
ら材料を用いた場合の実施例を、次の第１表にまとめて
示す。
ではIII−Ｖ属化合物半導体のひとつであるGaAsを用い
て構成したが、かかる材料に限定されることなく、例え
ばInGaAsP/InP系材料を用いることも可能である。これ
ら材料を用いた場合の実施例を、次の第１表にまとめて
示す。
［発明の効果］ 以上詳述したとおり、本発明によれば、次に列挙する効
果を得ることができる。
果を得ることができる。
２つの化合物間のバンドギャップが異なる構成と
し、且つ両化合物間に傾斜層を介挿させてあるので、一
方の化合物半導体から他方の化合物半導体に注入される
キャリア量が増大する。
し、且つ両化合物間に傾斜層を介挿させてあるので、一
方の化合物半導体から他方の化合物半導体に注入される
キャリア量が増大する。
その結果、電子放出量が格段に向上する。
MEB装置やMOCVD装置などを用いて、各層を数10Å程
度のエピタキシャル膜とすることができるので、良質か
つ均一な層構成を容易になすことができる。
度のエピタキシャル膜とすることができるので、良質か
つ均一な層構成を容易になすことができる。
また、各層の膜厚を薄くできることから、駆動電圧を小
さくすることができる。
さくすることができる。
膜構成が単純なため、作製が容易である。
半導体材料を用いて電子ビーム発生装置（デバイ
ス）を製作することができるので、同一基板上に複数の
電子ビーム発生装置を配列したり、他の機能を有するデ
バイスと結合することが容易に行われる。その結果とし
て、半導体素子の集積度を上げることが可能となる。
ス）を製作することができるので、同一基板上に複数の
電子ビーム発生装置を配列したり、他の機能を有するデ
バイスと結合することが容易に行われる。その結果とし
て、半導体素子の集積度を上げることが可能となる。
また、本発明の実施例によれば、上記発明の効果に加え
て、次の効果を得ることができる。
て、次の効果を得ることができる。
イオン注入技術を用いて本発明を実施した場合には、
エッチングなどのプロセスが不要になる，素子の表面
が平坦になる，同一基板上にその他のデバイスを形成
して、集積度を上げることができる。
エッチングなどのプロセスが不要になる，素子の表面
が平坦になる，同一基板上にその他のデバイスを形成
して、集積度を上げることができる。
第１図は、本発明の第１実施例を示す断面構成図、 第２図は第１実施例のエネルギー状態を示すエネルギー
バンド図、 第３図は本発明の第２実施例を示す断面構成図である。 １……ｎ型GaAs基板、 ２……Ｎ型AlxGa(1-x)As層、 ３……Ｎ型AlxGa(1-x)As酸素注入不活性層、 ４……傾斜層、 ５……ｐ型GaAs層、 ８……Cs−Ｏ拡散層、 ９……SiO2絶縁層、 10……電極、 11……電極、 13……外部加速用電極。
バンド図、 第３図は本発明の第２実施例を示す断面構成図である。 １……ｎ型GaAs基板、 ２……Ｎ型AlxGa(1-x)As層、 ３……Ｎ型AlxGa(1-x)As酸素注入不活性層、 ４……傾斜層、 ５……ｐ型GaAs層、 ８……Cs−Ｏ拡散層、 ９……SiO2絶縁層、 10……電極、 11……電極、 13……外部加速用電極。
Claims (5)
- 【請求項１】第１のバンドギャップを有する第１領域
と、前記第１のバンドギャップより狭い第２のバンドギ
ャップを有する第２領域とによりヘテロ接合をなす際
に、所定材料の混晶比が厚さ方向に徐々に変化している
傾斜層を前記第１領域と前記第２領域との間に挿入し、 前記第１領域から前記第２領域に対して電子を注入する
と共に、前記第２領域の電子放出面から電子を放出する
ようにしたことを特徴とする固体電子ビーム発生装置。 - 【請求項２】ｎ型もしくはn+型GaAs基板または絶縁性Ga
As基板上に第１のバンドギャップを有するＮ型AlxGa
(1-x)As層（ここで、０＜ｘ≦１）を形成して前記第１
領域とし、 第２のバンドギャップを有するｐ型AlzGa(1-z)As層（こ
こで、０≦ｚ＜ｘ）を形成して前記第２領域としたこと
を特徴とする特許請求の範囲第１項記載の固体電子ビー
ム発生装置。 - 【請求項３】前記第２領域の電子放出面にアルカリ金属
成分を有する材料を拡散もしくは付着させたことを特徴
とする特許請求の範囲第１項記載の固体電子ビーム発生
装置。 - 【請求項４】前記傾斜層として、AlxGa(1-x)Asの混晶比
ｘを徐々に変化させた層を用いることを特徴とする特許
請求の範囲第２項記載の固体電子ビーム発生装置。 - 【請求項５】前記Ｎ型AlxGa(1-x)As層（ここで、０＜ｘ
≦１）の所定領域に酸素を注入して不活性領域を形成し
たことを特徴とする特許請求の範囲第２項記載の固体電
子ビーム発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18939786A JPH07111865B2 (ja) | 1986-08-12 | 1986-08-12 | 固体電子ビ−ム発生装置 |
| EP87111709A EP0257460B1 (en) | 1986-08-12 | 1987-08-12 | Solid-state electron beam generator |
| DE3751781T DE3751781T2 (de) | 1986-08-12 | 1987-08-12 | Festkörper-Elektronenstrahlerzeuger |
| US07/563,852 US5031015A (en) | 1986-08-12 | 1990-08-07 | Solid-state heterojunction electron beam generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18939786A JPH07111865B2 (ja) | 1986-08-12 | 1986-08-12 | 固体電子ビ−ム発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345735A JPS6345735A (ja) | 1988-02-26 |
| JPH07111865B2 true JPH07111865B2 (ja) | 1995-11-29 |
Family
ID=16240609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18939786A Expired - Fee Related JPH07111865B2 (ja) | 1986-08-12 | 1986-08-12 | 固体電子ビ−ム発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111865B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788243B2 (ja) * | 1988-02-27 | 1998-08-20 | キヤノン株式会社 | 半導体電子放出素子及び半導体電子放出装置 |
-
1986
- 1986-08-12 JP JP18939786A patent/JPH07111865B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345735A (ja) | 1988-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331373B1 (en) | Semiconductor electron emitting device | |
| EP0194197B1 (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5554859A (en) | Electron emission element with schottky junction | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| EP0257460B1 (en) | Solid-state electron beam generator | |
| US4040080A (en) | Semiconductor cold electron emission device | |
| US4833507A (en) | Electron emission device | |
| US3972060A (en) | Semiconductor cold electron emission device | |
| JPH07111865B2 (ja) | 固体電子ビ−ム発生装置 | |
| EP0229672A2 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| EP0246700A1 (en) | Hot Charge-carrier transistors | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH0821313B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111864B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH0821312B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111862B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111866B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111867B2 (ja) | 固体電子ビ−ム発生装置 | |
| US4040074A (en) | Semiconductor cold electron emission device | |
| JPH07111863B2 (ja) | 固体電子ビ−ム発生装置 | |
| US4040079A (en) | Semiconductor cold electron emission device | |
| US4012760A (en) | Semiconductor cold electron emission device | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JP2774155B2 (ja) | 電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |