JP2765982B2 - 半導体電子放出素子およびその製造方法 - Google Patents
半導体電子放出素子およびその製造方法Info
- Publication number
- JP2765982B2 JP2765982B2 JP23393189A JP23393189A JP2765982B2 JP 2765982 B2 JP2765982 B2 JP 2765982B2 JP 23393189 A JP23393189 A JP 23393189A JP 23393189 A JP23393189 A JP 23393189A JP 2765982 B2 JP2765982 B2 JP 2765982B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- emitting device
- electron
- electrode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子放出素子およびその製造方法に係り、特
に電子なだれ増幅（以下アバランシェ増幅ということが
ある）を起こさせ、ホット化した電子（ホットエレクト
ロン）を外部に放出させる電子放出素子およびその製造
方法に関する。
に電子なだれ増幅（以下アバランシェ増幅ということが
ある）を起こさせ、ホット化した電子（ホットエレクト
ロン）を外部に放出させる電子放出素子およびその製造
方法に関する。
［従来の技術］ 従来、電子放出素子のうち、アバランシェ増幅を用い
たものは、米国特許第4259678号乃至米国特許第4303930
号に記載されているように、ｐ型半導体層とｎ型半導体
層とを接合してダイオード構造とし、このダイオードの
両端に逆バイアス電圧をかけてアバランシェ増幅を起し
て電子をホット化し、セシウム等を付着させて表面の仕
事関数を低下させたｎ型半導体層表面より電子が放出さ
れるように構成されたものが知られている。
たものは、米国特許第4259678号乃至米国特許第4303930
号に記載されているように、ｐ型半導体層とｎ型半導体
層とを接合してダイオード構造とし、このダイオードの
両端に逆バイアス電圧をかけてアバランシェ増幅を起し
て電子をホット化し、セシウム等を付着させて表面の仕
事関数を低下させたｎ型半導体層表面より電子が放出さ
れるように構成されたものが知られている。
［発明が解決しようとする課題及び作用］ 上記従来例では、電子放出部の仕事関数を低下させる
ために電子放出部表面にセシウム乃至セシウム酸化物を
形成させているが、上記セシウム材料は化学的に極めて
活性なため、 （１）超高真空（〜10-7torr以上）で使用しなければ安
定な動作をしない、 （２）寿命が真空度によって変化する、 （３）効率が真空度によって変化をする 等の課題が常にともなうので、セシウム乃至セシウム酸
化物以外の材料をも使用しうる構造の電子放出素子の出
現が望まれていた。
ために電子放出部表面にセシウム乃至セシウム酸化物を
形成させているが、上記セシウム材料は化学的に極めて
活性なため、 （１）超高真空（〜10-7torr以上）で使用しなければ安
定な動作をしない、 （２）寿命が真空度によって変化する、 （３）効率が真空度によって変化をする 等の課題が常にともなうので、セシウム乃至セシウム酸
化物以外の材料をも使用しうる構造の電子放出素子の出
現が望まれていた。
また、上記従来例では、pn界面で生成されたホットエ
レクトロンはｎ型半導体層を通過するときに散乱により
エネルギーを失う。それを避けるためにはｎ型半導体層
を極めて薄く（200Å以下に）作成する必要がある。し
かるに、極めて薄いｎ型半導体層を均一、高濃度、かつ
低欠陥で作成するには半導体製造プロセス上の課題が多
数存在するため、実際上かかる素子を安定に作製するこ
とは困難であった。
レクトロンはｎ型半導体層を通過するときに散乱により
エネルギーを失う。それを避けるためにはｎ型半導体層
を極めて薄く（200Å以下に）作成する必要がある。し
かるに、極めて薄いｎ型半導体層を均一、高濃度、かつ
低欠陥で作成するには半導体製造プロセス上の課題が多
数存在するため、実際上かかる素子を安定に作製するこ
とは困難であった。
［課題を解決するための手段］ 本発明の第１の要旨は、不純物濃度が電子なだれ降伏
を生じさせるような濃度範囲であるｐ型半導体層を表面
の少なくとも一部分に有する半導体基体と、 前記ｐ型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記ｐ型半導体層とに逆バイ
アス電圧を印加して、前記ショットキー電極から電子を
放出させるための手段と、 前記放出された電子を外部に引き出すための引き出し
電極と、 を有する電子放出素子において、 前記ｐ型半導体層とショットキー電極との間のショッ
トキー接合を半導体基体表面に平行に形成し、 少なくとも１つの開口部を具えた電気絶縁層をショッ
トキー接合部と平行に前記半導体基体表面上に設け、 該開口部のエッジ部において前記電気絶縁層上に、前
記ショットキー電極の仕事関数を低下させるための少な
くとも一つの引出し電極を設け、 前記ショットキー接合部内の一部分に、他の部分より
も局部的に降伏電圧が低くなるような濃度範囲及び層構
成の部分（以下低降伏電圧を有する部分という）を設
け、 前記低降伏電圧を有する部分の周囲に、前記低降伏電
圧を有する部分を前記半導体基体表面上に隔離するため
のｎ型領域を設け、 前記低降伏電圧を有する部分は、前記ｐ型半導体層
に、局部的に高濃度ドーピングを施して形成した高濃度
ｐ領域であり、該高濃度ドープｐ領域の幅を５μ以下と
し、 前記ショットキー電極を、降伏時において該ショット
キー接合の空乏層内で生成される電子を通過させるのに
充分な薄さとしたことを特徴とする半導体電子放出素子
に存在する。
を生じさせるような濃度範囲であるｐ型半導体層を表面
の少なくとも一部分に有する半導体基体と、 前記ｐ型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記ｐ型半導体層とに逆バイ
アス電圧を印加して、前記ショットキー電極から電子を
放出させるための手段と、 前記放出された電子を外部に引き出すための引き出し
電極と、 を有する電子放出素子において、 前記ｐ型半導体層とショットキー電極との間のショッ
トキー接合を半導体基体表面に平行に形成し、 少なくとも１つの開口部を具えた電気絶縁層をショッ
トキー接合部と平行に前記半導体基体表面上に設け、 該開口部のエッジ部において前記電気絶縁層上に、前
記ショットキー電極の仕事関数を低下させるための少な
くとも一つの引出し電極を設け、 前記ショットキー接合部内の一部分に、他の部分より
も局部的に降伏電圧が低くなるような濃度範囲及び層構
成の部分（以下低降伏電圧を有する部分という）を設
け、 前記低降伏電圧を有する部分の周囲に、前記低降伏電
圧を有する部分を前記半導体基体表面上に隔離するため
のｎ型領域を設け、 前記低降伏電圧を有する部分は、前記ｐ型半導体層
に、局部的に高濃度ドーピングを施して形成した高濃度
ｐ領域であり、該高濃度ドープｐ領域の幅を５μ以下と
し、 前記ショットキー電極を、降伏時において該ショット
キー接合の空乏層内で生成される電子を通過させるのに
充分な薄さとしたことを特徴とする半導体電子放出素子
に存在する。
本発明では、不純物濃度が電子なだれ降伏を生じさせ
るような濃度範囲であるｐ型半導体層を表面の少なくと
も一部分に有する半導体基体を有している。この半導体
基体としてはシリコン基板、ガリウムヒ素基板その他の
基板を使用すればよい。
るような濃度範囲であるｐ型半導体層を表面の少なくと
も一部分に有する半導体基体を有している。この半導体
基体としてはシリコン基板、ガリウムヒ素基板その他の
基板を使用すればよい。
本発明では、ｐ型半導体層とショットキー電極との間
のショットキー接合を半導体基体表面に平行に形成す
る。
のショットキー接合を半導体基体表面に平行に形成す
る。
ショットキー接合を半導体基体の表面に平行に形成す
ることで空乏層及び電界が半導体面に平行に形成される
ため電子は電界に対して垂下な方向すなわち半導体内部
から外部へ向かうようなベクトルにそろえられる。この
ため電子のエネルギー分布の拡がりが小さくなるため、
放出された電子のエネルギー分布の拡がりも小さくな
り、収束等に有利な電子ビームが得られる。
ることで空乏層及び電界が半導体面に平行に形成される
ため電子は電界に対して垂下な方向すなわち半導体内部
から外部へ向かうようなベクトルにそろえられる。この
ため電子のエネルギー分布の拡がりが小さくなるため、
放出された電子のエネルギー分布の拡がりも小さくな
り、収束等に有利な電子ビームが得られる。
なお、低降伏電圧を有する部分はｐ型半導体層に局部
的に高濃度ドーピングを行なって形成すればよい。
的に高濃度ドーピングを行なって形成すればよい。
また、該高濃度ドープｐ型領域の幅を５μｍ以下とす
ることが好ましく、これにより電流の集中による素子の
熱破壊を防止することができる。
ることが好ましく、これにより電流の集中による素子の
熱破壊を防止することができる。
なお、ショットキー電極の材料としては、導電性を有
し仕事関数の小さい材料を用いることが好ましく、この
ために導電性材料と仕事関数の小さい材料の多層構成に
してもよい（請求項７）。例えば一層だけで構成すると
きは、LaB6，BaB6，CaB6，SrB6，CeB6，YB6，YB4等のホ
ウ化物等を用いればよい（請求項８）。
し仕事関数の小さい材料を用いることが好ましく、この
ために導電性材料と仕事関数の小さい材料の多層構成に
してもよい（請求項７）。例えば一層だけで構成すると
きは、LaB6，BaB6，CaB6，SrB6，CeB6，YB6，YB4等のホ
ウ化物等を用いればよい（請求項８）。
ショットキー電極の厚さは、降伏時において該ショッ
トキー接合の空乏層内で生成される電子を通過させるの
に充分な薄さであればよい。0.1μｍ以下が好ましい
（請求項３）。
トキー接合の空乏層内で生成される電子を通過させるの
に充分な薄さであればよい。0.1μｍ以下が好ましい
（請求項３）。
ｐ型半導体層に局部的に高濃度ドーピングを施した領
域を設けることにより動作時に該高濃度ドーピング領域
で空乏層が極めて薄く形成され局部的に降伏電圧を下げ
るとともに高電界下で電子をホット化するのに必要なエ
ネルギーを与えることができる。
域を設けることにより動作時に該高濃度ドーピング領域
で空乏層が極めて薄く形成され局部的に降伏電圧を下げ
るとともに高電界下で電子をホット化するのに必要なエ
ネルギーを与えることができる。
本発明では、少なくとも１つの開口部を具えた電気絶
縁層をショットキー接合部と平行に前記半導体基体表面
上設け、さらに、該開口部のエッジ部において前記電気
絶縁層上の開口部のエッジ部に、前記ショットキー電極
の仕事関数を低下させるための少なくとも一つの引出し
電極を設ける。
縁層をショットキー接合部と平行に前記半導体基体表面
上設け、さらに、該開口部のエッジ部において前記電気
絶縁層上の開口部のエッジ部に、前記ショットキー電極
の仕事関数を低下させるための少なくとも一つの引出し
電極を設ける。
これにより、引き出し電極を介して生成されるショッ
トキー電極面近くの強電界の結果として、仕事関数が見
かけ上減少（ショットキー効果）が得られるとともに空
間電荷の形成を防止することが出来る。
トキー電極面近くの強電界の結果として、仕事関数が見
かけ上減少（ショットキー効果）が得られるとともに空
間電荷の形成を防止することが出来る。
なお、絶縁層は、１層構造でもよいが２層構造として
もよい。例えば、酸化シリコンとチッ化シリコンの２層
とすればよい（請求項10）。
もよい。例えば、酸化シリコンとチッ化シリコンの２層
とすればよい（請求項10）。
なお、開口部の形状は円形としてもよいし、また、表
示用として使用する場合には正方形もしくは長方形開口
部とすることも適当である。円形として用いるときは、
引き出し電極は円環状とすればよい。
示用として使用する場合には正方形もしくは長方形開口
部とすることも適当である。円形として用いるときは、
引き出し電極は円環状とすればよい。
引き出し電極の材料としては例えば金を用いればよい
（請求項９）。なお、引き出し電極は一層構造でもよ
く、また、多層構造でもよい（請求項５）。
（請求項９）。なお、引き出し電極は一層構造でもよ
く、また、多層構造でもよい（請求項５）。
また引き出し電極を２またはそれ以上の副電極に分割
してレンズ機能や偏向機能をもたせることも可能であ
る。
してレンズ機能や偏向機能をもたせることも可能であ
る。
なお、開口部の直径と絶縁層の厚みの比は2:1以下と
することが好ましい（請求項４）。
することが好ましい（請求項４）。
このようにすることでショットキー電極の近傍に高電
界を形成し、電子の有効な引き出しとショットキー効果
による仕事関数の低下が行なえる。
界を形成し、電子の有効な引き出しとショットキー効果
による仕事関数の低下が行なえる。
本発明では、低降伏電圧を有する部分の周囲に、前記
低降伏電圧を有する部分を前記半導体基体表面上に隔離
するためのｎ型領域を設ける。
低降伏電圧を有する部分を前記半導体基体表面上に隔離
するためのｎ型領域を設ける。
「THE BELL SYSTEM TECHNICAL JOURNAL」1968年２月
のp195〜p208にあるようにショットキー電極の周囲にｎ
型領域を形成することで、ショットキー電極のエッジ部
の高電界によるリークを防ぐことが出来る。
のp195〜p208にあるようにショットキー電極の周囲にｎ
型領域を形成することで、ショットキー電極のエッジ部
の高電界によるリークを防ぐことが出来る。
またショットキー電極に大気中で安定かつ、導電性の
低仕事関数材料を用いたことで空乏層を半導体側のみに
形成することが可能となり、電子の速度ベクトルを均一
に半導体面に垂下方向にそろえることが可能となり、放
出電子のエネルギー分布の幅を狭くすることが可能と
る。またショットキー電極を電子ビーム蒸着等で形成出
来るため極めて薄く形成することで電子がショットキー
電極内を通過する際の散乱を低く押さえるとともの大気
中での取り扱いが極めて容易となる。
低仕事関数材料を用いたことで空乏層を半導体側のみに
形成することが可能となり、電子の速度ベクトルを均一
に半導体面に垂下方向にそろえることが可能となり、放
出電子のエネルギー分布の幅を狭くすることが可能と
る。またショットキー電極を電子ビーム蒸着等で形成出
来るため極めて薄く形成することで電子がショットキー
電極内を通過する際の散乱を低く押さえるとともの大気
中での取り扱いが極めて容易となる。
本発明の第２の要旨は、高濃度ｐ型半導体基体に低濃
度ｐ型半導体層を成長させた半導体基体の表面を絶縁層
で被覆し、ｎ型領域となるべき部分をエッチングにより
開口しドナーイオンを注入し、次に絶縁層を介してアク
セプタイオンを注入し高濃度ｐ型領域を形成し、次いで
絶縁層を残したままアニールしこの絶縁層上にコンタク
ト電極を形成し、さらに引き出し電極形成のための絶縁
層を形成し、さらに引き出し電極層を絶縁層上に形成
し、該引き出し電極に開口部を設けた後、エッチングに
て引き出し電極形成のための該絶縁層をパターニング
し、半導体層表面を露出させた後、形成された開口部を
マスクとして最後にショットキー電極を形成することを
特徴とする電子放出素子その製造方法に存在する。
度ｐ型半導体層を成長させた半導体基体の表面を絶縁層
で被覆し、ｎ型領域となるべき部分をエッチングにより
開口しドナーイオンを注入し、次に絶縁層を介してアク
セプタイオンを注入し高濃度ｐ型領域を形成し、次いで
絶縁層を残したままアニールしこの絶縁層上にコンタク
ト電極を形成し、さらに引き出し電極形成のための絶縁
層を形成し、さらに引き出し電極層を絶縁層上に形成
し、該引き出し電極に開口部を設けた後、エッチングに
て引き出し電極形成のための該絶縁層をパターニング
し、半導体層表面を露出させた後、形成された開口部を
マスクとして最後にショットキー電極を形成することを
特徴とする電子放出素子その製造方法に存在する。
第２要旨によれば、イオン注入法を用いることで電子
放出部である高濃度ｐ型領域を微小化し、理想的点状電
子源が得られること、最初に形成した絶縁膜を最後まで
残すことでコンタクト電極がセルフアラインで位置決め
出来ること、また開口部を形成した後で開口部をマスク
としてショットキー電極を最後に形成することでショッ
トキー電極のセルフアライン形成を可能とするだけでな
く、ショットキー電極のプロセス工程中に生じる酸化、
エッチング等の物理、化学的変化を避けることが出来
る。また、絶縁層及び引き出し電極を多層構成とするこ
とで、複雑なリストオフ形状（逆テーパー）を作製し、
チャージアップを避けて電子を有効に引き出すような形
状とすることが可能となった。
放出部である高濃度ｐ型領域を微小化し、理想的点状電
子源が得られること、最初に形成した絶縁膜を最後まで
残すことでコンタクト電極がセルフアラインで位置決め
出来ること、また開口部を形成した後で開口部をマスク
としてショットキー電極を最後に形成することでショッ
トキー電極のセルフアライン形成を可能とするだけでな
く、ショットキー電極のプロセス工程中に生じる酸化、
エッチング等の物理、化学的変化を避けることが出来
る。また、絶縁層及び引き出し電極を多層構成とするこ
とで、複雑なリストオフ形状（逆テーパー）を作製し、
チャージアップを避けて電子を有効に引き出すような形
状とすることが可能となった。
［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
第１図（Ａ），（Ｂ）は、本発明の半導体電子放出素
子の第一実施例の概略的構成図であり、第１図（Ａ）は
平面図、第１図（Ｂ）はＡ−Ａ部の断面図である。
子の第一実施例の概略的構成図であり、第１図（Ａ）は
平面図、第１図（Ｂ）はＡ−Ａ部の断面図である。
本実施例の場合、８×1018原子／cm3のキャリアを持
つZnをドープしたｐ型ガリウムヒ素基板１に５×1016原
子／cm3のキャリア持つBeドープｐ型エピ層（ｐ型半導
体層）２をMBE成長（モレキュラービームエピタキシ
ー）で形成した基板を原材料として用いた。
つZnをドープしたｐ型ガリウムヒ素基板１に５×1016原
子／cm3のキャリア持つBeドープｐ型エピ層（ｐ型半導
体層）２をMBE成長（モレキュラービームエピタキシ
ー）で形成した基板を原材料として用いた。
次に第２図に示されるようにチッ化シリコン膜13aをC
VD法で2000Å付着した後、ｎ型領域を形成するためにチ
ッ化シリコン膜13aを適当にパターニングを行なって取
り除きSiイオンをフォーカスドイオンビーム装置を用い
て160keVと80keVの２つの異なる電圧で、Siイオン濃度
が表面からゆるやかに減少するように（傾斜接合が得ら
れるように）注入し、同時、Beイオンを80keVでチッ化
シリコン膜13aを通して注入した。このように注入する
ことでｎ型領域３を深さ5000Åまで形成し、同時に高濃
度ｐ型領域４が深さ2000Å、径２μφで得た。
VD法で2000Å付着した後、ｎ型領域を形成するためにチ
ッ化シリコン膜13aを適当にパターニングを行なって取
り除きSiイオンをフォーカスドイオンビーム装置を用い
て160keVと80keVの２つの異なる電圧で、Siイオン濃度
が表面からゆるやかに減少するように（傾斜接合が得ら
れるように）注入し、同時、Beイオンを80keVでチッ化
シリコン膜13aを通して注入した。このように注入する
ことでｎ型領域３を深さ5000Åまで形成し、同時に高濃
度ｐ型領域４が深さ2000Å、径２μφで得た。
以上述べたように本マスクレス注入を用いることで多
段打ち込み、及び異種イオン打ち込みが同時に可能なだ
けでなくビームを0.1μｍ程度に絞ることが可能なた
め、高濃度ｐ型領域だけでなく全体の素子構造をサブミ
クロン領域で作製し微細なスポット状電子源を作製する
ことが出来る。
段打ち込み、及び異種イオン打ち込みが同時に可能なだ
けでなくビームを0.1μｍ程度に絞ることが可能なた
め、高濃度ｐ型領域だけでなく全体の素子構造をサブミ
クロン領域で作製し微細なスポット状電子源を作製する
ことが出来る。
次いでチッ化シリコン膜13aを残したまま、第３図に
示されるようにイオン打込部を適当にアニール後、Alを
コンタクト電極12として、上記チッ化シリコン膜13a上
に蒸着した。この方法によるとｎ型領域形成部にセルフ
アラインでコンタクト電極12と接続することが出来る。
示されるようにイオン打込部を適当にアニール後、Alを
コンタクト電極12として、上記チッ化シリコン膜13a上
に蒸着した。この方法によるとｎ型領域形成部にセルフ
アラインでコンタクト電極12と接続することが出来る。
さらに第４図に示されるように高濃度ｐ型領域近傍上
のAlだけを適当なマスクを用いてリン酸で取り除いて、
シリコン酸化物13bを１μｍ、チッ化シリコン11を2000
Åを堆積し、さらに続いて引き出し電極７として金を20
00Å蒸着した。次にレジストを用いて電子源の上部に開
口部を形成し最初にヨウ化カリとヨウ素の混合エッチャ
ントでコンタクト電極７の金を溶解したのち、CF4プラ
ズマエッチングによりチッ化シリコン膜11をパターンニ
ングし、次に弗化水素と弗化アンモニウムのウェットエ
ッチングにて、シリコン酸化物13bを取り除いた。この
時チッ化シリコンとシリコン酸化物のウェットエッチン
グによるエッチレートが大きく異なることを利用して引
き出し電極の下部に良好なテーパー形状が得られた。
のAlだけを適当なマスクを用いてリン酸で取り除いて、
シリコン酸化物13bを１μｍ、チッ化シリコン11を2000
Åを堆積し、さらに続いて引き出し電極７として金を20
00Å蒸着した。次にレジストを用いて電子源の上部に開
口部を形成し最初にヨウ化カリとヨウ素の混合エッチャ
ントでコンタクト電極７の金を溶解したのち、CF4プラ
ズマエッチングによりチッ化シリコン膜11をパターンニ
ングし、次に弗化水素と弗化アンモニウムのウェットエ
ッチングにて、シリコン酸化物13bを取り除いた。この
時チッ化シリコンとシリコン酸化物のウェットエッチン
グによるエッチレートが大きく異なることを利用して引
き出し電極の下部に良好なテーパー形状が得られた。
さらに再びCF4のプラズマエッチングにて高濃度ｐ型
領域４近傍上のチッ化シリコン膜13aを取り除いた後、
ショットキー電極５としてBaB6を電子ビーム蒸着にて堆
積した。BaB6は前述までに形成された開口部をマスクと
してコンタクト電極12に接続されるように堆積し良好な
ショットキー接合を形成した。最後にレジストとともに
不要な部分のBaB6を取り除いて第１図（Ｂ）に示される
ショットキー型の電子源を作製した。
領域４近傍上のチッ化シリコン膜13aを取り除いた後、
ショットキー電極５としてBaB6を電子ビーム蒸着にて堆
積した。BaB6は前述までに形成された開口部をマスクと
してコンタクト電極12に接続されるように堆積し良好な
ショットキー接合を形成した。最後にレジストとともに
不要な部分のBaB6を取り除いて第１図（Ｂ）に示される
ショットキー型の電子源を作製した。
以上の方法により製造した電子放出素子の構造を第１
図（Ａ），（Ｂ）に基づいて説明する。
図（Ａ），（Ｂ）に基づいて説明する。
本実施例による電子放出素子は、高濃度ｐ型領域４と
ショットキー電極５が半導体基体面上で接することによ
りショットキー接合を形成し、前記ショットキー電極の
両端に逆方向バイアスをかけることによりアバランシェ
増幅を起こして電子−正孔対を生成させ、これにより生
じた電子が半導体面上より放出される。本実施例では酸
化シリコン13上にチッ化シリコン11を形成し、さらに引
き出し電極７を金にて形成した。
ショットキー電極５が半導体基体面上で接することによ
りショットキー接合を形成し、前記ショットキー電極の
両端に逆方向バイアスをかけることによりアバランシェ
増幅を起こして電子−正孔対を生成させ、これにより生
じた電子が半導体面上より放出される。本実施例では酸
化シリコン13上にチッ化シリコン11を形成し、さらに引
き出し電極７を金にて形成した。
また本実施例では開口部内のショットキー接合14の部
分にショットキー接合の残りの部分より低降伏電圧を生
じるようにしている。本実施例ではショットキー接合14
の空乏層６が接合部14で薄く形成されることで降伏電圧
を低く生じさせている。このような降伏電圧の局部的減
少は、本実施例の場合、接合部14に高濃度ドープｐ型領
域４を設けることで得られる。またショットキー接合の
エッジ部によりリークを防ぐ目的でショットキー電極の
周囲にｎ型領域３を設けてガードリングを形成し、不必
要な電流リークを回避している。
分にショットキー接合の残りの部分より低降伏電圧を生
じるようにしている。本実施例ではショットキー接合14
の空乏層６が接合部14で薄く形成されることで降伏電圧
を低く生じさせている。このような降伏電圧の局部的減
少は、本実施例の場合、接合部14に高濃度ドープｐ型領
域４を設けることで得られる。またショットキー接合の
エッジ部によりリークを防ぐ目的でショットキー電極の
周囲にｎ型領域３を設けてガードリングを形成し、不必
要な電流リークを回避している。
さらに本実施例ではコンタクト電極12を持ち、ｎ型領
域３とコンタクト電極12が接続されている。このように
コンタクト電極12をあらかじめ作製し最後にショットキ
ー電極５をコンタクト電極12に接続するように形成する
ことで、ショットキー接合をあらかじめ形成する場合と
比較して、ショットキー特性のプロセスを流すことによ
る変化やショットキー電極の化学的変化を防ぐことが出
来る。
域３とコンタクト電極12が接続されている。このように
コンタクト電極12をあらかじめ作製し最後にショットキ
ー電極５をコンタクト電極12に接続するように形成する
ことで、ショットキー接合をあらかじめ形成する場合と
比較して、ショットキー特性のプロセスを流すことによ
る変化やショットキー電極の化学的変化を防ぐことが出
来る。
本実施例ではショットキー電極５は仕事関数が3.4eV
のBaB6を用いている。BaB6とｐ型−GaAsとのショットキ
ーバリアハイトは実験によるとφBP＝0.66（Ｖ）であ
り、明確なショットキー接合を形成した。BaB6は十分な
導電性を示し、電子ビーム蒸着にて化学量論理的組成比
のまま膜として100Åの厚さに形成した。
のBaB6を用いている。BaB6とｐ型−GaAsとのショットキ
ーバリアハイトは実験によるとφBP＝0.66（Ｖ）であ
り、明確なショットキー接合を形成した。BaB6は十分な
導電性を示し、電子ビーム蒸着にて化学量論理的組成比
のまま膜として100Åの厚さに形成した。
また裏面のオーミックコンタクト８が形成しやすいよ
うにｐ型基板１には高濃度基板を用いることが望まし
い。第１図（Ａ），（Ｂ）に図示した実施例における各
不純物濃度はｎ型領域３は１×1018原子／cm3、ｐ型領
域４は７×1017原子／cm3、ｐ型半導体層２は５×1016
原子／cm3、ｐ型基板１は８×1018原子／cm3とした。上
記の濃度にすることでショットキー接合14の空乏層は降
伏時に800Å、降伏電圧5V、最大電界１×106V/cmが得ら
れる。一般にアバランシェ降伏により電子が得るエネル
ギーは電界が高いほど大きく、高濃度ｐ型領域は最も大
きな電界が得られるような濃度すなわちトンネル降伏が
降伏を支配するようにならない程度のドープ量にするこ
とで大きなエネルギーを電子に与えることが出来る。
うにｐ型基板１には高濃度基板を用いることが望まし
い。第１図（Ａ），（Ｂ）に図示した実施例における各
不純物濃度はｎ型領域３は１×1018原子／cm3、ｐ型領
域４は７×1017原子／cm3、ｐ型半導体層２は５×1016
原子／cm3、ｐ型基板１は８×1018原子／cm3とした。上
記の濃度にすることでショットキー接合14の空乏層は降
伏時に800Å、降伏電圧5V、最大電界１×106V/cmが得ら
れる。一般にアバランシェ降伏により電子が得るエネル
ギーは電界が高いほど大きく、高濃度ｐ型領域は最も大
きな電界が得られるような濃度すなわちトンネル降伏が
降伏を支配するようにならない程度のドープ量にするこ
とで大きなエネルギーを電子に与えることが出来る。
本実施例では半導体基体としてヒ化ガリウムを例とし
て書いているが、本素子は、半導体基体としてガリウム
ヒ素に限定されるものではなく、シリコン、シリコンカ
ーバイド、ガリウムリン等の半導体でもよく、特にショ
ットキー接合を形成し、ショットキーバリアが大きく、
バンドギャップが大きい材料の方が望ましい。
て書いているが、本素子は、半導体基体としてガリウム
ヒ素に限定されるものではなく、シリコン、シリコンカ
ーバイド、ガリウムリン等の半導体でもよく、特にショ
ットキー接合を形成し、ショットキーバリアが大きく、
バンドギャップが大きい材料の方が望ましい。
［他の実施例］ 第５図は本発明の他の実施例を示すもので、この場合
第１図（Ｂ）に示される素子のｎ型形成領域に相当する
ガードリングを最初に形成したのち、さらにｐ型領域を
形成したものである。この２重の半導体層を形成するこ
とで第１図（Ｂ）で示される空乏層６の形成状況が異な
り、いわゆる電荷蓄積効果によるスイッチング時の回復
時間を短かくすることが出来た。この素子の製造方法は
前述の素子の製造方法においてｎ型領域３の形成につづ
きｐ型領域を40keVのBeイオンをイオン注入によりピー
ク濃度を1019原子／cm3以上に注入することで得られ
る。マスクレスイオン注入を用いるとさらにマスク形成
などの工程を簡略化出来る。
第１図（Ｂ）に示される素子のｎ型形成領域に相当する
ガードリングを最初に形成したのち、さらにｐ型領域を
形成したものである。この２重の半導体層を形成するこ
とで第１図（Ｂ）で示される空乏層６の形成状況が異な
り、いわゆる電荷蓄積効果によるスイッチング時の回復
時間を短かくすることが出来た。この素子の製造方法は
前述の素子の製造方法においてｎ型領域３の形成につづ
きｐ型領域を40keVのBeイオンをイオン注入によりピー
ク濃度を1019原子／cm3以上に注入することで得られ
る。マスクレスイオン注入を用いるとさらにマスク形成
などの工程を簡略化出来る。
［発明の効果］ 以上詳細に説明したように本発明によりショットキー
型の電子源を作製するにあたり、ショットキー接合を半
導体面に平行に形成することで放出電子のエネルギー分
布の広がりを狭くすることが出来る。さらに引き出し電
極を設けることにより表面の仕事関係を低下させかつ空
間電荷を取り除いたことによる電子の放出効率が改善さ
れる。また、ショットキー電極として仕事関数の小さく
大気中安定な材料を用いたことで効率の改善及び大気中
取り拠いの容易さを実現出来る。次に、ショットキー接
合においてｎ型領域のガードリングを設けることにより
電極周囲で生じるリークを防いで効率の改善を行ない、
さらに微小な高濃度ｐ領域を設けて電流を集中し、かつ
微小にすることで発熱による素子の破壊を防ぐ効果があ
る。
型の電子源を作製するにあたり、ショットキー接合を半
導体面に平行に形成することで放出電子のエネルギー分
布の広がりを狭くすることが出来る。さらに引き出し電
極を設けることにより表面の仕事関係を低下させかつ空
間電荷を取り除いたことによる電子の放出効率が改善さ
れる。また、ショットキー電極として仕事関数の小さく
大気中安定な材料を用いたことで効率の改善及び大気中
取り拠いの容易さを実現出来る。次に、ショットキー接
合においてｎ型領域のガードリングを設けることにより
電極周囲で生じるリークを防いで効率の改善を行ない、
さらに微小な高濃度ｐ領域を設けて電流を集中し、かつ
微小にすることで発熱による素子の破壊を防ぐ効果があ
る。
また、半導体電子放出素子の作製において、従来から
の半導体形成技術及び薄膜形成技術を利用することが出
来るため、確立した技術を用いて安価に高精度に本発明
素子を作成できるなどの利点が存在する。
の半導体形成技術及び薄膜形成技術を利用することが出
来るため、確立した技術を用いて安価に高精度に本発明
素子を作成できるなどの利点が存在する。
本発明の半導体電子放出素子は、ディスプレイ、EB描
画装置、真空管に好適に用いられ、また電子線プリンタ
ー、メモリー等にも適用が可能である。
画装置、真空管に好適に用いられ、また電子線プリンタ
ー、メモリー等にも適用が可能である。
第１図（Ａ），（Ｂ）は本発明の第１実施例の概略的構
成図である。 第２図〜４図は本発明素子の製造方法の各工程における
第１図（Ｂ）の断面図。 第５図は本発明半導体電子放出素子の他の実施例を示し
ている。 １…半導体基体、２…ｐ型領域、３…ｎ型領域、４…高
濃度ｐ型領域、５…ショットキー電極、６…空乏層、７
…引き出し電極、８…オーミック電極、9,10…電源、1
1,13a,b…絶縁膜、12…コンタクト電極、14…ショット
キー接合。
成図である。 第２図〜４図は本発明素子の製造方法の各工程における
第１図（Ｂ）の断面図。 第５図は本発明半導体電子放出素子の他の実施例を示し
ている。 １…半導体基体、２…ｐ型領域、３…ｎ型領域、４…高
濃度ｐ型領域、５…ショットキー電極、６…空乏層、７
…引き出し電極、８…オーミック電極、9,10…電源、1
1,13a,b…絶縁膜、12…コンタクト電極、14…ショット
キー接合。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥貫 昌彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平１−220328（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 1/30,9/02
Claims (16)
- 【請求項１】不純物濃度が電子なだれ降伏を生じさせる
ような濃度範囲であるｐ型半導体層を表面の少なくとも
一部分に有する半導体基体と、 前記ｐ型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記ｐ型半導体層とに逆バイア
ス電圧を印加して、前記ショットキー電極から電子を放
出させるための手段と、 前記放出された電子を外部に引き出すための引き出し電
極と、 を有する電子放出素子において、 前記ｐ型半導体層とショットキー電極との間のショット
キー接合を半導体基体表面に平行に形成し、 少なくとも１つの開口部を具えた電気絶縁層をショット
キー接合部と平行に前記半導体基体表面上に設け、 該開口部のエッジ部において前記電気絶縁層上に、前記
ショットキー電極の仕事関数を低下させるための少なく
とも一つの引出し電極を設け、 前記ショットキー接合部内の一部分に、他の部分よりも
局部的に降伏電圧が低くなるような濃度範囲及び層構成
の部分（以下低降伏電圧を有する部分という）を設け、 前記低降伏電圧を有する部分の周囲に、前記低降伏電圧
を有する部分を前記半導体基体表面上に隔離するための
ｎ型領域を設け、 前記低降伏電圧を有する部分は、前記ｐ型半導体層に、
局部的に高濃度ドーピングを施して形成した高濃度ｐ領
域であり、該高濃度ドープｐ領域の幅を５μ以下とし、 前記ショットキー電極を、降伏時において該ショットキ
ー接合の空乏層内で生成される電子を通過させるのに充
分な薄さとしたことを特徴とする半導体電子放出素子。 - 【請求項２】前記高濃度ドープｐ領域を前記ショットキ
ー接合に接するようにしたことを特徴とする請求項１に
記載の半導体電子放出素子。 - 【請求項３】前記ショットキー電極の厚みを0.1μｍ以
下としたことを特徴とする請求項１又は２に記載の半導
体電子放出素子。 - 【請求項４】前記開口部は少なくとも一層以上の絶縁体
層で形成され開口部の直径と絶縁層の厚みの比は2:1以
下であることを特徴とする請求項１乃至３のいづれか１
項に記載の半導体電子放出素子。 - 【請求項５】前記引き出し電極は少なくとも一層以上の
電極で形成されていることを特徴とする請求項１乃至４
のいづれか１項に記載の半導体電子放出素子。 - 【請求項６】前記開口部の形状を円形とし、前記引き出
し電極の形状を円環状としたことを特徴とする請求項１
乃至５のいづれか１項に記載の半導体電子放出素子。 - 【請求項７】前記ショットキー電極に導電性を有し仕事
関数の小さい材料を少なくとも一層用いたことを特徴と
する請求項１乃至６のいづれか１項に記載の半導体電子
放出素子。 - 【請求項８】前記仕事関数の小さい材料は、LaB6，Ba
B6，CaB6，SrB6，YB6，CeB6，YB4等のホウ化物であるこ
とを特徴とする請求項１乃至７いづれか１項に記載の半
導体電子放出素子。 - 【請求項９】前記引き出し電極を金により形成したこと
を特徴とする請求項１乃至８いづれか１項に記載の半導
体電子放出素子。 - 【請求項１０】前記引き出し電極下の絶縁層を酸化シリ
コンとチッ化とシリコンの２層により形成したことを特
徴とする請求項１乃至９いづれか１項に記載の半導体電
子放出素子。 - 【請求項１１】前記半導体をヒ化ガリウムにより形成し
たことを特徴とする請求項１乃至10いづれか１項に記載
の半導体電子放出素子。 - 【請求項１２】前記低降伏電圧を有する部分を前記半導
体基体表面上に隔離するために設けたｎ型領域内に、さ
らにｐ型領域を設けたことを特徴とする請求項１乃至11
いづれか１項に記載の半導体電子放出素子。 - 【請求項１３】高濃度ｐ型半導体基体に低濃度ｐ型半導
体層を成長させた半導体基体の表面を絶縁層で被覆し、
ｎ型領域となるべき部分をエッチングにより開口しドナ
ーイオンを注入し、次に絶縁層を介してアクセプタイオ
ンを注入し高濃度ｐ型領域を形成し、次いで絶縁層を残
したままアニールしこの絶縁層上にコンタクト電極を形
成し、さらに引き出し電極形成のための絶縁層を形成
し、さらに引き出し電極層を絶縁層上に形成し、該引き
出し電極に開口部を設けた後、エッチングにて引き出し
電極形成のための該絶縁層をパターニングし、半導体層
表面を露出させた後、形成された開口部をマスクとして
最後にショットキー電極を形成することを特徴とする電
子放出素子の製造方法。 - 【請求項１４】イオン注入法により前記ドナーイオンお
よび前記アクセプタイオンを注入するようにしたことを
特徴とする請求項13に記載の電子放出素子の製造方法。 - 【請求項１５】前記イオン注入を、少なくとも一部にマ
スクレスイオン注入法を用いて行なうことを特徴とする
請求項14に記載の電子放出素子の製造方法。 - 【請求項１６】前記ドナーイオンの注入において形成さ
れるｎ型領域と該ｎ型領域に接する低濃度ｐ型領域とで
形成されるｐ−ｎ接合の降伏電圧が最大になるように少
なくとも一回以上の打ち込みを行うことを特徴とする請
求項15に記載の電子放出素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23393189A JP2765982B2 (ja) | 1989-09-07 | 1989-09-07 | 半導体電子放出素子およびその製造方法 |
| DE69027960T DE69027960T2 (de) | 1989-09-04 | 1990-09-04 | Elektronen emittierendes Element und Verfahren zur Herstellung desselben |
| DE69033677T DE69033677T2 (de) | 1989-09-04 | 1990-09-04 | Elektronenemissionselement- und Herstellungsverfahren desselben |
| EP96100187A EP0713237B1 (en) | 1989-09-04 | 1990-09-04 | Electron emission element and method of manufacturing the same |
| EP90117008A EP0416558B1 (en) | 1989-09-04 | 1990-09-04 | Electron emission element and method of manufacturing the same |
| US08/557,678 US5554859A (en) | 1989-09-04 | 1995-11-13 | Electron emission element with schottky junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23393189A JP2765982B2 (ja) | 1989-09-07 | 1989-09-07 | 半導体電子放出素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0395822A JPH0395822A (ja) | 1991-04-22 |
| JP2765982B2 true JP2765982B2 (ja) | 1998-06-18 |
Family
ID=16962853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23393189A Expired - Fee Related JP2765982B2 (ja) | 1989-09-04 | 1989-09-07 | 半導体電子放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765982B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69329253T2 (de) * | 1992-12-08 | 2000-12-14 | Koninklijke Philips Electronics N.V., Eindhoven | Kathodenstrahlröhre mit Halbleiterkathode. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788243B2 (ja) * | 1988-02-27 | 1998-08-20 | キヤノン株式会社 | 半導体電子放出素子及び半導体電子放出装置 |
-
1989
- 1989-09-07 JP JP23393189A patent/JP2765982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0395822A (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2788243B2 (ja) | 半導体電子放出素子及び半導体電子放出装置 | |
| US4801994A (en) | Semiconductor electron-current generating device having improved cathode efficiency | |
| US5554859A (en) | Electron emission element with schottky junction | |
| JPH0744182B2 (ja) | ヘテロ接合バイポ−ラ・トランジスタ | |
| CA1193755A (en) | Electron-emmiting semiconductor device | |
| US4506284A (en) | Electron sources and equipment having electron sources | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| JP2765982B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JPS62229731A (ja) | 電子ビ−ム発生用半導体デバイス | |
| CN113594006A (zh) | 真空沟道晶体管及其制作方法 | |
| US5365089A (en) | Double heterojunction bipolar transistor and the method of manufacture therefor | |
| JP2774155B2 (ja) | 電子放出素子 | |
| JP2007128926A (ja) | 整流用半導体装置とその製造方法 | |
| JP2780819B2 (ja) | 半導体電子放出素子 | |
| JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
| JP2733112B2 (ja) | 電子放出素子 | |
| JP2820450B2 (ja) | 半導体電子放出素子 | |
| JP2675867B2 (ja) | 半導体光放出素子 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| US3979629A (en) | Semiconductor with surface insulator having immobile charges | |
| JP2765998B2 (ja) | 電子放出素子の製造方法 | |
| JPH0553305B2 (ja) | ||
| JP2001189126A (ja) | 電子放出素子の製造方法 | |
| JPH04102373A (ja) | 半導体電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |