JP2675867B2 - 半導体光放出素子 - Google Patents
半導体光放出素子Info
- Publication number
- JP2675867B2 JP2675867B2 JP20305589A JP20305589A JP2675867B2 JP 2675867 B2 JP2675867 B2 JP 2675867B2 JP 20305589 A JP20305589 A JP 20305589A JP 20305589 A JP20305589 A JP 20305589A JP 2675867 B2 JP2675867 B2 JP 2675867B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitting device
- light emitting
- semiconductor light
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、シヨツトキー接合を有し、このシヨツトキ
ー接合に逆バイアスを印加し、電子なだれ降伏を生じさ
せることによって光を発する半導体光放出素子に関す
る。
ー接合に逆バイアスを印加し、電子なだれ降伏を生じさ
せることによって光を発する半導体光放出素子に関す
る。
［従来の技術］ 従来より、アバランシエ状態からの光放出は、学術論
文Phys.Rev.,Vol.102,P369,1956,「Photo emission fro
m avalanche break down」,A.G.Chynoweth.and H.K.Mck
ey等において報告されている。一方、この光放出現象を
光放出半導体素子として応用した例として、Conf.Proc.
IEEE,sou theastcon,P161,1988「Astudy of the nature
and characteristics of Light radiation in reverse
−biased silicon junctions」C.B.Williams and K.Dan
eshverが知られている。この論文においては、SiのPN接
合界面における光放出強度は、0.01W/cm2であると報告
されている。そして、これらの文献の半導体素子は、S.
M.Sze著「Physics of semiconductor Device」John Wil
ey ＆ Sons P73に記載されているようなプレーナー型の
PN接合で構成されていた。
文Phys.Rev.,Vol.102,P369,1956,「Photo emission fro
m avalanche break down」,A.G.Chynoweth.and H.K.Mck
ey等において報告されている。一方、この光放出現象を
光放出半導体素子として応用した例として、Conf.Proc.
IEEE,sou theastcon,P161,1988「Astudy of the nature
and characteristics of Light radiation in reverse
−biased silicon junctions」C.B.Williams and K.Dan
eshverが知られている。この論文においては、SiのPN接
合界面における光放出強度は、0.01W/cm2であると報告
されている。そして、これらの文献の半導体素子は、S.
M.Sze著「Physics of semiconductor Device」John Wil
ey ＆ Sons P73に記載されているようなプレーナー型の
PN接合で構成されていた。
［発明が解決しようとしている問題点］ しかしながら、上記従来例は、その構成がプレーナー
型PN接合であるため、接合部の周囲に円筒状の曲率を持
つ部分や球状の曲率を持つ部分が存在していた。そし
て、接合部に作用する電界は、平面状の接合部よりも球
状の曲率をもつ部分や円筒状の曲率を持つ部分の方が高
いので、アバランシエ降伏現象による光放出はこの高い
電界領域、即ち接合部の周囲でのみ生じ、接合部を均一
に光らせることは出来なかった。また、このようなプレ
ーナー接合では、接合を形成する時のパターニング形状
の不均一に伴なう電界集中による発光や、欠陥等に伴な
う電界集中による発光があり、偶発的な要素による発光
が素子発光の光強度や光の発光場所を支配する。このた
め、制御性よく光放出デバイスを形成することは出来な
かった。
型PN接合であるため、接合部の周囲に円筒状の曲率を持
つ部分や球状の曲率を持つ部分が存在していた。そし
て、接合部に作用する電界は、平面状の接合部よりも球
状の曲率をもつ部分や円筒状の曲率を持つ部分の方が高
いので、アバランシエ降伏現象による光放出はこの高い
電界領域、即ち接合部の周囲でのみ生じ、接合部を均一
に光らせることは出来なかった。また、このようなプレ
ーナー接合では、接合を形成する時のパターニング形状
の不均一に伴なう電界集中による発光や、欠陥等に伴な
う電界集中による発光があり、偶発的な要素による発光
が素子発光の光強度や光の発光場所を支配する。このた
め、制御性よく光放出デバイスを形成することは出来な
かった。
本発明の目的は、上記従来技術の問題点を解決し、制
御性良く作製することが出来、均一な発光を行なう半導
体光放出素子を提供することにある。
御性良く作製することが出来、均一な発光を行なう半導
体光放出素子を提供することにある。
［問題点を解決するための手段］ 本発明の上記目的は、ｎ型半導体の表面に、シヨツト
キー接合を形成するようにシヨツトキー電極層を設けて
成り、前記シヨツトキー接合に逆バイアスを印加し、電
子なだれ降伏を生じさせることによって光を発する半導
体光放出素子であって、且つ、前記シヨツトキー接合の
一部に、他の部分よりも降伏電圧の低い領域を設けた半
導体光放出素子によって達成される。
キー接合を形成するようにシヨツトキー電極層を設けて
成り、前記シヨツトキー接合に逆バイアスを印加し、電
子なだれ降伏を生じさせることによって光を発する半導
体光放出素子であって、且つ、前記シヨツトキー接合の
一部に、他の部分よりも降伏電圧の低い領域を設けた半
導体光放出素子によって達成される。
［実施例］ 第１図（Ａ）及び第１図（Ｂ）は、夫々本発明の半導
体光放出素子の第１実施例を示す平面図及びＡ−Ａ′部
における断面図である。このような素子は、以下のよう
なプロセスで作製された。
体光放出素子の第１実施例を示す平面図及びＡ−Ａ′部
における断面図である。このような素子は、以下のよう
なプロセスで作製された。
まず、ｎ型半導体基体１（本実施例ではGaAs（10
0））上に、３×1016cm-3の不純物濃度を持つｎ型半導
体層２を、分子線エピタキシー（MBE）成長によって形
成した。そして、フオトリソグラフイーのレジストプロ
セスを用いて、領域３の位置のフオトレジストを開口
し、ここにSiイオンを80KeVの加速電圧で注入した。次
に、アルシン雰囲気中で850℃−30secのアニールを行な
い、不純物原子を活性化した。そして領域３を、不純物
濃度のピーク値が約１×1018cm-3の高濃度ｎ型半導体領
域とした。
0））上に、３×1016cm-3の不純物濃度を持つｎ型半導
体層２を、分子線エピタキシー（MBE）成長によって形
成した。そして、フオトリソグラフイーのレジストプロ
セスを用いて、領域３の位置のフオトレジストを開口
し、ここにSiイオンを80KeVの加速電圧で注入した。次
に、アルシン雰囲気中で850℃−30secのアニールを行な
い、不純物原子を活性化した。そして領域３を、不純物
濃度のピーク値が約１×1018cm-3の高濃度ｎ型半導体領
域とした。
次に、SiO2をスパツタ法で4000Åの厚さに堆積し、同
様なレジストプロセスを用いて所定の位置のレジストを
開口した。そして、フツ酸系のウエツトエツチングで素
子上部を開口し、絶縁層９を形成した。この後Cr/Auを
蒸着して、適当にエツチングで不要部分を取り除き、後
ほど形成するシヨツトキー電極５に接するようにオーミ
ツクコンタクト電極層６を形成した。また、基体１の底
面にも、オーミツクコンタクト電極８を形成した。
様なレジストプロセスを用いて所定の位置のレジストを
開口した。そして、フツ酸系のウエツトエツチングで素
子上部を開口し、絶縁層９を形成した。この後Cr/Auを
蒸着して、適当にエツチングで不要部分を取り除き、後
ほど形成するシヨツトキー電極５に接するようにオーミ
ツクコンタクト電極層６を形成した。また、基体１の底
面にも、オーミツクコンタクト電極８を形成した。
更に、シヨツトキー電極５としてＷ（タングステン）
をエレクトロンビーム（EB）蒸着にて約150Åの厚さに
堆積し、シヨツトキー接合を形成した。シヨツトキー接
合のバリアハイトφSB＝0.8eVで、ｎ値は1.05であっ
た。そして最後にAlのコンタクト電極11を形成した。こ
のように作製された素子に、電極６及び８を介して電源
７より逆バイアスの電界を印加すると、領域３の上方よ
り光ｈνを放出した。
をエレクトロンビーム（EB）蒸着にて約150Åの厚さに
堆積し、シヨツトキー接合を形成した。シヨツトキー接
合のバリアハイトφSB＝0.8eVで、ｎ値は1.05であっ
た。そして最後にAlのコンタクト電極11を形成した。こ
のように作製された素子に、電極６及び８を介して電源
７より逆バイアスの電界を印加すると、領域３の上方よ
り光ｈνを放出した。
次に、本発明の素子の動作について説明する。
第３図は、本発明の半導体光放出素子のエネルギーバ
ンド図である。第３図に示すように、ｎ型半導体層にシ
ヨツトキー電極層を接合し、逆バイアスを印加すること
により、アバランシエ降伏を生ぜしめると、空乏層内で
電子とホールが多数生成される。この生成された電子や
ホールは、第４図に示される様に、（ａ）で示される通
常のバンド間遷移だけでなく、（ｂ）に示される高いエ
ネルギーを持つキヤリアの再接合、或いは、（ｃ）に示
されるバンド内遷移により光が放出される。
ンド図である。第３図に示すように、ｎ型半導体層にシ
ヨツトキー電極層を接合し、逆バイアスを印加すること
により、アバランシエ降伏を生ぜしめると、空乏層内で
電子とホールが多数生成される。この生成された電子や
ホールは、第４図に示される様に、（ａ）で示される通
常のバンド間遷移だけでなく、（ｂ）に示される高いエ
ネルギーを持つキヤリアの再接合、或いは、（ｃ）に示
されるバンド内遷移により光が放出される。
そこで本発明は、ｎ型半導体１に他領域と異なる高濃
度ｎ型領域３を設けることで、第１図（Ｂ）に破線４で
示されるような空乏層を形成した。そして、この高濃度
ｎ型領域３全体に均一かつ高電界領域を形成することに
よって、光放出がこの高濃度領域でのみ均一に生じるよ
うにしたものである。
度ｎ型領域３を設けることで、第１図（Ｂ）に破線４で
示されるような空乏層を形成した。そして、この高濃度
ｎ型領域３全体に均一かつ高電界領域を形成することに
よって、光放出がこの高濃度領域でのみ均一に生じるよ
うにしたものである。
また、本発明においては、前述のように高濃度領域を
設けることによって、高い電界を形成し、電子−ホール
対の生成効率を高めて光放出の確率を増加させて輝度制
御を行なうとともに、電子−ホールに大きなエネルギー
を与えることで、、バンドギヤツプEgよりも大きなエネ
ルギーを持つ光の放出が可能となった。
設けることによって、高い電界を形成し、電子−ホール
対の生成効率を高めて光放出の確率を増加させて輝度制
御を行なうとともに、電子−ホールに大きなエネルギー
を与えることで、、バンドギヤツプEgよりも大きなエネ
ルギーを持つ光の放出が可能となった。
更に、本発明では、半導体基体としてｎ型半導体を用
いたことにより、表面のシヨツトキー電極直下に最も高
い電界が形成されるため、シヨツトキー電極内の電子が
最もアバランシエ増幅に作用する。このため、キヤリア
の種類により電子−ホールペアの生成効率が異なり、電
子により電子−ホールペアが生成される確率がホールに
より電子−ホールペアが生成される確率よりも大きいよ
うな基板（例えばシリコン）を用いる場合、本発明のよ
うな構成にすることで、電子の生成効率を高めることが
出来る。
いたことにより、表面のシヨツトキー電極直下に最も高
い電界が形成されるため、シヨツトキー電極内の電子が
最もアバランシエ増幅に作用する。このため、キヤリア
の種類により電子−ホールペアの生成効率が異なり、電
子により電子−ホールペアが生成される確率がホールに
より電子−ホールペアが生成される確率よりも大きいよ
うな基板（例えばシリコン）を用いる場合、本発明のよ
うな構成にすることで、電子の生成効率を高めることが
出来る。
本発明において、シヨツトキー電極層の厚さは、PN接
合界面で生成した光を十分に透過し、光の透過損失を減
少させるため、極めて薄く形成される必要がある。この
点から、電極層の厚さは、0.1μｍ以下とするのが望ま
しい。以上述べた構成により、第２図に示すような光エ
ネルギーと光強度との関係を持つ光放出素子を制御性良
く作製することが可能になった。第５図に、本発明の第
２の実施例を示す。第５図は、第１図（Ｂ）と同様に素
子の断面図を示す。また、第５図において、第１図
（Ｂ）と同一の部材には同一の符号を付した。このよう
な素子は、以下のプロセスで作製された。
合界面で生成した光を十分に透過し、光の透過損失を減
少させるため、極めて薄く形成される必要がある。この
点から、電極層の厚さは、0.1μｍ以下とするのが望ま
しい。以上述べた構成により、第２図に示すような光エ
ネルギーと光強度との関係を持つ光放出素子を制御性良
く作製することが可能になった。第５図に、本発明の第
２の実施例を示す。第５図は、第１図（Ｂ）と同様に素
子の断面図を示す。また、第５図において、第１図
（Ｂ）と同一の部材には同一の符号を付した。このよう
な素子は、以下のプロセスで作製された。
まず、ｎ型半導体基体１（本実施例ではSi（100））
上に５×1016cm-3の不純物濃度を持つｎ型半導体層２を
気相成長（CVD）法にてエピタキシヤル成長させて形成
した。次にSiO2を、熱拡散を用いて4000Åの厚さに形成
し、レジストプロセスを用いて所定の位置のレジストを
開口後、SiO2をフツ酸系のエツチング液を用いて取り除
き、領域10の上部にドーナツ状の開口部を形成した。次
に熱拡散を用いて適当なドーパントを用いてＢ（ボロ
ン）を拡散し、ｐ型のガードリング領域10を形成した。
次に光放出部上部のSiO2領域を前述のレジストプロセス
及びエツチング液を用いて除去し、第１実施例と同様な
手法を用いて、領域３にはＰ（リン）イオンを注入し、
アニール後の不純物濃度のピーク値が約８×1017cm-3の
ｎ型半導体になるようにした。次にオーミツクコンタク
ト電極６及び８を形成し、最後にシヨツトキー電極５と
してAuを150Åの厚さに蒸着した。
上に５×1016cm-3の不純物濃度を持つｎ型半導体層２を
気相成長（CVD）法にてエピタキシヤル成長させて形成
した。次にSiO2を、熱拡散を用いて4000Åの厚さに形成
し、レジストプロセスを用いて所定の位置のレジストを
開口後、SiO2をフツ酸系のエツチング液を用いて取り除
き、領域10の上部にドーナツ状の開口部を形成した。次
に熱拡散を用いて適当なドーパントを用いてＢ（ボロ
ン）を拡散し、ｐ型のガードリング領域10を形成した。
次に光放出部上部のSiO2領域を前述のレジストプロセス
及びエツチング液を用いて除去し、第１実施例と同様な
手法を用いて、領域３にはＰ（リン）イオンを注入し、
アニール後の不純物濃度のピーク値が約８×1017cm-3の
ｎ型半導体になるようにした。次にオーミツクコンタク
ト電極６及び８を形成し、最後にシヨツトキー電極５と
してAuを150Åの厚さに蒸着した。
シヨツトキー電極として本実施例ではAuを用いたが特
にこの材料に限定されることはなく、他のシヨツトキー
接合を形成する材料であれば良い。また、金属以外の材
料、例えばシリサイド、炭化物、ホウ化物でも良いが、
比抵抗が低く、光の透過率が高く、薄くても均一性が保
たれる材料が好ましい。
にこの材料に限定されることはなく、他のシヨツトキー
接合を形成する材料であれば良い。また、金属以外の材
料、例えばシリサイド、炭化物、ホウ化物でも良いが、
比抵抗が低く、光の透過率が高く、薄くても均一性が保
たれる材料が好ましい。
本実施例のように、高濃度ｎ型領域３の周囲にガード
リング領域10を構成することで点線４で示される空乏層
を形成し、さらに電界を領域３に集中し、発光効率を向
上することが出来た。
リング領域10を構成することで点線４で示される空乏層
を形成し、さらに電界を領域３に集中し、発光効率を向
上することが出来た。
［発明の効果］ 以上説明したように、本発明は、ｎ型半導体の表面に
シヨツトキー接合を形成し、このシヨツトキー接合の一
部に他の部分よりも降伏電圧の低い領域を設けたことに
よって、均一な発光部を制御性良く作製出来る効果が得
られたものである。
シヨツトキー接合を形成し、このシヨツトキー接合の一
部に他の部分よりも降伏電圧の低い領域を設けたことに
よって、均一な発光部を制御性良く作製出来る効果が得
られたものである。
第１図（Ａ）及び第１図（Ｂ）は夫々本発明の半導体光
放出素子の第１実施例を示す平面図及び断面図、第２図
は本発明の素子の典型的な光エネルギーと光強度との関
係を示す図、第３図は本発明の素子のエネルギーバンド
を示す図、第４図は本発明の素子における光の発生過程
を説明する図、第５図は本発明の第２実施例を説明する
断面図である。 １……ｎ型半導体基体 ２……ｎ型半導体層 ３……高濃度ｎ型領域 ４……空乏層 ５……シヨツトキー電極層 6,8……オーミツクコンタクト電極 ７……電源 ９……絶縁層 10……ガードリング領域
放出素子の第１実施例を示す平面図及び断面図、第２図
は本発明の素子の典型的な光エネルギーと光強度との関
係を示す図、第３図は本発明の素子のエネルギーバンド
を示す図、第４図は本発明の素子における光の発生過程
を説明する図、第５図は本発明の第２実施例を説明する
断面図である。 １……ｎ型半導体基体 ２……ｎ型半導体層 ３……高濃度ｎ型領域 ４……空乏層 ５……シヨツトキー電極層 6,8……オーミツクコンタクト電極 ７……電源 ９……絶縁層 10……ガードリング領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−107288（ＪＰ，Ａ) 特開 昭62−268169（ＪＰ，Ａ) 特開 昭60−46035（ＪＰ，Ａ) 特開 昭58−30172（ＪＰ，Ａ)
Claims (5)
- 【請求項１】ｎ型半導体の表面に、シヨツトキー接合を
形成するようにシヨツトキー電極層を設けて成り、前記
シヨツトキー接合に逆バイアスを印加し、電子なだれ降
伏を生じさせることによって光を発する半導体光放出素
子であって、且つ、前記シヨツトキー接合の一部に、他
の部分よりも降伏電圧の低い領域を設けた半導体光放出
素子。 - 【請求項２】前記領域は、前記ｎ型半導体の一部に他の
部分よりも不純物濃度の高い領域を設けて成る特許請求
の範囲第１項記載の半導体光放出素子。 - 【請求項３】前記領域の周囲に、リング状のｐ型半導体
層を設けた特許請求の範囲第１項記載の半導体光放出素
子。 - 【請求項４】前記領域の大きさが５μｍ以下である特許
請求の範囲第１項記載の半導体光放出素子。 - 【請求項５】前記領域のシヨツトキー電極層の厚さが0.
1μｍ以下である特許請求の範囲第１項記載の半導体光
放出素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305589A JP2675867B2 (ja) | 1989-08-04 | 1989-08-04 | 半導体光放出素子 |
| US07/560,769 US5107311A (en) | 1989-08-02 | 1990-07-31 | Semiconductor light-emitting device |
| EP90114775A EP0411612B1 (en) | 1989-08-02 | 1990-08-01 | Semiconductor light-emitting device |
| DE69017301T DE69017301T2 (de) | 1989-08-02 | 1990-08-01 | Halbleiter lichtemittierende Vorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305589A JP2675867B2 (ja) | 1989-08-04 | 1989-08-04 | 半導体光放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366180A JPH0366180A (ja) | 1991-03-20 |
| JP2675867B2 true JP2675867B2 (ja) | 1997-11-12 |
Family
ID=16467594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20305589A Expired - Fee Related JP2675867B2 (ja) | 1989-08-02 | 1989-08-04 | 半導体光放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675867B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117970B2 (en) * | 2010-01-22 | 2015-08-25 | Insiava (Pty) Limited | Silicon light emitting device and method of fabricating same |
-
1989
- 1989-08-04 JP JP20305589A patent/JP2675867B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366180A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202571A (en) | Electron emitting device with diamond | |
| US5001534A (en) | Heterojunction bipolar transistor | |
| US5138402A (en) | Semiconductor electron emitting device | |
| US5107311A (en) | Semiconductor light-emitting device | |
| US5414272A (en) | Semiconductor electron emission element | |
| US5106766A (en) | Method of making a semiconductor device that comprises p-type III-V semiconductor material | |
| JP2675867B2 (ja) | 半導体光放出素子 | |
| US6703647B1 (en) | Triple base bipolar phototransistor | |
| JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
| JP2692971B2 (ja) | 半導体光放出素子 | |
| JP2014523099A (ja) | 真空中での電子放出のための半導体素子 | |
| JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP2765982B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JPH06162918A (ja) | 半導体電子放出素子並びにその製造方法 | |
| JP2820450B2 (ja) | 半導体電子放出素子 | |
| JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
| JPH0467527A (ja) | 半導体電子放出素子 | |
| JP2774155B2 (ja) | 電子放出素子 | |
| JPH03129633A (ja) | 電子放出素子 | |
| JP2001189126A (ja) | 電子放出素子の製造方法 | |
| JPS61172379A (ja) | 半導体装置の製造方法 | |
| JPH0828525B2 (ja) | 高効率光起電力素子とその製造方法 | |
| JPH0574328A (ja) | 半導体電子放出素子 | |
| JPH07111866B2 (ja) | 固体電子ビ−ム発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |