JPH0467527A - 半導体電子放出素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体電子放出素子に関し、特に電子なだれ増
幅（以下「アバランシェ増幅」ということがある）を起
こさせ、ホット化した電子（ホットエレクトロン）を外
部に放出させる半導体装置放出素子に関する。

［従来の技術］ 従来、半導体電子放出素子のうち、アバランシェ増幅を
用いたものとしては、半導体基板上にｐ型半導体とｎ型
半導体との接合を形成した素子（ｐｎ接合型素子）、及
び半導体層と金属や金属化合物とのショットキー接合を
形成した素子（ショットキー接合型素子）がある。

上記アバランシェ増幅を用いたｐｎ接合型の半導体電子
放出素子としては、例えば米国特許第４２５９６７８号
及び米国特許第４３０３９３０号に記載されているもの
が知られている。

この半導体電子放出素子は、半導体基板上にｎ型半導体
層とｎ型半導体層とを形成し、該ｎ型半導体層の表面に
更にセシウム等の金属を付着させて電子放出部を形成し
たものであり、ｎ型半導体層とｎ型半導体層とにより形
成されたダイオードに逆バイアス電圧をかけてアバラン
シェ増幅を起こすことにより電子をホット化し、電子放
出部より電子を放出するものである。

また、上記アバランシェ増幅を用いたショットキー接合
型の半導体電子放出素子としては、例えばｎ型半導体層
と金属電極との接合を形成し、この接合に逆バイアス電
圧をかけてアバランシェ増幅を起こすことにより電子を
ホット化し、電子放出部より電子を放出させるものがあ
る。

［発明が解決しようとする課題］ ところで、上記の従来例のようなアバランシェ増幅を利
用した半導体電子放出素子から電子を放出させる時に多
くの電子放出電流を得ようとすれば、非常に多くの電流
を素子にかけねばならない。通常、上記の様なｐｎ接合
から電子を放出させる場合には、１万アンペア以上の電
流密度が必要である。

従来の半導体電子放出素子において上記の様な大電流を
流すと素子が発熱し、該素子の電子放出特性が不安定化
したり、該素子の寿命が短（なったりするという問題が
あった。

そこで、局所的発熱の少ない電子放出素子が望まれてい
た。

また、上記ｐｎ接合型の従来例では、電子放出部の仕事
関数を低下させ逆バイアス電圧をおさえることができる
ようにするために、低仕事関数の材料を用いている。

従来、逆バイアス電圧をあまり太き（せず電子放出を行
うためにセシウム等の材料が低仕事関数の材料として用
いられていたが、セシウム等の低仕事関数の材料は化学
的に活性であるため、半導体層の局所的な発熱による影
響を受け、安定な動作を期待することが困難であった。

このため、仕事関数低下材料として比較的安定な材料を
も使用し得る様な電子放出素子が望まれていた。

また、従来のショットキー接合型電子放出素子の電極材
料としては、ショットキー接合を作り得る様な材料で、
しかも仕事関数が低い材料が望まれていた。しかし、従
来の電子放出素子では、半導体層の局所的加熱により電
極材料がマイグレートしやすいことや、半導体のエネル
ギーバンドギャップの大きさから、電極材料の選択の幅
が狭く素子の安定性向上のための材料選定が良好に行え
ないという難点があった。また、電子放出部の仕事関数
を低下させるために該電子放出部の表面にセシウムある
いはセシウムの酸化物の層を形成する場合には、上記ｐ
ｎ接合型の従来例と同様の問題点が生ずる。

そこで、局所的な発熱が小さくショットキー電極の材料
選択の幅の広い電子放出素子が望まれていた。

［発明の目的］ 本発明は、以上の様な課題に鑑みて、局所的発熱の少な
い電子放出素子を提供することを目的とする。

更に、本発明は、仕事関数低下材料として比較的安定な
材料をも使用し得る様な電子放出素子を提供することを
目的とする。

更に、本発明は、ショットキー電極の材料選択の幅が広
く、素子の安定性向上のための材料選定を良好に行い得
る電子放出素子を提供することを目的とする。

［課題を解決するための手段］ 本発明は、上記目的を達成すべ（鋭意研究を重ねた結果
、完成に至ったものであり、本発明による半導体電子放
出素子は、 半導体基板上に形成されたｐ型半導体層と、前記、型半
導体層と接合して形成され前記ｐ型半導体層とにより電
子なだれ降状を生ゼしぬることができる電子なだれ誘起
層とを有し、 前記ｐ型半導体層と前記電子なだれ誘起層との間に逆バ
イアス電圧を印加して電子放出を行う半導体電子放出素
子において、 前記ｐ型半導体層にダイヤモンド層を用いていることを
特徴とするものである。

また、本発明においては、前記電子なだれ誘起層がｎ型
半導体層である態様があり、また前記電子なだれ誘起層
がショットキー電極である態様がある。

更に、本発明においては、前記電子なだれ誘起層上にダ
イヤモンドのエネルギーバンドギヤ・ンブの幅以下の仕
事関数を持つ金属または金属化合物の層を有する態様が
ある。

更に、本発明においては、前記ｎ型半導体層がダイヤモ
ンドで形成されている態様があり、また前記ｎ型半導体
層を構成する材料にダイヤモンドと異なる低抵抗の材料
を用い前記ｐ型半導体との間にペテロ接合を形成する態
様がある。

［作用］ 本発明においては、ｐ型半導体層にダイヤモンド層を用
いているために、熱伝導性が極めて良好であり、動作中
に発熱があっても、熱拡散及び放熱を良好に行うことが
できるので、電子放出特性の安定化及び素子の長寿命化
が達成できる。

以下、本発明の半導体電子放出素子の作用についてエネ
ルギーバンド図を用いて説明する。

第３図（Ａ）、（Ｂ）は電子なだれ誘起層がｎ型半導体
層であるｐｎ接合型の半導体電子放出素子におけるエネ
ルギーバンド図である。図において、ｐはｐ型半導体層
を示し、ｎはｎ型半導体層を示し、Ｔは低仕事関数の材
料の層を示す。第３図（Ａ）はｐ型ダイヤモンド層とｎ
型ダイヤモンド層とのｐｎ接合の場合を示している。

尚、本発明におけるｐ型及びｎ型の半導体は、特に断ら
ないかぎり不純物を高濃度に含んだいわゆるｐ′″やｎ
９をも意味するものとする。

第３図に示す様に、ｐ型半導体層とｎ型半導体層との接
合の間を逆バイアスすることにより、真空順位Ｅ　ｖｍ
ｃをｐ型半導体層の伝導帯ＥＣより低いエネルギー準位
とすることができ、大きなエネルギー差ΔＥ　（＝Ｅｅ
−Ｅ、、Ｃ）を得ることができる。

この状態で、アバランシェ増幅を起こすことにより、ｐ
型半導体層においては少数キャリアであった電子を多数
生成することが可能となり、電子の放出効率を高めるこ
とができる。また、空乏層内の電界が電子にエネルギー
を与えるために、電子がホット化されて運動エネルギー
が大きくなり、ｎ型半導体層表面の仕事関数よりも大き
なポテンシャルエネルギーを持つ電子が散乱によるエネ
ルギーロスを伴わずに表面から飛び出すことが可能とな
る。

本発明の半導体電子放出素子においては、少な（ともｐ
型半導体層としてダイヤモンド層を用いることにより、
熱伝導性に優れ、放熱により素子の局所的発熱が少なく
、従って安定した電子放出特性を得ることができる。

第３図（Ａ）に示す様なダイヤモンド半導体のｐｎ接合
を用いた場合、接合界面でのエネルギーバンドの結合が
スムーズで電子の散乱が少なく良好な電子放出特性が得
られる。

第３図（Ｂ）はｐ型ダイヤモンド層とダイヤモンドより
バンドギャップの小さいｎ型半導体層とのへテロ接合を
用いた場合のエネルギーバンド図を示している。ｐｎ接
合型のアバランシェ増幅を用いた電子放出素子において
は、ｎ型半導体の抵抗値を下げることにより更に発熱を
低下させることができる。

一般に、ダイヤモンドの様なバンドギャップの大きい材
料の場合は、伝導帯の有効状態密度が小さいため、半導
体の抵抗率をＳｉ、Ｇｅの様に１０−４Ω・ｃｍ程度ま
で下げることは困難である。そこで、ｎ型半導体層上に
該ｎ型半導体層よりもバンドギャップの小さなｎ型半導
体層を形成してｎ型半導体層の抵抗を下げることにより
、更に発熱を低下させることが可能となり、より安定性
の高い電子放出素子を得ることができる。

また、ｎ型半導体層にダイヤモンド層を用いているため
、ダイヤモンドの持つバンドギャップが広いために小さ
な逆バイアス電位で大きなΔＥをとることができる。こ
のため、従来の様に、ｎ型半導体層の表面にあえて化学
的に不安定なセシウム等の低仕事関数材料の層を形成す
る必要がなく、化学的に安定な比較的高い仕事関数の材
料の層を形成することができる。ダイヤモンドのエネル
ギーバンドギャップが５．４ｅＶで、ホウ素を不純物と
した場合のｐ型半導体の活性化エネルギーが０．３７ｅ
Ｖであるため、ｎ型半導体層表面に形成される材料層の
仕事関数が５．ＯｅＶ以下であれば、比較的低い逆バイ
アス電圧の印加で△Ｅｇｏとなり、電子放出が可能とな
る。

第６図は電子なだれ誘起層がショットキー電極であるシ
ョットキー接合型の電子放出素子におけるエネルギーバ
ンド図である。図において、ｐはｎ型半導体層を示し、
Ｔはショットキー電極を示す。

第６図に示す様に、ｎ型半導体層及び薄膜ショットキー
電極との接合の間を逆バイアスすることによって、真空
準位Ｅ　ＶＡＣをｎ型半導体層の伝導帯準位Ｅｃより低
いエネルギー準位とすることができ、大きなエネルギー
差ΔＥ　（＝ＥｃＥｖ、ｅ）を得ることができる。

この状態で、アバランシェ増幅を起こすことにより、ｎ
型半導体層においては少数キャリアであった電子を多数
生成することが可能となり、電子の放出効率を高めるこ
とができる。また、空乏層内の電界が電子にエネルギー
を与えるために、電子がホット化されて格子系の温度よ
りも運動エネルギーが大きくなり、表面の仕事関数より
も大きなポテンシャルを持つ電子が散乱によるエネルギ
ーロスを伴わずに電子放出を行わせることが可能となる
。

ｐ型層にダイヤモンドを用いた場合、その大きなバンド
ギャップの故に、広い仕事関数範囲の材料から電極を構
成することにより良好なショットキー接合を形成するこ
とができ、電極材料の仕事関数の許容範囲を非常に広く
することができる。

また、広い仕事関数の範囲の材料からショットキー電極
材料を選択することができるため、安定に電子放出を行
い得るショットキー接合を形成することができる。

［実施態様例］ 本発明素子におけるダイヤモンド層の形成には、公知の
熱フイラメントＣＶＤ法、マイクロ波プラズマＣＶＤ法
、有磁場マイクロ波プラズマＣＶＤ法、直流プラズマＣ
ＶＤ法、ＲＦプラズマＣＶＤ法、燃焼炎法等の気相合成
法を用いることができる。

炭素原料としては、メタン、エタン、エチレン、アセチ
レン等の炭化水素ガス、アルコール、アセトン等の液体
有機物、−酸化炭素ガスなどを用いることができ、さら
に適宜、水素、酸素、水などを添加してもよい。

ｐ型ダイヤモンド層の作成のための不純物としては、ホ
ウ素などの周期律表第■族の元素を用いることができる
。ホウ素の添加方法としては、原料ガス中にホウ素含有
化合物を添加する方法及びイオン注入法等を用いること
ができる。

本発明のｐｎ接合型素子におけるｎ型半導体層はできる
だけ薄くするのが好ましい。ｎ型半導体層としてダイヤ
モンド層を用いる場合には、ダイヤモンド中に不純物と
して窒素、リンなどの周期律表第■族の元素及びリチウ
ムなどを添加して形成することができる。これらの不純
物添加方法としては、原料ガス中にこれらの不純物含有
ガスを添加する方法及びイオン注入法等を用いることが
できる。ｎ型半導体層として、ダイヤモンド以外の半導
体を用いる場合には、ＳｉやＧｅ、更にはＩｎ、Ａｓ、
Ｐ等の周期律表第■族、第ｍ族、第Ｖ族、第■族の半導
体材料及びこれらを組合わせたもの、更にはアモルファ
スシリコンやアモルファスカーバイドを用いることがで
きる。これらの材料はＩ　Ｘ　１０”ａｔｏｍ／ｃｍ３
以上の不純物を添加することが可能で、ｎ型半導体層の
比抵抗値を１０−４Ω・ｃｍ程度と低（することができ
る。

本発明の半導体電子放出素子に用いるショットキー電極
の材料は、ｐ型ダイヤモンド層に対して明確にショット
キー特性を示すものである。一般に、仕事関数φＷ８と
ｎ型半導体に対するショットキーバリアバイトφ、どの
間には、直線関係が成り立っており　（Ｐｈｙｓｉｃｓ
　ｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅｓ　
Ｓｚｅ　　２７４ｐ　　７６　（ｂ）　　ＪＯＨＮＷＩ
ＬＥＹ　＆　５ＯＮＳ）　、仕事関数が小さくなるにつ
れてφ、。は低下する。また、一般にｎ型半導体に対す
るショットキーバリアバイトφ３．とφＢ０との間には
、はぼφＢ、＋φＢゎ”　Ｅ　ｇ　／　ｑの関係がある
ため（ｑは電荷）、ｎ型半導体に対するショットキーバ
リアバイトは、φａｐ”　Ｅ　ｇ　／　ｑ−φＢゎとな
る。

以上の様に、仕事関数の小さい材料を用いることで、ｎ
型半導体層に対して良好なショットキーダイオードを作
成することができる。

本発明のショットキー接合型素子におけるショットキー
電極の材料としては、高温下でもマイグレートしにくい
材料であり、またダイヤモンドのエネルギーバンドギャ
ップの広さ（５，４ｅＶ）から不純物元素をドープした
場合の活性化エネルギーを減じたエネルギー以下の仕事
関数を持つ材料を使用すれば更に効率よ（電子放出を行
わせることができる。不純物どしてホウ素を用いた場合
に使用し得る材料としては、周期律表第１Ａ族〜第７Ａ
族、同じ（第２Ｂ族〜第４Ｂ族の元素のうち５．ＯｅＶ
以下の仕事関数を持つ材料、周期律表第８族、第１Ｂ族
の元素のうちＩｒ。

Ｐｔ、Ａｕ等の元素、及びランタノイド系の元素、更に
種々の金属シリサイド、金属ホウ化物、金属炭化物の一
部も使用可能である。また、これら上記の元素及び材料
を組合わせた材料でもよい。

これらのショットキー電極のうち、タングステン、タン
タル、モリブデン等の高融点金属や種々の金属シリサイ
ド、金属ホウ化物、金属炭化物等は、従来の半導体電子
放出素子の表面に形成されているセシウム等の低仕事関
数材料に比べて化学的に安定であり、またＰｄ、Ｐｔ、
Ａｕ、Ｉｒ。

Ａｇ、Ｃｕ、Ｒｈ等は低抵抗で、しかもマイグレートし
にくいため好適に用いられ、比較的低い真空度（１０−
”Ｔｏｒｒ程度）でも安定して電子放出が可能である。

これらの材料の仕事関数は１．５〜５．ＯｅＶ程度であ
り、全てｎ型半導体層に対して良好なショットキー電極
となる。これらのシミツトキー電極材料は、電子ビーム
蒸着等で極めて制御性よ（半導体上に堆積することが可
能であり、１０００Å以下、より好ましくは５００Å以
下の厚さに堆積することによりショットキー接合近傍で
発生したホットエレクトロンがエネルギーを大きく失う
ことなくショットキー電極を通過させることができ、安
定した電子放出を行うことが可能となる。

以上述べたショットキー電極を用いることにより、良好
なショットキー接合型の半導体電子放出素子が得られる
。

本発明素子において、電子なだれ誘起層上に形成される
仕事関数低下材料としては、ダイヤモンドのエネルギー
バンドギャップの広さ（５，４ｅ■）から不純物元素を
ドープした場合の活性化エネルギーを減じたエネルギー
以下の仕事関数を持つ材料を使用するのが望ましい。不
純物としてホウ素を用いた場合に使用し得る材料として
は、周期律表第１Ａ族〜第７Ａ族、同じ（第２Ｂ族〜第
４Ｂ族の元素のうち５．ＯｅＶ以下の仕事関数を持つ材
料、周期律表第８族、第１Ｂ族の元素のうちＩｒ、Ｐｔ
、Ａｕ等の元素、更に種々の金属シリサイド、金属ホウ
化物、金属炭化物も使用可能である。また、これら上記
の元素及び材料を組合わせた材料でもよい。

これらの仕事関数低下材料のうち、Ａｕ。

Ｉｒ、Ｐｄ、Ｐｔ、Ａｇ、Ｃｕ、Ｒｈ等の元素は低抵抗
で、しかもマイグレートしにくいため特に好ましい。ま
た、これらの材料は従来の半導体電子放出素子の表面に
形成されているセシウム等の仕事関数低下材料に比べて
化学的に安定であり、比較的低い真空度（１０−”Ｔｏ
ｒｒ程度）でも安定して電子放出が可能である。

これらの材料は、電子ビーム蒸着法等で極めて制御性よ
く半導体上に堆積することが可能であり、１００Å以下
好ましくは単原子層から数原子層の厚さに堆積すること
により、ホットエレクトロンがエネルギーを大きく失う
ことなしに、これらの低仕事関数を持つ材料を通過させ
ることができ、安定した電子放出を行うことができる。

［実施例コ 以下、図面を参照しながら本発明の詳細な説明する。

去１１糺上＝ 本実施例は、本発明のｐｎ接合型電子放出素子を示すも
のである。

第１図（Ａ）は平面図であり第１図（Ｂ）はそのＡ−Ａ
断面図である。

図において、１０１はｐ゛型半導体基板であり、本実施
例ではＳｉ　（１００）を用いた。１０２はｐ型ダイヤ
モンド層である。１０３は絶縁性選択堆積用マスクであ
り、ここではＳｉＯ□層を用いた。１０４はｎ型ダイヤ
モンド層であり、１０５はオーミックコンタクト用チタ
ン（Ｔｉ）電極であり、１０６は絶縁層であり、１０７
は引き出し電極である。１０８は上記Ｓｉ基板１０１の
裏面にＡｌを蒸着したオーミックコンタクト用電極であ
る。１０９は電極１０５と電極１０８との間に逆バイア
ス電圧ｖｂを印加するための電源であり、１１０は電極
１０５と引き出し電極１０７との間に引き出し電圧■１
を印加するための電源である。１１１は仕事関数を低く
する材料としてのＡｇ（仕事関数：４．２６ｅＶ）の層
である。

以上の素子は、次の様な方法により製造した。

（１）ｐ”型Ｓｉ基板１０１上に、熱フイラメントＣＶ
Ｄ法により１μｍ厚のｎ型ダイヤモンド層１０２を形成
した。形成条件は、基板温度を１０００℃、圧力を１０
０Ｔｏｒｒ、ガス流量をＨ２：　２００ＳＣＣＭ、ＣＨ
４：　ＩＳＣＣＭ、１００１００ｐｐ　Ｈｓ　　（水素
希釈）：ＩＳＣＣＭ、フィラメント温度を２１００℃と
した。

（２）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にＳ　ｉ　Ｏｚマスク１０３を形成
した。

（３）次いで、ｎ型ダイヤモンド層１０４を熱フイラメ
ントＣＶＤ法により形成した。形成条件は、ガス流量を
Ｈ，：２００ＳＣＣＭ、ＣＨ４１ＳＣＣＭ、１００ｐ１
００ｐｐ　　（水素希釈）＝５３ＣＣＭとした以外は上
記（１）と同様とした。

ｎ型ダイヤモンドはＳｉＯ２マスク１０３上には析出せ
ず、該マスクの開口部（ダイヤモンド層１０２の露出部
）にのみ選択的に析出した。

（４）次に、フォトリソグラフィー技術を用いてＴｉ電
極１０５、銀層（１００人厚１ｌ１１、ＳｉＯ□絶縁層
１０６及びポリシリコン引き出し電極１０７を、いずれ
も所定の形状に形成した。

以上の様にして製造した半導体電子放出素子の電極１０
５と１０８との間に逆バイアス電圧■５を印加すると、
ｎ型ダイヤモンド層１０２からｎ型ダイヤモンド層１０
４へ電子が注入され、注入電子はｎ型ダイヤモンド層１
０４及び銀層１１１を通り抜け、真空領域にしみ出し、
更に引き出し電極１０７と電極１０５との間に引き出し
電圧■１を印加することによって、電子を素子外部へ放
出させることができた。

本実施例によれば、高い熱伝導性をもつダイヤモンド層
を用いていることにより、素子の局所的発熱が抑制され
、安定した電子放出特性が得られた。更に、表面に化学
的に不安定なセシウムやセシウム酸化物の層を形成する
必要がなく、化学的に安定で熱によるマイグレートを起
こしにくい銀層を使用しているので、比較的低い真空度
（本実施例では、２Ｘ１０−’Ｔｏｒｒ）でも安定した
電子放出特性が得られた。

大１１硼λ： 本実施例は、上記実施例１のダイヤモンドｐｎ接合によ
る半導体電子放出素子とは異なり、ｐ型ダイヤモンド層
とダイヤモンド以外のｎ型半導体材料とのへテロ接合を
利用したものである。

第２図は本発明のｐｎ接合型電子放出素子を示す断面図
である。

図において、２０１はｐ゛型半導体基板であり、本実施
例ではＳｉ　（１００）を用いた。２０２はｐ型ダイヤ
モンド層である。２０３はｎ型半導体層であり、２０４
はｎ゛型ゲルマニウム層であり、ｐ型ダイヤモンド層２
０２との間でヘテロ接合を形成している。２０５はオー
ミックコンタクト用チタン（Ｔｉ）電極であり、２０６
は絶縁層であり、２０７は引き出し電極である。２０８
は上記Ｓｉ基板２０１の裏面にＡ１を蒸着したオーミッ
クコンタクト用電極である。２０９は電極２０５と電極
２０８との間に逆バイアス電圧Ｖつを印加するための電
源であり、２１０は電極２０５と引き出し電極２０７と
の間に引き出し電圧■、を印加するための電源である。

２１１は仕事関数を低（する材料としてのＡｇ（仕事関
数＝４．２６ｅＶ）の層である。

以上の素子は、次の様な方法により製造した。

（１）ｐ”型Ｓｉ基板２０１上に、熱フイラメントＣＶ
Ｄ法により１．２μｍ厚のｐ型ダイヤモンド層２０２を
形成した。形成条件は、基板温度を１０００℃、圧力を
１００　’「ｏ　ｒ　ｒ、ガス流量をＨ，：２００ＳＣ
ＣＭ、ＣＨ４：　ＩＳＣＣＭ、１００　ｐ　ｐｍＢｘ　
Ｈｓ　　（水素希釈）：ＩＳＣＣＭ、フィラメント温度
を２１００℃とした。

（２）次に、所定の領域にリン（Ｐ）イオンを打ち込み
、更にアニールして、ｎ型半導体層２０３を形成した。

（３）次いで、１ｘ１０２０ａｔｏｍ／ｃｍ”程度の不
純物濃度を持つＧｅをＭＢＥ法により１００人厚１形成
し、ｎ１型ゲルマニウム層２０４を形成し、ダイヤモン
ドのｐ型層との間にヘテロ接合を形成した。尚、このＧ
ｅ層の抵抗値は３Ｘ１０−４Ω・ｃｍと低抵抗であった
。

（４）次に、フォトリソグラフィー技術を用いてチタン
電極２０５、Ａｇ層（２０人１）２１１、Ｓ　ｉ　Ｏｚ
絶縁層２０６及びポリシリコン引き出し電極２０７を、
いずれも所定の形状に形成した。

以上の様にして製造した半導体電子放出素子の電極２０
５と２０８との間に逆バイアス電圧ｖｂを印加すると、
ｐ型ダイヤモンド層２０２とｎ゛型ゲルマニウム層２０
４とのへテロ接合界面でアバランシェ増幅が生じ、生成
したホットエレクトロンはｎ“型ゲルマニウム層２０４
及びＡｇ層２１１を通り抜け、真空領域にしみ出し、更
に引き出し電極２０７と電極２０５との間に引き出し電
圧■１を印加することによって、電子を素子外部へ放出
させることができた。

本実施例においてはｎ型半導体層としてＧｅを用いたが
、この材料に限定されるものではなく、アモルファスカ
ーボンやアモルファスシリコンであってもよい。

本実施例によれば、高い熱伝導性をもつダイヤモンド層
を用いていることにより、素子の局所的発熱が抑制され
、安定した電子放出特性が得られた。また、本実施例に
おいては、ｎ型層（ｎ”″）として不純物ドープにより
低抵抗化したＧｅを用い、ｐ型ダイヤモンド層との間で
ヘテロ接合を形成しているため、更に素子の発熱を押え
ることができた。更に、表面に化学的に不安定なセシウ
ムやセシウム酸化物の層を形成する必要がなく、化学的
に安定でマイグレートしにくい銀層を使用しているので
、比較的低い真空度（本実施例では、２　Ｘ　１０−’
Ｔｏ　ｒ　ｒ）でも安定した電子放出特性が得られた。

叉」１汁旦： 本実施例はショットキー接合型電子放出素子を示すもの
であり、第４図（Ａ）は平面図であり第４図（Ｂ）はそ
のＡ−Ａ断面図である。

図において、４０１はｐ゛型半導体基板であり、本実施
例ではＳｉ　（１００）を用いた。４０２はｐ型ダイヤ
モンド層である。４０３は絶縁性選択堆積用マスクであ
り、ここでは５ｉＯ−層を用いた。４０４はｐ０型ダイ
ヤモンド層であり、４０５はショットキー電極であり、
ここではタングステン（仕事関数：４．５５ｅＶ）を用
いた。

４０６は絶縁層であり、４０７は引き出し電極である。

４０８は上記Ｓｉ基板４０１の裏面にＡ１を蒸着したオ
ーミックコンタクト用電極である。

４０９はショットキー電極４０５と電極４０８との間に
逆バイアス電圧■ゎを印加するための電源であり、４１
０はショットキー電極４０５と引き出し電極４０７との
間に引き出し電圧ｖ５を印加するための電源である。

以上の素子は、次の様な方法により製造した。

（１）ｐ′″型Ｓｉ基板４０１上に、熱フイラメントＣ
ＶＤ法により１μｍ厚のｐ型ダイヤモンド層４０２を形
成した。形成条件は、基板温度を１０００℃、圧力を１
００Ｔｏｒｒ、ガス流量をＨ２：　２００ＳＣＣＭ、Ｃ
Ｈ４：　ＩＳＣＣＭ、１００ｐｐ１００ｐｐ　（水素希
釈）：ＩＳＣＣＭ、’フィラメント温度を２１００℃と
した。

（２）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にＳｉＯ２マスク４０３を形成した
。

（３）次いで、ｐ３型ダイヤモンド層４０４を熱フイラ
メントＣＶＤ法により１０００人厚に形成した。形成条
件は、ガス流量をＨ，＋２００ＳＣＣＭ、　　ＣＨ４：
　　ＩＳＣＣＭ、　１００ｐ１００ｐｐ、（水素希釈）
：５ＳＣＣＭとした以外は上記（１）と同様とした。

ｐ゛型ダイヤモンドはＳ　ｉ　Ｏ２マスク４０３上には
析出せず、該マスクの開口部（ダイヤモンド層４０２の
露出部）にのみ選択的に析出した。

（４）次に、フォトリソグラフィー技術を用いてタング
ステン電極（１００人厚ｌ４０５、ＳｉＯ２絶縁層４０
６及びポリシリコン引き出し電極４０７を、いずれも所
定の形状に形成した。

以上の様にして製造した半導体電子放出素子のショット
キー電極４０５と電極４０８との間に逆バイアス電圧■
ゎを印加すると、ｐ゛型ダイヤモンド層４０４とショッ
トキー電極４０５との界面でアバランシェ増幅が生じ、
生成したホットエレクトロンはショットキー電極４０５
を通り抜け、真空領域にしみ出し、更に引き出し電極４
０７とショットキー電極４０５との間に引き出し電圧Ｖ
、を印加することによって、電子を素子外部へ放出させ
ることができた。

本実施例によれば、高い熱伝導性をもつダイヤモンド層
を用いていることにより、素子の局所的発熱が抑制され
、安定した電子放出特性が得られた。更に、ショットキ
ー電極の材料として化学的に安定なタングステンを用い
ることができるため、マイグレーションも起こらず安定
した電子放出特性が得られた。

去１１凱１： 本実施例は、イオン注入によりｐ゛型ダイヤモンド層を
形成したものである。

第５図は本実施例のショットキー接合型電子放出素子を
示す断面図である。

図において、５０１はｐ′″型半導体基板であり、本実
施例ではＳｉ　　（１００）を用いた。５０２はｐ型ダ
イヤモンド層である。５０３はｐ゛型ダイヤモンド層で
あり、５０５はショットキー電極であり、ここではタン
タル（仕事関数＝４，２５ｅＶ）を用いた。５０６は絶
縁層であり、５０７は引き出し電極である。５０８は上
記Ｓｉ基板５０１の裏面にＡＩを蒸着したオーミックコ
ンタクト用電極である。５０９はショットキー電極５０
５と電極５０８との間に逆バイアス電圧Ｖゎを印加する
ための電源であり、５１０はショットキー電極５０５と
引き出し電極５０７どの間に弓き出し電圧■１を印加す
るための電源である。

以上の素子は、次の様な方法により製造した。

（１）ｐ”型Ｓｉ基板５０１上に、熱フィラメントＣｖ
Ｄ法によりｌＡＬｍ厚のｐ型ダイヤモンド層５０２を形
成した。形成条件は、基板温度を１０００℃、圧力を１
００Ｔｏｒｒ、ガス流量をＨ２：２００ＳＣＣＭ、ＣＨ
４：　ＩＳＣＣＭ、１００ｐｐ１００ｐｐ　　（水素希
釈）：ＩＳＣＣＭ、フィラメント温度を２１００℃とし
た。

（２）次に、ＦＩＢ　（フォーカストイオンビーム）装
置を用いて、所定の領域にボロン（Ｂ）を４０ＫｅＶの
エネルギーで５ｘｌＯ１７／ｃｍ３程度の濃度で注入し
てｐ゛型ダイヤモンド層５０３を形成した。

（３）次に、フォトリソグラフィー技術を用いてタンタ
ル電極（１００人厚１Ｓ０５、ＳｉＯ□絶縁層５０６及
びポリシリコン引き已し電極５０７を、いずれも所定の
形状に形成した。

以上の様にして製造した半導体電子放出素子のショット
キー電極５０５と電極５０８との間に逆バイアス電圧■
ゎを印加すると、ｐ０型ダイヤモンド層５０３とショッ
トキー電極５０５との界面でアバランシェ増幅が生じ、
生成したホットエレクトロンはショットキー電極５０５
を通り抜け、真空領域にしみ出し、更に引き出し電極５
０７とショットキー電極５０５との間に引き出し電圧■
１を印加することによって、電子を素子外部へ放出させ
ることができた。

本実施例においても、実施例３と同様の安定した電子放
出特性が得られた。

［発明の効果］ 以上説明した様に、本発明の半導体電子放出素子によれ
ば、高い熱伝導性をもつダイヤモンド半導体層を用いて
いるため、素子の局所的な発熱が抑制され、安定した電
子放出特性が得られ、素子の寿命も長（なる。

更に、ダイヤモンド半導体層の広いバンドギャップのた
め、仕事関数の比較的大きな化学的に安定な材料及び素
子の発熱によるマイグレートを起こしにくい材料をもシ
ョットキー電極として或は仕事関数低下材料として用い
ることが可能になり、信頼性の高い素子の作成が可能と
なる。

従って、本発明の半導体電子放出素子によれば、信頼性
の高いデイスプレィ、ＥＢ（エレクトロンビーム）描画
装置、真空管、電子線プリンター、メモリーなどを提供
することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るｐｎ接合型電子放
出素子を示す図であり、第１図（Ａ）は平面図であり第
１図（Ｂ）はそのＡ−Ａ断面図である。 第２図は本発明の第２の実施例に係るｐｎ接合型電子放
出素子を示す断面図である。 第３図（Ａ）はｐ型ダイヤモンドとｎ型ダイヤモンドに
よるｐｎ接合型の半導体電子放出素子におけるエネルギ
ーバンドの模式図であり、第３図（Ｂ）はへテロｐｎ接
合型の半導体電子放出素子におけるエネルギーバンドの
模式図である。 第４図は本発明の第３の実施例に係るショットキー接合
型電子放出素子を示す図であり、第４図（Ａ）は平面図
であり第４図（Ｂ）はそのＡ−Ａ断面図である。 第５図は本発明の第４の実施例に係るショットキー接合
型電子放出素子を示す断面図である。 第６図はショットキー接合型の半導体電子放出素子にお
けるエネルギーバンドの模式図である。 １０１．２０１，４０１，５０１　　：ｐ゛型半導体基
板、 １０２．２０２，４０２，５０２： ｐ型ダイヤモンド層、 １０３．４０３：絶縁性選択堆積用マスク、１０４：ｎ
型ダイヤモンド層、 １０５、　２０５ニ オーミックコンタクト用電極、 １０７．２０７，４０７．５０７： 引き出し電極、 １０８．２０８，４０８．５０８ニ オ−ミックコンタクト用電極、 １１１．２１１：仕事関数低下材料層、２０３　：　ｎ
型半導体層、 ２０４：ｎ＋型ゲルマニウム層、 ４０４．５０３　：　ｐ”型ダイヤモンド層、４０５．
５０５ニジヨツトキー電極。 代理人　弁理士　　山　下　穣　子 弟 図 （Ａ） （Ｂ） 第 図

Claims (1)

1. 【特許請求の範囲】 （１）半導体基板上に形成されたｐ型半導体層と、前記
   ｐ型半導体層と接合して形成され前記ｐ型半導体層とに
   より電子なだれ降状を生ぜしめることができる電子なだ
   れ誘起層とを有し、 前記ｐ型半導体層と前記電子なだれ誘起層との間に逆バ
   イアス電圧を印加して電子放出を行う半導体電子放出素
   子において、 前記ｐ型半導体層にダイヤモンド層を用いていることを
   特徴とする半導体電子放出素子。（２）前記電子なだれ
   誘起層がｎ型半導体層である、請求項１に記載の半導体
   電子放出素子。 （３）前記電子なだれ誘起層がショットキー電極である
   、請求項１に記載の半導体電子放出素子。 （４）前記電子なだれ誘起層上にダイヤモンドのエネル
   ギーバンドギャップの幅以下の仕事関数を持つ金属また
   は金属化合物の層を有する、請求項１に記載の半導体電
   子放出素子。 （５）前記ｎ型半導体層がダイヤモンドで形成されてい
   る、請求項２に記載の半導体電子放出素子。 （６）前記ｎ型半導体層を構成する材料にダイヤモンド
   と異なる低抵抗の材料を用い前記ｐ型半導体との間にヘ
   テロ接合を形成する、請求項２に記載の半導体電子放出
   素子。