JP2728226B2 - 半導体電子放出素子 - Google Patents
半導体電子放出素子Info
- Publication number
- JP2728226B2 JP2728226B2 JP17744490A JP17744490A JP2728226B2 JP 2728226 B2 JP2728226 B2 JP 2728226B2 JP 17744490 A JP17744490 A JP 17744490A JP 17744490 A JP17744490 A JP 17744490A JP 2728226 B2 JP2728226 B2 JP 2728226B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type semiconductor
- electron
- semiconductor layer
- diamond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体電子放出素子に関し、特に負の電子親
和力状態の表面を有する半導体電子放出素子に関する。
本発明は、特にディスプレイやEB（エレクトロンビー
ム）描画装置、真空管、電子線プリンターなどに好適に
用いられる電子放出素子に関する。
和力状態の表面を有する半導体電子放出素子に関する。
本発明は、特にディスプレイやEB（エレクトロンビー
ム）描画装置、真空管、電子線プリンターなどに好適に
用いられる電子放出素子に関する。
［従来の技術］ 従来、半導体電子放出素子のうち、負の電子親和力
（Negative Electron Affinity;以下「NEA」と略す）を
利用したものは、例えば特公昭54−30274号公報及び特
公昭60−25858号公報に記載されているものが知られて
いる。
（Negative Electron Affinity;以下「NEA」と略す）を
利用したものは、例えば特公昭54−30274号公報及び特
公昭60−25858号公報に記載されているものが知られて
いる。
この半導体電子放出素子は、半導体基板上にｎ型半導
体層とｐ型半導体層とを形成し、該ｐ型半導体層表面に
セシウムなどの低仕事関数の材料による層を形成させて
表面の仕事関数を低下させることによりNEA状態の表面
を持つ電子放出部を形成したものであり、ｎ型半導体層
とｐ型半導体層とにより形成されたダイオードに順バイ
アス電圧を印加し、ｐ型半導体部に電子を供給して、電
子放出部より電子を放出するものである。
体層とｐ型半導体層とを形成し、該ｐ型半導体層表面に
セシウムなどの低仕事関数の材料による層を形成させて
表面の仕事関数を低下させることによりNEA状態の表面
を持つ電子放出部を形成したものであり、ｎ型半導体層
とｐ型半導体層とにより形成されたダイオードに順バイ
アス電圧を印加し、ｐ型半導体部に電子を供給して、電
子放出部より電子を放出するものである。
［発明が解決しようとする課題］ 上記の様に、従来の負の電子親和力を利用した順バイ
アス半導体電子放出素子では、半導体自体の仕事関数が
大きいため、そのままでは順バイアスによる電子放出を
起こすことはできなかった。よって、従来は表面に仕事
関数を低下させるための低仕事関数の材料の層を形成
し、負の電子親和力の表面を持つ様にしなければならな
かった。
アス半導体電子放出素子では、半導体自体の仕事関数が
大きいため、そのままでは順バイアスによる電子放出を
起こすことはできなかった。よって、従来は表面に仕事
関数を低下させるための低仕事関数の材料の層を形成
し、負の電子親和力の表面を持つ様にしなければならな
かった。
この様な低仕事関数の材料としては、半導体のエネル
ギーバンドギャップの広さからセシウム等の材料が用い
られていた。
ギーバンドギャップの広さからセシウム等の材料が用い
られていた。
また、この様な仕事関数低材料を用いる従来の半導体
電子放出素子では、順バイアスによるｎ型半導体層中の
電子がｐ型半導体層内を通過して電子放出部表面に達す
る構造となっているために、ｐ型半導体層中に注入され
た電子が孔子と再結晶したりフォノン散乱されたりしな
い様にするためには、ｐ型半導体層の孔子数を減らして
ｐ型半導体層を薄くすることが電子放出効率を上げるた
めに必要であるが、この場合には以下の様な問題点があ
った。
電子放出素子では、順バイアスによるｎ型半導体層中の
電子がｐ型半導体層内を通過して電子放出部表面に達す
る構造となっているために、ｐ型半導体層中に注入され
た電子が孔子と再結晶したりフォノン散乱されたりしな
い様にするためには、ｐ型半導体層の孔子数を減らして
ｐ型半導体層を薄くすることが電子放出効率を上げるた
めに必要であるが、この場合には以下の様な問題点があ
った。
即ち、ｐ型半導体層の抵抗が高くなるため、ｐ型半導
体層の局所的発熱が起こる。一般に、半導体電子放出素
子から電子を放出させる特に多くの電子放出電流を得よ
うとすれば、非常に多くの電流を素子にかけねばならな
い。この電流投入により、素子が発熱する。セシウム等
の化学的にあまり安定でない低仕事関数材料の場合、こ
れらの材料の蒸発及びマイグレーションなどが生じ、こ
のため電子放出領域の不均一が生じたりして特性が不安
定となったり、寿命が著しく制限されたりした。
体層の局所的発熱が起こる。一般に、半導体電子放出素
子から電子を放出させる特に多くの電子放出電流を得よ
うとすれば、非常に多くの電流を素子にかけねばならな
い。この電流投入により、素子が発熱する。セシウム等
の化学的にあまり安定でない低仕事関数材料の場合、こ
れらの材料の蒸発及びマイグレーションなどが生じ、こ
のため電子放出領域の不均一が生じたりして特性が不安
定となったり、寿命が著しく制限されたりした。
更に、該セシウム材料は化学的に極めて活性なため、
10-7Torrよりも更に高い真空度の下で使用しなければ安
定な動作が期待できず、寿命及び効率が真空度によって
変化するという難点があった。
10-7Torrよりも更に高い真空度の下で使用しなければ安
定な動作が期待できず、寿命及び効率が真空度によって
変化するという難点があった。
そこで、仕事関数低下材料を用いずに負の電子親和力
状態の表面をもつ電子放出素子が望まれており、また仕
事関数低下材料を用いるとしても、セシウム及びセシウ
ム酸化物等の材料に代えて比較的安定な材料をも使用し
得る様な電子放出素子が望まれていた。
状態の表面をもつ電子放出素子が望まれており、また仕
事関数低下材料を用いるとしても、セシウム及びセシウ
ム酸化物等の材料に代えて比較的安定な材料をも使用し
得る様な電子放出素子が望まれていた。
［発明の目的］ 本発明は、以上の様な課題に鑑みて、仕事関数低下材
料層を形成しなくとも負の電子親和力状態の表面をもつ
電子放出素子を提供することを目的とする。
料層を形成しなくとも負の電子親和力状態の表面をもつ
電子放出素子を提供することを目的とする。
また、本発明は、局所的発熱の少ない電子放出素子を
提供することを目的とする。
提供することを目的とする。
更に、本発明は、仕事関数低下材料として比較的安定
な材料をも使用し得る様な電子放出素子を提供すること
を目的とする。
な材料をも使用し得る様な電子放出素子を提供すること
を目的とする。
［課題を解決するための手段］ 本発明は、上記目的を達成すべく鋭意研究を重ねた結
果、完成に至ったものであり、本発明による半導体電子
放出素子は、 半導体基板上に形成されたｎ型半導体層と、前記ｎ型
半導体層と接合して形成されたｐ型半導体層とを有し、 前記ｐ型半導体層とｎ型半導体層との間に順バイアス
電圧を印加して前記ｐ型半導体層側から電子放出を行
う、負の電子親和力状態の表面を有する半導体電子放出
素子において、 前記ｐ型半導体層にダイヤモンド層を用いていること
を特徴とするものである。
果、完成に至ったものであり、本発明による半導体電子
放出素子は、 半導体基板上に形成されたｎ型半導体層と、前記ｎ型
半導体層と接合して形成されたｐ型半導体層とを有し、 前記ｐ型半導体層とｎ型半導体層との間に順バイアス
電圧を印加して前記ｐ型半導体層側から電子放出を行
う、負の電子親和力状態の表面を有する半導体電子放出
素子において、 前記ｐ型半導体層にダイヤモンド層を用いていること
を特徴とするものである。
本発明においては、前記ｐ型半導体層上にダイヤモン
ドのエネルギーバンドギャップの幅以下の仕事関数を持
つ金属または金属化合物の層を有する態様がある。
ドのエネルギーバンドギャップの幅以下の仕事関数を持
つ金属または金属化合物の層を有する態様がある。
また、本発明においては、前記ｎ型半導体層を構成す
る材料としてダイヤモンドと異なる低抵抗の材料を用い
前記ｐ型半導体層との間にヘテト接合を形成する態様が
ある。
る材料としてダイヤモンドと異なる低抵抗の材料を用い
前記ｐ型半導体層との間にヘテト接合を形成する態様が
ある。
［作用］ 以上の様な本発明においては、ｐ型半導体層としてダ
イヤモンド層を用いており、該ダイヤモンド自体の仕事
関数が小さいために、低仕事関数材料の層を表面に付さ
なくても電子放出を行わせることが可能となる。
イヤモンド層を用いており、該ダイヤモンド自体の仕事
関数が小さいために、低仕事関数材料の層を表面に付さ
なくても電子放出を行わせることが可能となる。
また、以上の様な本発明においては、ダイヤモンド層
を用いるために、熱伝導性が極めて良好であり、素子の
発熱があっても、放熱が良好である。このため、低仕事
関数材料の層を用いる場合においても、該材料は熱の影
響を少ししか受けないので、安定した電子放出と長寿命
化が達成できる。
を用いるために、熱伝導性が極めて良好であり、素子の
発熱があっても、放熱が良好である。このため、低仕事
関数材料の層を用いる場合においても、該材料は熱の影
響を少ししか受けないので、安定した電子放出と長寿命
化が達成できる。
以下、本発明の半導体電子放出素子の作用についてエ
ネルギーバンド図を用いて説明する。
ネルギーバンド図を用いて説明する。
第４図（Ａ），（Ｂ）は本発明の素子におけるエネル
ギーバンド図である。図において、ｎはｎ型半導体層を
示し、ｐはｐ型半導体層を示し、Ｔは低仕事関数の材料
の層を示す。第４図（Ａ）はpn接合がダイヤモンド層の
みからなる場合を示している。
ギーバンド図である。図において、ｎはｎ型半導体層を
示し、ｐはｐ型半導体層を示し、Ｔは低仕事関数の材料
の層を示す。第４図（Ａ）はpn接合がダイヤモンド層の
みからなる場合を示している。
尚、本発明におけるｐ型及びｎ型の半導体層は、特に
断らないかぎり不純物を高濃度に含んだ、いわゆるp+や
n+をも意味するものとする。
断らないかぎり不純物を高濃度に含んだ、いわゆるp+や
n+をも意味するものとする。
先ず、第４図（Ａ）について説明する。
ダイヤモンドは、そのバンドギャップが5.4eVと大き
く、またホウ素を不純物とした場合のｐ型半導体では、
活性化エネルギーが0.37eVであるため、電子放出部表面
材料の仕事関数が5.0eV以下であれば、電子放出側の半
導体の伝導帯準位よりも真空準位が低い状態即ちNEAのN
EA状態の表面を持つことになり、電子放出が可能であ
る。ダイヤモンドの仕事関数は4.8eVと小さいため、電
子放出を行わせることができる。更に、ｐ型ダイヤモン
ド表面に仕事関数の低い金属または金属化合物等の層を
形成する場合には、ダイヤモンドのバンドギャップが5.
4eVと大きいことから、従来に比べ広い範囲の仕事関数
の材料の中から適当な材料を選択することができる。特
に、先に述べた様に半導体不純物としてホウ素を用いる
場合、5.0eV以下の仕事関数を持つ材料を選択すること
ができる。この様な構成とした後に、ｐ型半導体層とｎ
型半導体層との接合部に順バイアス電圧Vbを印加する
と、ｎ型ダイヤモンド層からｐ型ダイヤモンド層へと電
子が注入され、NEA状態の表面からの電子放出が可能と
なる。
く、またホウ素を不純物とした場合のｐ型半導体では、
活性化エネルギーが0.37eVであるため、電子放出部表面
材料の仕事関数が5.0eV以下であれば、電子放出側の半
導体の伝導帯準位よりも真空準位が低い状態即ちNEAのN
EA状態の表面を持つことになり、電子放出が可能であ
る。ダイヤモンドの仕事関数は4.8eVと小さいため、電
子放出を行わせることができる。更に、ｐ型ダイヤモン
ド表面に仕事関数の低い金属または金属化合物等の層を
形成する場合には、ダイヤモンドのバンドギャップが5.
4eVと大きいことから、従来に比べ広い範囲の仕事関数
の材料の中から適当な材料を選択することができる。特
に、先に述べた様に半導体不純物としてホウ素を用いる
場合、5.0eV以下の仕事関数を持つ材料を選択すること
ができる。この様な構成とした後に、ｐ型半導体層とｎ
型半導体層との接合部に順バイアス電圧Vbを印加する
と、ｎ型ダイヤモンド層からｐ型ダイヤモンド層へと電
子が注入され、NEA状態の表面からの電子放出が可能と
なる。
上記第４図（Ａ）ではpn接合を構成している半導体材
料としてダイヤモンドを用いているが、ダイヤモンド以
外のｎ型半導体を用いてヘテロ接合を行った電子放出素
子においても、第４図（Ａ）の場合と同様に表面にNEA
状態を形成し、且つｐ型ダイヤモンド層とｎ型半導体層
との間に順バイアス電圧を印加することにより、表面か
ら電子放出を行うことができる。この様なヘテロ接合の
場合のエネルギーバンド図を示したのが第４図（Ｂ）で
ある。
料としてダイヤモンドを用いているが、ダイヤモンド以
外のｎ型半導体を用いてヘテロ接合を行った電子放出素
子においても、第４図（Ａ）の場合と同様に表面にNEA
状態を形成し、且つｐ型ダイヤモンド層とｎ型半導体層
との間に順バイアス電圧を印加することにより、表面か
ら電子放出を行うことができる。この様なヘテロ接合の
場合のエネルギーバンド図を示したのが第４図（Ｂ）で
ある。
ヘテロ接合を用いた電子放出素子も、ダイヤモンドpn
接合の電子放出素子と同様の効果が得られる。更に、ダ
イヤモンドの様なバンドギャップの大きな材料は、伝導
帯の有効状態密度が小さいために半導体の抵抗値を不純
物ドープによって十分に低下させることは困難である
が、ｎ型半導体層としてバンドギャップの小さい半導体
層を用い高濃度の不純物ドープを行ってキャリア電子数
を増やせば、低抵抗となり放出素子数を増加させること
が可能となって、ダイヤモンドの特徴を更に活かした電
子放出素子を得ることができる。
接合の電子放出素子と同様の効果が得られる。更に、ダ
イヤモンドの様なバンドギャップの大きな材料は、伝導
帯の有効状態密度が小さいために半導体の抵抗値を不純
物ドープによって十分に低下させることは困難である
が、ｎ型半導体層としてバンドギャップの小さい半導体
層を用い高濃度の不純物ドープを行ってキャリア電子数
を増やせば、低抵抗となり放出素子数を増加させること
が可能となって、ダイヤモンドの特徴を更に活かした電
子放出素子を得ることができる。
［実施態様例］ 本発明素子におけるダイヤモンド層の形成には、公知
の熱フィラメントCVD法、マイクロ波プラズマCVD法、有
磁場マイクロ波プラズマCVD法、直流プラズマCVD法、RF
プラズマCVD法、燃焼炎法等の気相合成法を用いること
ができる。
の熱フィラメントCVD法、マイクロ波プラズマCVD法、有
磁場マイクロ波プラズマCVD法、直流プラズマCVD法、RF
プラズマCVD法、燃焼炎法等の気相合成法を用いること
ができる。
炭素原料としては、メタン、エタン、エチレン、アセ
チレン等の炭化水素ガス、アルコール、酸素、アセトン
等の液体有機物、一酸化炭素ガスなどを用いることがで
き、さらに適宜、水素、水などを添加してもよい。
チレン等の炭化水素ガス、アルコール、酸素、アセトン
等の液体有機物、一酸化炭素ガスなどを用いることがで
き、さらに適宜、水素、水などを添加してもよい。
ｐ型ダイヤモンド層の作成のための不純物としては、
ホウ素等の周期律表第III族の元素を用いることができ
る。ホウ素の添加方法としては、原料ガス中にホウ素含
有化合物を添加する方法及びイオン注入法等を用いるこ
とができる。
ホウ素等の周期律表第III族の元素を用いることができ
る。ホウ素の添加方法としては、原料ガス中にホウ素含
有化合物を添加する方法及びイオン注入法等を用いるこ
とができる。
ｎ型半導体層としてダイヤモンド層を用いる場合に
は、ダイヤモンド中に不純物として窒素、リン等の周期
律表第IV族の元素及びリチリムなどを添加して形成する
ことができる。これらの不純物添加方法としては、原料
ガス中にこれらの不純物含有ガスを添加する方法及びイ
オン注入法等を用いることができる。ｎ型半導体層とし
て、ダイヤモンド以外の半導体を用いる場合には、Si,G
e、更にIn,As,P等の周期律表第II族、第III族、第Ｖ
族、第VI族の半導体材料及びこれらを組合わせたもの、
更にはアルモファスシリコンやアモルファスカーバイド
を用いることができる。これらの材料は１×1020atom／
cm3以上の不純物を添加することが可能で、ｎ型半導体
層の比抵抗値を10-4Ω・cm程度と低くすることができ
る。
は、ダイヤモンド中に不純物として窒素、リン等の周期
律表第IV族の元素及びリチリムなどを添加して形成する
ことができる。これらの不純物添加方法としては、原料
ガス中にこれらの不純物含有ガスを添加する方法及びイ
オン注入法等を用いることができる。ｎ型半導体層とし
て、ダイヤモンド以外の半導体を用いる場合には、Si,G
e、更にIn,As,P等の周期律表第II族、第III族、第Ｖ
族、第VI族の半導体材料及びこれらを組合わせたもの、
更にはアルモファスシリコンやアモルファスカーバイド
を用いることができる。これらの材料は１×1020atom／
cm3以上の不純物を添加することが可能で、ｎ型半導体
層の比抵抗値を10-4Ω・cm程度と低くすることができ
る。
本発明素子において、ｐ型半導体層上に形成される材
料としては、ダイヤモンドのエネルギーバンドギャップ
の広さ（5.4eV）から不純物元素をドープした場合の活
性化エネルギーを減じたエネルギー以下の仕事関数を持
つ材料を使用することができる。不純物としてホウ素を
用いた場合に使用し得る材料としては、周期律表第1A族
〜第7A族、同じく第2B族〜第4B族の元素のうち5.0eV以
下の仕事関数を持つ材料、周期律表第８族、第1B族の元
素のうちIr,Pt,Au等の元素、更に種々の金属シリサイ
ド、金属ホウ化物、金属炭化物も使用可能である。これ
らの中でも、特にAl,Ag,Cu,Rh等の元素を好ましく用い
ることができる。また、これら上記の元素及び材料を組
合わせた材料でもよい。
料としては、ダイヤモンドのエネルギーバンドギャップ
の広さ（5.4eV）から不純物元素をドープした場合の活
性化エネルギーを減じたエネルギー以下の仕事関数を持
つ材料を使用することができる。不純物としてホウ素を
用いた場合に使用し得る材料としては、周期律表第1A族
〜第7A族、同じく第2B族〜第4B族の元素のうち5.0eV以
下の仕事関数を持つ材料、周期律表第８族、第1B族の元
素のうちIr,Pt,Au等の元素、更に種々の金属シリサイ
ド、金属ホウ化物、金属炭化物も使用可能である。これ
らの中でも、特にAl,Ag,Cu,Rh等の元素を好ましく用い
ることができる。また、これら上記の元素及び材料を組
合わせた材料でもよい。
これらの材料は、電子ビーム蒸着法等で極めて制御性
よく半導体上に堆積することが可能である。100Å以
下、より好ましくは単原子層から数原子層の厚さに堆積
することにより、電子がエネルギーを大きく失うことな
しに、これらの低仕事関係を持つ材料の層を通過させる
ことができ、安定した電子放出を行うことができる。
よく半導体上に堆積することが可能である。100Å以
下、より好ましくは単原子層から数原子層の厚さに堆積
することにより、電子がエネルギーを大きく失うことな
しに、これらの低仕事関係を持つ材料の層を通過させる
ことができ、安定した電子放出を行うことができる。
これらの低仕事関数を持つ材料のうち、タングステ
ン、タンタル、モリブデン等の高融点金属や種々の金属
シリサイド、金属ホウ化物、金属炭化物等は従来の半導
体電子放出素子の表面に形成されているセシウム等の低
仕事関数材料に比べて化学的に安定であり、比較的低い
真空度（10-3Torr程度）でも安定して電子放出が可能で
ある。また、銀においては、化学的に安定である上に低
抵抗であるために、好ましく用いることができる。
ン、タンタル、モリブデン等の高融点金属や種々の金属
シリサイド、金属ホウ化物、金属炭化物等は従来の半導
体電子放出素子の表面に形成されているセシウム等の低
仕事関数材料に比べて化学的に安定であり、比較的低い
真空度（10-3Torr程度）でも安定して電子放出が可能で
ある。また、銀においては、化学的に安定である上に低
抵抗であるために、好ましく用いることができる。
［実施例］ 以下、図面を参照しながら本発明の実施例を説明す
る。
る。
実施例1: 第１図は本発明の第１の実施例に係る半導体電子放出
素子を示す図であり、第１図（Ａ）は平面図であり第１
図（Ｂ）はそのＡ−Ａ断面図である。
素子を示す図であり、第１図（Ａ）は平面図であり第１
図（Ｂ）はそのＡ−Ａ断面図である。
図において、101はn+型半導体基板であり、本実施例
ではSi（100）を用いた。102はｎ型ダイヤモンド層であ
り、103はｐ型ダイヤモンド層であり、104は絶縁性選択
堆積用マスクであり、ここではSiO2層を用いた。105はp
+型ダイヤモンド層である。106はオーミックコンタクト
用のチタン（Ti）電極であり、107は絶縁層であり、108
は引き出し電極である。109は上記Si基板101の裏面にAl
を蒸着したオーミックコンタクト用電極である。110は
電極106と電極109との間に順バイアス電圧Vbを印加する
ための電源であり、111は電極106と引き出し電極108と
の間に引き出し電圧Vgを印加するための電源である。
ではSi（100）を用いた。102はｎ型ダイヤモンド層であ
り、103はｐ型ダイヤモンド層であり、104は絶縁性選択
堆積用マスクであり、ここではSiO2層を用いた。105はp
+型ダイヤモンド層である。106はオーミックコンタクト
用のチタン（Ti）電極であり、107は絶縁層であり、108
は引き出し電極である。109は上記Si基板101の裏面にAl
を蒸着したオーミックコンタクト用電極である。110は
電極106と電極109との間に順バイアス電圧Vbを印加する
ための電源であり、111は電極106と引き出し電極108と
の間に引き出し電圧Vgを印加するための電源である。
以上の素子は、次の様な方法により製造した。
（１）n+型Si基板101上に、熱フィラメントCVD法により
２μｍ厚のｎ型ダイヤモンド層102を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、1000ppmPH3（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
２μｍ厚のｎ型ダイヤモンド層102を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、1000ppmPH3（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
（２）次に、ｐ型ダイヤモンド層103を熱フィラメントC
VD法により2000Å厚に形成した。形成条件は、基板温度
を1000℃、圧力を100Torr、ガス流量をH2:200SCCM、C
H4:1SCCM、100ppmB2H6（水素希釈）:1SCCM、フィラメン
ト温度を2100℃とした。
VD法により2000Å厚に形成した。形成条件は、基板温度
を1000℃、圧力を100Torr、ガス流量をH2:200SCCM、C
H4:1SCCM、100ppmB2H6（水素希釈）:1SCCM、フィラメン
ト温度を2100℃とした。
（３）次に、フォトリソグラフィーのレジスタプロセス
により、所定の位置にSiO2マスク104を形成した。
により、所定の位置にSiO2マスク104を形成した。
（４）次いで、p+型ダイヤモンド層105を熱フィラメン
トCVD法により1000Å厚に形成した。形成条件は、ガス
流量をH2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希
釈）:5SCCMとした以外は上記（２）と同様とした。
トCVD法により1000Å厚に形成した。形成条件は、ガス
流量をH2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希
釈）:5SCCMとした以外は上記（２）と同様とした。
p+型ダイヤモンドはSiO2マスク104上には析出せず、
該マスクの開口部（ダイヤモンド層103の露出部）にの
み選択的に析出した。
該マスクの開口部（ダイヤモンド層103の露出部）にの
み選択的に析出した。
（５）次に、フォトリソグラフィー技術を用いてチタン
電極106、SiO2絶縁層107及びポリシリコン引き出し電極
108を、いずれも所定の形状に形成した。
電極106、SiO2絶縁層107及びポリシリコン引き出し電極
108を、いずれも所定の形状に形成した。
以上の様にして製造した半導体電子放出素子の電極10
6と109との間に順バイアス電圧Vbを印加すると、ｎ型ダ
イヤモンド層102からｐ型ダイヤモンド層103へ電子が注
入され、注入電子はp+型ダイヤモンド層105を通り抜
け、真空領域にしみ出し、更に引き出し電極108と電極1
06との間に引き出し電圧Vgを印加することによって、電
子を素子外部へ放出させることができた。
6と109との間に順バイアス電圧Vbを印加すると、ｎ型ダ
イヤモンド層102からｐ型ダイヤモンド層103へ電子が注
入され、注入電子はp+型ダイヤモンド層105を通り抜
け、真空領域にしみ出し、更に引き出し電極108と電極1
06との間に引き出し電圧Vgを印加することによって、電
子を素子外部へ放出させることができた。
本実施例によれば、ダイヤモンド自体の仕事関数が4.
8eVであり、表面がNEA状態となるために、仕事関数低下
材料を使用することなく、電子放出を行わせることがで
きた。また、高い熱伝導性をもつダイヤモンド層を用い
ていることにより、素子の局所的発熱が抑制され、安定
性のよい電子放出を得ることができた。
8eVであり、表面がNEA状態となるために、仕事関数低下
材料を使用することなく、電子放出を行わせることがで
きた。また、高い熱伝導性をもつダイヤモンド層を用い
ていることにより、素子の局所的発熱が抑制され、安定
性のよい電子放出を得ることができた。
実施例2: 本実施例は、p+型半導体層の表面に更に仕事関数の低
下を図るために仕事関数低下材料層を形成したものであ
る。
下を図るために仕事関数低下材料層を形成したものであ
る。
第２図は本実施例に係る半導体電子放出素子を示す図
であり、第２図（Ａ）は平面図であり第２図（Ｂ）はそ
のＡ−Ａ断面図である。
であり、第２図（Ａ）は平面図であり第２図（Ｂ）はそ
のＡ−Ａ断面図である。
図において、201はn+型半導体基板であり、本実施例
ではSi（100）を用いた。202はｎ型ダイヤモンド層であ
り、203はｐ型ダイヤモンド層であり、204は絶縁性選択
堆積用マスクであり、ここではSiO2層を用いた。 205
はp+型ダイヤモンド層である。206はオーミックコンタ
クト用のチタン（Ti）電極であり、207は絶縁層であ
り、208は引き出し電極である。209は上記Si基板201の
裏面にA1を蒸着したオーミックコンタクト用電極であ
る。210は電極206と電極209との間に順バイアス電圧Vb
を印加するための電源であり、211は電極206と引き出し
電極208との間に引き出し電圧Vgを印加するための電源
である。212は低仕事関数材料のAg（仕事関数:4.26eV）
層である。
ではSi（100）を用いた。202はｎ型ダイヤモンド層であ
り、203はｐ型ダイヤモンド層であり、204は絶縁性選択
堆積用マスクであり、ここではSiO2層を用いた。 205
はp+型ダイヤモンド層である。206はオーミックコンタ
クト用のチタン（Ti）電極であり、207は絶縁層であ
り、208は引き出し電極である。209は上記Si基板201の
裏面にA1を蒸着したオーミックコンタクト用電極であ
る。210は電極206と電極209との間に順バイアス電圧Vb
を印加するための電源であり、211は電極206と引き出し
電極208との間に引き出し電圧Vgを印加するための電源
である。212は低仕事関数材料のAg（仕事関数:4.26eV）
層である。
以上の素子は、上記実施例１におけると同様な方法に
より製造した。但し、上記（５）において、フォトリソ
グラフィー技術を用いて銀層22を所定の形状に形成し
た。
より製造した。但し、上記（５）において、フォトリソ
グラフィー技術を用いて銀層22を所定の形状に形成し
た。
以上の様にして製造した半導体電子放出素子の電極20
6と209との間に順バイアス電圧Vbを印加すると、ｎ型ダ
イヤモンド層202からｐ型ダイヤモンド層203へ電子が注
入され、注入電子はp+型ダイヤモンド層205及び銀層212
を通り抜け、真空領域にしみ出し、更に引き出し電極20
8と電極206との間に引き出し電圧Vgを印加することによ
って、電子を素子外部へ放出させることができた。
6と209との間に順バイアス電圧Vbを印加すると、ｎ型ダ
イヤモンド層202からｐ型ダイヤモンド層203へ電子が注
入され、注入電子はp+型ダイヤモンド層205及び銀層212
を通り抜け、真空領域にしみ出し、更に引き出し電極20
8と電極206との間に引き出し電圧Vgを印加することによ
って、電子を素子外部へ放出させることができた。
本実施例によれば、高い熱伝導性をもつダイヤモンド
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。更に、ｐ型半導
体層の表面に低仕事関数の材料として化学的に不安定な
セシウムやセシウム酸化物を用いる必要がなく、化学的
に安定な銀を使用でるきため、比較的低い真空度（本実
施例では、２×10-5Torr）で安定した電子放出特性を得
ることができた。
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。更に、ｐ型半導
体層の表面に低仕事関数の材料として化学的に不安定な
セシウムやセシウム酸化物を用いる必要がなく、化学的
に安定な銀を使用でるきため、比較的低い真空度（本実
施例では、２×10-5Torr）で安定した電子放出特性を得
ることができた。
実施例3: 本実施例は、上記実施例1,2のダイヤモンドpn接合に
よる半導体電子放出素子とは異なり、ｐ型ダイヤモンド
層とダイヤモンド以外のｎ型半導体材料とのヘテロ接合
を利用したものである。
よる半導体電子放出素子とは異なり、ｐ型ダイヤモンド
層とダイヤモンド以外のｎ型半導体材料とのヘテロ接合
を利用したものである。
第３図は本実施例に係る半導体素子放出電子を示す断
面図である。
面図である。
図において、301はn+型半導体基板であり、本実施例
ではSi（100）にリン（Ｐ）を約１×1020atom／cm3ドー
プし、比抵抗値を約１×10-4Ω・cmとしたものを用い
た。303はｐ型ダイヤモンド層であり、Si基板301との間
でヘテロ接合を形成している。304は絶縁性選択堆積用
マスクであり、ここではSiO2層を用いた。305はp+型ダ
イヤモンド層である。306はオーミックコンタクト用の
チタン（Ti）電極であり、307は絶縁層であり、308は引
き出し電極である。309は上記Si基板301の裏面にA1を蒸
着したオーミックコンタクト用電極である。310は電極3
06と電極309との間に順バイアス電圧Vbを印加するため
の電源であり、311は電極306と引き出し電極308との間
に引き出し電圧Vgを印加するための電源である。312は
低仕事関数の材料であるA1（仕事関数:4.28eV）の層で
ある。
ではSi（100）にリン（Ｐ）を約１×1020atom／cm3ドー
プし、比抵抗値を約１×10-4Ω・cmとしたものを用い
た。303はｐ型ダイヤモンド層であり、Si基板301との間
でヘテロ接合を形成している。304は絶縁性選択堆積用
マスクであり、ここではSiO2層を用いた。305はp+型ダ
イヤモンド層である。306はオーミックコンタクト用の
チタン（Ti）電極であり、307は絶縁層であり、308は引
き出し電極である。309は上記Si基板301の裏面にA1を蒸
着したオーミックコンタクト用電極である。310は電極3
06と電極309との間に順バイアス電圧Vbを印加するため
の電源であり、311は電極306と引き出し電極308との間
に引き出し電圧Vgを印加するための電源である。312は
低仕事関数の材料であるA1（仕事関数:4.28eV）の層で
ある。
以上の素子は、次の様な方法により製造した。
（１）n+型Si基板301上に、熱フィラメントCVD法により
5000Å厚のｐ型ダイヤモンド層303を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
5000Å厚のｐ型ダイヤモンド層303を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
（２）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にSiO2マスク304を形成した。
により、所定の位置にSiO2マスク304を形成した。
（３）次いで、p+型ダイヤモンド層305を熱フィラメン
トCVD法により1000Å厚に形成した。形成条件は、ガス
流量をH2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希
釈）:5SCCMとした以外は上記（１）と同様とした。
トCVD法により1000Å厚に形成した。形成条件は、ガス
流量をH2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希
釈）:5SCCMとした以外は上記（１）と同様とした。
p+型ダイヤモンドはSiO2マスク304上には析出せず、
該マスクの開口部（ダイヤモンド層303の露出部）にの
み選択的に析出した。
該マスクの開口部（ダイヤモンド層303の露出部）にの
み選択的に析出した。
（４）次に、フォトリソグラフィー技術を用いてチタン
電極306、アルミニウム層（100Å厚）312、SiO2絶縁層3
07及びポリシリコン引き出し電極308を、いずれも所定
の形状に形成した。
電極306、アルミニウム層（100Å厚）312、SiO2絶縁層3
07及びポリシリコン引き出し電極308を、いずれも所定
の形状に形成した。
本実施例においてｎ型半導体層としてシリコンを用い
たが、この材料に限定されることなく、ｎ型のアルモフ
ァスカーボンやアルモファスシリコンを用いてもよい。
たが、この材料に限定されることなく、ｎ型のアルモフ
ァスカーボンやアルモファスシリコンを用いてもよい。
以上の様にして製造した半導体電子放出素子の電極30
6と309との間に順バイアス電圧Vbを印加すると、ｎ型ダ
イヤモンド層302からｐ型ダイヤモンド層303へ電子が注
入され、注入電子はp+型ダイヤモンド層305及びアルミ
ニウム層312を通り抜け、真空領域にしみ出し、更に引
き出し電極308と電極306との間に引き出し電圧Vgを印加
することによって、電子を素子外部へ放出させることが
できた。
6と309との間に順バイアス電圧Vbを印加すると、ｎ型ダ
イヤモンド層302からｐ型ダイヤモンド層303へ電子が注
入され、注入電子はp+型ダイヤモンド層305及びアルミ
ニウム層312を通り抜け、真空領域にしみ出し、更に引
き出し電極308と電極306との間に引き出し電圧Vgを印加
することによって、電子を素子外部へ放出させることが
できた。
本実施例によれば、高い熱伝導性をもつダイヤモンド
層を用いていることにより、素子の局所的発熱を抑制す
ることができ、安定した電子放出特性が得られた。更
に、n+型半導体材料としてダイヤモンドではなく、エネ
ルギーバンドギャップが小さく、高濃度に不純物をドー
プして抵抗値を小さくしたシリコンを用いているため、
キャリア電子数を増すことができ、効率よく電子放出を
行わせることができた。また、表面に化学的に不安定な
セシウムやセシウム酸化物の層を形成する必要がなく、
化学的に安定なアルミニウム層を使用しているので、比
較的低い真空度（本実施例では、２×10-5Torr）で安定
した電子放出特性を得ることができた。
層を用いていることにより、素子の局所的発熱を抑制す
ることができ、安定した電子放出特性が得られた。更
に、n+型半導体材料としてダイヤモンドではなく、エネ
ルギーバンドギャップが小さく、高濃度に不純物をドー
プして抵抗値を小さくしたシリコンを用いているため、
キャリア電子数を増すことができ、効率よく電子放出を
行わせることができた。また、表面に化学的に不安定な
セシウムやセシウム酸化物の層を形成する必要がなく、
化学的に安定なアルミニウム層を使用しているので、比
較的低い真空度（本実施例では、２×10-5Torr）で安定
した電子放出特性を得ることができた。
尚、本実施例ではn+型半導体基板上に直接ダイヤモン
ドのｐ型層を形成しているが、n+型半導体基板とｐ型半
導体層との間にダイヤモンドと異なるエネルギーバンド
ギャップの小さいｎ型層を形成してもよい。
ドのｐ型層を形成しているが、n+型半導体基板とｐ型半
導体層との間にダイヤモンドと異なるエネルギーバンド
ギャップの小さいｎ型層を形成してもよい。
［発明の効果］ 以上説明した様に、本発明の半導体電子放出素子によ
れば、少なくともｐ型の半導体層にダイヤモンド半導体
を用いている。該ダイヤモンド半導体はエネルギーバン
ドギャップが広く低仕事関数であるため、表面がNEA状
態となる。このため、ｐ型半導体層表面に仕事関数低下
材料層を形成することなしに電子放出が可能となる。
れば、少なくともｐ型の半導体層にダイヤモンド半導体
を用いている。該ダイヤモンド半導体はエネルギーバン
ドギャップが広く低仕事関数であるため、表面がNEA状
態となる。このため、ｐ型半導体層表面に仕事関数低下
材料層を形成することなしに電子放出が可能となる。
また、高い熱伝導性をもつダイヤモンド半導体層を用
いているため、素子の局所的な発熱が抑制され、安定し
た電子放出特性が得られる。
いているため、素子の局所的な発熱が抑制され、安定し
た電子放出特性が得られる。
更に、広いバンドギャップのため、仕事関数が比較的
大きく化学的に安定な材料をも仕事関数低下材料として
用いることが可能であり、信頼性の高い素子の作成が可
能となる。
大きく化学的に安定な材料をも仕事関数低下材料として
用いることが可能であり、信頼性の高い素子の作成が可
能となる。
従って、本発明の半導体電子放出素子によれば、信頼
性の高いディスプレイ、EB描画装置、真空管、電子線プ
リンター、メモリーなどを提供することができる。
性の高いディスプレイ、EB描画装置、真空管、電子線プ
リンター、メモリーなどを提供することができる。
第１図は本発明の第１の実施例に係る半導体電子放出素
子を示す図であり、第１図（Ａ）は平面図であり第１図
（Ｂ）はそのＡ−Ａ断面図である。 第２図は本発明の第２の実施例に係る半導体電子放出素
子を示す図であり、第２図（Ａ）は平面図であり第２図
（Ｂ）はそのＡ−Ａ断面図である。 第３図は本発明の第３の実施例に係る半導体電子放出素
子を示す断面図である。 第４図は本発明の半導体電子放出素子におけるエネルギ
ーバンドの模式図であり、第４図（Ａ）はｐ型半導体層
とｎ型半導体層にダイヤモンドを用いた場合のエネルギ
ーバンドの模式図で、第４図（Ｂ）はヘテロ接合を用い
た場合のエネルギーバンドの模式図である。 101,201,301:n+型半導体基板、102,202:n型ダイヤモン
ド層、103,203,303:p型ダイヤモンド層、104,204,304:
絶縁性選択堆積用マスク、105,205,305:p+型ダイヤモン
ド層、106,206,306:オーミックコンタクト用電極、108,
208,308:引き出し電極、109,209,309:オーミックコンタ
クト用電極、212,312:仕事関数低下材料層。
子を示す図であり、第１図（Ａ）は平面図であり第１図
（Ｂ）はそのＡ−Ａ断面図である。 第２図は本発明の第２の実施例に係る半導体電子放出素
子を示す図であり、第２図（Ａ）は平面図であり第２図
（Ｂ）はそのＡ−Ａ断面図である。 第３図は本発明の第３の実施例に係る半導体電子放出素
子を示す断面図である。 第４図は本発明の半導体電子放出素子におけるエネルギ
ーバンドの模式図であり、第４図（Ａ）はｐ型半導体層
とｎ型半導体層にダイヤモンドを用いた場合のエネルギ
ーバンドの模式図で、第４図（Ｂ）はヘテロ接合を用い
た場合のエネルギーバンドの模式図である。 101,201,301:n+型半導体基板、102,202:n型ダイヤモン
ド層、103,203,303:p型ダイヤモンド層、104,204,304:
絶縁性選択堆積用マスク、105,205,305:p+型ダイヤモン
ド層、106,206,306:オーミックコンタクト用電極、108,
208,308:引き出し電極、109,209,309:オーミックコンタ
クト用電極、212,312:仕事関数低下材料層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 信男 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 奥貴 昌彦 東京都大田区下丸子３丁目30番２号 キ ャノン株式会社内 (56)参考文献 特開 平４−67527（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半導体基板上に形成されたｎ型半導体層
と、前記ｎ型半導体層と接合して形成されたｐ型半導体
層とを有し、 前記ｐ型半導体層とｎ型半導体層との間に順バイアス電
圧を印加して前記ｐ型半導体層側から電子放出を行う、
負の電子親和力状態の表面を有する半導体電子放出素子
において、 前記ｐ型半導体層にダイヤモンド層を用いることを特徴
とする半導体電子放出素子。 - 【請求項２】前記ｐ型半導体層上にダイヤモンドのエネ
ルギーバンドギャップの幅以下の仕事関数を持つ金属ま
たは金属化合物の層を有する、請求項１に記載の半導体
電子放出素子。 - 【請求項３】前記ｎ型半導体層を構成する材料としてダ
イヤモンドと異なる低抵抗の材料を用い前記ｐ型半導体
層との間にヘテロ接合を形成する、請求項１に記載の半
導体電子放出素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17744490A JP2728226B2 (ja) | 1990-07-06 | 1990-07-06 | 半導体電子放出素子 |
| US07/725,476 US5202571A (en) | 1990-07-06 | 1991-07-03 | Electron emitting device with diamond |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17744490A JP2728226B2 (ja) | 1990-07-06 | 1990-07-06 | 半導体電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0467528A JPH0467528A (ja) | 1992-03-03 |
| JP2728226B2 true JP2728226B2 (ja) | 1998-03-18 |
Family
ID=16031059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17744490A Expired - Fee Related JP2728226B2 (ja) | 1990-07-06 | 1990-07-06 | 半導体電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728226B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004003961A1 (ja) * | 2002-07-01 | 2004-01-08 | Matsushita Electric Industrial Co., Ltd. | 蛍光体発光素子及びその製造方法、並びに画像描画装置 |
| US7307377B2 (en) | 2003-09-30 | 2007-12-11 | Sumitomo Electric Industries, Ltd. | Electron emitting device with projection comprising base portion and electron emission portion |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3255960B2 (ja) * | 1991-09-30 | 2002-02-12 | 株式会社神戸製鋼所 | 冷陰極エミッタ素子 |
| EP0841677B1 (en) * | 1996-03-27 | 2001-01-24 | Matsushita Electric Industrial Co., Ltd. | Electron emitting device |
-
1990
- 1990-07-06 JP JP17744490A patent/JP2728226B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004003961A1 (ja) * | 2002-07-01 | 2004-01-08 | Matsushita Electric Industrial Co., Ltd. | 蛍光体発光素子及びその製造方法、並びに画像描画装置 |
| US7307377B2 (en) | 2003-09-30 | 2007-12-11 | Sumitomo Electric Industries, Ltd. | Electron emitting device with projection comprising base portion and electron emission portion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467528A (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202571A (en) | Electron emitting device with diamond | |
| JP3269065B2 (ja) | 電子デバイス | |
| US8525399B2 (en) | Electron emission element including diamond doped with phosphorus | |
| JP3497685B2 (ja) | 半導体ｂｃｎ化合物を用いた半導体デバイス | |
| US8159108B2 (en) | Integrated thermoelectric/ thermionic energy converter | |
| US3699404A (en) | Negative effective electron affinity emitters with drift fields using deep acceptor doping | |
| JP4071833B2 (ja) | ダイヤモンド半導体デバイス | |
| KR100284272B1 (ko) | 전자방출소자 및 그 제조방법 | |
| JP2514721B2 (ja) | Ｍｅｓ型電界効果トランジスタ | |
| US9530630B2 (en) | Thermionic power generator | |
| JP2728226B2 (ja) | 半導体電子放出素子 | |
| JP3264483B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3580930B2 (ja) | 電子放出装置 | |
| JP2000260301A (ja) | 電子放出装置及びその製造方法 | |
| JP2728225B2 (ja) | 半導体電子放出素子 | |
| JPH04293273A (ja) | ダイヤモンドヘテロ接合型ダイオード | |
| US5031015A (en) | Solid-state heterojunction electron beam generator | |
| JP2721278B2 (ja) | 半導体電子放出素子 | |
| JP4734667B2 (ja) | ダイヤモンド素子及びその製造方法 | |
| JPH0964336A (ja) | 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法 | |
| JP2798462B2 (ja) | ダイヤモンド半導体発光素子 | |
| JP6727928B2 (ja) | 半導体装置 | |
| JP4496748B2 (ja) | 電子放出素子及びそれを用いた電子素子 | |
| JP6646171B2 (ja) | 半導体装置 | |
| JPH08316498A (ja) | ダイヤモンド半導体整流素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |