KR950007347B1 - 쇼트키 접합을 갖춘 반도체 장치 - Google Patents

쇼트키 접합을 갖춘 반도체 장치 Download PDF

Info

Publication number
KR950007347B1
KR950007347B1 KR1019910011037A KR910011037A KR950007347B1 KR 950007347 B1 KR950007347 B1 KR 950007347B1 KR 1019910011037 A KR1019910011037 A KR 1019910011037A KR 910011037 A KR910011037 A KR 910011037A KR 950007347 B1 KR950007347 B1 KR 950007347B1
Authority
KR
South Korea
Prior art keywords
semiconductor
electrode
region
layer
film
Prior art date
Application number
KR1019910011037A
Other languages
English (en)
Other versions
KR920001746A (ko
Inventor
요시오 나까무라
신 기꾸찌
시게루 니시무라
Original Assignee
캐논 가부시끼가이샤
야마지 게이조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤, 야마지 게이조오 filed Critical 캐논 가부시끼가이샤
Publication of KR920001746A publication Critical patent/KR920001746A/ko
Application granted granted Critical
Publication of KR950007347B1 publication Critical patent/KR950007347B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7308—Schottky transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

쇼트키 접합을 갖춘 반도체 장치
제1도 및 2도는 PNM 장치의 기능 상태를 도시한 밴드도.
제3도 및 4도는 PNP 장치의 기능 상태를 도시한 밴드도.
제5도는 종래 PNP 반도체 장치의 길이방향 부분 단면도.
제6도는 쇼트키(shottky) 접합이 드레인 부분에 사용된 종래 구조의 길이방향 단면도.
제7도는 제5도에 도시된 종래 반도체 장치의 기능을 보여주는 단면도.
제8도 및 9도는 종래 반도체 장치에 형성된 공핍층을 보여주는 개략도.
제10도는 본 발명을 실시한 쇼트키 장벽 다이오드의 개략 단면도.
제11(a)도 내지 11(d)도는 본 발명을 실시한 쇼트키 장벽 다이오드의 제조방법을 도시한 개략단면도.
제12도는 본 발명의 제2실시예를 구성하는 반도체 장치의 길이방향 부분 단면도.
제13도는 제12도에 도시된 반도체 장치의 기능을 보여주는 단면도.
제14(a)도 내지 14(d)도는 제12도에 도시된 반도체 장치의 제조방법을 도시한 개략도.
제15도는 본 발명의 또 다른 실시예를 구성하는 반도체 장치의 길이방향 부분 단면도.
제16도는 본 발명의 또 다른 실시예를 구성하는 반도체 장치의 길이방향 부분 단면도.
[발명의 분야]
본 발명은 집적된 반도체 회로장치에 사용하기 적합한 알루미늄을 사용하는 쇼트키 접합을 갖춘 반도체 장치에 관한 것이다.
[배경기술]
쇼트키 장벽 다이오드와 같은 쇼트키 접합을 갖춘 종래 반도체 장치의 제조에 있어서, 반도체에 쇼트키 장벽을 구성하는 알루미늄막은 스퍼터링 또는 증착에 의하여 형성된다.
그러나 이와 같은 종래 방법은 쇼트키 장벽 다이오드를 구성하는 A1 및 Si이 Al막 형성후에 오믹(ohmic)접촉을 형성하기 위하여 400-500℃의 열처리로 상호 확산에 의하여 반응한다는 첫번째 결점과 관련된다. 또한 두번째 결점은 이러한 다이오드의 항복전압이 PN 접합 다이오드의 것보다 낮은 사실에 있다.
다음에 쇼트키 접합을 갖춘 종래 반도체 장치가 부가적으로 설명된다.
소위 PNM형 반도체 장치, 래터럴(lateral) PNP 반도체 장치의 수정형이 설계되어서 래터럴 PNP 장치의 콜렉터에 대응하는 부분에 형성된 쇼트키 접합에서 전류를 모으게 되어, 통상의 PNP 장치의 것과 동등한 기능을 실현하게 된다.
제1도 및 2도는 PNP 장치의 기능 상태를 도시한 밴드도이며, 반면 제3도 및 4도는 PNP 장치의 기능 상태를 도시한 밴드도이며, 여기에 에미터(201 , 210) ; 베이스(202,211) ; 콜렉터(203,212) ; 및 콜렉터와 베이스 사이에 공립층(204,213)이 도시되어 있다. 주요 캐리어로써 역할을 하는 포지티브 홀의 이동은 두 장치에서 동일하다. 제5도는 종래 PNM 반도체 장치를 설명하며, 예컨대 p-형 반도체 기판(101) ; 콜렉터를 구성하는 n+매입층(102) ; 현 장치를 구성하는 n-에피택셜층(103) ; 분리영역(104) ; 확산에미터영역(105) ; 에미터와 베이스전극(107) ; 에피택셜층(103)과 쇼트키 접합을 구성하는 알루미늄의 예에 대한 쇼트키전극(108) ; 반도체 표면으로부터 에미터, 베이스전극(107) 및 금속층(108)을 절연하는 예컨대 SiO2로 구성된 절연층(106) ; 및 베이스전극(107)과 전기접속을 위한 확산층(109)이 되시되어 있다.
또한 제6도는 쇼트키 접합이 드레인부에 사용되는 종래 구조를 도시하며, n-형 반도체 기판(111) ; 소오스영역을 구성하는 확산층(112) ; 예컨대 LOCOS(실리콘의 국부산화)에 의해 형성된 분리 산화막(113) ; 예컨대 인유리로 구성된 절연층(114) ; 예컨대 Al로 구성된 쇼트키전극(115) ; 게이트 산화막(116) ; 게이트전극(117) ; 및 소오스전극(118)이 도시되어 있다.
제5도에 도시된 종래 PNM 반도체 장치는 쇼트키 접합의 평면 구조 때문에 극히 낮은 전류 콜렉터 효율의 결점과 관련이 있다. 제7도에 도시된 바와 같이, 쇼트키 접합(콜렉터)에서 발생된 공핍층(119)은 장치의 표면영역에 집중되어 그리하여 에미터로부터 확산하는 캐리어를 효율적으로 모을 수 없다. 그리하여 개키어는 장치 분리영역에 유출되고 저전류 이득을 초래하게 된다. 만족한 인터페이스 특성을 실현하기 위하여 실리콘 기판상에서 제어를 실행하는 것이 필요하다.
제7도의 확대도인 제8도에서 보는 바와 같이, 공핍층(119)은 장치의 표면을 따라서 연장하는 돌출부(119a)를 만들어 내어서, 발생/재결합(G-R)영역을 형성하여 장치 특성에서 개선을 방해하게 한다. 이러한 결점을 방지하기 위하여, 제9도에 도시한 바와 같이 상기 돌출부(119a)에 대응하는 위치에서 고농도 도핑층(120)을 형성하는 것을 착인할 수 있으나, 공핍층(119)영역이 불가피하게 제한되어 있기 때문에 특성면에서 상당한 개선은 이러한 구조로는 기대할 수 없다.
[발명의 요약]
상기를 고려하여, 본 발명의 주요 목적은 고속 정류 동작을 행할 수 있는 반도체 장치와 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 낮은 단가로 만족할만한 실행과 충분히 높은 항복 전압을 가진 매우 신뢰성이 있는 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 알킬알루미늄 하이드라이드 및 수소를 이용하는 CVD 방법에 의하여 형성된 쇼트키 접합을 구성하는 금속전극을 갖는 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 단결정 금속과 반도체 영역으로 구성되는 쇼트키 접합을 갖춘 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 쇼트키 접합이 반도체 영역에 형성된 리세스에 매입 금속에 의하여 형성되는 반도체 장치를 제공하는 것이다.
[바람직한 실시예의 상세한 설명]
본 발명의 바람직한 실시예에 따라서, 금속전극과 반도체 영역으로 구성되는 쇼트키 접합을 갖춘 반도체 장치가 구비되는데, 상기 금속전극은 주로 Al로 구성된 단결정으로 형성된다.
또한 상기 목적은 반도체 장치를 제조하는 방법에 의하여 달성될 수 있는데 여기서 쇼트키전극 영역은 알킬알루미늄 수소화물가스 및 수소가스를 사용하는 화학기상법(CVD)에 의하여 형성된다.
본 발명은 Al과 Si 사이 반응을 어하고 일정한 홀로 단결정 알루미늄을 선택적으로 매입하고 소위 Al-CVD 방법이라 불리는 알킬알루미늄 수소화물과 수소가스를 이용하는 CVD 방법을 사용하여 잘 제어되고 균일한 방법으로 쇼트키 장벽 다이오드의 제조를 할 수 있다.
[제 1실시예]
제10도는 다음의 영역이 구비된 본 발명을 실시하는 쇼트키 접합을 갖춘 반도체 장치를 설명한다 :
n+-형 반도체의 제1반도체 영역 ; 상기 제1반도체 영역보다 높은 저항을 가지는 n-형 반도체의 제2반도체 영역 ; 상기 제2반도체 영역에 근접하여 구비되고 구멍을 가지는 절연막 ; 상기 구멍의 영역에 형성된 전극영역 ; 및 상기 절연막과 상기 전극영역의 접합으로 형성된 p+-형 반도체의 제2반도체 영역이 구비되고, 여기서 상기 전극영역은 상기 제2반도체 영역으로 쇼트키 접합을 구성하는 단결정 알루미늄으로 구성된다.
제10도는 쇼트키 접합을 갖춘 반도체 장치의 일예로서, 쇼트키 장벽 다이오드를 도시하고 있다.
p-형 반도체 기판(301)위에 n-형 층(303)이 에피택셜하게 성장된 매입층(302)이 형성되어 있다. 기판의 주요 표면으로부터, 매입층(302)과 접촉되는 n+층(304)이 형성되어 있고, 상기 n+층은 상단 캐소드전극과 오믹접촉되어 있다.
n-형 층(303)에는 실리콘 산화절연층(305,307)이 구비되어 있는데, 구멍이 n-형 층(303)을 국부적으로 노출하도록 형성되고 단결정 Al은 상기 n-형 층(303)과 쇼트키 접합을 구성하도록 형성된다. p+-층(306)은 상기 단결정 알루미늄으로 구성되는 애노우드전극과 실리콘 산화절연층(305) 사이의 경계의 이하에 가로질러 형성된다.
p+-층(306)과 그 접합을 포함하는 n-형 층(303)과 접촉되는 애노우드전극이 단결정 알루미늄으로 형성되기 때문에, 인터페이스 특성은 만족한 쇼트키 접합이 구비되도록 개선된다.
알루미늄막을 사용하는 본 발명의 쇼트키 장벽 다이오드를 제조하는 방법을 설명하는 제11(A)도 내지 11(D)도의 참조번호를 참조하여 설명한다.
첫째, 반도체 기판(301)위에, 일련의 저항을 감소하는 매입층으로써 고불순물 농도의 n+-층(302)이 형성된다(제11(a)도). 그리하여, n-형 층(303)이 에피택셜하게 성장된다. 불순물 농도는 알루미늄과 쇼트키 접합을 형성하도록 되어 있는데 바람직하게 5×1016/cm2이하이다. 그 결과 고불순물 농도의 n+층(304)은 일련의 저항을 감소하도록 형성되고, 300-500Å의 열산화물 박막(305)이 장치 형성영역에 형성된다. 그리하여 p+-층(306)은 쇼트키 장벽 다이오드의 역전압 저항을 보호하기 위하여 이온주입에 의하여 형성되며, 3000~8000Å의 두께의 층간 절연막(307)이 CVD 방법에 의하여 형성된다(제11b도).
그리하여 접촉홀은 통상의 사진석판술(포토리소그래픽) 방법에 의하여 소망의 위치에 층간 절연막(307)과 열산화물 박막(305)을 개방하여 형성되고, 배선전극을 형성하는 알루미늄을 후에 설명될 CVD 방법에 의하여 상기 접촉홀에 선택적으로 성장된다. 알루미늄막이 형성되는데 챔버내에서 총 0.5-760Torr, 바람직하게는 총 압력의 1×10-5내지 1.3×10-3배의 DMAH 부분압력을 가진 0.1 내지 0.8Torr와, 270~350℃의 기판온도로, 캐리어 가스로서 H2과 함께 디메틸알루미늄 수소화물 기체(DMAH)를 주입하여 반응실내에서 5×10-3Torr정도 이하의 압력으로 비워지도록 형성된다. 형성된 Al막(308)은 접촉홀에서 선택적으로 단결정으로써 성장하고, 플랫 상부표면을 가진 접촉홀에 채워질 수 있다(제11c도).
접촉홀이 알루미늄으로 채워진 후에, 4000-12000Å 두께의 Al막이 진공상태를 깨뜨리지 않고 100~500℃의 기판온도로 스퍼터링에 의하여 형성되며, 결과적으로 배선전극(309)을 형성하기 위하여 사진석판술 방법에 의하여 패턴된다.
쇼트키 장벽 다이오드 Al전극에서 상기 설명한 CVD 방법에 의하여 얻은 단결정 Al을 이용하여 기판의 Al 및 Si 사이에서 반응을 억제하여 다음 잇점을 제공한다 : 고속동작으로 실행할 수 있는
1) 잘 제어된 쇼트키 특성
2) 감소된 장치-대-장치 변동
3) 고 신뢰성의 반도체 장치가 고 제조량으로 얻을 수 있다.
[제2실시예]
본 발명의 제2실시예는 그 영역을 감소하지 않고 소망의 모양으로 공핍층을 형성할 수 있는 쇼트키 접합을 갖춘 반도체 장치를 제공함으로써 성능면에서 상당한 개선을 달성한다.
더욱이, 제2실시예의 반도체 장치는 기판에 쇼트키 접합이 형성되는 위치에서의 리세스가 구비되고, 금속층의 일부가 상기 리세스에 위치되는 구조를 포함한다.
상기 제2실시예에 따라, 쇼트키전극은 에피택셜층에 소정의 깊이로 침투되고, 그리하여 공핍층이 상기 에피택셜층의 깊은 부분에 도달한다.
그리하여 에미터로부터 확산하는 캐리어는 효과적으로 포획되고 이득면에서 개선이 이루워질 수 있다.
제2실시예는 제12도를 참조하여 보다 상세하게 기술될 것이다.
여기에는 반도체 기판(1) ; 매입층(2) ; 장치 분리층(3) ; 에미터의 확산부(4) ; 베이스전극(7)과 오믹접촉을 위한 확산층(5) ; 베이스와 에미터전극(7) ; 콜렉터를 구성하는 쇼트키전극(8) ; 전극(7,8)으로부터 반도체 기판(1)을 절연하는 예컨대 SiO2로 구성된 절연층(6) ; 및 에피택셜층(9)이 도시되어 있다.
전극(7)은 반도체 기판(1)의 표면과 접촉되고, 반면 쇼트키전극(8)은 반도체 기판(1)의 표면위에 형성된 리세스(10)에서 침투되고, 단부와 에피택셜층(9) 사이에 쇼트키 접합을 형성한다.
상기 설명된 반도체 장치의 기능을 설명하는 제13도를 참조하여 설명한다. 상기 장치에서, 쇼트키전극(8)이 에피택셜층(9)에 소정의 깊이로 침투되기 때문에, 공핍층(20)은 제7도에 도시된 종래 장치와 비교하여 명백한 바와 같이 에피택셜층(9)의 더욱 깊은 부분에 도달하는데, 이렇게하여 에미터로부터 확산하는 캐리어는 콜렉터에 의하여 포획될 수 있으며 이득개선이 이뤄질 수 있다.
제14(a)도 내지 14(d)도는 제12도에 도시된 반도체 장치를 제조하는 방법의 일예를 설명한다. 제14(a)도에는 반도체 기판(501) ; 베이스의 부분을 구성하는 매입층(502) ; 장치 형성층을 구성하는 에피택셜층(504) ; 장치 분리층(503) ; 표면 보호막(505) ; 베이스에 접촉을 형성하는 확산층(506) ; 및 에미터로서 역할을 하는 확산영역(507)이 도시되어 있다. 베이스와 에미터를 구성하는 확산층(506,507)은 통상의 방법에 따라서 형성된다. 그리하여, 접촉홀(508)은 사진석판술 방법과 에칭방법(제14(b)도)에 의하여 표면 보호막(505)에서 형성되고 리세스(509)는 사진석판술 방법과 에칭방법에 의하여 다시 형성된다. 상기 리세스(509)는 표면 보호막(505)을 침투하여 에피택셜층(504)의 표면으로부터 에피택셜층(504)의 표면으로부터 깊이(d)에 도달한다. 최종적으로, 베이스와 에미터전극(511)과 콜렉터전극(512)이 접촉홀(508)과 리세스(509)에서 형성된다(제14(d)도).
쇼트키 장벽을 형성하는 콜렉터전극은 전술한 Al-CVD 방법으로 형성될 수 있다. 더욱 상세히는 Al막 형성을 할 기판은 대기가 수소가스로 대체되는 로딩실(loading chamber)에 놓인다. 인접반응실은 약 1×10-8Torr의 압력이 되도록 비워진다. 상기 반응실에 제1가스라인을 통해 캐리어 가스로서 수소를 디메틸알루미늄 수소화물 (Al(CH3)2: DMAH)에 삽입하고 제2가스라인을 통해 반응가스로서 수소가스를 삽입한다. DMAH 및 수소가스는 반응실에서 반응하므로, 반응된 가스는 로딩실에서 기판과 접촉한다. 상기 기판은 램프에 의해 일반적으로 270℃로 가열되고, 알루미늄은 이런 상태에서 기판표면상에 퇴적된다.
Al-CVD 방법은 기판표면상에 존재하는 홈에 선택적 알루미늄의 퇴적을 발생시키고 만족스러운 Al 퇴적막을 제공한다.
제15도는 전계효과 트랜지스트에 적용된 본 발명의 실시예를 예시하는데, 반도체 기판상에 형성된 에피택셜층(11) ; 소오스를 구성하는 확산층(12) ; LOCOS로 형성되는 장치절연영역(13) ; 예를들어 인산염 유리로 형성되는 절연층(14) ; 드레인전극(15) ; 게이트 절연막(16) ; 게이트전극(17) ; 및 소오스를 구성하는 쇼트키전극(18)이 도시되어 있다.
드레인전극(15)은 쇼트키 장벽을 구성하는 알루미늄 같은 금속으로 구성되고, 에피택셜층(11)에 형성된 리세스(19)에 부분적으로 침투한다.
또한 본 실시예의 반도체 장치에 있어, 제13도의 경우처럼 쇼트키 접합(S)은 에피택셜층(11)의 심부에서 형성되므로, 소오스로부터 확산하는 캐리어가 드레인에 의해 효과적으로 모일 수 있으므로 향상된 이득을 얻을 수 있다. 쇼트키 장벽은 알루미늄과 다른 Pt, W, Mo, Ni, Ti, Mn 또는 Ta같은 금속으로 형성될 수 있다.
또한 제16도에 도시된 구성에 있어서, 에피택셜층(21), 절연층(22) 및 리세스(26)에 침투하는 쇼트키전극(23)이 제공되고, 상기 전극(23) 주위에 고불순물 농도층(25)을 형성할 수 있다. 이런 경우에도 에피택셜층(21)의 심부에 이르는 공핍층(24)이 형성되므로 캐리어 수집영역에서 큰 감소없이 표면 G-R영역을 감소시킨다.
제2 및 제3실시예의 반도체 장치는 쇼트키전극이 에피택셜층에서 소정의 깊이로 침투되고 그 주위에 형성된 공핍층이 상기 에피택셜층의 심부에 이르기 때문에 콜렉터에 의해 에미터로부터 확산하는 캐리어를 획득하는 확률을 크게 향상시킨 효과를 가지며 이렇게하여 전류이득의 향상을 도모한다.
쇼트키전극을 형성하는데 이용되는 Al-CVD 방법은 특히 만족스런 인터페이스 특성을 제공하므로, 만족스런 쇼트키 접합을 얻도록 하며, 장치의 제조의 제어를 용이하게 한다.
(제조방법의 설명)
다음에 본 발명에 이용하기에 적합한, 쇼트키전극을 제조하는 방법이 요약된다.
(막 형성방법)
다음에 본 발명에 이용하기에 적합한 알루미늄만으로 또는 주로 알루미늄으로 형성된 금속막을 형성하는 방법이 설명되며, 상기 방법은 소위 Al-CVD 방법이라고 불린다.
이 방법은 1이상의 종횡비를 가지는 미세하고 깊은 구멍, 가령 접촉홀 또는 관통홀을 금속물질로 채우는데 적합하며 우수한 선택성이 특징이다.
이 방법에 의하여 형성된 금속막은 우수한 결정성, 가령 단결정 알루미늄이 특징이며, 탄소 함유가 없다.
상기 금속막은 우수한 표면 특성을 갖는데 0.7 내지 3.4μΩㆍcm 만큼 낮은 저항, 85 내지 95% 만큼 높은 반사율 및 1 내지 100cm-2의 범위에서 1μ이상 정도와 동일할 힐록밀도 특성을 갖는다.
또한 0.15μm의 반도체 접합의 파괴 확률로 나타낸 실리콘과 인터페이스에서 합금 스파이크의 발생 확률은 거의 0에 가깝다.
더욱이, 상기 방법은 알킬알루미늄 수소화물가스 및 수소가스를 사용하여 전자-공여 기판위에, 표면반응에 의하여 퇴적막을 형성하여 구성된다.
특히 만족한 특성의 알루미늄막이 원료 가스로써 모노-메틸알루미늄 수소화물 또는 디메틸알루미늄 수소화물(DMAH) 및 반응가스로서 수소가스를 사용하고 이 트랜지스터의 혼합상태에서 기판표면을 가열하여 퇴적될 수 있다.
알루미늄의 선택적 퇴적후, 기판표면이 직접 또는 간접 가열중의 하나로 알킬알루미늄 수소화물의 분해 온도와 적어도 같으나 450℃ 보다 낮은 온도영역으로, 보다 바람직하게는 260~440℃의 영역내에서 바람직하게 가열된다.
기판은 간접 또는 직접 가열중 하나에 의하여 상기 온도영역으로 가열되나 만족한 특성의 알루미늄막은 기판이 직접 가열에 의하여 상기 온도영역내에서 유지된다면 특히 높은 퇴적속도로 얻을 수 있다. 예컨대, 기판표면온도가 직접 가열에 의하여 260-440℃의 보다 바람직한 영역내에서 유지될때, 만족한 막이 3000-5000Å/분의 퇴적속도로 얻을 수 있으며, 이 속도는 저항 가열로 얻을 수 있는 퇴적속도보다 높다. 기판이 가열수단으로부터의 직접 에너지 전송에 의하여 가열되는 직접 가열은 에컨대 할로겐 램프 또는 크세논 램프와 같은 램프로 가열하여 이루어진다.
간접 가열은 예컨대 막 형성 챔버에 막 형성을 위한 기판을 지지하도록 구비된 기판지지부재에 구비된 가열발생부재를 사용하여, 저항 가열에 의하여 이루어질 수 있다. 전자공여 표면영역 및 전자비공여 표면영역을 갖는 기판에 적용될때, 이 방법은 오직 전자공여 표면영역에서만 만족스런 선택성을 지닌 단결정 알루미늄을 형성한다.
전자공여물질은 자유전자가 존재하거나 의도적으로 발생시켜진 물질, 상기 표면에 퇴적된 원료가스의 분자와 함께 전자이동에 의한 화학반응을 가속시킬 수 있는 표면을 갖는 물질을 의미한다.
금속과 반도체는 일반적으로 이 범주에 든다. 또한 얇은 표면산화막을 갖는 금속 및 반도체는 본 발명의 전자공여물질에 포함되는데, 화학반응이 기판과 그곳에 퇴적된 원료분자 사이의 전자이송에 의하여 야기되기 때문이다.
전자공여물질의 예는 Ga, In, Al 등의 III족의 원소와 P, AS, N 등의 V족의 원소와 결합하여 얻어진 2-, 3- 또는 다-원소계인 III-V 화합물 반도체 ; 단결정 또는 비정질 실리콘 등의 반도체 ; 금속, 합금 및 텅스턴, 몰리브덴, 탄탈륨, 구리, 티탄늄, 알루미늄, 티탄-알루미늄, 질화 티탄늄, 알루미늄-실리콘-구리, 알루미늄-팔라듐, 텅스텐 실리사이드, 티탄늄 실리사이드, 알루미늄 실리사이드, 몰리브덴 실리사이드 및 탄탈륨 실리사이드와 같은 실리사이드를 포함한다.
한편, Al 또는 Al-Si의 선택적 퇴적을 야기하지 않는 표면을 구성하는 전자비공여 물질의 예로는 열산화 또는 CVD에 의하여 형성된 실리콘 산화물 ; BSG, PSG 및 BPSG와 같은 유리물질 ; 산화물막 ; 열질화물막 ; 및 플라즈마 CVD, 저압 CVD, 또는 EDR-CVD에 의해 형성된 실리콘 질화물막을 포함한다.
상기 Al-CVD 방법은 만족스런 막 특성을 가진 주로 알루미늄으로 구성된 다음 금속막을 퇴적시킬 수 있다.
예컨대, 알킬알루미늄 수소화물과 수소에 부가해서, SiH4, Si2H6, Si3H8, Si(CH3)4, SiCl4, SiH2Cl2, SiHCl3와 같은 Si 함유 가스 ; TiCl4, TiBr4, Ti(CH3)4등 같은 Ti 함유 가스 ; 및 구리 비스아세틸-아세토네이트(Cu(C5H7O2)2), 구리 비스피바로일 메타나이트(Cu(C11H19O2)2), 구리 비스헥사플루오로아세틸-아세토네이트(Cu(C5HF6O2)2) 등 같은 Cu 함유 가스와의 적당한 결합을 함유하는 혼합가스 대기를 사용함으로써 Al-Si, Al-Ti, Al-Cu, Al-Si-Ti 또는 Al-Si-Cu 같은 전극형성용 도전물질의 선택적 퇴적을 달성시킬 수 있다.
또한, 상기 Al-CVD법은 우수한 선택성과 얻어진 막의 만족스런 표면특성을 가진 막을 형성할 수 있으므로, 선택적으로 퇴적된 알루미늄막 및 SiO2절연막상에 알루미늄 단독 또는 알루미늄을 주로하여 구성되는 비선택 막형성 방법은 사용할 수 있고, 그것에 의해 반도체장치용의 배선으로서 일반적으로 유용한 금속막을 얻을 수 있다.
상기 금속막은 비선택적으로 퇴적한 Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti 또는 Al-Si-Cu 및 선택적으로 퇴적된 Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti 또는 Al-Si-Cu의 결합에 의해 얻어질 수 있다.
상기 비선택적 막퇴적은 예컨대 전술한 Al-CVD 방법과 다른 CVD 방법 또는 스퍼터링에 의해 이루어질 수 있다.
배선은 또한 원하는 배선형태의 서브층을 얻기 위해 상기 막을 CVD 또는 스퍼터링, 패턴닝에 의해 도전막을 형성함으로서 그리고 Al-CVD 방법에 의해 상기 서브층상에 주로 알루미늄으로 구성된 금속 또는 알루미늄을 선택적으로 퇴적시킴으로서 형성될 수 있다. 더욱이 금속은 Al-CVD 방법에 의해 절연막상에 부착될 수 있다.
이 목적을 위해 절연막은 실제로 전자공여 표면영역을 형성하기 위해 표면변경을 한다. 이 동작에 있어, 소망의 배선의 패턴을 광으로 도안할 수 있으므로, 막은 상기 광도안에 의해 얻어진 전자공여영역 상에서만 선택적으로 퇴적되므로, 배선은 패턴닝 동작 없이 자기정합방식으로 얻어질 수 있다.

Claims (2)

  1. n+-형 반도체로 이루어지는 제1반도체 영역(302) ; 상기 제1반도체 영역(302)보다 더 큰 저항을 가지며 상기 제1반도체 영역(302)에 인접하는 n-형 반도체로 이루어지는 제2반도체 영역(303) ; 상기 제2반도체 영역(303)에 인접하여 제공되고 그속에 구멍을 갖는 절연막(305,307) ; 상기 구멍내에 제공된 전극영역(308) ; 및 상기 절연막과 상기 전극영역 사이의 접합에 제공된 p+-형 반도체로 이루어지는 제3반도체 영역 ; 으로 구성되고 여기서 상기 전극영역은 주로 단결정 알루미늄으로 이루어지고 상기 제2반도체 영역과 쇼트키 접합을 형성하는 것을 특징으로 하는 반도체 장치.
  2. 리세스를 갖는 n-형 반도체 몸체(9) ; 상기 몸체에 접촉구멍(7)을 갖는 절연층(6)영역 ; 상기 접촉 구멍중의 하나를 경유하여 상기 몸체의 n+-형 부분(5) 또는 p+형 부분(4)과 전기적으로 접속되는 오믹전극(7) ; 및 쇼트키 접합을 형성하기 위하여 상기 리세스내에 제공된 주로 단결정 알루미늄과 상기 접촉구멍중의 다른 하나로 이루어지는 쇼트키전극(8)으로 구성되는 것을 특징으로 하는 반도체 장치.
KR1019910011037A 1990-06-29 1991-06-29 쇼트키 접합을 갖춘 반도체 장치 KR950007347B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP17006590 1990-06-29
JP2-170065 1990-06-29
JP24049390 1990-09-10
JP2-240493 1990-09-10

Publications (2)

Publication Number Publication Date
KR920001746A KR920001746A (ko) 1992-01-30
KR950007347B1 true KR950007347B1 (ko) 1995-07-10

Family

ID=26493186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011037A KR950007347B1 (ko) 1990-06-29 1991-06-29 쇼트키 접합을 갖춘 반도체 장치

Country Status (7)

Country Link
US (1) US5438218A (ko)
EP (1) EP0465151B1 (ko)
KR (1) KR950007347B1 (ko)
CN (1) CN1021943C (ko)
AT (1) ATE170333T1 (ko)
DE (1) DE69130041T2 (ko)
MY (1) MY108622A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580808A (en) * 1992-07-30 1996-12-03 Canon Kabushiki Kaisha Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
DE19737360C1 (de) * 1997-08-27 1999-01-21 Siemens Ag Hochfrequenzdiode und Verfahren zu deren Herstellung
JP3273001B2 (ja) * 1997-11-25 2002-04-08 株式会社東芝 半導体記憶装置とその製造方法
US6455403B1 (en) * 1999-01-04 2002-09-24 Taiwan Semiconductor Manufacturing Company Shallow trench contact structure to solve the problem of schottky diode leakage
JP4012040B2 (ja) * 2002-10-31 2007-11-21 キヤノン株式会社 センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板
JP4089419B2 (ja) * 2002-12-19 2008-05-28 株式会社村田製作所 半導体装置およびその製造方法
JP4829476B2 (ja) * 2004-03-09 2011-12-07 オンセミコンダクター・トレーディング・リミテッド ショットキーバリアダイオードおよびその製造方法
FR2880193A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Diode schottky a barriere verticale
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
EP2180517A1 (en) * 2008-10-24 2010-04-28 Epcos Ag Pnp bipolar transistor with lateral collector and method of production
US9929044B2 (en) * 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6866326B2 (ja) * 2018-03-19 2021-04-28 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559428A (en) * 1978-07-07 1980-01-23 Internatl Rectifier Corp Japan Ltd Method of manufacturing schottky barrier contact rectifier elements and schottky barrier contact rectifier element
JPS5766660A (en) * 1980-10-09 1982-04-22 Toshiba Corp Semiconductor memory
US4665414A (en) * 1982-07-23 1987-05-12 American Telephone And Telegraph Company, At&T Bell Laboratories Schottky-barrier MOS devices
JPS5992575A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体集積回路装置におけるシヨツトキバリアダイオ−ド
JPS6068661A (ja) * 1983-09-26 1985-04-19 Fujitsu Ltd 半導体装置
JPS60178670A (ja) * 1984-02-24 1985-09-12 Nec Corp シヨツトキ−バリアダイオ−ド
JPS613470A (ja) * 1984-06-18 1986-01-09 Nec Corp 半導体装置
JPS62123716A (ja) * 1985-11-22 1987-06-05 Nec Corp 半導体装置の製造方法
GB2195663B (en) * 1986-08-15 1990-08-22 Nippon Telegraph & Telephone Chemical vapour deposition method and apparatus therefor
JPS6394675A (ja) * 1986-10-09 1988-04-25 Fujitsu Ltd 半導体装置
JPS63114167A (ja) * 1986-10-31 1988-05-19 Toshiba Corp 半導体装置の製造方法
JPS63193571A (ja) * 1987-02-05 1988-08-10 Nec Corp 縦形シヨツトキ電界効果トランジスタの形成方法
JPS6423569A (en) * 1987-07-20 1989-01-26 Matsushita Electronics Corp Schottky barrier semiconductor
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
JPH0251274A (ja) * 1988-08-15 1990-02-21 Nec Corp ショットキダイオードの製造方法
US5040034A (en) * 1989-01-18 1991-08-13 Nissan Motor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
ATE170333T1 (de) 1998-09-15
US5438218A (en) 1995-08-01
DE69130041D1 (de) 1998-10-01
CN1058117A (zh) 1992-01-22
EP0465151B1 (en) 1998-08-26
MY108622A (en) 1996-10-31
DE69130041T2 (de) 1999-02-18
EP0465151A3 (en) 1993-05-12
EP0465151A2 (en) 1992-01-08
KR920001746A (ko) 1992-01-30
CN1021943C (zh) 1993-08-25

Similar Documents

Publication Publication Date Title
USRE48289E1 (en) Semiconductor device
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US5202571A (en) Electron emitting device with diamond
KR950007421B1 (ko) 소자분리구조 및 배선구조의 개량된 반도체 장치
KR950007347B1 (ko) 쇼트키 접합을 갖춘 반도체 장치
JP2013153185A (ja) ショットキーダイオードの性能を向上させる第２のショットキー接触金属層
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
US5258640A (en) Gate controlled Schottky barrier diode
JP4593115B2 (ja) ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法
US5663097A (en) Method of fabricating a semiconductor device having an insulating side wall
KR950009818B1 (ko) 쇼트키 장벽 다이오드를 포함하는 반도체 장치 및 그 제조방법
JPH05235014A (ja) 半導体装置
CN104617142B (zh) 半导体器件和用于生产其的方法
US10347491B2 (en) Forming recombination centers in a semiconductor device
US5364802A (en) Method of making a semiconductor device with buried electrode
JPH0845878A (ja) 半導体装置の製造方法
US5084403A (en) Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire
EP0066810B1 (en) Semiconductor device incorporated in a semiconductor layer formed on an insulating layer
JPH04355965A (ja) ショットキー接合を有する半導体装置
US20220302264A1 (en) Method of manufacturing a semiconductor device and semiconductor device
KR950011786B1 (ko) 헤테로접합형 화합물 반도체장치 및 그 제조방법
EP4071786A1 (en) Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device
JP2010251368A (ja) バイポーラトランジスタ及びその製造方法
JP2022187367A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2786313B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060626

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee