JP2518833B2 - 電子放出装置 - Google Patents
電子放出装置Info
- Publication number
- JP2518833B2 JP2518833B2 JP1614887A JP1614887A JP2518833B2 JP 2518833 B2 JP2518833 B2 JP 2518833B2 JP 1614887 A JP1614887 A JP 1614887A JP 1614887 A JP1614887 A JP 1614887A JP 2518833 B2 JP2518833 B2 JP 2518833B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron
- work function
- deflection electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electron Beam Exposure (AREA)
- Electron Sources, Ion Sources (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子放出装置に関し、特に電圧印加により電
子放出が誘起される電子放出装置に関する。この様な電
子放出装置はたとえば電子ビーム露光装置等の電子ビー
ム応用装置の電子ビーム発生源として好適に利用され
る。
子放出が誘起される電子放出装置に関する。この様な電
子放出装置はたとえば電子ビーム露光装置等の電子ビー
ム応用装置の電子ビーム発生源として好適に利用され
る。
電子発生源としては従来熱陰極からの熱電子放出が用
いられていた。この様な熱陰極を利用した電子放出は、
加熱によるエネルギーロスが大きい点、加熱手段の形成
が必要である点、及び予備加熱にかなりの時間を要する
点や熱により系が不安定化しやすいという点で問題があ
った。
いられていた。この様な熱陰極を利用した電子放出は、
加熱によるエネルギーロスが大きい点、加熱手段の形成
が必要である点、及び予備加熱にかなりの時間を要する
点や熱により系が不安定化しやすいという点で問題があ
った。
そこで、加熱によらない電子放出素子の研究が進めら
れ、いくつかの型の素子が提案されている。
れ、いくつかの型の素子が提案されている。
たとえば、PN接合に逆バイアス電圧を印加し電子なだ
れ降状現象を生ぜしめ素子外へと電子を放出する型のも
のや、金属−絶縁体層−金属層の構成を有し該２つの金
属の間に電圧を印加することによりトンネル効果で絶縁
体層を通過してきた電子を金属層から素子外へと放出す
る型（MIM型）のものや、高抵抗薄膜にその膜厚方向と
直交する方向に電圧を印加し該薄膜表面から素子外へと
電子を放出させる表面伝導型のものや、電界集中の生じ
易い形状の金属に対し電圧を印加して局所的に高密度の
電界を発生させ該金属から素子外へと電子を放出させる
電界効果型（FE型）のものや、その他のものが提案され
ている。
れ降状現象を生ぜしめ素子外へと電子を放出する型のも
のや、金属−絶縁体層−金属層の構成を有し該２つの金
属の間に電圧を印加することによりトンネル効果で絶縁
体層を通過してきた電子を金属層から素子外へと放出す
る型（MIM型）のものや、高抵抗薄膜にその膜厚方向と
直交する方向に電圧を印加し該薄膜表面から素子外へと
電子を放出させる表面伝導型のものや、電界集中の生じ
易い形状の金属に対し電圧を印加して局所的に高密度の
電界を発生させ該金属から素子外へと電子を放出させる
電界効果型（FE型）のものや、その他のものが提案され
ている。
これら電子放出素子の応用例として、該素子を複数配
列し、各素子からの電子放出のON−OFFを制御すること
により所望のパターンに合わせて電子放出を行ない被加
工物表面に電子ビーム描画することが考えられる。
列し、各素子からの電子放出のON−OFFを制御すること
により所望のパターンに合わせて電子放出を行ない被加
工物表面に電子ビーム描画することが考えられる。
そして、この電子ビーム描画においてはビームスポッ
ト径0.1μｍ程度で且つスポット位置精度0.1μｍ程度以
下であることが要求される様になっているが、従来上記
の様な電子放出素子においてはこの様な微小なスポット
を形成し且つ高位置精度を実現することは困難であっ
た。
ト径0.1μｍ程度で且つスポット位置精度0.1μｍ程度以
下であることが要求される様になっているが、従来上記
の様な電子放出素子においてはこの様な微小なスポット
を形成し且つ高位置精度を実現することは困難であっ
た。
本願第１の発明の目的は、微小なスポットを形成し且
つ高位置精度を実現させる電子放出装置を提供すること
にあり、本願第２の発明の目的は上記第１の発明の目的
に加えて、所望の位置に微小なスポットを移動可能な電
子放出装置を提供しようとすることにある。
つ高位置精度を実現させる電子放出装置を提供すること
にあり、本願第２の発明の目的は上記第１の発明の目的
に加えて、所望の位置に微小なスポットを移動可能な電
子放出装置を提供しようとすることにある。
本願第１の発明の電子放出装置は、電子放出側のＰ型
半導体層に接合させた略環形状の仕事関数低下材領域を
有する電子放出素子と、該仕事関数低下材領域の内側に
設けられた第１の偏向電極と、該仕事関数低下材領域の
外側に設けられた略環形状をなす第２の偏向電極と、前
記第１の偏向電極と前記第２の偏向電極との間に電圧を
印加する手段とを有することを特徴とする。
半導体層に接合させた略環形状の仕事関数低下材領域を
有する電子放出素子と、該仕事関数低下材領域の内側に
設けられた第１の偏向電極と、該仕事関数低下材領域の
外側に設けられた略環形状をなす第２の偏向電極と、前
記第１の偏向電極と前記第２の偏向電極との間に電圧を
印加する手段とを有することを特徴とする。
本願第２の発明の電子放出装置は、電子放出側のＰ型
半導体層に接合させた略環形状の仕事関数低下材領域を
有する電子放出素子と、該仕事関数低下材領域の内側に
設けられた第１の偏向電極と、該仕事関数低下材領域の
外側に設けられた略環形状をなす第２の偏向電極と、前
記第１の偏向電極と前記第２の偏向電極との間に電圧を
印加する手段とを有するユニットを複数配列してなるこ
とを特徴とする。
半導体層に接合させた略環形状の仕事関数低下材領域を
有する電子放出素子と、該仕事関数低下材領域の内側に
設けられた第１の偏向電極と、該仕事関数低下材領域の
外側に設けられた略環形状をなす第２の偏向電極と、前
記第１の偏向電極と前記第２の偏向電極との間に電圧を
印加する手段とを有するユニットを複数配列してなるこ
とを特徴とする。
本願第１の発明は、電子放出側のＰ型半導体層に略環
状の仕事関数低下材領域を接合させて電子放出素子を構
成し、また仕事関数低下材領域とＰ型半導体領域との接
合を逆バイアスすることによって、真空準位をＰ型半導
体領域の伝導帯より低いエネルギー準位とし、アバラン
シェ効果により電子をホット化するか、あるいはＰ型半
導体層を極めて薄く作ることで、Ｐ型半導体層下部に形
成したＮ型半導体から注入された電子がＰ層で散乱され
ずにホット化されることにより電子放出効率を高めよう
とするものである。
状の仕事関数低下材領域を接合させて電子放出素子を構
成し、また仕事関数低下材領域とＰ型半導体領域との接
合を逆バイアスすることによって、真空準位をＰ型半導
体領域の伝導帯より低いエネルギー準位とし、アバラン
シェ効果により電子をホット化するか、あるいはＰ型半
導体層を極めて薄く作ることで、Ｐ型半導体層下部に形
成したＮ型半導体から注入された電子がＰ層で散乱され
ずにホット化されることにより電子放出効率を高めよう
とするものである。
さらに、仕事関数低下材領域の内側に設けられた第１
の偏向電極と、該仕事関数低下材領域の外側に設けられ
た環形状をなす第２の偏向電極と、前記第１の偏向電極
と前記第２の偏向電極との間に電圧を印加する手段とに
より仕事関数低下材領域から放出された電子ビームを電
界制御して、集束又は発散させようとするものである。
の偏向電極と、該仕事関数低下材領域の外側に設けられ
た環形状をなす第２の偏向電極と、前記第１の偏向電極
と前記第２の偏向電極との間に電圧を印加する手段とに
より仕事関数低下材領域から放出された電子ビームを電
界制御して、集束又は発散させようとするものである。
本願第２の発明は、上記本願第１の発明の電子放出装
置をユニットとし、該ユニットを１列状または複数列状
（２次元的）に配列し、各ユニットからの電子放出のON
−OFFを適宣制御して所望のパターンの電子ビームを作
ろうとするものである。
置をユニットとし、該ユニットを１列状または複数列状
（２次元的）に配列し、各ユニットからの電子放出のON
−OFFを適宣制御して所望のパターンの電子ビームを作
ろうとするものである。
なお本願第１の発明及び本願第２の発明において、第
１の偏向電極を第２の偏向電極の対称中心位置に配置す
れば、電界と対象性を乱すことなく、電子ビームを制御
することができる。
１の偏向電極を第２の偏向電極の対称中心位置に配置す
れば、電界と対象性を乱すことなく、電子ビームを制御
することができる。
また本願第１の発明及び本願第２の発明において、第
１の偏向電極と第２の偏向電極とが対応して同数に分割
されており、電圧印加手段が第１の偏向電極と第２の偏
向電極との各対応分割部分間ごとにそれぞれ独立に電圧
を印加し得るものであれば、対応して分割された両偏向
電極によって挟まれた仕事関数低下材領域から放出され
る電子ビームを部分的に独立して制御することができ
る。
１の偏向電極と第２の偏向電極とが対応して同数に分割
されており、電圧印加手段が第１の偏向電極と第２の偏
向電極との各対応分割部分間ごとにそれぞれ独立に電圧
を印加し得るものであれば、対応して分割された両偏向
電極によって挟まれた仕事関数低下材領域から放出され
る電子ビームを部分的に独立して制御することができ
る。
以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
第１図（Ａ）は本発明による電子放出装置の第１の実
施例を示す底面図であり、第１図（Ｂ）はそのＸ−Ｘ断
面図である。
施例を示す底面図であり、第１図（Ｂ）はそのＸ−Ｘ断
面図である。
第１図において、２はＮ型半導体基板であり、たとえ
ばシリコンからなる。該基板２は円形をなしており、そ
の上には同じく円形のＰ層３が設けられており、このＰ
層３の中央部にイオン打込み等によってオーミックコン
タクト用のP+層４及びP++層５が形成され、このP+層４
上には内側偏向電極９が形成される。Ｐ層３の端部には
SiO2,SiN,Si3N4等の絶縁層６が形成され、この絶縁層６
を介して環状に外側偏向電極８が形成される。外側偏向
電極８と内側偏向電極９との間のＰ層３上には環状の低
仕事関数材料膜７が形成される。Ｎ型半導体基板２の反
対面にはオーミックコンタクト層を介して電極１が形成
される。
ばシリコンからなる。該基板２は円形をなしており、そ
の上には同じく円形のＰ層３が設けられており、このＰ
層３の中央部にイオン打込み等によってオーミックコン
タクト用のP+層４及びP++層５が形成され、このP+層４
上には内側偏向電極９が形成される。Ｐ層３の端部には
SiO2,SiN,Si3N4等の絶縁層６が形成され、この絶縁層６
を介して環状に外側偏向電極８が形成される。外側偏向
電極８と内側偏向電極９との間のＰ層３上には環状の低
仕事関数材料膜７が形成される。Ｎ型半導体基板２の反
対面にはオーミックコンタクト層を介して電極１が形成
される。
外側偏向電極８と内側偏向電極９は、Al,Pt,Au,Ag,M
o,W等の金属やポリシリコン、シリサイド等からなる一
般的な薄膜電極によって構成される。低仕事関数材料膜
７としては、仕事関数が約2.5eV以下の金属材料が好適
に用いられ、例えばLi,Na,K,Rb,Sr,Cs,Ba,Eu,Yb,Fr等を
用いることができる。また、金属電極６の安定化を考慮
すれば、CsSiやRbSi等のアルカリ金属シリサイドや金属
の炭化物，ホウ化物等を使用してもよい。
o,W等の金属やポリシリコン、シリサイド等からなる一
般的な薄膜電極によって構成される。低仕事関数材料膜
７としては、仕事関数が約2.5eV以下の金属材料が好適
に用いられ、例えばLi,Na,K,Rb,Sr,Cs,Ba,Eu,Yb,Fr等を
用いることができる。また、金属電極６の安定化を考慮
すれば、CsSiやRbSi等のアルカリ金属シリサイドや金属
の炭化物，ホウ化物等を使用してもよい。
なお、本実施例においてＮ型半導体基板２にSi（10
0）面を使用すれば、シリコンでは（100）面の場合に電
子親和力が小さくなり、この電子親和力が小さくなるこ
とで電子が放出され易くなる。
0）面を使用すれば、シリコンでは（100）面の場合に電
子親和力が小さくなり、この電子親和力が小さくなるこ
とで電子が放出され易くなる。
10は電極１と内側偏向電極９とに電圧を印加するため
の電源であり、Ｎ型半導体基板２とＰ層３とのPN接合部
に順方向電圧が加えられる。11は内側偏向電極９と低仕
事関数材料膜７とに電圧を印加するための電源であり、
Ｐ層３と低仕事関数材料膜７との接合部に電圧を加えて
低仕事関数材料膜７から電子を放出させるものである。
の電源であり、Ｎ型半導体基板２とＰ層３とのPN接合部
に順方向電圧が加えられる。11は内側偏向電極９と低仕
事関数材料膜７とに電圧を印加するための電源であり、
Ｐ層３と低仕事関数材料膜７との接合部に電圧を加えて
低仕事関数材料膜７から電子を放出させるものである。
12は内側偏向電極９と外側偏向電極８との間に電位差
を与えるための電源であり、低仕事関数材料膜７から放
出された電子を偏向させるものである。
を与えるための電源であり、低仕事関数材料膜７から放
出された電子を偏向させるものである。
上記低仕事関数材料膜７は仕事関数を低下させて、電
子放出効率を向上させるとともに、Ｐ型半導体領域との
接合を逆バイアスすることによって、さらに電子放出効
率を向上させる効果を有する。この効果について次に説
明する。
子放出効率を向上させるとともに、Ｐ型半導体領域との
接合を逆バイアスすることによって、さらに電子放出効
率を向上させる効果を有する。この効果について次に説
明する。
第２図（Ａ）は、本実施例の平衝状態の時のエネルギ
ーバンド図、第２図（Ｂ）は、本実施例の動作時のエネ
ルギーバンド図である。
ーバンド図、第２図（Ｂ）は、本実施例の動作時のエネ
ルギーバンド図である。
第１図（Ｂ）に示すように、PN接合に順方向バイアス
電圧、Ｐ層３および低仕事関数材料膜７間に逆方向バイ
アス電圧が印加されると、第２図（Ｂ）に示すようにエ
ネルギーバンドが変化し、Ｐ層３の伝導帯EcよりΔＥだ
け低い準位に真空準位EvacがくるNEA（負の電子親和
力）状態となる。このために、Ｎ型半導体基板２からＰ
層３へ注入された電子は、極めて薄いＰ型半導体層中を
散乱されずに進むことで、低仕事関数材料膜界面でホッ
ト化し、低仕事関数材料膜７の表面から放出される。こ
のときΔＥが従来より大きいために大きな電子放出効率
が得られる。
電圧、Ｐ層３および低仕事関数材料膜７間に逆方向バイ
アス電圧が印加されると、第２図（Ｂ）に示すようにエ
ネルギーバンドが変化し、Ｐ層３の伝導帯EcよりΔＥだ
け低い準位に真空準位EvacがくるNEA（負の電子親和
力）状態となる。このために、Ｎ型半導体基板２からＰ
層３へ注入された電子は、極めて薄いＰ型半導体層中を
散乱されずに進むことで、低仕事関数材料膜界面でホッ
ト化し、低仕事関数材料膜７の表面から放出される。こ
のときΔＥが従来より大きいために大きな電子放出効率
が得られる。
また、逆バイアスによってΔＥを増大させるために、
金属材料として従来のように仕事関数の小さいCsやCs−
Ｏ等に限定されることなく、上述したようなアルカリ金
属やアルカリ土類金属等の広い範囲の材料を選択するこ
とが可能となり、より安定した材料を用いることができ
る。
金属材料として従来のように仕事関数の小さいCsやCs−
Ｏ等に限定されることなく、上述したようなアルカリ金
属やアルカリ土類金属等の広い範囲の材料を選択するこ
とが可能となり、より安定した材料を用いることができ
る。
第１図（Ｂ）には本実施例装置の使用状態における被
加工物の配置も示されている。14は被加工物たとえばシ
リコンウエハであり、該ウエハと基板２のN+層との間に
はウエハ側が正となる様な電子ビーム加速電圧を印加す
るための電源13が接続されている。
加工物の配置も示されている。14は被加工物たとえばシ
リコンウエハであり、該ウエハと基板２のN+層との間に
はウエハ側が正となる様な電子ビーム加速電圧を印加す
るための電源13が接続されている。
以上の様な本実施例装置において、電源10によりPN接
合に順方向電圧を加え、電源11によりＰ層３と低仕事関
数材料膜７との接合部に低仕事関数材料膜７を高電位と
する電圧を加えると、Ｎ型半導体基板２からＰ層３へ電
子が注入され、さらに仕事関数低下材料からなる低仕事
関数材料から電子が放出される。このようにして放出さ
れた電子は内側偏向電極９又は外側偏向電極８により吸
引され更にウエハ14がより高い電位であることから加速
されて該ウエハ面に衝突する。
合に順方向電圧を加え、電源11によりＰ層３と低仕事関
数材料膜７との接合部に低仕事関数材料膜７を高電位と
する電圧を加えると、Ｎ型半導体基板２からＰ層３へ電
子が注入され、さらに仕事関数低下材料からなる低仕事
関数材料から電子が放出される。このようにして放出さ
れた電子は内側偏向電極９又は外側偏向電極８により吸
引され更にウエハ14がより高い電位であることから加速
されて該ウエハ面に衝突する。
ここで、上記電源12を挿入せず両偏向電極の電位を同
電位とする場合には、円環形状のパターンにて放出され
た電子ビームは、図において点線で示される様にそのま
ま直進し、ウエハ14を円環形状のパターンにて露光す
る。一方、電源12によって両偏向電極間に電圧が加えら
れる場合には、電子ビームは内側または外側へと偏向さ
れる。即ち、内側偏向電極９を高電位とする電圧が加え
られると、図において実線で示される様に、電子ビーム
は内側へと偏向せしめられ、これら電源12の電圧を適宣
設定することにより集束せしめられてウエハ14をスポッ
ト状パターンにて露光する様にできる。更に、外側偏向
電極８を高電位とする電圧が加えられると、電子ビーム
を発散させることもできる。
電位とする場合には、円環形状のパターンにて放出され
た電子ビームは、図において点線で示される様にそのま
ま直進し、ウエハ14を円環形状のパターンにて露光す
る。一方、電源12によって両偏向電極間に電圧が加えら
れる場合には、電子ビームは内側または外側へと偏向さ
れる。即ち、内側偏向電極９を高電位とする電圧が加え
られると、図において実線で示される様に、電子ビーム
は内側へと偏向せしめられ、これら電源12の電圧を適宣
設定することにより集束せしめられてウエハ14をスポッ
ト状パターンにて露光する様にできる。更に、外側偏向
電極８を高電位とする電圧が加えられると、電子ビーム
を発散させることもできる。
以上の様に、本実施例によれば、必要に応じて電子ビ
ームを集束または発散させて電子ビーム密度を変化させ
ることができる。
ームを集束または発散させて電子ビーム密度を変化させ
ることができる。
なお、内側偏向電極９のためのリード線9aは低仕事関
数材料膜７及び外側偏向電極８に切れ目を設けて配線を
行っているが、後述する第２の実施例のように、Ｎ型半
導体基板２及びＰ層３にスルーホールを設け、このスル
ーホールの内壁に絶縁層を設けて配線を行ってよい。低
仕事関数材料膜７の配線については図示されていない
が、絶縁層６を配線をはさんだ積層構造とすること等に
より配線を行うことができる。
数材料膜７及び外側偏向電極８に切れ目を設けて配線を
行っているが、後述する第２の実施例のように、Ｎ型半
導体基板２及びＰ層３にスルーホールを設け、このスル
ーホールの内壁に絶縁層を設けて配線を行ってよい。低
仕事関数材料膜７の配線については図示されていない
が、絶縁層６を配線をはさんだ積層構造とすること等に
より配線を行うことができる。
第３図（Ａ）は本発明による電子放出装置の第２の実
施例を示す底面図であり、第３図（Ｂ）はそのＸ−Ｘ断
面図である。
施例を示す底面図であり、第３図（Ｂ）はそのＸ−Ｘ断
面図である。
本実施例は、内側偏向電極が複数（図では８個）に分
割されており、これに対応して外側偏向電極も複数に分
割されている点が上記第１の実施例と異なる。そして、
これら内側及び外側の偏向電極の対応する分割部分の間
にはそれぞれ独立に電圧を印加し得る様になっている。
即ち、内側偏向電極の各分割部分９−１〜９−８にはそ
れぞれ電源13−１〜13−８（13−１及び13−５のみ図示
されている）により電圧V1〜V8が印加され、外側偏向電
極の各分割部分８−１〜８−８にはそれぞれ電源12−１
〜12−８（12−１及び12−５のみ図示されている）によ
り電圧Ｖ１′〜Ｖ８′が印加される様になっている。
割されており、これに対応して外側偏向電極も複数に分
割されている点が上記第１の実施例と異なる。そして、
これら内側及び外側の偏向電極の対応する分割部分の間
にはそれぞれ独立に電圧を印加し得る様になっている。
即ち、内側偏向電極の各分割部分９−１〜９−８にはそ
れぞれ電源13−１〜13−８（13−１及び13−５のみ図示
されている）により電圧V1〜V8が印加され、外側偏向電
極の各分割部分８−１〜８−８にはそれぞれ電源12−１
〜12−８（12−１及び12−５のみ図示されている）によ
り電圧Ｖ１′〜Ｖ８′が印加される様になっている。
かくして、本実施例装置においては、上記電圧V1〜
V8,V１′〜Ｖ８′を適宣設定することにより、第３図
（Ｂ）に示される様に電子ビームのウエハ14上における
集束露光位置を所望の位置とすることができる。
V8,V１′〜Ｖ８′を適宣設定することにより、第３図
（Ｂ）に示される様に電子ビームのウエハ14上における
集束露光位置を所望の位置とすることができる。
以上の実施例においては内側偏向電極のリード線を基
板側から引いているので電子ビーム偏向のための電界を
乱すことがない。
板側から引いているので電子ビーム偏向のための電界を
乱すことがない。
以上の様な電子放出装置をユニットとして、該ユニッ
トを１列状または複数列状（２次元的）に配列し、各ユ
ニットからの電子放出のON−OFFを適宣制御することに
より、全体として所望のパターンにて電子ビーム露光を
行なうことができる。
トを１列状または複数列状（２次元的）に配列し、各ユ
ニットからの電子放出のON−OFFを適宣制御することに
より、全体として所望のパターンにて電子ビーム露光を
行なうことができる。
この場合において、上記第２の実施例のユニットを用
いることにより、各ユニットの配列精度を厳密にするこ
となしにウエハ14上における電子ビーム集束露光位置の
配列精度を高めることができる。即ち、予め各ユニット
の配列ずれを測定しておき、当該ユニットに関する電子
ビーム集束露光位置を上記配列ずれを打消す位置とする
様に各電極分割部分に印加する電圧を適宣補正すればよ
い。
いることにより、各ユニットの配列精度を厳密にするこ
となしにウエハ14上における電子ビーム集束露光位置の
配列精度を高めることができる。即ち、予め各ユニット
の配列ずれを測定しておき、当該ユニットに関する電子
ビーム集束露光位置を上記配列ずれを打消す位置とする
様に各電極分割部分に印加する電圧を適宣補正すればよ
い。
上記実施例においてはPN接合を用いた電子放出素子の
電子放出パターンが円環形状であり、内側及び外側の偏
向電極がこれに対応した形状を有する場合が示されてい
るが、本発明においては電子放出パターンは円環形状以
外のたとえば多角環形状であてもよく、偏向電極もそれ
に応じた適宣の形状が可能である。
電子放出パターンが円環形状であり、内側及び外側の偏
向電極がこれに対応した形状を有する場合が示されてい
るが、本発明においては電子放出パターンは円環形状以
外のたとえば多角環形状であてもよく、偏向電極もそれ
に応じた適宣の形状が可能である。
以上詳細に説明したように本願第１の発明によれば、
特性を安定化させ、電子放出効率を向上させることがで
きる。さらに、電子ビーム密度を変化させることがで
き、その結果として、電子ビームを極めて小さいスポッ
ト状に集束させることができるので、高精度にて十分に
細かい電子ビーム描画を行なうことが可能となる。
特性を安定化させ、電子放出効率を向上させることがで
きる。さらに、電子ビーム密度を変化させることがで
き、その結果として、電子ビームを極めて小さいスポッ
ト状に集束させることができるので、高精度にて十分に
細かい電子ビーム描画を行なうことが可能となる。
また、本願第２の発明によれば、所望のパターンの電
子ビームを作ることが可能となる。
子ビームを作ることが可能となる。
なお本願第１の発明及び本願第２の発明において、第
１の偏向電極を第２の偏向電極の対称中心位置に配置す
れば、電界の対象性を乱すことなく、電子ビームを制御
することができる。
１の偏向電極を第２の偏向電極の対称中心位置に配置す
れば、電界の対象性を乱すことなく、電子ビームを制御
することができる。
また本願第１の発明及び本願第２の発明において、第
１の偏向電極と第２の偏向電極とが対応して同数に分割
されており、電圧印加手段が第１の偏向電極と第２の偏
向電極との各対応分割部分間ごとにそれぞれ独立に電圧
を印加し得るものであれば、対応して分割された両偏向
電極によって挟まれた仕事関数低下材領域から放出され
る電子ビームを部分的に独立して制御することができ
る。
１の偏向電極と第２の偏向電極とが対応して同数に分割
されており、電圧印加手段が第１の偏向電極と第２の偏
向電極との各対応分割部分間ごとにそれぞれ独立に電圧
を印加し得るものであれば、対応して分割された両偏向
電極によって挟まれた仕事関数低下材領域から放出され
る電子ビームを部分的に独立して制御することができ
る。
第１図（Ａ）は本発明による電子放出装置の第１の実施
例を示す底面図であり、第１図（Ｂ）はそのＸ−Ｘ断面
図である。 第２図（Ａ）は、本実施例の平衝状態の時のエネルギー
バンド図、第２図（Ｂ）は、本実施例の動作時のエネル
ギーバンド図である。 第３図（Ａ）は本発明による電子放出装置の第２の実施
例を示す底面図であり、第３図（Ｂ）はそのＸ−Ｘ断面
図である。 １……電極、２……Ｎ型半導体基板、３……Ｐ層、４…
…P+層、５……P++層、６……絶縁層、７……低仕事関
数材料膜、８……外側偏向電極、９……内側偏向電極。
例を示す底面図であり、第１図（Ｂ）はそのＸ−Ｘ断面
図である。 第２図（Ａ）は、本実施例の平衝状態の時のエネルギー
バンド図、第２図（Ｂ）は、本実施例の動作時のエネル
ギーバンド図である。 第３図（Ａ）は本発明による電子放出装置の第２の実施
例を示す底面図であり、第３図（Ｂ）はそのＸ−Ｘ断面
図である。 １……電極、２……Ｎ型半導体基板、３……Ｐ層、４…
…P+層、５……P++層、６……絶縁層、７……低仕事関
数材料膜、８……外側偏向電極、９……内側偏向電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅田 正夫 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 下田 勇 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 奥貫 昌彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭62−226530（ＪＰ，Ａ) 英国特許1303659（ＧＢ，Ａ)
Claims (6)
- 【請求項１】電子放出側のＰ型半導体層に接合させた略
環形状の仕事関数低下材領域を有する電子放出素子と、
該仕事関数低下材領域の内側に設けられた第１の偏向電
極と、該仕事関数低下材領域の外側に設けられた略環形
状をなす第２の偏向電極と、前記第１の偏向電極と前記
第２の偏向電極との間に電圧を印加する手段とを有する
電子放出装置。 - 【請求項２】第１の偏向電極が第２の偏向電極の対称中
心位置に配置されている特許請求の範囲第１項の電子放
出装置。 - 【請求項３】第１の偏向電極と第２の偏向電極とが対応
して同数に分割されており、電圧印加手段が上記第１の
偏向電極と第２の偏向電極との各対応分割部分間ごとに
それぞれ独立に電圧を印加し得るものである特許請求の
範囲第１項の電子放出装置。 - 【請求項４】電子放出側のＰ型半導体層に接合させた略
環形状の仕事関数低下材領域を有する電子放出素子と、
該仕事関数低下材領域の内側に設けられた第１の偏向電
極と、該仕事関数低下材領域の外側に設けられた略環形
状をなす第２の偏向電極と、前記第１の偏向電極と前記
第２の偏向電極との間に電圧を印加する手段とを有する
ユニットを複数配列してなることを特徴とする電子放出
装置。 - 【請求項５】各ユニットにおいて、第１の偏向電極が第
２の偏向電極の対称中心位置に配置されている特許請求
の範囲第４項記載の電子放出装置。 - 【請求項６】各ユニットにおいて、第１の偏向電極と第
２の偏向電極とが対応して同数に分割されており、電圧
印加手段が上記第１の偏向電極と第２の偏向電極との各
対応分割部分間ごとにそれぞれ独立に電圧を印加し得る
ものである特許請求の範囲第４項の電子放出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1614887A JP2518833B2 (ja) | 1987-01-28 | 1987-01-28 | 電子放出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1614887A JP2518833B2 (ja) | 1987-01-28 | 1987-01-28 | 電子放出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63185025A JPS63185025A (ja) | 1988-07-30 |
| JP2518833B2 true JP2518833B2 (ja) | 1996-07-31 |
Family
ID=11908416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1614887A Expired - Fee Related JP2518833B2 (ja) | 1987-01-28 | 1987-01-28 | 電子放出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518833B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2704731B2 (ja) | 1987-07-28 | 1998-01-26 | キヤノン株式会社 | 電子放出素子及びその駆動方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2774155B2 (ja) * | 1989-09-04 | 1998-07-09 | キヤノン株式会社 | 電子放出素子 |
| US5079476A (en) * | 1990-02-09 | 1992-01-07 | Motorola, Inc. | Encapsulated field emission device |
| JPH10106926A (ja) * | 1996-10-01 | 1998-04-24 | Nikon Corp | 荷電粒子線リソグラフィ装置、荷電粒子線リソグラフィ装置の評価方法およびパターン形成方法 |
-
1987
- 1987-01-28 JP JP1614887A patent/JP2518833B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2704731B2 (ja) | 1987-07-28 | 1998-01-26 | キヤノン株式会社 | 電子放出素子及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63185025A (ja) | 1988-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0535953B1 (en) | Field-emission type electronic device | |
| JPH0145694B2 (ja) | ||
| NL8400297A (nl) | Halfgeleiderinrichting voor het opwekken van een elektronenbundel. | |
| JPH05234500A (ja) | 低／負電子親和力の電子源を用いる電子装置 | |
| US5315207A (en) | Device for generating electrons, and display device | |
| US5138402A (en) | Semiconductor electron emitting device | |
| JPH0636680A (ja) | ダイヤモンドフイルム電子源を用いた電子素子 | |
| JPS62226530A (ja) | 電子ビ−ム発生用半導体デバイス | |
| JPH0340332A (ja) | 電界放出型スウィチング素子およびその製造方法 | |
| US5554859A (en) | Electron emission element with schottky junction | |
| JPH0326494B2 (ja) | ||
| JP2518833B2 (ja) | 電子放出装置 | |
| JPH0133893B2 (ja) | ||
| JP2782587B2 (ja) | 冷電子放出素子 | |
| JP2809078B2 (ja) | 電界放出冷陰極およびその製造方法 | |
| JPS61203547A (ja) | 半導体本体を具える装置及び半導体装置 | |
| JPH0777116B2 (ja) | 半導体装置 | |
| JPH07107833B2 (ja) | 画像のピックアップまたはディスプレイ用装置 | |
| JP2760395B2 (ja) | 電子放出装置 | |
| JPS62229731A (ja) | 電子ビ−ム発生用半導体デバイス | |
| JP2835434B2 (ja) | 冷電子放出素子 | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JP2002313214A (ja) | 電子放出装置及び陰極線管 | |
| US7071604B2 (en) | Electron source | |
| JP2610414B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |