JP3390255B2

JP3390255B2 - 電界放出陰極装置及びその製造方法

Info

Publication number: JP3390255B2
Application number: JP14351694A
Authority: JP
Inventors: 晋也福田; 圭一別井; 治豊田; 忠司中谷
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-06-24
Filing date: 1994-06-24
Publication date: 2003-03-24
Anticipated expiration: 2018-03-24
Also published as: JPH087746A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界放出陰極装置及び
その製造方法に関する。更に詳しくは、ミクロンオーダ
ーのサイズを有し、高密度の集積化に適し、電子源とし
て熱陰極に比べ高効率、高輝度等の利点を有し、放出さ
れた電子が真空中を通過するので固体素子より高速で移
動することができるという特徴から高速演算素子、フラ
ットパネルディスプレー等へ応用することができる電界
放出陰極装置及びその製造方法に関する。

【０００２】

【従来の技術】電界放出陰極装置は、先端の尖った電子
放出部（エミッタティップ）と電子引き出し用のゲート
電極から構成される。電子放出部とゲート電極の間に適
当な電圧を印加すると、ティップ先端に大きな電界がか
かり電界放出が起きる。このような陰極を高密度に集積
したものは、一般にＦＥＡ（Field Emitter Array ）と
呼ばれている。

【０００３】電界放出陰極装置には、図１２に示すよう
な縦型、図１３に示すような横型が知られている。例え
ば、縦型の電界放出陰極装置は、蒸着法（例えば、ＵＳ
Ｐ３，７５５，７０４号、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，
３９（１９６８）３５０４頁等参照）或いはエッチング
法（例えば、特開平４−９４０３３号参照）により形成
することができる。図１２及び図１３では、カソード基
板１０５上のエミッタ電極１０４上に電子を放出するた
めの電子放出部１０１を有し、それを囲むようにゲート
電極１０２が形成されている。図１２に示すような縦型
電界放出陰極装置では、ゲート電極１０２とエミッタ電
極１０４との間には絶縁膜１０３が置かれている。これ
らの電界放出陰極装置において、電子を放出させるに
は、ゲート電極１０２にエミッタ電極１０４より正の電
圧を印加する。このとき先端の曲率半径が数百Å以下と
鋭いと、電子放出部１０１で電界集中により強電界がか
かり、トンネリング効果により電子が真空中へ放出され
る。

【０００４】図１４に上記電界放出陰極装置を使用した
フラットパネルディスプレイの概略図を示す。カソード
基板１０５全面に多数の電界放出陰極装置１０６が配置
され、エミッタ電極からなるエミッタライン１０７とゲ
ート電極からなるゲートライン１０８はほぼ直交するよ
うに複数のラインに分割され、マトリックス構造を形成
している。各交点に存在する複数の電界放出陰極装置１
０６の一組が画素１０９に相当する。一方、アノード基
板１１０はカソード基板と対向するように配置されてい
て、装置内部は高真空に保たれている。なお、アノード
基板１１０の表面には蛍光体１１１が塗布されている。

【０００５】このディスプレイの動作は、例えば以下の
ように行われる。ゲート電極をアドレッシングラインと
して使用し、その内のある一本に正のアドレス信号を入
力して表示を行うゲートラインを決定する。一方、エミ
ッタラインはデータラインとして使用し、アドレス信号
を印加されたゲートラインの各画素のエミッタ電極に、
所望の輝度を与えるのに必要な信号用の負電圧を印加す
ることにより、１ゲートラインを発光させる。このよう
な操作を全ゲート電極にサイクリックに行うことで、表
示が行われる。

【０００６】電子放出部に単結晶シリコンが使用された
電界放出陰極装置は、一般によく知られている。また、
ｎ型シリコンの電子放出部から大電流の電子ビームを取
り出すため、表面にタングステンを堆積させたものも知
られている（ＩＥＥＥＴｒａｎｓ．Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅｓ，３６（１９８９）２６７９頁）。図
１５は、ｎ型シリコンにタングステンのようなショット
キー接合を形成する金属を蒸着した電子放出部に電界を
印加したときのバンドギャップ図である。

【０００７】また、米国特許第５，０８９，２９２号で
は、電界放出陰極装置のモリブデンからなる電子放出部
表面にセシウムのような低仕事関数の物質を堆積させ
て、電子放出特性の低電圧化を図っている。更に、類似
の技術として、図１６に示すように、ｎ型半導体の表面
に薄い酸化膜を形成したのち、金属を被覆した電界放出
陰極装置も報告されている（ＳＩＤ，９３，ＤＩＧＥＳ
Ｔ，５９６頁）。これは金属層での量子効果を目的とし
たものである。

【０００８】また、米国特許第４，５１３，３０８号に
は、図１７に示すような、ｐ型半導体１１２の上にｎ型
半導体からなる電子放出部１１３を有する電界放出陰極
装置が記載されている。図１７のｐ型半導体１１２に、
ゲート電極１０２より負の電圧を印加して、ｎ型半導体
電子放出部１１３から電子を放出させるとき、ｐ−ｎ接
合部分は逆バイアスに印加されることとなる。その結
果、最大放出電流は逆バイアス飽和電流によって制限さ
れて、図１７の電界放出陰極装置から構成されるＦＥＡ
は一様な特性になる。

【０００９】米国特許第３，７５５，７０４号には、図
１８に示すような、負帰還用抵抗層１２３を設けた電界
放出陰極装置が記載されている。図１８から判るよう
に、通常の電子放出部１２１の下部に負帰還抵抗層１２
３を設けた構造を有している。このような構造により、
もし電界放出陰極装置が低電圧でもエミッションするよ
うな場合であっても、抵抗層を流れる電流による電圧降
下によって電子放出部１２１・ゲート電極１２２間に印
加される電圧が減少し、負帰還抵抗層１２３がない場合
よりその特性が高電圧側へシフトすることとなる。

【００１０】図１９には、上記図１８の電界放出陰極装
置の製造方法が示されている。まず、導電性基板１２０
上に成膜した１μｍ程度の絶縁膜１２４及び０．２μｍ
程度のゲート電極１２２に直径１μｍ程度の円形の穴を
開ける（図１９（ａ））。次に、導電性基板１２０の垂
直方向より斜めの方向から、導電性基板１２０を回転さ
せながらアルミナ等の犠牲層１２５を蒸着する（図１９
（ｂ））。

【００１１】次に、導電性基板１２０の垂直方向から負
帰還抵抗層１２３を５０００Å蒸着する（図１９
（ｃ））。次に、導電性基板１２０の垂直方向から電子
放出部材料１２６を１μｍ蒸着する。電子放出部材料１
２６には例えばモリブデンが使用される。このとき蒸着
が進行するにつれ、ゲート電極１２２の開口部の直径は
次第に小さくなり、開口部が完全に閉じたとき、開口部
内に先端の鋭い電子放出部１２１が形成される（図１９
（ｄ））。

【００１２】更に、犠牲膜１２５を選択エッチングする
ことにより、電子放出部１２１を露出させる（図１９
（ｅ））。この後、必要に応じて、ゲート電極１２２の
パターンニングを行うことにより電界放出陰極装置が形
成される。

【００１３】

【発明が解決しようとする課題】一般に電界放出陰極装
置は、プロセスの精度に起因する僅かな電子放出部の曲
率半径のばらつきが電界集中に大きな影響を与えて、電
子放出特性に大きなばらつきが生じる結果、電界放出陰
極装置を多数配置してアレイ状の素子を作製したとき、
他の電子放出部と比べて非常に低電圧で電子を放出する
電子放出部ができる場合があることである。そのため、
このようなアレイを増幅素子用の電子ビーム源に応用し
た場合、特別に低電圧で電子放出する少数の電子放出部
から放出する電流量の割合が大きくなり、多数の電子放
出部から放出することによる平均化効果で、時間変動の
平均化や特性の一様性向上が得られなくなってしまう。
また、電界放出陰極装置をディスプレーに応用した場
合、電界放出陰極装置のアレイからなる画素上に輝点が
生じることとなる。この輝点はディスプレーの表示品質
を損ねてしまう。

【００１４】上記輝点は、図１７に示す米国特許第４，
５１３，３０８号の電界放出陰極装置でも抑制すること
ができる。しかし、図１４のようなマトリックス素子を
作製する場合、ｎ型シリコン基板にエミッタライン用の
ｐ型不純物層をイオン注入等によって形成し、更に電子
放出部のｎ型不純物層をイオン注入、エピタキシャル成
長などによって形成しなければならないので、作製工程
に手間がかかるという問題があった。また、作製工程が
要求するｎ型不純物層の膜厚、エッチング深さ等の条件
も厳しいので、歩留りも従来のｐ−ｎ接合を持たないも
のより悪くなるという問題があった。更に、図１５のよ
うなｎ型半導体からなる電子放出部表面にショットキー
接合を形成する金属を堆積させた電界放出陰極装置に、
電子を放出させるために電圧を印加すると、ショットキ
ー接合が順方向にバイアスされ、エミッション電流が流
れるほどバリアー障壁が低くなり、更にエミッションし
易くなるために輝点が生じている。なお、図１６の量子
効果を狙ったものでも輝点が生じるという問題点を解決
することはできない。

【００１５】従って、輝点を生じない電界放出陰極装置
の開発が望まれている。

【００１６】

【課題を解決するための手段】本発明者らは、電子放出
部と電子放出部の表面を被覆する物質を、ｐ型半導体と
導電性物質、金属とｎ型半導体の組合せとすることによ
り、電子放出部への電圧の印加が空乏層を増加させるよ
うに作用し、この作用により電流が制限され特性の揃っ
た電界放出陰極装置が得られることを見出し本発明に至
った。

【００１７】かくして本発明によれば、ｐ型半導体から
なる電子放出部、エミッタ電極及びゲート電極を有し、
前記電子放出部の少なくとも先端部に導電性物質が被覆
されてなることを特徴とする第１の電界放出陰極装置が
提供される。更に、本発明によれば、金属からなる電子
放出部、エミッタ電極及びゲート電極を有し、前記電子
放出部の少なくとも先端部にｎ型半導体が被覆されてな
ることを特徴とする第２の電界放出陰極装置が提供され
る。

【００１８】また、本発明によれば、基板の表面層にあ
るｐ型半導体上の電子放出部が形成される領域に耐エッ
チング膜を形成し、該耐エッチング膜を介してｐ型半導
体をエッチングし、次いでエッチングされたｐ型半導体
の表面層を酸化処理することにより酸化膜を形成し、絶
縁膜及び導電層を耐エッチング膜及び酸化膜上に堆積
し、リフトオフ処理により酸化膜を除去し電子放出部を
露出させる工程、基板垂直方向から導電性物質を堆積さ
せ電子放出部に被覆する工程、導電層をエッチングしパ
ターンニングする工程からなることを特徴とする第１の
電界放出陰極装置の製造方法が提供される。

【００１９】また、本発明によれば、基板上にエミッタ
電極を形成する工程、該エミッタ電極上に開口部を有す
る絶縁膜及びゲート電極を積層する工程、該ゲート電極
上に犠牲膜を積層し、前記開口部中及び犠牲膜上に蒸着
法により金属を堆積させて開口部中に電子放出部を形成
する工程、犠牲膜をエッチングにより除去し、次いで蒸
着法によりｎ型半導体で前記電子放出部の少なくとも先
端部を被覆する工程からなることを特徴とする第２の電
界放出陰極装置の製造方法が提供される。

【００２０】本発明の電界放出陰極装置には、図１２及
び図１３に示した縦型及び横型の電界放出陰極装置をい
ずれも使用することができる。なお、電界放出陰極装置
は、少なくとも電子放出部、ゲート電極及びエミッタ電
極からなる。以下、本発明の第１の電界放出陰極装置に
ついて説明する。本発明の電界放出陰極装置は、図１に
示すように、電子放出部１の少なくとも先端部を導電性
物質２で被覆したことを特徴とする。

【００２１】まず、使用できる基板は、特に限定されな
いが、シリコン基板等の導電性基板が使用できる。上記
基板には、ｐ型不純物をマトリックス状に基板の表面層
に注入して形成したｐ型半導体層からなるエミッタ電極
が形成されたものか、或いはｐ型半導体基板そのものが
使用できる。ｐ型半導体としてはｐ型シリコン層が、公
知の電界放出陰極装置を利用できるので好ましい。半導
体がシリコンの場合、ｐ型不純物としては、ホウ素等が
挙げられる。また不純物濃度は、現在の半導体製造技術
では、１０¹³〜１０¹⁹／ｃｍ³である。

【００２２】エミッタ電極上には上記ｐ型半導体層をエ
ッチングすることによりｐ型半導体からなる電子放出部
が形成されている。使用できるゲート電極は、特に限定
されず、モリブデン、クロム、ニオブ、モリブデンシリ
サイド等が挙げられる。また、導電膜の膜厚は、０．２
〜０．４μｍ程度である。また、ゲート電極とエミッタ
電極は、酸化シリコン等の絶縁膜で絶縁されている。

【００２３】電子放出部の少なくとも先端部は、膜厚数
Å〜数百Åの導電性物質が被覆されている。数百Åを越
えると、電界が放出される面積に対して電流の流れる導
電性物質とｐ型半導体界面の面積が増加し、輝点が抑え
られないので好ましくない。また、堆積量が増えると電
子放出部先端の曲率半径が大きくなり、電子放出特性が
高電圧側へシフトしてしまう点からも好ましくない。導
電性物質としては、モリブデン、ニオブ、タンタル等の
高融点金属、炭化チタン、炭化タングステン、炭化タン
タル等の金属カーバイド、窒化チタン、窒化タンタル等
の金属ナイトライドが挙げられる。ここでｐ型半導体層
の不純物濃度が１０¹⁷／ｃｍ³以上と高濃度の場合は、
低濃度の場合に比べて空乏層幅が薄くなってトンネル効
果が現れるので、炭化チタン、炭化タングステン、炭化
タンタル等の仕事関数の低い導電性物質を用いてバリア
障壁の高さを大きくすることが好ましい。或いはシリコ
ン表面に薄い酸化膜を形成して電流が通りにくくしても
よく、またシリコン表面をフッ素等で終端させて表面順
位を埋めて実効的にバリア障壁を高くしてもよい。な
お、導電性物質とゲート電極に使用される材料は、同一
であることが好ましい。これはゲート電極等のパターニ
ング際のウエットエッチングにおいて、導電性物質とゲ
ート電極に使用される材料が異なる場合は、この両者が
電池の電極として機能し、エッチャントが金属を腐食す
るからである。また、ウエットエッチングに代わりドラ
イエッチングを使用することによっても金属の腐食問題
を解決することができる。この場合、両者の材料の選択
は自由になるので、導電性物質がイオン化傾向がゲート
電極に使用される材料より卑であるものから選択される
ことが好ましい。これは、装置が大気中に晒されたと
き、導電性物質が犠牲陽極として機能し、ゲート電極が
電気防食され腐食されにくくなるからである。

【００２４】この導電性物質は二層或いは三層のものも
使用できる。例えば、高融点金属、貴金属、金属シリサ
イドのいずれか一つの材料膜からなる下層と、金属カー
バイド、金属ナイトライドのいずれか一つの材料膜から
なる上層とから構成される二層膜や、前記上層と下層の
間に、銅、貴金属、高融点金属、金属シリサイドのいず
れか一つの材料膜からなる中間層が設けられた三層膜が
挙げられる。なお、三層以上とすることももちろん可能
である。

【００２５】次に、本発明の第２の電界放出陰極装置に
ついて説明する。使用できる基板は、特に限定されない
が、ガラス基板等の絶縁性基板或いはシリコン基板等の
導電性基板が使用できる。上記基板には、エミッタ電極
が形成されている。ここで絶縁性基板を使用する場合に
は基板上に導電膜を積層することにより、マトリックス
状のエミッタ電極を形成することができる。導電膜に使
用できる材料は、特に限定されないが、例えばモリブデ
ン、モリブデンシリサイド等が挙げられる。また、導電
膜の膜厚は、０．２〜０．４μｍ程度である。導電性基
板を使用する場合は、ｐ型不純物がマトリックス状に基
板の表面層に注入されエミッタ電極が形成されている。
ｐ型不純物としては、ホウ素等が挙げられる。

【００２６】次に、エミッタ電極上には絶縁膜及びゲー
ト電極として機能する導電膜が積層される。絶縁膜に使
用できる材料は、特に限定されず、酸化シリコン、窒化
シリコン、ＰＳＧ、ＢＰＳＧ等が挙げられ、その膜厚は
０．５〜１．５μｍとされる。一方、導電膜に使用でき
る材料は、特に限定されず、モリブデン、クロム、ニオ
ブ、モリブデンシリサイド等が挙げられ、その膜厚は
０．２〜０．４μｍとされる。

【００２７】次いで、絶縁膜及び導電膜にはエミッタ電
極を露出させるように開口部が複数個マトリックス状に
形成されている。開口部の平面形状は、特に限定され
ず、円形、楕円形、四角形等が使用できるが、対称性を
考慮すると円形が好ましい。また、開口部の直径は通常
１．５μｍ以下、露光の解像度及び電界放出陰極装置の
集積度を考慮すると好ましくは０．５〜１．５μｍであ
る。

【００２８】更に、開口部中のエミッタ電極上には電子
放出部が形成されている。電子放出部材料としては、モ
リブデン、ニオブ、タンタル、ニッケル等が挙げられ
る。電子放出部の高さは、ゲート電極と略同じ程度の高
さを有することが、電界の集中が良好なので好ましい。
また、電子放出部の高さは、具体的には０．５〜２μｍ
とされる。

【００２９】上記電子放出部は、少なくとも先端部がｎ
型半導体で被覆されている。ｎ型半導体には、ｎ型シリ
コンを使用することができ、その膜厚は数Å〜数百Åと
される。次に、本発明の第１の電界放出陰極装置の製造
方法について説明する。この方法はエッチングにより電
子放出部を作製する方法であり、例えば特開平４−９４
０３３号公報に記載の方法を利用することができる。

【００３０】まず、ｎ型半導体基板の表面層にエミッタ
電極となるｐ型不純物を注入することによりｐ型半導体
層を形成する。エミッタ電極は電子放出時、ｎ型半導体
より負の電圧が印加されて逆バイアスになり、電気的に
ｎ型半導体基板より分離される。更に、エミッタ電極の
電気的分離を得るため、特開平４−２４６６６２に記載
の方法を用いてもよい。

【００３１】次に、ｐ型半導体層上の電子放出部が形成
される領域に絶縁膜からなる耐エッチング膜を形成す
る。耐エッチング膜は、ｐ型半導体層を酸化することに
より或いは絶縁膜を堆積させることにより形成すること
ができる。また、耐エッチング膜の形状は、特に限定さ
れず、直径１μｍ程度の円形、幅１μｍ程度で長さ数十
〜数百μｍ程度の長方形でもよい。

【００３２】次に、耐エッチング膜を介してｐ型半導体
層をエッチングし、該エッチングを耐エッチング膜が取
れる前に終了する。エッチング方法は、特に限定されな
いが、反応性イオンエッチング（ＲＩＥ）法或いはウエ
ットエッチング等が使用できる。次に、エッチングされ
たｐ型半導体層の表面層を酸化処理することにより酸化
膜を形成する。この酸化処理により、耐エッチング膜下
のｐ型半導体には電子放出部が形成される。なお、ゲー
ト電極により形成される開口部の幅を小さくするため
に、酸化処理前に耐エッチング膜を除去していてもよ
い。

【００３３】次に、絶縁膜及び導電層を耐エッチング膜
及び酸化膜上に蒸着法、スパッタ法、ＣＶＤ法等により
堆積する。次に、リフトオフ処理により酸化膜を除去し
電子放出部を露出させ、基板垂直方向から導電性物質を
蒸着法、スパッタ法等により堆積させ電子放出部の少な
くとも先端部に被覆する。

【００３４】更に、導電層をエッチングしパターンニン
グすることによりゲート電極を形成することにより電界
放出陰極装置を製造することができる。エッチング方法
としては、ウエットエッチング或いはドライエッチング
のいずれも使用できる。なお、ゲート電極に使用される
材料と導電性物質が異なるときは、腐食を防ぐためにド
ライエッチングを採用することが好ましい。

【００３５】以上の工程により、電界放出陰極装置が製
造される。次に、本発明の第２の電界放出陰極装置の製
造方法について説明する。この方法は蒸着により電子放
出部を作製する方法であり、例えばＪ．Ａｐｐｌ．Ｐｈ
ｙｓ３９（１９６８）３５０４頁に記載の方法を利用す
ることができる。まず、基板上に蒸着法、スパッタ法等
によりエミッタ電極を形成する。

【００３６】次に、エミッタ電極上に絶縁膜及びその上
にゲート電極を積層し、絶縁膜及びゲート電極に直径１
μｍ程度の開口部を形成する。絶縁膜の形成方法は、特
に限定されず、ＣＶＤ法、プラズマＣＶＤ法等が挙げら
れる。また、ゲート電極の形成方法も、特に限定され
ず、蒸着法、スパッタ法等が挙げられる。絶縁膜及びゲ
ート電極への開口部の形成方法は、公知のエッチング法
いずれも使用することができ、例えばプラズマエッチン
グ法、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッ
チング法等の異方性エッチング法が挙げられる。

【００３７】次に、ゲート電極上に膜厚０．１〜０．６
μｍの犠牲膜を積層する。犠牲膜は、アルミナ等を蒸着
法により形成する。蒸着は、基板表面から１０〜３０°
の斜めからかつ基板を回転させながら行うと、開口部の
底に犠牲膜が付着することを防止できるので好ましい。
次に、基板にほぼ垂直な方向から開口部中及び犠牲膜上
に蒸着法により金属を堆積させて開口部中に電子放出部
を形成する。蒸着法により金属を堆積させることで、開
口部が徐々に塞がり、完全に塞がるまで蒸着を続けれ
ば、開口部中にテーパー形状の電子放出部が形成され
る。

【００３８】犠牲膜をエッチングにより除去し、次いで
蒸着法によりｎ型半導体層で前記電子放出部の少なくと
も先端部を被覆する。犠牲膜のエッチング法には、ウエ
ットエッチング法が使用でき、エッチャントとしては、
犠牲膜に使用される材料によっても相違するが、例え
ば、酢酸、リン酸等が挙げられる。また、ゲート電極状
に付着したｎ型半導体は、エッチング法等により除去す
ることができる。

【００３９】以上の工程により、電界放出陰極装置が製
造される。

【００４０】

【作用】電界放出陰極装置が、ｐ型半導体からなる電子
放出部、エミッタ電極及びゲート電極を有し、前記電子
放出部の少なくとも先端部に導電性物質が被覆されてな
ることにより、エミッタ電極へ印加された電圧が空乏層
を増加させるように働くので、帰還効果が実現でき特性
の揃った電子放出部が製造される。本発明の電界放出陰
極装置の原理を図２〜６のバンド図と図１０の電子放出
部断面図に基づいて以下に説明する。

【００４１】なお、図中、φｍはｐ型半導体の仕事関
数、φｓは導電性物質の仕事関数、χｓはｐ型半導体の
電子親和力とする。まず、図２及び図３は、φｍ＜φｓ
の関係を有する導電性物質で被覆し、ショットキー接合
を形成したｐ型半導体に電界をかけないとき（図２）と
かけたとき（図３）のバンド図を示している。但し、図
２では簡単のため、ショットキー効果による仕事関数の
低下は省略している。図２に示されているように、エミ
ッション電流が流れていないときは、金属とｐ型半導体
のフェルミレベルは等しい。しかしながら、図３のよう
に電界をかけてエミッションすると、ｐ型半導体のフェ
ルミレベルが上がり空乏層が広がる。この空乏層の広が
りは、金属とｐ型半導体の界面で逆バイアスとして働
き、電流が制限されることとなる。このときの界面にか
かる逆バイアス電圧Ｖと電流密度Ｊとの関係は、Ｊ＝Ｊ₀・［ｅｘｐ（−ｅＶ／ｋＴ）−１］（式中、Ｊ₀は逆バイアスでの飽和電流密度、ｅは電子
素量、ｋはボルツマン定数、Ｔは電子放出部の温度をそ
れぞれ示している）で与えられる。この式から判るよう
に、電流密度が飽和するのに必要な電圧はｋＴ／ｅ程度
であり、電子放出部の温度を室温であるとすると、３０
ｍＶ程度となり、電子放出特性の一様性を向上させるた
めに負帰還抵抗を用いた場合の負帰還抵抗にかかる電圧
降下よりはるかに小さな電圧で、電流を飽和できる。Ｊ
₀は、不純物濃度が１０¹⁷／ｃｍ³以下のとき、熱電子
放出理論が実際とよく一致し、Ｊ₀＝ＡＴ²ｅｘｐ（−ｑφ_B／ｋＴ）（式中、Ａは実効的なリチャードソン定数、φ_Bはバリ
ア障壁の高さで、およそφ_s−φ_mである）で与えられ
る。例えば、ｐ型シリコンの場合、φ_Bは０．３〜０．
６ｅＶであり、室温で、Ｊ₀は５桁程度の範囲を持つ。
これは、米国特許第４，５１３，３０８号で制御できる
範囲が３桁程度なのと比べると、２桁制御できる範囲が
広い。また、電子放出部の表面の仕事関数はφｍであ
り、被覆しない場合に比べてφｓ−φｍだけ低下させる
ことができるので、電子放出特性の低電圧化も実現され
る。

【００４２】次に、図４〜６は、φｍ＞φｓの関係を有
する導電性物質で被覆し、オーミック接合を形成したｐ
型半導体に電界をかけないとき（図４）とかけたとき
（図５及び図６）のバンド図を示している。図４に示さ
れているように、電界がかかっていないとき（図４）及
び電界をかけたがエミッション電流が充分小さいとき
は、界面のｐ型半導体側には正孔がたまってバンドを形
成しているので、界面は正孔の流れをブロックする障壁
として作用していない。しかしながら、エミッション電
流が充分大きくなると、界面のｐ型半導体側に空乏層が
生じて電流を制限することになる（図６）。なお、金属
の仕事関数は界面にショットキー接合を形成する金属の
ように、電子放出特性を低電圧化せず、逆に高電圧側へ
シフトしている。

【００４３】以上より、電子放出部表面に堆積させた導
電性物質は、ｐ型半導体界面の接合の形成と電子放出特
性の改善の２つの作用を持っている。従って、２種類の
導電性物質を電子放出部表面に堆積させて、始めに堆積
させたものでｐ型半導体界面の接合を制御し、次に堆積
させたもので、電子放出特性の低電圧化を行わせてもよ
い。このようにすることで、所望の特性を持つ電界放出
陰極装置が得られる。

【００４４】以上の原理により特性の揃った電子放出部
が提供される。また、バンド図を用いて本発明の電界放
出陰極装置を説明してきたが、バンド図の関係が成立す
るのは図１０のように導電性物質内の抵抗が無視できる
ほど厚く堆積している場合である。図中、１はｐ型半導
体からなる電子放出部、２は導電性物質、７は絶縁膜、
８はゲート電極をそれぞれ示している。一方、図１１に
示すように導電性物質２の堆積量が少ないと、一般に堆
積させた物質は島状になる。この場合、巨視的な抵抗率
はバルクの２桁以上になるため、電子放出部１先端から
離れた島状堆積物・ｐ型半導体界面を流れて、電子放出
部１表面及び島状堆積物を通って、実際に電子放出して
いる電子放出部１の先端まで到達するのに電圧を要する
ため帰還効果が得られることになる。更に、導電性物質
として３種類の物質を堆積させるばあい、下層（例え
ば、高融点金属、貴金属、金属シリサイド等）で界面の
接合を制御し、中間層（例えば、銅、高融点金属、貴金
属、金属シリサイド等）で電子放出部表面の導電性膜の
帰還抵抗を制御し、上層目に堆積させたもの（例えば、
金属カーバイド、金属ナイトライド、高融点金属等）で
電子放出特性の低電圧化を行わせることもできる。３層
構造の好ましい組合せは、下層が高融点金属、中間層が
Ｃｕ又は貴金属、上層が金属カーバイド又は金属ナイト
ライドの場合が挙げられる。但し、中間層の物質は、上
層乃至下層の物質の役割を兼用してもよいが、その場合
は、上層乃至下層の物質の膜厚で帰還効果を制御するこ
とになる。２層構造の好ましい組合せは、中間層に下層
の高融点金属を兼用させ、上層を金属カーバイド又は金
属ナイトライドとした場合が挙げられる。

【００４５】また、導電性物質が、高融点金属を使用す
れば、電子放出特性の低電圧化が実現される。更に、導
電性物質が、金属カーバイト又は金属ナイトライドから
選択されることにより電子放出特性の低電圧化が実現さ
れる。また、金属カーバイト又は金属ナイトライドは化
学的にも安定なので、電子放出の時間安定性も改善され
る。

【００４６】また、導電性物質が、ゲート電極に使用さ
れる材料と同じ物質とすることにより、ゲート電極等の
パターニング際のウエットエッチングにおいて、金属の
腐食問題が解決される。更に、導電性物質が、ゲート電
極に使用される材料よりイオン化傾向が卑であることに
より、装置が大気中に晒されたとき、導電性物質が犠牲
陽極として機能し、ゲート電極が電気防食され腐食され
にくくなる。

【００４７】また、電界放出陰極装置が、金属からなる
電子放出部、エミッタ電極及びゲート電極を有し、前記
電子放出部の少なくとも先端部にｎ型半導体が被覆され
てなることにより、電子放出時に電子放出部とｎ型半導
体との障壁が逆バイアスになるように電圧が印加される
ので、上記ｐ型半導体と導電性物質の組合せの場合と同
様の効果が奏される。

【００４８】更に、基板の表面層にあるｐ型半導体層上
の電子放出部が形成される領域に耐エッチング膜を形成
し、該耐エッチング膜を介してｐ型半導体層をエッチン
グし、次いでエッチングされたｐ型半導体層の表面層を
酸化処理することにより酸化膜を形成し、絶縁膜及び導
電層を耐エッチング膜及び酸化膜上に堆積し、リフトオ
フ処理により酸化膜を除去し電子放出部を露出させる工
程、基板垂直方向から導電性物質を堆積させ電子放出部
に被覆する工程、導電層をエッチングすることによりゲ
ート電極をパターンニングする工程により、本発明の電
界放出陰極装置が容易に製造される。

【００４９】更に、基板上にエミッタ電極を形成する工
程、該エミッタ電極上に開口部を有する絶縁膜及びゲー
ト電極を積層する工程、該ゲート電極上に犠牲膜を積層
し、前記開口部中及び犠牲膜上に蒸着法により金属を堆
積させて開口部中に電子放出部を形成する工程、犠牲膜
をエッチングにより除去し、次いで蒸着法によりｎ型半
導体で前記電子放出部の少なくとも先端部を被覆する工
程により、本発明の電界放出陰極装置が容易に製造され
る。

【００５０】

【実施例】

実施例１図７は本発明の電界放出陰極の製造工程を示す図であ
る。以下、この図に従って本発明を説明する。まず、シ
リコン基板の表面層にホウ素を注入し、１０¹⁸／ｃｍ³
の不純物濃度を有するｐ型半導体４を形成した。このｐ
型半導体４に熱酸化を施すことにより膜厚５０００Åの
熱酸化膜を形成し、公知のフォトエッチング工程により
電子放出部を形成する領域状に直径１μｍ程度の円形の
耐エッチング膜３を形成した（図７（ａ）参照）。

【００５１】次に、ＲＩＥ法により耐エッチング膜３を
介してｐ型半導体４を深さ１．５μｍ程度エッチングし
た。なお、エッチングの際にサイドエッチングが進行し
すぎて耐エッチング膜３が取れる前にエッチングを終了
させた（図７（ｂ）参照）。次に、露出しているｐ型半
導体４の表面層を熱酸化することにより酸化膜５を形成
し、耐エッチング膜３下に先端の鋭い電子放出部１を形
成した（図７（ｃ）参照）。

【００５２】次に、ＳｉＯ₂からなる絶縁膜７を酸化膜
５上に１μｍ蒸着し、次いでクロムからなるゲート電極
材料６を２０００Å蒸着した（図７（ｄ）参照）。次
に、フッ酸水溶液を用いてリフトオフを行い、酸化膜５
を除去し電子放出部１を露出させた（図７（ｅ）参
照）。次に、導電性物質としてモリブデンを数Å〜数百
Å程度、基板に垂直な方向から堆積させることにより、
電子放出部１の表面に導電性物質２が被覆された（図７
（ｆ）参照）。

【００５３】更に、ゲート電極材料６をドライエッチン
グ法を使用してパターニングすることによりゲート電極
８を形成し、電界放出陰極装置を形成した（図７（ｇ）
参照）。上記の工程により製造された電界放出陰極装置
の電圧−エミッション電流特性を測定し、図８に示し
た。図中（ａ）は、上記電界放出陰極装置の電圧−エミ
ッション電流特性を示し、（ｂ）は電子放出部の表面を
導電性物質で被覆しないことを除いて、上記方法と同様
にして製造した電界放出陰極装置の電圧−エミッション
電流特性を示している。図８から判るように、導電性物
質を被覆しない場合に比べて、表面に形成された導電性
物質により仕事関数が低減され、エミッション開始電圧
が２０Ｖ程度低下させることができた。なお、エミッシ
ョンの立ち上がりが遅いのは帰還効果のためである。

【００５４】本実施例の電界放出陰極装置を、真空封止
して電界をかけることにより蛍光体を発光させると、導
電性物質を被覆しないものに比べて、輝点が生じず、一
様性の優れた発光パターンが得られた。また、本実施例
のゲート電極に使用された材料及び導電性物質は、導電
性物質が、ゲート電極に使用される材料よりイオン化傾
向が卑であるので、後の製造工程においてゲート電極が
大気中に晒されても、導電性物質が犠牲陽極として作用
し、ゲート電極は腐食されなかった。

【００５５】実施例２図９は蒸着により作製した電界放出陰極装置のモリブデ
ンからなる電子放出部の先端部に、シリコンからなるｎ
型半導体を数Å〜数百Å被覆した例である。図中、１１
は電子放出部、１２はｎ型半導体、１３は絶縁膜、１４
はゲート電極、１５はエミッタ電極を表している。この
電界放出陰極装置においても、電子放出時に電子放出部
１１とｎ型半導体１２との障壁が逆バイアスになるよう
に電圧が印加されるので、上記実施例１と同様の効果が
得られた。

【００５６】

【発明の効果】電界放出陰極装置が、ｐ型半導体からな
る電子放出部、エミッタ電極及びゲート電極を有し、前
記電子放出部の少なくとも先端部に導電性物質が被覆さ
れてなることにより、エミッタ電極へ印加された電圧が
空乏層を増加させるように働くので、帰還効果が実現で
き特性の揃った電子放出部を製造できる。

【００５７】また、導電性物質に高融点金属を使用すれ
ば、電子放出特性の低電圧化を実現できる。更に、導電
性物質が金属カーバイト又は金属ナイトライドから選択
されることにより電子放出特性の低電圧化を実現でき
る。また、導電性物質をゲート電極に使用される材料と
同じ物質とすることにより、ゲート電極等のパターニン
グ際のウエットエッチングにおいて、金属の腐食問題を
解決できる。

【００５８】更に、導電性物質が、ゲート電極に使用さ
れる材料よりイオン化傾向が卑であることにより、装置
が大気中に晒されたとき、導電性物質が犠牲陽極として
機能し、ゲート電極を電気防食できる。また、電界放出
陰極装置が、金属からなる電子放出部、エミッタ電極及
びゲート電極を有し、前記電子放出部の少なくとも先端
部にｎ型半導体が被覆されてなることにより、電子放出
時に電子放出部とｎ型半導体との障壁が逆バイアスにな
るように電圧が印加されるので、上記ｐ型半導体と導電
性物質の組合せの場合と同様の効果を奏することができ
る。

【００５９】更に、基板の表面層にあるｐ型半導体上の
電子放出部が形成される領域に耐エッチング膜を形成
し、該耐エッチング膜を介してｐ型半導体をエッチング
し、次いでエッチングされたｐ型半導体の表面層を酸化
処理することにより酸化膜を形成し、絶縁膜及び導電層
を耐エッチング膜及び酸化膜上に堆積し、リフトオフ処
理により酸化膜を除去し電子放出部を露出させる工程、
基板垂直方向から導電性物質を堆積させ電子放出部に被
覆する工程、導電層をエッチングすることによりゲート
電極をパターンニングする工程により、本発明の電界放
出陰極装置を容易に製造できる。

【００６０】また、基板上にエミッタ電極を形成する工
程、該エミッタ電極上に開口部を有する絶縁膜及びゲー
ト電極を積層する工程、該ゲート電極上に犠牲膜を積層
し、前記開口部中及び犠牲膜上に蒸着法により金属を堆
積させて開口部中に電子放出部を形成する工程、犠牲膜
をエッチングにより除去し、次いで蒸着法によりｎ型半
導体で前記電子放出部の少なくとも先端部を被覆する工
程により、本発明の電界放出陰極装置を容易に製造でき
る。

【図面の簡単な説明】

【図１】本発明の電界放出陰極装置の概略断面図であ
る。

【図２】ｐ型半導体からなる電子放出部にショットキー
接合を形成する導電性物質を被覆した本発明の電界放出
陰極装置のゲート電極とエミッタ電極間に電圧を印加し
ていないときのバンド図である。

【図３】ｐ型半導体からなる電子放出部にショットキー
接合を形成する導電性物質を被覆した本発明の電界放出
陰極装置のゲート電極とエミッタ電極間に電圧を印加し
て、電子を放出させたときのバンド図である。

【図４】ｐ型半導体からなる電子放出部にオーミック接
合を形成する導電性物質を被覆した本発明の電界放出陰
極装置のゲート電極とエミッタ電極間に電圧を印加して
いないときのバンド図である。

【図５】ｐ型半導体からなる電子放出部にオーミック接
合を形成する導電性物質を被覆した本発明の電界放出陰
極装置のゲート電極とエミッタ電極間に電圧を印加し
て、電子を放出させたときのバンド図である。

【図６】ｐ型半導体からなる電子放出部にオーミック接
合を形成する導電性物質を被覆した本発明の電界放出陰
極装置のゲート電極とエミッタ電極間に図５以上の電圧
を印加して、電子を放出させたときのバンド図である。

【図７】本発明の電界放出陰極装置の概略製造工程図で
ある。

【図８】本発明の電界放出陰極装置の効果を示す印加電
圧−放出電流特性図である。

【図９】本発明の電界放出陰極装置の概略断面図であ
る。

【図１０】本発明の電界放出陰極装置の概略断面図であ
る。

【図１１】本発明の電界放出陰極装置の概略断面図であ
る。

【図１２】縦型電界放出陰極の概略断面図である。

【図１３】平面型電界放出陰極の概略斜視図である。

【図１４】電界放出陰極を用いたディスプレーの概略斜
視図である。

【図１５】ｎ型半導体層からなる電子放出部にショット
キー接合を形成する導電性物質を被覆した従来の電界放
出陰極装置のゲート電極とエミッタ電極間に電圧を印加
して、電子を放出させたときのバンド図である。

【図１６】従来の電界放出陰極装置のバンド図である。

【図１７】従来の電界放出陰極の概略断面図である。

【図１８】従来の電界放出陰極の概略断面図である。

【図１９】図１８の電界放出陰極の概略製造工程図であ
る。

【符号の説明】

１電子放出部２導電性物質３耐エッチング膜４ｐ型半導体５酸化膜６ゲート電極材料７絶縁膜８ゲート電極１１電子放出部１２ｎ型半導体１３絶縁膜１４エミッタ電極１０１電子放出部１０２ゲート電極１０３絶縁膜１０４エミッタ電極１０５カソード基板１０６電界放出陰極装置１０７エミッタライン１０８ゲートライン１０９画素１１０アノード基板１１１蛍光体１１２ｐ型半導体１１３ｎ型半導体電子放出部１２０導電性基板１２１電子放出部１２２ゲート電極１２３負帰還抵抗層１２４絶縁膜１２５犠牲膜１２６電子放出部材料

───────────────────────────────────────────────────── フロントページの続き (72)発明者中谷忠司神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (56)参考文献特開平６−131968（ＪＰ，Ａ) 特開平６−44893（ＪＰ，Ａ) 特開平５−274998（ＪＰ，Ａ) 特開平５−198253（ＪＰ，Ａ) 特開昭49−79769（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/30 - 1/308 H01J 9/02

Claims

(57)【特許請求の範囲】

【請求項１】ｐ型半導体からなる電子放出部、エミッ
タ電極及びゲート電極を有し、前記電子放出部の少なく
とも先端部に導電性物質が被覆されてなることを特徴と
する電界放出陰極装置。
【請求項２】ｐ型半導体が、シリコンである請求項１
記載の電界放出陰極装置。
【請求項３】導電性物質が、高融点金属、或いは金属
カーバイト又は金属ナイトライドである請求項１又は２
記載の電界放出陰極装置。
【請求項４】導電性物質が、ゲート電極に使用される
材料と同じ物質又はゲート電極に使用される材料よりイ
オン化傾向が卑である請求項１又は２記載の電界放出陰
極装置。
【請求項５】導電性物質が、高融点金属、貴金属、金
属シリサイドのいずれか一つの材料膜からなる下層と、
金属カーバイド、金属ナイトライドのいずれか一つの材
料膜からなる上層との二層膜である請求項１又は２記載
の電界放出陰極装置。
【請求項６】上層と下層の間に、銅、貴金属、高融点
金属、金属シリサイドのいずれか一つの材料膜からなる
中間層を設けた請求項５記載の電界放出陰極装置。
【請求項７】金属からなる電子放出部、エミッタ電極
及びゲート電極を有し、前記電子放出部の少なくとも先
端部にｎ型半導体が被覆されてなることを特徴とする電
界放出陰極装置。
【請求項８】基板の表面層にあるｐ型半導体上の電子
放出部が形成される領域に耐エッチング膜を形成し、該
耐エッチング膜を介してｐ型半導体をエッチングし、次
いでエッチングされたｐ型半導体の表面層を酸化処理す
ることにより酸化膜を形成し、絶縁膜及び導電層を耐エ
ッチング膜及び酸化膜上に堆積し、リフトオフ処理によ
り酸化膜を除去し電子放出部を露出させる工程、基板垂
直方向から導電性物質を堆積させ電子放出部に被覆する
工程、導電層をエッチングすることによりゲート電極を
パターンニングする工程からなることを特徴とする電界
放出陰極装置の製造方法。
【請求項９】基板上にエミッタ電極を形成する工程、
該エミッタ電極上に開口部を有する絶縁膜及びゲート電
極を積層する工程、該ゲート電極上に犠牲膜を積層し、
前記開口部中及び犠牲膜上に蒸着法により金属を堆積さ
せて開口部中に電子放出部を形成する工程、犠牲膜をエ
ッチングにより除去し、次いで蒸着法によりｎ型半導体
で前記電子放出部の少なくとも先端部を被覆する工程か
らなることを特徴とする電界放出陰極装置の製造方法。