JP3127054B2 - 電界放出型真空管 - Google Patents
電界放出型真空管Info
- Publication number
- JP3127054B2 JP3127054B2 JP04300015A JP30001592A JP3127054B2 JP 3127054 B2 JP3127054 B2 JP 3127054B2 JP 04300015 A JP04300015 A JP 04300015A JP 30001592 A JP30001592 A JP 30001592A JP 3127054 B2 JP3127054 B2 JP 3127054B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron
- vacuum tube
- field emission
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界放出の原理により
電子を放出する電界放出型真空管の構造に関する。
電子を放出する電界放出型真空管の構造に関する。
【０００２】
【従来の技術】近年、集積回路又は薄膜の分野において
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子源製造技術の進歩はめざま
しく、特に極めて小型な構造を有する冷陰極としての電
子放出体が製造されている。この種の電子放出体は、三
極管型の超小型電子管又は超小型電子銃を構成する主要
部品の内、最も基本的な電子放出デバイスである。
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子源製造技術の進歩はめざま
しく、特に極めて小型な構造を有する冷陰極としての電
子放出体が製造されている。この種の電子放出体は、三
極管型の超小型電子管又は超小型電子銃を構成する主要
部品の内、最も基本的な電子放出デバイスである。
【０００３】これまでに、電子放出体（カソード電極）
とゲート電極、及び、放出された電子を収集するアノー
ド電極より構成される種々の電界放出型真空管が試作さ
れているが、そのカソード電極の形状から、基板に垂直
な方向に電界を集中させるコーン型と、金属薄膜を加工
して基板に平行に電界を集中させるプレーナ型に大別で
きる。
とゲート電極、及び、放出された電子を収集するアノー
ド電極より構成される種々の電界放出型真空管が試作さ
れているが、そのカソード電極の形状から、基板に垂直
な方向に電界を集中させるコーン型と、金属薄膜を加工
して基板に平行に電界を集中させるプレーナ型に大別で
きる。
【０００４】特に、コーン型においては、スタンフォー
ド リサーチ インスティチュート（Stanford Researc
h Institute）のシー．エー．スピント（C.A.Spindt）
らによって早くから研究が行われており、その電界放出
型真空管の動作及び製造方法は、ジャーナル オブ ア
プライド フィジックス（Journal of Applied Physic
s）の第４７巻、１２号、５２４８〜５２６３項（１９
７６年１２月）に発表された研究報告により公知となっ
ている。この他、シー．エー．スピント等による米国特
許第３，７８９，４７１号及びエイチ．エフ．グレイ
（H.F.Gray）等による米国特許第４，３０７，５０７号
及び第４，５１３，３０８号により開示されている。
ド リサーチ インスティチュート（Stanford Researc
h Institute）のシー．エー．スピント（C.A.Spindt）
らによって早くから研究が行われており、その電界放出
型真空管の動作及び製造方法は、ジャーナル オブ ア
プライド フィジックス（Journal of Applied Physic
s）の第４７巻、１２号、５２４８〜５２６３項（１９
７６年１２月）に発表された研究報告により公知となっ
ている。この他、シー．エー．スピント等による米国特
許第３，７８９，４７１号及びエイチ．エフ．グレイ
（H.F.Gray）等による米国特許第４，３０７，５０７号
及び第４，５１３，３０８号により開示されている。
【０００５】プレーナ型については、例えば、電子技術
総合研究所の伊藤らによって研究され、平成１年度応用
物理学会秋季全国大会予稿集28p-k-9等に発表され公知
となっている。
総合研究所の伊藤らによって研究され、平成１年度応用
物理学会秋季全国大会予稿集28p-k-9等に発表され公知
となっている。
【０００６】以下に、公知のコーン型及びプレーナ型の
基本的な電界放出型真空管の概略を説明する。
基本的な電界放出型真空管の概略を説明する。
【０００７】まず、コーン型について説明する。電界放
出型真空管の斜視図を図４に、また、図４のＤ−Ｄ′線
の断面図を図５に示す。集積回路又は薄膜の分野におけ
る微細加工技術との互換性、低コスト化、及び他の電子
回路とのモノリシック化等を考慮して、電極基板１０１
には低抵抗の単結晶シリコン（以下Ｓｉと称す）基板が
用いられている。電極基板１０１の上には、多数の円錐
形状（コーン型）の電子放出体であるカソード電極（冷
陰極チップ）１０２が形成されており、これらの電子放
出体１０２は、電極基板１０１と同一の低抵抗単結晶Ｓ
ｉか又はタングステン（Ｗ）、モリブデン（Ｍｏ）等の
高融点金属材料で作られている。又、カソード電極１０
２の周囲の電極基板１０１の上には絶縁層１０５が形成
されており、絶縁層１０５の上にはさらにゲート電極１
０３が積層されている。これらのカソード電極１０２及
びゲート電極１０３を覆うように、真空状態の間隔を隔
てアノード電極１０４が設けられている。
出型真空管の斜視図を図４に、また、図４のＤ−Ｄ′線
の断面図を図５に示す。集積回路又は薄膜の分野におけ
る微細加工技術との互換性、低コスト化、及び他の電子
回路とのモノリシック化等を考慮して、電極基板１０１
には低抵抗の単結晶シリコン（以下Ｓｉと称す）基板が
用いられている。電極基板１０１の上には、多数の円錐
形状（コーン型）の電子放出体であるカソード電極（冷
陰極チップ）１０２が形成されており、これらの電子放
出体１０２は、電極基板１０１と同一の低抵抗単結晶Ｓ
ｉか又はタングステン（Ｗ）、モリブデン（Ｍｏ）等の
高融点金属材料で作られている。又、カソード電極１０
２の周囲の電極基板１０１の上には絶縁層１０５が形成
されており、絶縁層１０５の上にはさらにゲート電極１
０３が積層されている。これらのカソード電極１０２及
びゲート電極１０３を覆うように、真空状態の間隔を隔
てアノード電極１０４が設けられている。
【０００８】このような構成において、カソード電極１
０２とゲート電極１０３との間にゲート電圧として１０
０〜２００Ｖ程度の電圧を印加すると、カソード電極１
０２とゲート電極１０３との間に１０7Ｖ／ｃｍ程度の
強電界が発生し、電界放出の原理によってカソード電極
１０２より電子が放出される。さらに、アノード電極１
０４に印加された３００〜５００Ｖのアノード電圧によ
って、電子はアノード電極１０４に到達する。
０２とゲート電極１０３との間にゲート電圧として１０
０〜２００Ｖ程度の電圧を印加すると、カソード電極１
０２とゲート電極１０３との間に１０7Ｖ／ｃｍ程度の
強電界が発生し、電界放出の原理によってカソード電極
１０２より電子が放出される。さらに、アノード電極１
０４に印加された３００〜５００Ｖのアノード電圧によ
って、電子はアノード電極１０４に到達する。
【０００９】次に、プレーナ型について説明する。図６
は複数個の電子放出部を有する電界放出型真空管の平面
図、また、図６のＥ−Ｅ′線の素子断面側面図を図７に
示す。この電界放出型真空管はＳｉ基板２０１上に絶縁
層２０５が形成されており、さらに、その上にカソード
電極２０２、ゲート電極２０３及びアノード電極２０４
がタングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点
金属材料で作られている。絶縁層２０５は窒化シリコン
（Ｓｉ3Ｎ4）膜で形成されている。Ｓｉ基板２０１上に
絶縁層２０５を挟んで形成されたカソード電極２０２
と、Ｓｉ基板２０１上に絶縁層２０５を挟んで形成され
たゲート電極２０３との間、及び、カソード電極２０２
とＳｉ基板２０１上に絶縁層２０５を挟んで形成された
アノード電極２０４との間に電圧を印加すると、カソー
ド電極２０２の鋸歯形状の先端からはゲート電極２０３
によって電界放出の原理に基づいて電子が引き出され、
放出された電子はアノード電極２０４へ向かう。
は複数個の電子放出部を有する電界放出型真空管の平面
図、また、図６のＥ−Ｅ′線の素子断面側面図を図７に
示す。この電界放出型真空管はＳｉ基板２０１上に絶縁
層２０５が形成されており、さらに、その上にカソード
電極２０２、ゲート電極２０３及びアノード電極２０４
がタングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点
金属材料で作られている。絶縁層２０５は窒化シリコン
（Ｓｉ3Ｎ4）膜で形成されている。Ｓｉ基板２０１上に
絶縁層２０５を挟んで形成されたカソード電極２０２
と、Ｓｉ基板２０１上に絶縁層２０５を挟んで形成され
たゲート電極２０３との間、及び、カソード電極２０２
とＳｉ基板２０１上に絶縁層２０５を挟んで形成された
アノード電極２０４との間に電圧を印加すると、カソー
ド電極２０２の鋸歯形状の先端からはゲート電極２０３
によって電界放出の原理に基づいて電子が引き出され、
放出された電子はアノード電極２０４へ向かう。
【００１０】
【発明が解決しようとする課題】本発明者は、上記した
従来構造の電界放出型真空管を試作し、その電気特性を
詳細に測定していく過程において以下の現象を発見し
た。
従来構造の電界放出型真空管を試作し、その電気特性を
詳細に測定していく過程において以下の現象を発見し
た。
【００１１】この従来構造の電界放出型真空管は、カソ
ード電極とゲート電極とアノード電極より構成される三
極管であり、ゲート電圧を一定とした場合、アノード電
流とゲート電流の和であるカソード電極からの全放出電
流は、アノード電圧に依存せず一定である。即ち、カソ
ード電極から放出される電流は、ゲート電圧によって一
義的に決まるということである。そして、アノード電流
に対するゲート電流の割合は、アノード電極とカソード
電極間の電界に対するゲート電極とカソード電極間の電
界の割合にほぼ比例することが分かった。
ード電極とゲート電極とアノード電極より構成される三
極管であり、ゲート電圧を一定とした場合、アノード電
流とゲート電流の和であるカソード電極からの全放出電
流は、アノード電圧に依存せず一定である。即ち、カソ
ード電極から放出される電流は、ゲート電圧によって一
義的に決まるということである。そして、アノード電流
に対するゲート電流の割合は、アノード電極とカソード
電極間の電界に対するゲート電極とカソード電極間の電
界の割合にほぼ比例することが分かった。
【００１２】これらの結果は、三極管の各電極の配置及
び距離関係に大きく依存すると考えられる。現在までに
開発された電界放出型の三極管構造においては、カソー
ド電極とゲート電極間の距離は小さいものでサブμｍ程
度、カソード電極とアノード電極間の距離は数μｍ以上
となっている。即ち、上記現象は、カソード電極とアノ
ード電極間の距離がカソード電極とゲート電極間の距離
より非常に大きい（約１００倍）位置関係になっている
ことが主な原因である。
び距離関係に大きく依存すると考えられる。現在までに
開発された電界放出型の三極管構造においては、カソー
ド電極とゲート電極間の距離は小さいものでサブμｍ程
度、カソード電極とアノード電極間の距離は数μｍ以上
となっている。即ち、上記現象は、カソード電極とアノ
ード電極間の距離がカソード電極とゲート電極間の距離
より非常に大きい（約１００倍）位置関係になっている
ことが主な原因である。
【００１３】したがって、上記従来構造の電界放出型真
空管において、動作電圧を低減させることを目的とし
て、ゲート電極とカソード電極間の距離を短縮させるこ
とが検討されているが、この距離を短縮し過ぎると放出
電流は殆どゲート電極に流れてしまう。このため、アノ
ード電流を大きく取るには、アノード電圧を増加しなく
てはならないという問題がでてくる。このことは、実用
化のために不可欠な、動作電圧の低減とアノード電流の
増大の両方を満たすことを困難にしている。現在までに
公表されている電界放出型の三極管素子では、優れたも
のでも、動作電圧が約５０Ｖで電流密度が約１０Ａ／ｃ
ｍ2程度である。
空管において、動作電圧を低減させることを目的とし
て、ゲート電極とカソード電極間の距離を短縮させるこ
とが検討されているが、この距離を短縮し過ぎると放出
電流は殆どゲート電極に流れてしまう。このため、アノ
ード電流を大きく取るには、アノード電圧を増加しなく
てはならないという問題がでてくる。このことは、実用
化のために不可欠な、動作電圧の低減とアノード電流の
増大の両方を満たすことを困難にしている。現在までに
公表されている電界放出型の三極管素子では、優れたも
のでも、動作電圧が約５０Ｖで電流密度が約１０Ａ／ｃ
ｍ2程度である。
【００１４】
【課題を解決するための手段】本発明は上記課題を解決
するため、電界効果により電子を真空中に放出する電子
放出体が電極基板と電気的に導通した構造を成す電界放
出型真空管において、前記電子放出体がプレーナ形状を
なし、該電子放出体上に電気的絶縁層を介して形成され
た電極と、前記電極基板上に電気的絶縁層を介して形成
された電極を備え、前記２つの電極の中の一方がアノー
ド電極であり、他方がゲート電極である電界放出型真空
管を提供する。
するため、電界効果により電子を真空中に放出する電子
放出体が電極基板と電気的に導通した構造を成す電界放
出型真空管において、前記電子放出体がプレーナ形状を
なし、該電子放出体上に電気的絶縁層を介して形成され
た電極と、前記電極基板上に電気的絶縁層を介して形成
された電極を備え、前記２つの電極の中の一方がアノー
ド電極であり、他方がゲート電極である電界放出型真空
管を提供する。
【００１５】また、カソード電極における電子放出部が
線状型形状となる電界放出型真空管を提供する。
線状型形状となる電界放出型真空管を提供する。
【００１６】
【作用】本発明による電界放出型真空管では、カソード
電極における電子放出部とアノード電極との距離を、電
子放出部とゲート電極との距離と同程度のサブμｍオー
ダーにすることができる。これによって、アノード電極
を用いてもゲート電極と同程度の低電圧印加で、カソー
ド電極の電子放出部から電子が電界放出の原理によって
放出されるのに十分な電界を電子放出部に印加できる。
即ち、アノード電極とゲート電極の両方を併せて用いて
電子放出部から電子を放出させることができるようにな
り、その分、ゲート電極において電子放出部から電子を
放出させるために必要な印加電圧を低減できる。また、
アノード電流も従来に比べ低いアノード電圧で効率良く
増大できる。
電極における電子放出部とアノード電極との距離を、電
子放出部とゲート電極との距離と同程度のサブμｍオー
ダーにすることができる。これによって、アノード電極
を用いてもゲート電極と同程度の低電圧印加で、カソー
ド電極の電子放出部から電子が電界放出の原理によって
放出されるのに十分な電界を電子放出部に印加できる。
即ち、アノード電極とゲート電極の両方を併せて用いて
電子放出部から電子を放出させることができるようにな
り、その分、ゲート電極において電子放出部から電子を
放出させるために必要な印加電圧を低減できる。また、
アノード電流も従来に比べ低いアノード電圧で効率良く
増大できる。
【００１７】さらに、カソード電極における電子放出部
が線状を成しているため、点状電子放出部と比べ電子放
出面積が広く取れ、それに比例して放出電流密度は増大
し、アノード電流を増大できる。
が線状を成しているため、点状電子放出部と比べ電子放
出面積が広く取れ、それに比例して放出電流密度は増大
し、アノード電流を増大できる。
【００１８】以上より、素子の実用化のために不可欠
な、動作電圧の低減とアノード電流の増大が可能とな
る。
な、動作電圧の低減とアノード電流の増大が可能とな
る。
【００１９】
【実施例】以下に本発明に係る実施例について図面を参
照して説明する。
照して説明する。
【００２０】図１は、本発明による電子放出型真空管の
一実施例としての三極管構成を示す要部の概略的斜視図
である。図２は図１のＡ−Ａ′線の断面図である。
一実施例としての三極管構成を示す要部の概略的斜視図
である。図２は図１のＡ−Ａ′線の断面図である。
【００２１】図２に示すように、三極管は、電極基板１
上に形成された電子放出体であるカソード電極２と、カ
ソード電極２上に電気的絶縁層６を介して形成されたア
ノード電極４と、電極基板１上に電気的絶縁層５を介し
て形成されたゲート電極３より構成される。電子放出部
７はカソード電極２における鋭角化した先端部である。
電子放出部７とアノード電極４との距離は、ゲート電極
３と電子放出部７との距離と同程度の大きさに形成され
ている。
上に形成された電子放出体であるカソード電極２と、カ
ソード電極２上に電気的絶縁層６を介して形成されたア
ノード電極４と、電極基板１上に電気的絶縁層５を介し
て形成されたゲート電極３より構成される。電子放出部
７はカソード電極２における鋭角化した先端部である。
電子放出部７とアノード電極４との距離は、ゲート電極
３と電子放出部７との距離と同程度の大きさに形成され
ている。
【００２２】また、図１に示すように、ゲート電極３と
アノード電極４は櫛形に形成され、共に噛み合う用に位
置し、その、隙間に線状の電子放出部７を有するカソー
ド電極２が設けられ、少なくとも電子放出部７は真空中
に露出している。
アノード電極４は櫛形に形成され、共に噛み合う用に位
置し、その、隙間に線状の電子放出部７を有するカソー
ド電極２が設けられ、少なくとも電子放出部７は真空中
に露出している。
【００２３】このような構成において、カソード電極２
とゲート電極３及びカソード電極２とアノード電極４に
電圧を印加すると、電子放出部７に高電界が発生し、電
界放出の原理によって電子放出部７から電子が放出され
る。
とゲート電極３及びカソード電極２とアノード電極４に
電圧を印加すると、電子放出部７に高電界が発生し、電
界放出の原理によって電子放出部７から電子が放出され
る。
【００２４】放出された電子は、ゲート電極３とアノー
ド電極４とカソード電極の電位差によって形成される電
界分布の勾配の大きいところに集中する軌道を経ながら
移動しするため、効率良くアノード電流を得るよう各電
極を制御することが可能となる。
ド電極４とカソード電極の電位差によって形成される電
界分布の勾配の大きいところに集中する軌道を経ながら
移動しするため、効率良くアノード電流を得るよう各電
極を制御することが可能となる。
【００２５】尚、ここでは、ゲート電極を電極基板１上
に絶縁層５を介して形成し、アノード電極をカソード電
極２上に絶縁層６を介して形成したが、これとは逆にア
ノード電極を電極基板１上に絶縁層５を介して形成し、
ゲート電極をカソード電極２上に絶縁層６を介して形成
した構成をとることも可能である。
に絶縁層５を介して形成し、アノード電極をカソード電
極２上に絶縁層６を介して形成したが、これとは逆にア
ノード電極を電極基板１上に絶縁層５を介して形成し、
ゲート電極をカソード電極２上に絶縁層６を介して形成
した構成をとることも可能である。
【００２６】さらに、ここでは、図１に示すように、カ
ソード電極２とゲート電極３とアノード電極４を櫛形に
形成しているが、この櫛形の矩形部における略直角なコ
ーナー部位を滑らかな曲率をもつように成型しても同様
の効果が得られるのは明らかである。
ソード電極２とゲート電極３とアノード電極４を櫛形に
形成しているが、この櫛形の矩形部における略直角なコ
ーナー部位を滑らかな曲率をもつように成型しても同様
の効果が得られるのは明らかである。
【００２７】次に、図３を参照して本三極管の製造方法
の一実施例について説明する。図３（Ａ）に示すよう
に、厚さ０．４ｍｍのｎ型シリコン（以下Ｓｉと称す）
基板３１（比抵抗ρ＝０．０１〜０．０２Ω・ｃｍ）表
面に、スピンナーを用いレジストを塗布し、そのレジス
ト層に所望するパターンをウェハステッパーを用いて焼
き付け、現像処理を行い、レジストパターン３０を設
け、所定の領域のみＳｉ基板３１表面を露出させる。こ
こでレジスト層の厚みは約１μｍとしている。その後、
表面に露出したＳｉ基板３１を六フッ化硫黄（ＳＦ6）
ガスを用いドライエッチングにより、深さ約０．７μｍ
にＳｉ基板を掘り下げる。
の一実施例について説明する。図３（Ａ）に示すよう
に、厚さ０．４ｍｍのｎ型シリコン（以下Ｓｉと称す）
基板３１（比抵抗ρ＝０．０１〜０．０２Ω・ｃｍ）表
面に、スピンナーを用いレジストを塗布し、そのレジス
ト層に所望するパターンをウェハステッパーを用いて焼
き付け、現像処理を行い、レジストパターン３０を設
け、所定の領域のみＳｉ基板３１表面を露出させる。こ
こでレジスト層の厚みは約１μｍとしている。その後、
表面に露出したＳｉ基板３１を六フッ化硫黄（ＳＦ6）
ガスを用いドライエッチングにより、深さ約０．７μｍ
にＳｉ基板を掘り下げる。
【００２８】その後、レジストパターン３０を除去する
と図３（Ｂ）に示すような幅約４μｍのＳｉの凸部３２
ａが形成される。次に、このようにして、表面を凸部状
に成型したＳｉ基板を乾燥酸素中で９５０℃の温度にお
いて約２４時間熱酸化し、シリコン熱酸化層（以下Ｓｉ
Ｏ2層と称す）を平坦部で約３０００Åの厚さに成るよ
う形成する。その後、フッ化アンモニウム（ＮＨ4Ｆ）
とフッ酸（ＨＦ）と純水から成るバッファフッ酸（ＢＨ
Ｆ）を用いてＳｉＯ2層を完全に除去すると図３（Ｃ）
に示すようなＳｉの鋭角的なエッジを持つ凸部３２ｂが
形成される。ここで、熱酸化用酸素の不純物はコールド
トラップ法により除去される。
と図３（Ｂ）に示すような幅約４μｍのＳｉの凸部３２
ａが形成される。次に、このようにして、表面を凸部状
に成型したＳｉ基板を乾燥酸素中で９５０℃の温度にお
いて約２４時間熱酸化し、シリコン熱酸化層（以下Ｓｉ
Ｏ2層と称す）を平坦部で約３０００Åの厚さに成るよ
う形成する。その後、フッ化アンモニウム（ＮＨ4Ｆ）
とフッ酸（ＨＦ）と純水から成るバッファフッ酸（ＢＨ
Ｆ）を用いてＳｉＯ2層を完全に除去すると図３（Ｃ）
に示すようなＳｉの鋭角的なエッジを持つ凸部３２ｂが
形成される。ここで、熱酸化用酸素の不純物はコールド
トラップ法により除去される。
【００２９】また、凸部３２ｂのエッジの鋭角性は、バ
ッファフッ酸（ＢＨＦ）によるＳｉＯ2層の除去前の、
ＳｉＯ2層形成時のシリコン（Ｓｉ）基板の熱酸化温度
に大きく依存し、今回の実験条件では９００〜１０００
℃の温度域において、このようなエッジ部の鋭角効果が
見い出されている。次に、再度、表面に凸部３２ｂを持
つＳｉ基板を乾燥酸素中で、今度は１０００℃の温度に
おいて約１８時間熱酸化し、ＳｉＯ2層３５ａを平坦部
で約３０００Åの厚さに成るよう形成する。
ッファフッ酸（ＢＨＦ）によるＳｉＯ2層の除去前の、
ＳｉＯ2層形成時のシリコン（Ｓｉ）基板の熱酸化温度
に大きく依存し、今回の実験条件では９００〜１０００
℃の温度域において、このようなエッジ部の鋭角効果が
見い出されている。次に、再度、表面に凸部３２ｂを持
つＳｉ基板を乾燥酸素中で、今度は１０００℃の温度に
おいて約１８時間熱酸化し、ＳｉＯ2層３５ａを平坦部
で約３０００Åの厚さに成るよう形成する。
【００３０】ここで、Ｓｉ基板の熱酸化温度を９５０℃
から１０００℃に変えたのは、エッジにおける鋭角効果
を弱めエッジ部周辺においてもＳｉＯ2層を充分厚く形
成するためである。その後、蒸着装置を用い、Ｓｉ基板
の熱酸化された凸部３２ｂを有する面に対して垂直に電
極材料としてニオブ（以下Ｎｂと称す）を蒸着し、基板
上に約３０００Å成膜する。これらのＮｂ層は場所によ
り、ゲート電極３３とアノード電極３４を形成し、図３
（Ｄ）に示すような構造を得る。
から１０００℃に変えたのは、エッジにおける鋭角効果
を弱めエッジ部周辺においてもＳｉＯ2層を充分厚く形
成するためである。その後、蒸着装置を用い、Ｓｉ基板
の熱酸化された凸部３２ｂを有する面に対して垂直に電
極材料としてニオブ（以下Ｎｂと称す）を蒸着し、基板
上に約３０００Å成膜する。これらのＮｂ層は場所によ
り、ゲート電極３３とアノード電極３４を形成し、図３
（Ｄ）に示すような構造を得る。
【００３１】ここで、ゲート電極３３とアノード電極３
４は、鋭角的なエッジを持つ凸部３２ｂの形状からくる
シャドー効果を用いて成膜されるため電気的に導通する
ことはない。その後、バッファフッ酸（ＢＨＦ）を用い
てＳｉＯ2層３５ａの露出部からＳｉＯ2層３５ａをエッ
チングしていくとＮｂ層下のアンダーカットが進むつ
れ、ＳｉＯ2層３５ａはＳｉ2層３５とＳｉ2層３６に分
かれ、Ｓｉが露出してくる。ある程度露出した時点でエ
ッチングは終了し、図３（Ｅ）に示すような図２に対応
する構造を得る。
４は、鋭角的なエッジを持つ凸部３２ｂの形状からくる
シャドー効果を用いて成膜されるため電気的に導通する
ことはない。その後、バッファフッ酸（ＢＨＦ）を用い
てＳｉＯ2層３５ａの露出部からＳｉＯ2層３５ａをエッ
チングしていくとＮｂ層下のアンダーカットが進むつ
れ、ＳｉＯ2層３５ａはＳｉ2層３５とＳｉ2層３６に分
かれ、Ｓｉが露出してくる。ある程度露出した時点でエ
ッチングは終了し、図３（Ｅ）に示すような図２に対応
する構造を得る。
【００３２】ここで、Ｓｉ露出部はカソード電極３２に
おける電子放出部３７となる。これより、電子放出部３
７とアノード電極３４との距離は、電子放出部３７とゲ
ート電極３３との距離と同程度の大きさに形成されて共
にサブμｍオーダーである。尚、電子放出部３７はＳｉ
の熱酸化工程において熱酸化温度を制御することにより
鋭角化されており、このことは、三極管としての動作時
にカソード電極とゲート電極及びカソード電極とアノー
ド電極の間に印加される電圧による電子放出部３７にお
ける電界集中効果を増大させ、電界放出の原理による電
子放出部３７からの電子放出を容易にし、低電圧動作に
非常に有効に働くことを意味する。
おける電子放出部３７となる。これより、電子放出部３
７とアノード電極３４との距離は、電子放出部３７とゲ
ート電極３３との距離と同程度の大きさに形成されて共
にサブμｍオーダーである。尚、電子放出部３７はＳｉ
の熱酸化工程において熱酸化温度を制御することにより
鋭角化されており、このことは、三極管としての動作時
にカソード電極とゲート電極及びカソード電極とアノー
ド電極の間に印加される電圧による電子放出部３７にお
ける電界集中効果を増大させ、電界放出の原理による電
子放出部３７からの電子放出を容易にし、低電圧動作に
非常に有効に働くことを意味する。
【００３３】本実施例の図３（Ｂ）はドライエッチング
によって作製したが、これに限るものではなく、例えば
面方位（１１０）面のＳｉ基板を用いることにより、水
酸化カリウム（ＫＯＨ）水溶液等による化学的異方性ウ
ェットエッチングでも作製可能である。また、ゲート電
極３３材料およびアノード電極３４の材料としてニオブ
（Ｎｂ）を用いているが、これに限られるものではな
く、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム
（Ｃｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ア
ルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）
等、又は、Ｎｂも含めこれらの合金または積層膜も用い
ることができる。
によって作製したが、これに限るものではなく、例えば
面方位（１１０）面のＳｉ基板を用いることにより、水
酸化カリウム（ＫＯＨ）水溶液等による化学的異方性ウ
ェットエッチングでも作製可能である。また、ゲート電
極３３材料およびアノード電極３４の材料としてニオブ
（Ｎｂ）を用いているが、これに限られるものではな
く、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム
（Ｃｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ア
ルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）
等、又は、Ｎｂも含めこれらの合金または積層膜も用い
ることができる。
【００３４】尚、本三極管の動作特性を評価したとこ
ろ、動作電圧が従来の１／２以下で、アノード電流密度
を従来の約１０倍にすることができた。
ろ、動作電圧が従来の１／２以下で、アノード電流密度
を従来の約１０倍にすることができた。
【００３５】
【発明の効果】以上、詳細に説明したように、本発明に
よる電界放出型真空管では、カソード電極における電子
放出部とアノード電極との距離を、電子放出部とゲート
電極との距離と同程度のサブμｍオーダーにすることが
できる。これによって、アノード電極を用いてもゲート
電極と同程度の低電圧印加で、カソード電極の電子放出
部から電子が電界放出の原理によって放出されるのに十
分な電界を電子放出部に印加できる。即ち、アノード電
極とゲート電極の両方を併せて用いて電子放出部から電
子を放出させることができるようになり、その分、ゲー
ト電極において電子放出部から電子を放出させるために
必要な印加電圧を低減できる。また、アノード電流も、
簡単なゲート電圧とアノード電圧の制御で、従来に比べ
低いアノード電圧で効率良く増大できる。さらに、カソ
ード電極における電子放出部が線状を成しているため、
点状電子放出部と比べ電子放出面積が広く取れ、それに
比例して放出電流密度は増大し、アノード電流を増大で
きる。以上より、素子の実用化のために不可欠な、動作
電圧の低減とアノード電流の増大が可能となる。
よる電界放出型真空管では、カソード電極における電子
放出部とアノード電極との距離を、電子放出部とゲート
電極との距離と同程度のサブμｍオーダーにすることが
できる。これによって、アノード電極を用いてもゲート
電極と同程度の低電圧印加で、カソード電極の電子放出
部から電子が電界放出の原理によって放出されるのに十
分な電界を電子放出部に印加できる。即ち、アノード電
極とゲート電極の両方を併せて用いて電子放出部から電
子を放出させることができるようになり、その分、ゲー
ト電極において電子放出部から電子を放出させるために
必要な印加電圧を低減できる。また、アノード電流も、
簡単なゲート電圧とアノード電圧の制御で、従来に比べ
低いアノード電圧で効率良く増大できる。さらに、カソ
ード電極における電子放出部が線状を成しているため、
点状電子放出部と比べ電子放出面積が広く取れ、それに
比例して放出電流密度は増大し、アノード電流を増大で
きる。以上より、素子の実用化のために不可欠な、動作
電圧の低減とアノード電流の増大が可能となる。
【図１】本発明に係る電子放出型真空管の一実施例とし
ての三極管構成を示す要部の概略的斜視図である。
ての三極管構成を示す要部の概略的斜視図である。
【図２】図１におけるＡ−Ａ′線の断面図である。
【図３】三極管の製造方法の一実施例について説明する
ための図である。
ための図である。
【図４】従来のコーン型電界放出型真空管の斜視図であ
る。
る。
【図５】図４におけるＤ−Ｄ′線の素子断面図である。
【図６】従来のプレーナ型の複数個の電子放出部を有す
る電界放出型真空管の平面図である。
る電界放出型真空管の平面図である。
【図７】図６におけるＥ−Ｅ′線の素子断面側面図であ
る。
る。
１，３１，１０１，２０１ 電極基板 ２，３２，１０２，２０２ カソード電極 ３，３３，１０３，２０３ ゲート電極 ４，３４，１０４，２０４ アノード電極 ５，６，３５，３６，１０５，２０６ 電気的絶縁層 ７，３７ 電子放出部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−118829（ＪＰ，Ａ) 特開 平５−198254（ＪＰ，Ａ) 特開 平５−182583（ＪＰ，Ａ) 特開 平５−299099（ＪＰ，Ａ) 特開 平３−40332（ＪＰ，Ａ) 特開 平４−312752（ＪＰ，Ａ) 特開 平６−131971（ＪＰ，Ａ) 特開 平４−206127（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 21/10 H01J 19/24 H01J 19/32 H01J 19/38 H01J 1/304
Claims (3)
- 【請求項１】 電界効果により電子を真空中に放出する
電子放出体が電極基板と電気的に導通した構造を成す電
界放出型真空管において、前記電子放出体がプレーナ形
状をなし、該電子放出体上に電気的絶縁層を介して形成
された電極と、前記電極基板上に電気的絶縁層を介して
形成された電極を備え、前記２つの電極の中の一方がア
ノード電極であり、他方がゲート電極であることを特徴
とする電界放出型真空管。 - 【請求項２】 前記電子放出体において電子が放出され
る部位である電子放出部と前記電子放出体上に電気的絶
縁層を介して形成された電極との距離が、前記電子放出
部と前記電極基板上に電気的絶縁層を介して形成された
電極との距離と同程度であることを特徴とする請求項１
に記載の電界放出型真空管。 - 【請求項３】 前記電子放出体において電子が放出され
る部位である電子放出部が線状型形状であることを特徴
とする請求項１に記載の電界放出型真空管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04300015A JP3127054B2 (ja) | 1992-11-10 | 1992-11-10 | 電界放出型真空管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04300015A JP3127054B2 (ja) | 1992-11-10 | 1992-11-10 | 電界放出型真空管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06150836A JPH06150836A (ja) | 1994-05-31 |
| JP3127054B2 true JP3127054B2 (ja) | 2001-01-22 |
Family
ID=17879691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04300015A Expired - Fee Related JP3127054B2 (ja) | 1992-11-10 | 1992-11-10 | 電界放出型真空管 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127054B2 (ja) |
-
1992
- 1992-11-10 JP JP04300015A patent/JP3127054B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06150836A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| JP2574500B2 (ja) | プレーナ型冷陰極の製造方法 | |
| JPH05182582A (ja) | 多極電界電子放出装置及びその製造方法 | |
| JPH0636680A (ja) | ダイヤモンドフイルム電子源を用いた電子素子 | |
| JP2654012B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2009272297A (ja) | 電子線装置及びこれを用いた画像表示装置、電子放出素子 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JP3127054B2 (ja) | 電界放出型真空管 | |
| JP2601091B2 (ja) | 電子放出素子 | |
| JP3407289B2 (ja) | 電子放出装置およびその駆動方法 | |
| US6572425B2 (en) | Methods for forming microtips in a field emission device | |
| JPH08306302A (ja) | 電界放射型電子源及びその製造方法 | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JPH03261040A (ja) | マイクロ真空管およびその製造方法 | |
| JPH0817330A (ja) | 電界放出型電子源およびその製造方法 | |
| JP2969913B2 (ja) | 電界放出型エミッタ | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JPH0652788A (ja) | 電界放出型電子源装置およびその製造方法 | |
| JPH04206124A (ja) | 電子放出素子の製造方法 | |
| JP3468299B2 (ja) | 電子放出装置 | |
| JP3207700B2 (ja) | 電界放出型電子源装置の製造方法 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0785397B2 (ja) | 電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |