JP5099486B2 - 高出力ダイヤモンド半導体素子 - Google Patents

高出力ダイヤモンド半導体素子 Download PDF

Info

Publication number
JP5099486B2
JP5099486B2 JP2007217414A JP2007217414A JP5099486B2 JP 5099486 B2 JP5099486 B2 JP 5099486B2 JP 2007217414 A JP2007217414 A JP 2007217414A JP 2007217414 A JP2007217414 A JP 2007217414A JP 5099486 B2 JP5099486 B2 JP 5099486B2
Authority
JP
Japan
Prior art keywords
diamond
layer
junction
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007217414A
Other languages
English (en)
Other versions
JP2009054641A (ja
Inventor
和寛 池田
仁 梅澤
真一 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007217414A priority Critical patent/JP5099486B2/ja
Publication of JP2009054641A publication Critical patent/JP2009054641A/ja
Application granted granted Critical
Publication of JP5099486B2 publication Critical patent/JP5099486B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、高出力ダイヤモンド半導体素子に関し、とくにダイヤモンドショットキーバリアダイオードなどの高出力ダイヤモンド半導体素子に好適に用いることが出来る高出力ダイヤモンド半導体素子に関する。
ダイヤモンド半導体は、大きなバンドギャップ(5.5eV)、高いアバランシェ破壊電界(10MV/cm)、高い飽和キャリア移動度(4,000cm2/Vs)、高い熱伝導率(20W/cmK)を有し、高温度や放射線曝露環境下で実用動作可能な素子として期待されている。これまでにこれらの特徴を生かした電子素子を開発するため、ダイヤモンドダイオードの構造および作製方法が提案されている。
一般に高電圧動作ダイオードでは、電極縁辺に発生する電界集中を抑えるため、pn接合を用いたガードリング構造（非特許文献１参照）、フィールドプレート構造（非特許文献２参照）もしくはこれらを組み合わせた構造（非特許文献３参照）などが用いられる。ダイヤモンドにおいては、p型およびn型ドーピングが実現しておりpn接合が実現しているが、n型ドーピングは極めて難しく、形成したpn接合界面でのリーク電流値も大きい（非特許文献４及び非特許文献５参照）ため、高電圧で低リーク電流を実現する電極縁辺電界緩和技術は得られていない。
S.M.Sze "Physicsof Semiconductor Devices" 2nd ed. Wiley-Interscience, (1996). N.Mohan,T.M.Undeland, W.P.Robbins, "Power Electronics" 3rded. John Wiley & Sons inc. (2003). K. Kinoshita etal. "GuardRing Assisted RESURF", Proc. 14th ISPSD (2002) p.253. S.Koizumi et al. "Formationof diamond p-n junction and its optical emission characteristics",Diam. Relat. Mater. 11 (2002) p.307. T.Makino et al. "Electricaland optical characterization of (001)-oriented homoepitaxial diamond p-njunction",Diam. Relat. Mater. 15 (2005) p.513.
本発明は、p型ダイヤモンド上の選択領域に半絶縁性窒素ドープダイヤモンド層を形成することにより、電極縁辺の電界集中を抑えることが可能となり、高電界でも低リーク電流で高い電圧まで動作するダイヤモンド素子を提供する。
上記目的を達成するために本発明は、ショットキー電極とダイヤモンドｐ−ドリフト層の接合面の一部に、pn接合層を設けることにより、カソード電極付近の電界を緩和する構造を見出した。
すなわち、本発明は、ショットキー電極をカソードとし、オーミック電極をアノードとするショットキー電極、ダイヤモンドｐ−ドリフト層、ダイヤモンドｐ＋オーミック層、オーミック電極からなる構造の高出力ダイヤモンド半導体素子において、ショットキー電極とダイヤモンドｐ−ドリフト層の接合面の一部に、pn接合層を設けることを特徴とする高出力ダイヤモンド半導体素子である。
また、本発明においては、上記のpn接合層を、窒素ドープn型ダイヤモンド層とすることができる。
さらに、本発明においては、窒素ドープの濃度を、1e15〜1e18/cm3とすることができる。
また、さらに本発明においては、pn接合層を、窒素ドープn型ダイヤモンド層であり、かつ、選択成長させたダイヤモンド層とすることができる。
さらに、本発明においては、ショットキー電極に接合するダイヤモンドは、ダイヤモンド表面が酸素終端のダイヤモンドが特に好ましい。
本技術により、高出力ダイヤモンド半導体素子の高電界印加時におけるリーク電流が減少し、また動作可能電圧を高くすることができる。
本発明において用いるショットキー電極は、周知の材料を用いて、周知の方法により作成することができる。
本発明で用いる高出力ダイヤモンド半導体においては、ダイヤモンドｐ−ドリフト層、ダイヤモンドｐ＋オーミック層、ダイヤモンドpn接合層は、ダイヤモンドならどのタイプのものでも良い。例えば、ダイヤモンド結晶構造に関しては、結晶構造（００１）、（１１１）、（１１０）などが挙げられ、ダイヤモンド表面では、炭素終端ダイヤモンド、水素終端ダイヤモンド、酸素終端のダイヤモンドなどが挙げられる。
しかし、少なくともショットキー電極に接合するダイヤモンドは、ダイヤモンド表面が酸素終端のダイヤモンドが特に適していることが判明している。
さらに、本発明におけるpn接合層は、メタンと水素と酸素原子を含んだガスとを原料ガスとするマイクロ波プラズマCVD法により形成することができる。
また、pn接合層は、pもしくはp-型ダイヤモンド上に選択合成もしくはイオン注入法により窒素ドープダイヤモンド領域を形成することができる。
pn接合に逆方向バイアス、すなわち、カソード側に正の電圧を印加すると、n型、p型領域それぞれに於いて、多数キャリアが少数キャリアの注入によって減少する。これによって空乏層幅が増大する。このように、空乏層を十分に増大させるためには窒素ドープがp型（ボロンドープ）に対して同程度以上なものであることが望ましい。窒素ドープのほか、リンのドーピングはｎ型ダイヤモンド半導体を作るために有効だと考えらるが、リンのドーピングを使ったPN接合では漏れ電流が大きくなるので、好ましくない。その点Nドープは、比較的簡単に得られるうえ、絶縁性も良好であるので、Nドープが好ましい。
本発明について実施例を用いてさらに詳しく説明するが、本発明はこれら実施例に限定されるものではない。
図1(a)の構造はp-基板をSiO2マスク等を用いることでエッチングし、エッチングを施した部位にN2ドープ半絶縁性ダイヤモンドを選択成長させることで実現する。あるいは、p-基板上にイオン打ち込み技術を使ってN2をドーピングすることで実現することができる。そのようにしてできたPN接合上にマスクを施し、ショットキー電極を設けることで耐圧構造を持つショットキーバリアダイオードとなる。
図1(b)の構造はp-基板にマスクを施し、N2ドープ半絶縁性ダイヤモンドを選択成長させることで作成される。そのようにしてできたPN接合上にマスクを施し、ショットキー電極を設けることで耐圧構造を持つショットキーバリアダイオードとなる。
図1(a)，(b)において、10ミクロンのドリフト層を設け、その活性ボロン濃度は5×1015とし、電極サイズはΦ30ミクロンとした。初期の破壊電圧(1)は、なだれ破壊による絶縁破壊を主なパラメータとし、並行平板モデルで考えたときに最大4.3MV/cm程度の電界を想定したところ、880Vの破壊電圧となった。窒素ドープn型ドープ層を設けたところ、その破壊電圧はおよそ倍程度にすることができることがわかった。図2(2)および(3)にその逆方向バイアス特性を示している。それぞれ、図1(a)，(b)に対応するものであるが、両者とも非終端電極に対して大幅な改善が見られる。
高出力ダイヤモンド半導体素子は、とくにダイヤモンドショットキーバリアダイオードに適しているが、その他、ダイヤモンドpnダイオード、ダイヤモンドサイリスタ、ダイヤモンドトランジスタ、ダイヤモンド電界効果トランジスタなど幅広く応用することが出来るので、産業上の利用可能性が高いものである。
窒素ドープダイヤモンド領域を用いたダイオードの断面図 窒素ドープダイヤモンド領域を縁辺電界緩和層に用いた構造および用いない構造での逆方向リーク特性比較（シミュレーション結果）

Claims (3)

  1. ショットキー電極をカソードとし、オーミック電極をアノードとする、ショットキー電極、ダイヤモンドｐ−ドリフト層、ダイヤモンドｐ＋オーミック層、オーミック電極からなる構造の高出力ダイヤモンド半導体素子であって、
    ショットキー電極とダイヤモンドｐ−ドリフト層の接合面の一部に、窒素ドープの濃度が１ｅ１５〜１ｅ１８／ｃｍ ３ で、窒素ドープｎ型ダイヤモンド層であるｐｎ接合層を設け、
    上記ダイヤモンドｐ − ドリフト層、上記ダイヤモンドｐ ＋ オーミック層、上記ｐｎ接合層のダイヤモンド結晶構造が、結晶構造（００１）、（１１１）、（１１０）のいずれかのうちの１つのタイプであることを特徴とする高出力ダイヤモンド半導体素子。
  2. ｐｎ接合層が、窒素ドープｎ型ダイヤモンド層であり、かつ、選択成長させたダイヤモンド層である請求項１に記載した高出力ダイヤモンド半導体素子。
  3. ショットキー電極に接合するダイヤモンドが、ダイヤモンド表面が酸素終端のダイヤモンドである請求項１又は２に記載した高出力ダイヤモンド半導体素子。
JP2007217414A 2007-08-23 2007-08-23 高出力ダイヤモンド半導体素子 Expired - Fee Related JP5099486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007217414A JP5099486B2 (ja) 2007-08-23 2007-08-23 高出力ダイヤモンド半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007217414A JP5099486B2 (ja) 2007-08-23 2007-08-23 高出力ダイヤモンド半導体素子

Publications (2)

Publication Number Publication Date
JP2009054641A JP2009054641A (ja) 2009-03-12
JP5099486B2 true JP5099486B2 (ja) 2012-12-19

Family

ID=40505496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007217414A Expired - Fee Related JP5099486B2 (ja) 2007-08-23 2007-08-23 高出力ダイヤモンド半導体素子

Country Status (1)

Country Link
JP (1) JP5099486B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181515B2 (en) 2016-05-30 2019-01-15 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540296B2 (ja) * 2010-10-13 2014-07-02 独立行政法人産業技術総合研究所 ダイヤモンド電子素子及びその製造方法
JP5532248B2 (ja) * 2010-10-13 2014-06-25 独立行政法人産業技術総合研究所 ダイヤモンド電子素子及びその製造方法
WO2012050157A1 (ja) * 2010-10-13 2012-04-19 独立行政法人産業技術総合研究所 ダイヤモンド電子素子及びその製造方法
JP6252900B2 (ja) * 2013-11-29 2017-12-27 株式会社デンソー 半導体装置
JP6203074B2 (ja) * 2014-02-17 2017-09-27 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2913765B2 (ja) * 1990-05-21 1999-06-28 住友電気工業株式会社 シヨツトキー接合の形成法
JP2728225B2 (ja) * 1990-07-06 1998-03-18 キヤノン株式会社 半導体電子放出素子
JPH07321317A (ja) * 1994-05-25 1995-12-08 Sony Corp Ｍｉｓ型電界効果トランジスタ及びその作製方法
JPH1092296A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 電子放出素子及びその製造方法
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181515B2 (en) 2016-05-30 2019-01-15 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2009054641A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
Zhou et al. High-Performance Vertical $\beta $-Ga 2 O 3 Schottky Barrier Diode With Implanted Edge Termination
Ohta et al. Vertical GaN pn junction diodes with high breakdown voltages over 4 kV
Kizilyalli et al. 3.7 kV vertical GaN PN diodes
US7071536B2 (en) Semiconductor device and manufacturing method thereof
Niwa et al. 21.7 kV 4H-SiC PiN diode with a space-modulated junction termination extension
JP4929882B2 (ja) 半導体装置
US8154026B2 (en) Silicon carbide bipolar semiconductor device
JP5099486B2 (ja) 高出力ダイヤモンド半導体素子
JP6690198B2 (ja) 炭化珪素半導体装置の製造方法
US9337301B2 (en) Aluminum nitride based semiconductor devices
JP6658137B2 (ja) 半導体装置及びその製造方法
US8269262B2 (en) Vertical junction field effect transistor with mesa termination and method of making the same
JP6667774B1 (ja) パワー半導体素子及びその製造方法
US20120211768A1 (en) Wide-band-gap reverse-blocking mos-type semiconductor device
US20150144965A1 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
JP4873448B2 (ja) 整流ダイオード
US20230100453A1 (en) Silicon carbide semiconductor device
US9018633B2 (en) Semiconductor device
JP5777586B2 (ja) 半導体装置及びその製造方法
KR20130076314A (ko) 파워소자 및 이의 제조방법
JP2008130699A (ja) ワイドバンドギャップ半導体装置およびその製造方法
WO2016147352A1 (ja) 電力用半導体装置
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
Li et al. Simulation study of vertical diamond Schottky barrier diode with field plate assisted junction termination extension
JP2009054640A (ja) 高出力ダイヤモンド半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees