JPH0512988A - 半導体電子放出素子 - Google Patents

半導体電子放出素子

Info

Publication number
JPH0512988A
JPH0512988A JP3249214A JP24921491A JPH0512988A JP H0512988 A JPH0512988 A JP H0512988A JP 3249214 A JP3249214 A JP 3249214A JP 24921491 A JP24921491 A JP 24921491A JP H0512988 A JPH0512988 A JP H0512988A
Authority
JP
Japan
Prior art keywords
region
carrier concentration
semiconductor
concentration
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3249214A
Other languages
English (en)
Inventor
Takeo Tsukamoto
健夫 塚本
Nobuo Watanabe
信男 渡辺
Masahiko Okunuki
昌彦 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3249214A priority Critical patent/JPH0512988A/ja
Priority to AT91117540T priority patent/ATE112416T1/de
Priority to DE69104319T priority patent/DE69104319T2/de
Priority to ES91117540T priority patent/ES2060268T3/es
Priority to EP91117540A priority patent/EP0481419B1/en
Publication of JPH0512988A publication Critical patent/JPH0512988A/ja
Priority to US08/224,192 priority patent/US5414272A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/308—Semiconductor cathodes, e.g. cathodes with PN junction layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【構成】 高濃度Ｐ型半導体領域１０４と金属電極１０
７から形成されたショットキ障壁接合を利用した半導体
電子放出素子において、Ｐ型半導体領域１０３を包囲し
て、１０３よりもキャリア濃度の低いＰ型半導体層１０
２を設けた。 【効果】 高濃度Ｎ型半導体のガードリングを必要とせ
ず、低電圧における降状を防止できた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体電子放出素子に関
するものである。
【０００２】
【従来の技術】従来の半導体電子放出素子のうち、アバ
ランシェ増幅機構を用いたものとしては、例えば米国特
許第４２５９６７８号及び米国特許第４３０３９３０号
に記載されているものが知られている。この半導体電子
放出素子は、半導体基板上にＰ型半導体層とＮ型半導体
層とを形成し、そのＮ型半導体層の表面にセシウム等を
付着させて表面の仕事関数を低下させることにより電子
放出部を形成したものである。前記Ｐ型半導体層と前記
Ｎ型半導体層とにより形成されたＰＮ接合の両端に逆バ
イアス電圧を印加してアバランシェ増幅を起こすことに
より電子をホット化し、電子放出部より半導体基板表面
に垂直な方向に電子放出を行うものである。
【０００３】また特開平１−２２０３２８号公報に開示
されているように、Ｐ型半導体層と金属材料あるいはＰ
型半導体層と金属化合物とによりショットキ障壁接合を
形成し、そのショットキ障壁接合の両端に逆バイアス電
圧を印加してアバランシェ増幅を起こすことにより電子
をホット化し、電子放出部により半導体基板表面に垂直
な方向に電子放出を行うものがある。
【０００４】
【発明が解決しようとする課題】上記従来の半導体電子
放出素子はＰＮ接合あるいはショットキ障壁接合の両端
に逆バイアス電圧を印加した時に、空乏層幅が最も薄く
形成される高濃度Ｐ型半導体領域においてアバランシェ
降状を起こし、そこで生成されるエネルギーの高い電子
を固体表面より外部へ放出させるものである。しかしな
がら、ＰＮ接合あるいはショットキ障壁接合の周囲での
空乏層の形状は、印加電圧とそこの半導体のキャリア濃
度によって決定される曲率半径を有するためにそこでの
電界が大きくなり、高濃度Ｐ型領域でアバランシェ降状
が生じるよりも低い印加電圧において降状が起こってし
まい、素子特性を悪化させてしまう。また、このＰＮ接
合あるいはショットキ障壁接合のＰ型半導体のキャリア
濃度を低下させることにより空乏層周囲の曲率半径を大
きくし、そこでの降状を起こりにくくすることが可能で
あるが、電子を供給するための電極とアバランシェ降状
を起こす高濃度Ｐ型半導体領域との間の抵抗値が高くな
り、その高抵抗領域での電圧降下やジュール熱の発生等
問題点が生じる。そこで従来の素子においては、この空
乏層周囲の曲率半径を大きく形成してそこでの降状を防
止するために、Ｎ型半導体によるガードリングが必要で
あった。従って、従来の素子構造ではリング状のＮ型半
導体領域を高濃度に形成するために、注入量を多くする
ために長時間を有するイオン注入や熱拡散等のプロセス
が必要であった。また、その高濃度Ｎ型半導体のガード
リングに電圧を印加するために、そのガードリング上に
Ｎ型半導体に対してオーム性接合電極を特性良く形成し
なければならなかった。
【０００５】
【課題を解決するための手段及び作用】本発明は前記目
的を達成するため、以下の手段を講じるものである。シ
ョットキ障壁接合を形成するＰ型半導体の周囲をそのＰ
型半導体よりもキャリア濃度の低い領域で形成する。一
般に、半導体のショットキ障壁接合に逆バイアスを印加
することにより形成される空乏層の幅は、その半導体の
キャリア濃度が低いほど広くなる。従って、ショットキ
障壁接合の周囲を低濃度の半導体で包囲することによ
り、形成される空乏層周囲の曲率半径を大きくすること
が可能となり、その中心部に位置する高濃度Ｐ型半導体
領域においてアバランシェ降状を起こす電圧を印加した
時に、その周囲での降状を防止することが可能である。
従来は、このショットキ障壁接合の周囲での降状を制御
するためにも高濃度Ｎ型半導体によるガードリングを用
いていたが、本発明によればそれを必要とせずに、そこ
での降状を防止することが可能となった。また、電子放
出する高濃度Ｐ型半導体領域を複数個有するマルチ電子
放出素子において、電子を供給するための高濃度Ｐ型半
導体を形成後に、前記キャリア濃度の低い半導体領域と
なる層をエピタキシャル成長し、そのキャリア濃度の低
い半導体層中にアバランシェ降状を起こす高濃度Ｐ型半
導体領域とその周囲に位置してその高濃度Ｐ型半導体領
域に電子を供給する経路となるＰ型半導体領域とをイオ
ン注入で形成することが可能となり、従来よりも製造行
程の簡略化が可能となった。更に、前記Ｎ型半導体のガ
ードリングを必要としないために、複数の素子を高密度
に配列することが可能となった。
【０００６】すなわち本発明によれば、素子動作時にお
けるＰＮ接合あるいショットキ障壁接合の空乏層周囲で
発生する低電圧での降状を、キャリア濃度の低い半導体
領域により防止することが可能となり、従来の素子にお
いて必要であった高濃度Ｎ型半導体によるガードリング
を省略することが可能となった。従って、素子の製造行
程の簡略化と、素子サイズの小型化、更にマルチ素子に
おける素子密度の向上とが可能となった。
【０００７】本発明で用いられるキャリア濃度の低い半
導体領域は、Ｐ型半導体のキャリア濃度の１０分の１以
下のキャリア濃度をもつことが望ましい。
【０００８】
【実施例】
（実施例１）図１は本発明の一実施例に係る半導体電子
放出素子を示した概略図である。図１，（ａ）は平面
図、図１，（ｂ）は図１，（ａ）のＡ−Ａ′断面図であ
る。図中１０１は高濃度Ｐ型半導体基板、１０２は本発
明の特徴であるＰ型半導体領域１０３を包囲するそのＰ
型半導体１０３よりもキャリア濃度の低いＰ型半導体
層、１０４はアバランシェ増幅を起こす高濃度Ｐ型半導
体領域、１０５は絶縁膜、１０６はＰ型半導体に対する
オーム性接合電極、１０７はショットキ障壁接合となる
金属電極、１０８は電極、１０９は電源、１１０は計算
により求めた電子放出時の空乏層である。
【０００９】以下、図１に示した半導体電子放出素子の
製造行程について説明する。
【００１０】（１）キャリア濃度が５×１０18ｃｍ-3の
ＺｎドープのＧａＡｓ半導体基板１０１上に、ＭＢＥ
（分子線エピタキシャル成長）法によりキャリア濃度が
１×１０14ｃｍ-3となるようにＢｅをドープしたＰ型Ｇ
ａＡｓ半導体層１０２を成長させた。
【００１１】（２）Ｐ型半導体領域１０３には、高濃度
Ｐ型半導体基板１０１までキャリア濃度が２×１０16ｃ
ｍ-3とほぼ均一になるように、ＦＩＢ（集束イオンビー
ム）注入法によりＢｅイオンを注入した。更に、ＦＩＢ
注入法によりキャリア濃度が２×１０18ｃｍ-3となるよ
うにＢｅイオンを注入し、高濃度Ｐ型半導体領域１０４
を形成した。これらの注入行程が終了した後、８５０
℃、１０秒間の熱処理により、注入部を活性化した。
【００１２】（３）絶縁膜１０５としてＳｉＯ2を真空
蒸着し通常のフォトリソグラフィーにより開口部を形成
した。高濃度Ｐ型ＧａＡｓ半導体基板１０１裏面にはＡ
ｕ／Ｃｒを蒸着し、４００℃、５分の熱処理によりオー
ム性接合電極１０７を形成した。
【００１３】（４）Ｐ型ＧａＡｓ半導体に対してショッ
トキ障壁接合を形成する材料としてＷを選択し、電子ビ
ーム蒸着により厚さ８ｎｍの電極１０６を形成した。ま
た、電極１０８としては、Ａｌを蒸着した後、通常のフ
ォトリソグラフィーにより形成した。
【００１４】この様にして作製した半導体電子放出素子
（図１）を真空度１×１０-7Ｔｏｒｒに保たれた真空チ
ャンバ内に設置し、電源１０９により逆バイアス５Ｖを
印加したところ、高濃度Ｐ型半導体領域上部のＷ表面に
より約０．１ｎＡの電子放出が観測された。キャリア濃
度の低い領域１０２を高濃度Ｎ型半導体のガードリング
で置き換えた従来の素子の電流電圧特性とほぼ同様の特
性が得られた、更に印加電圧に対する電子放出特性も同
様であった。この電子放出時の空乏層の様子を計算によ
り求めて示したのが破線１１０である。この空乏層の形
状から分かる様にショットキ障壁接合の周辺部には低電
圧印加時において降状が起こる様な断面形状が小さな曲
率半径となる空乏層端を有しない。従って、本発明のキ
ャリア濃度の低い領域１０２により、従来の高濃度Ｎ型
半導体によるガードリングが不要となった。
【００１５】ここで、図１及び図２を用いて、本発明の
半導体電子放出素子の動作原理を説明する。図１におい
て原理的に半導体材料としては、例えばＳｉ，Ｇｅ，Ｇ
ａＡｓ，ＧａＰ，ＡｌＡｓ，ＧａＡｓＰ，ＡｌＧａＡ
ｓ，ＳｉＣ，ＢＰ，ＡｌＮ，ダイヤモンド等が適用可能
であり、特に間接遷移型でバンドギャップの大きい材料
が適している。また後述するアバランシェ増幅を生じて
電子放出に関与する高濃度Ｐ型半導体領域１０４を包囲
するＰ型半導体層１０３の周囲での低電圧印加時の降状
の防止を、従来の様な高濃度Ｎ型半導体のガードリング
でなく、キャリア濃度の低い領域１０２で可能としたの
が本発明の特徴である。このキャリア濃度の低い領域１
０３の形成方法としては、上記製造法に示した様に、低
濃度エピタキシャル層を用いる方法や、Ｐ型半導体層に
Ｎ型となるＳｉイオンをそのＰ型半導体のキャリア濃度
と同程度注入し、キャリアの相殺によりキャリア濃度の
低い領域を形成する方法がある。また、電極１０７の材
料としては、Ｗの他にＡｌ，Ａｕ，ＬａＢ6等一般に知
られている前記Ｐ型半導体に対してショットキ障壁接合
を形成するものであれば良い。ただし、この電極表面の
仕事関数は小さいほど電子放出効率が増大するので、そ
の材料の仕事関数が大きい場合は表面にＣｓ等の低仕事
関数材料を薄く被覆することにより電子放出効率が向上
する。
【００１６】図２を用いて、本発明の半導体電子放出素
子における電子放出過程について説明する。Ｐ型半導体
とショットキ障壁接合を形成するショットキダイオード
に逆バイアス電圧を印加することにより、Ｐ型半導体の
伝導帯の底Ｅｃはショットキ障壁を形成する電極の真空
準位Ｅｖａｃよりも高いエネルギー準位となる。アバラ
ンシェ増幅によって生成された電子は、半導体−金属電
極界面に生ずる空乏層内の電界によって格子温度よりも
高いエネルギーを得て、ショットキ障壁接合を形成する
電極へと注入される。ショットキ障壁接合を形成する電
極表面の仕事関数よりも大きなエネルギーを持った電子
は、真空中へ放出される。従って前述のように、電極表
面を低仕事関数処理をすることは電子放出量の増加につ
ながる。
【００１７】（実施例２）図３は本発明の一実施例に係
るＰＮ接合を用いた半導体電子放出素子を示した概略図
である。図３，（ａ）は平面図、図３，（ｂ）は図３，
（ａ）のＡ−Ａ′断面図である。図中３０１は高濃度Ｐ
型半導体基板、３０２は本発明の特徴であるＰ型半導体
領域３０３を包囲するそのＰ型半導体３０３よりもキャ
リア濃度の低いＰ型半導体層、３０４はアバランシェ増
幅を起こす高濃度Ｐ型半導体領域、３０５はＰ型半導体
３０２，３０３，３０４とそれぞれＰＮ接合を形成する
高濃度Ｎ型半導体層、３０６は絶縁膜、３０７はＰ型半
導体３０１に対するオーム性接合電極、３０８は高濃度
Ｎ型半導体層３０５に対するオーム性接合電極、３０９
は電子放出効率を上昇させるための低仕事関数材料の薄
膜、３１０は電源、３１１は計算により求めた電子放出
時の空乏層である。
【００１８】以下、図１に示した半導体電子放出素子の
製造行程について説明する。
【００１９】（１）キャリア濃度が５×１０18ｃｍ-3の
ＺｎドープのＧａＡｓ半導体基板３０１上に、ＭＢＥ
（分子線エピタキシャル成長）法によりキャリア濃度が
１×１０14ｃｍ-3となるようにＢｅをドープしたＰ型Ｇ
ａＡｓ半導体層１０２を成長させた。
【００２０】（２）Ｐ型半導体領域３０３には、高濃度
Ｐ型半導体基板３０１までキャリア濃度が２×１０16ｃ
ｍ-3とほぼ均一になるように、ＦＩＢ（集束イオンビー
ム）注入法によりＢｅイオンを注入した。更に、ＦＩＢ
注入法によりキャリア濃度が２×１０18ｃｍ-3となるよ
うにＢｅイオンを注入し、高濃度Ｐ型半導体領域３０４
を形成した。これらの注入行程が終了した後、８５０
℃、１０秒間の熱処理により、注入部を活性化した。
【００２１】（３）次に高濃度Ｎ型半導体層３０５を形
成するためにＭＢＥ法により、キャリア濃度が１×１０
19ｃｍ-3となるようにＳｉイオンをドープして、厚さ
０．０１μｍの高濃度Ｎ型ＧａＡｓ層を形成した。
【００２２】（４）絶縁膜３０６としてＳｉＯ2を真空
蒸着し通常のフォトリソグラフィーにより開口部を形成
した。高濃度Ｐ型ＧａＡｓ半導体基板３０１裏面にはＡ
ｕ／Ｃｒを蒸着し、４００℃、５分の熱処理によりオー
ム性接合電極０７を形成した。また、高濃度Ｎ型ＧａＡ
ｓ層３０５に対するオーム性接合電極３０８としては、
Ａｕ／Ａｕ−Ｇｅ合金を通常のフォトレジストを用いた
リフトオフ法によりパターン蒸着して形成した。
【００２３】（５）低仕事関数材料としてＣｓ（セシウ
ム）を選択し、電子ビーム蒸着により単原子層程度蒸着
し、低仕事関数材料薄膜３０９とした。
【００２４】この様にして作製した半導体電子放出素子
を真空度１×１０-9Ｔｏｒｒに保たれた高真空チャンバ
内に設置し、電源３１０により逆バイアス６Ｖを印加し
たところ、高濃度Ｐ型半導体領域上部のＣｓ表面より約
１０ｎＡの電子放出が観測された。キャリア濃度の低い
領域３０２を高濃度Ｎ型半導体のガードリングで置き換
えた従来の素子の電流電圧特性とほぼ同様の特性が得ら
れた。更に印加電圧に対する電子放出特性も同様であっ
た。この電子放出時の空乏層の様子を計算により求めて
示したのが破線３１１である。この空乏層の形状から分
かる様にＰＮ接合の周辺部には低電圧印加時において降
状が起こる様な断面形状が小さな曲率半径となる空乏層
端を有しない。従って、本発明のキャリア濃度の低い領
域３０２により、従来の高濃度Ｎ型半導体によるガード
リングが不要となった。
【００２５】（実施例３）図４は本発明の他の実施例に
係る半導体電子放出素子を同一基板上にマトリクス状に
並べたマルチ電子放出素子の一部分を示す概略図であ
る。図４，（ａ）は平面図、図４，（ｂ）は図４，
（ａ）のＡ−Ａ′断面図である。図中、４０１は高抵抗
ＧａＡｓ半導体基板、４０２は高濃度Ｐ型ＧａＡｓ半導
体領域、４０３はキャリア濃度が１×１０13ｃｍ-3程度
のＰ型ＧａＡｓ半導体層、４０４はキャリア濃度が２×
１０16ｃｍ-3であるＰ型ＧａＡｓ半導体領域、４０５は
Ｐ型ＧａＡｓ半導体層４０２まで届く高濃度Ｐ型ＧａＡ
ｓ半導体領域、４０６はキャリア濃度が２×１０18ｃｍ
-3のＰ型ＧａＡｓ半導体領域、４０７は絶縁膜、４０８
はＰ型ＧａＡｓに対するオーム性接合となるＡｕ／Ｃｒ
電極、４０９はＰ型ＧａＡｓに対してショットキ障壁接
合を形成する薄いＷ膜、４１０はＡＩ電極、４１１は絶
縁体のゲート支持体、４１２は金属膜によるゲートであ
る。
【００２６】以下、図４に示したショットキ障壁接合を
用いたマルチ電子放出素子の製造行程について説明す
る。
【００２７】（１）キャリア濃度が１×１０12ｃｍ-3以
下の半絶縁性ＧａＡｓ半導体基板４０１に対して、キャ
リア濃度が５×１０18ｃｍ-3以上となるようにＦＩＢ
（集束イオンビーム）注入法によりＢｅイオン注入を行
い、Ｘ方向に長いストライプ状の高濃度Ｐ型半導体領域
４０２を形成した。
【００２８】（２）ＭＢＥ（分子線エピタキシャル成
長）法により、キャリア濃度が１×１０13ｃｍ-3以下の
Ｐ型ＧａＡｓ半導体層４０３を成長した。
【００２９】（３）Ｐ型半導体領域４０４には表面から
高濃度Ｐ型ＧａＡｓ半導体層４０２に至るまでほぼ均一
に不純物濃度が２×１０16ｃｍ-3となるように、ＦＩＢ
注入法により４０ｋｅＶ、１４０ｋｅＶ及び２００ｋｅ
Ｖにそれぞれ加速したＢｅイオンを順次注入した。次
に、高濃度Ｐ型半導体領域４０５にも４０４と同様にし
てキャリア濃度が５×１０18ｃｍ-3以上となるようにＦ
ＩＢ注入した。更に、ＦＩＢ注入法により不純物濃度が
２×１０18ｃｍ-3となるようにＢｅイオンを注入し、ア
バランシェ増幅を起こす高濃度Ｐ型半導体層領域４０６
を形成した。
【００３０】以上（１）から（３）のＦＩＢ注入行程と
ＭＢＥ成長行程とは、それぞれの装置が真空トンネルで
接続されているので、大気にさらされることなく行われ
た。これらの注入行程が終了した後、８５０℃、１０秒
間の熱処理により、注入部を活性化した。
【００３１】（４）絶縁膜４０７としてＡＩＮ（窒素ア
ルミニウム）を真空蒸着し、通常のフォトリソグラフィ
ーにより開口部を形成した。
【００３２】（５）高濃度Ｐ型半導体領域４０５上には
Ａｕ／Ｃｒを真空蒸着し、４００℃、５分の熱処理によ
りオーム性接合電極３０８を形成した。
【００３３】（６）Ｐ型ＧａＡｓ半導体に対してショッ
トキ障壁接合を形成する材料としてＷを選択し、電子ビ
ーム蒸着により厚さ８ｎｍの電極４０９を形成した。ま
た、ＡＩを真空蒸着した後、通常のフォトリソグラフィ
ーによりパターニング処理を行い電極３１０を形成し
た。
【００３４】（７）絶縁材料による支持体４１１及びゲ
ート４１２としてはＳｉＯ2及びＷをそれぞれ真空蒸着
法により順次堆積し、通常のフォトリソグラフィーによ
り形成した。
【００３５】この様にして作製された電子放出部がＸ方
向に３０個、Ｙ方向に１５個マトリクス状に並んだマル
チ半導体電子放出素子を真空度が１×１０-7Ｔｏｒｒに
排気した真空チャンバ内に設置し、マルチ素子全部に逆
バイアス７Ｖを印加したところ、合計約７０ｎＡの電子
放出が確認された。本素子においても電流電圧特性や電
子放出特性は、Ｎ型半導体のガードリングを有する半導
体電子放出素子の場合とほぼ同様であった。
【００３６】本素子においては、本発明の特徴であるキ
ャリア濃度の低い領域４０３として、キャリア濃度が１
×１０13ｃｍ-3以下のＰ型ＧａＡｓ半導体のＭＢＥ成長
膜を用いた。この様な低濃度の半導体は逆バイアス印加
時に空乏層が大きく広がるために、低電圧での降状の原
因となる空乏層端の曲率半径を大きくすることが可能
で、ショットキ障壁周囲での降状を防止することが可能
である。
【００３７】（実施例４）図６に本発明の表示装置の実
施例である、ＣＲＴディスプレイを示した。図５は従来
のＣＲＴディスプレイである。
【００３８】図５及び図６中、５２５はガラス製チュー
ブ、５２６は電子偏向手段としての偏向コイル、５２７
は蛍光面、５２８は放出された電子のクロスオーバーポ
イント、５２９は熱電子源用フィラメントであり、この
フィラメントを図７においては本発明の電子放出素子６
１２に変えている。更に図７においては図６と同様な位
置にクロスオーバーポイントを持つ様に、レンズ電極６
１１を形成している。
【００３９】本実施例では、本発明の電子放出素子を用
いることにより、長寿命、安定なＣＲＴを構成すること
ができる。
【００４０】（実施例５）図７に本発明の表示装置の第
２の実施例を示した。本実施例は、本発明の電子放出素
子を多数マトリクス状に配置した基板をフラットディス
プレイ用の電子源として利用した例である。
【００４１】図７中、７３１は本発明の電子放出素子６
１２を多数配置した半導体基板、７３２及び７３３は、
Ｘ、Ｙアドレス手段であるＸ、Ｙ制御グリッド基板、７
３２X、７３３Yは７３２、７３３における制御グリッド
を示している。７３４は加速グリッド、７３５はメタル
バッグ、７３６は蛍光体、７３７は透明ガラスパネルで
ある。今、映像信号発生器７４３から映像信号が７４０
の信号分解装置に入力されて表示すべき点（ドット）を
Ｘ方向、Ｙ方向に分離して、Ｘ方向のアドレスがアドレ
スデコーダー７３９に、Ｙ方向のアドレスがアドレスデ
コーダー７３８に入ると、表示すべき点のＸ、Ｙ方向の
両グリッドが電位的に電子放出素子の電子を引き出す方
向に転換し、電子が制御グリッド基板７３２、７３３を
通り抜けて加速グリッド７３４へ到達する。加速グリッ
ド７３４には高電圧７４１がかけられており、電子は大
きなエネルギーを得て蛍光体７３６を明るく光らせ、輝
点７４２を生じる。
【００４２】以上の様に極めて簡単な構成で従来のＣＲ
Ｔに変わる長薄型ディスプレイが構成できる。
【００４３】（実施例６）図８は、本発明の電子線描画
装置の実施例を示す図である。図８中、８３０は本発明
の電子放出素子６１２をマトリクス状に配置した基板で
あり、８４３は電子線描画レジスト、８４２はレジスト
基板である。描画のオン／オフは描画データから解析さ
れて、エミッタ、ベース間に伝えられる。描画すべきデ
ータがエミッタ、ベース間に伝えられた場合は、エミッ
タ、コレクタ間の電位差が変化して電子を放出し、レン
ズ電極６１７により描画レジスト８４３に収束させて感
光させる。
【００４４】本実施例では、本発明の電子放出素子を用
いることにより、高精度、小型、高速な描画システムを
作ることができる。
【００４５】
【発明の効果】以上説明した様に本発明によれば、ＰＮ
接合あるいはショットキ障壁接合を利用した半導体電子
放出素子において、そのショットキ障壁接合の周囲での
低電圧時における降状を防止するための高濃度Ｎ型半導
体のガードリングを必要とせずに、従来の素子と同様の
素子特性を得ることが可能となった。従って従来の素子
と比較して、製造行程の簡略化及び素子サイズの小型
化、更にマルチ電子放出素子の高密度化が可能となっ
た。
【図面の簡単な説明】
【図１】本発明を実施した半導体電子放出素子の平面図
及び断面図である。
【図２】本発明の素子の動作原理を説明するためのバン
ド図である。
【図３】本発明の第２の実施例に係るＧａＡｓ半導体の
ＰＮ接合を用いた電子放出素子の平面図（ａ）及び断面
図（ｂ）である。
【図４】本発明の第３の実施例に係る半導体電子放出素
子をマルチ化した時の平面図（ａ）及び断面図（ｂ）で
ある。
【図５】従来のＣＲＴディスプレイを示す断面図であ
る。
【図６】本発明の表示装置の一実施例であるＣＲＴディ
スプレイを示す断面図である。
【図７】本発明の表示装置の一実施例であるフラットデ
ィスプレイを示す図である。
【図８】本発明の電子線描画装置の一実施例を示す図で
ある。
【符号の説明】
１０１ 半導体基板 １０２ Ｐ型半導体層 １０３ 低濃度Ｐ型半導体領域 １０４ 高濃度Ｐ型半導体領域 １０５ 絶縁体層 １０６ オーム性電極 １０７ ショットキ障壁接合電極 １０８ 電極 １０９ 電源 １１０ 空乏層 ３０１ 半導体基板 ３０２ Ｐ型半導体層 ３０３ 低濃度Ｐ型半導体領域 ３０４ 高濃度Ｐ型半導体領域 ３０５ 高濃度Ｎ型半導体層 ３０６ 絶縁膜 ３０７，３０８ オーム性電極 ３０９ 低仕事関数材料薄膜 ３１０ 電源 ３１１ 空乏層 ４０１ 半導体基板 ４０２ 高濃度Ｐ型半導体領域 ４０３ Ｐ型半導体層 ４０４ 低濃度Ｐ型半導体領域 ４０５ 高濃度Ｐ型半導体領域 ４０６ 高濃度Ｐ型半導体領域 ４０７ 絶縁膜 ４０８ オーム性電極 ４０９ ショットキ障壁接合電極 ４１０ Ａｌ電極 ４１１ ゲート支持体 ４１２ ゲート ５２５ カラス製チューブ ５２６ 偏向コイル ５２７ 蛍光面 ５２８ クロスオーバーポイント ５２９ 熱電子源用フィラメント ６１１ レンズ電極 ６１２ 電子放出素子 ７３１ 半導体基板 ７３２ Ｘ方向制御グリッド基板 ７３２X Ｘ方向制御グリッド ７３３ Ｙ方向制御グリッド基板 ７３３Y Ｙ方向制御グリッド ７３４ 加速グリッド ７３５ メタルバッグ ７３６ 蛍光体 ７３７ 透明ガラスパネル ７３８，７３９ アドレスデコーダー ７４０ 信号分解装置 ７４１ 電源 ７４２ 輝点 ７４３ 映像信号発生器 ８３０ 電子放出素子基板 ８４２ レジスト基板 ８４３ 電子線描画レジスト

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体の表面にショットキ接合を有する
    半導体電子放出素子において、 前記ショットキ接合を形成する電極下に、第１のキャリ
    ア濃度を有する領域と、第２のキャリア濃度を有する領
    域と第３のキャリア濃度を有する領域が存在し、前記第
    １、第２、第３の領域のキャリア濃度が第１の領域のキ
    ャリア濃度＞第２の領域のキャリア濃度＞第３の領域の
    キャリア濃度の関係があり、 前記第３のキャリア濃度を有する領域の内側に少なくと
    も１つの前記第２のキャリア濃度を有する領域が存在
    し、かつ、前記第２のキャリア濃度を有する領域の内側
    に少なくとも１つの前記第１のキャリア濃度を有する領
    域が存在する構造であることを特徴とする半導体電子放
    出素子。
  2. 【請求項２】 前記第２、第３の領域がキャリア供給の
    ための高濃度Ｐ型半導体に接するように形成されてお
    り、第１の領域が高濃度Ｐ型半導体と離れて形成された
    ことを特徴とする請求項１記載の半導体電子放出素子。
  3. 【請求項３】 前記第１、第２の領域がＰ型半導体であ
    り、第３の領域がＰ型半導体あるいはＮ型半導体あるい
    はアンドープ半導体あるいは半絶縁性半導体のいずれか
    の組み合わせであることを特徴とする請求項１記載の半
    導体電子放出素子。
  4. 【請求項４】 前記第２の領域のキャリア濃度が前記第
    １のキャリア濃度の２分の１以下であり、前記第３のキ
    ャリア濃度が前記第１のキャリア濃度の１０分の１以下
    であることを特徴とする請求項１記載の半導体電子放出
    素子。
  5. 【請求項５】 前記第１、第２の領域がイオン注入法で
    形成したことを特徴とする請求項１に記載の半導体電子
    放出素子。
  6. 【請求項６】 請求項１記載の半導体電子放出素子が同
    一基板上に複数配置された電子放出素子において、前記
    第３の領域を用いてそれぞれの素子を電気的に分離した
    ことを特徴とする請求項１に記載の半導体電子放出素
    子。
  7. 【請求項７】 前記対１の領域のキャリア濃度が５×１
    ０17ｃｍ-3〜５×１０18ｃｍ-3であり、第２の領域のキ
    ャリア濃度が１×１０16ｃｍ-3〜２×１０18ｃｍ-3であ
    り、第３の領域のキャリア濃度が１×１０13ｃｍ-3〜１
    ×１０17ｃｍ-3であることを特徴とする請求項１に記載
    の半導体電子放出素子。
  8. 【請求項８】 前記ショットキ接合を形成する電極の厚
    さが０．１μｍ以下であることを特徴とする請求項１に
    記載の半導体電子放出素子。
  9. 【請求項９】 半導体の表面にｐｎ接合を有する半導体
    電子放出素子において、前記ＰＮ接合を形成する最表面
    の半導体層下に、第１のキャリア濃度を有する領域と、
    第２のキャリア濃度を有する領域と第３のキャリア濃度
    を有する領域が存在し、前記第１、第２、第３の領域の
    キャリア濃度が第１の領域のキャリア濃度＞第２の領域
    のキャリア濃度＞第３の領域のキャリア濃度の関係があ
    り、 前記第３のキャリア濃度を有する領域の内側に少なくと
    も１つの前記第２のキャリア濃度を有する領域が存在
    し、かつ、前記第２のキャリア濃度を有する領域の内側
    に少なくとも１つの前記第１のキャリア濃度を有する領
    域が存在する構造であることを特徴とする半導体電子放
    出素子。
  10. 【請求項１０】 前記第２、第３の領域がキャリア供給
    のための高濃度Ｐ型半導体に接するように形成されてお
    り、第１の領域が高濃度Ｐ型半導体と離れて形成された
    ことを特徴とする請求項９記載の半導体電子放出素子。
  11. 【請求項１１】 前記最表面の半導体がｎ型半導体であ
    り、前記第１、第２の領域がＰ型半導体であり、第３の
    領域がＰ型半導体あるいはｎ型半導体あるいはアンドー
    プ半導体あるいは半絶縁性半導体のいずれかの組み合わ
    せであることを特徴とする請求項９記載の半導体電子放
    出素子。
  12. 【請求項１２】 前記第２の領域のキャリア濃度が前記
    第１のキャリア濃度の２分の１以下であり、前記第３の
    キャリア濃度が前記第１のキャリア濃度の１０分の１以
    下であることを特徴とする請求項９記載の半導体電子放
    出素子。
  13. 【請求項１３】 前記第１、第２の領域がイオン注入法
    で形成したことを特徴とする請求項９に記載の半導体電
    子放出素子。
  14. 【請求項１４】 請求項１記載の半導体電子放出素子が
    同一基板上に複数配置された電子放出素子において、前
    記第３の領域を用いてそれぞれの素子を電気的に分離し
    たことを特徴とする請求項９に記載の半導体電子放出素
    子。
  15. 【請求項１５】 前記第１の領域のキャリア濃度が５×
    １０17ｃｍ-3〜５×１０18ｃｍ-3であり、第２の領域の
    キャリア濃度が１×１０16ｃｍ-3〜２×１０18ｃｍ-3で
    あり、第３の領域のキャリア濃度が１×１０13ｃｍ-3〜
    １×１０17ｃｍ-3であることを特徴とする請求項９に記
    載の半導体電子放出素子。
  16. 【請求項１６】 最表面の半導体層の厚さが０．１μｍ
    以下であることを特徴とする請求項９に記載の半導体電
    子放出素子。
JP3249214A 1990-10-13 1991-09-27 半導体電子放出素子 Pending JPH0512988A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3249214A JPH0512988A (ja) 1990-10-13 1991-09-27 半導体電子放出素子
AT91117540T ATE112416T1 (de) 1990-10-13 1991-10-14 Halbleiter-elektronenemittierendes element.
DE69104319T DE69104319T2 (de) 1990-10-13 1991-10-14 Halbleiter-Elektronenemittierendes Element.
ES91117540T ES2060268T3 (es) 1990-10-13 1991-10-14 Elemento semiconductor emisor de electrones.
EP91117540A EP0481419B1 (en) 1990-10-13 1991-10-14 Semiconductor electron emission element
US08/224,192 US5414272A (en) 1990-10-13 1994-04-07 Semiconductor electron emission element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27391190 1990-10-13
JP2-273911 1990-10-13
JP3249214A JPH0512988A (ja) 1990-10-13 1991-09-27 半導体電子放出素子

Publications (1)

Publication Number Publication Date
JPH0512988A true JPH0512988A (ja) 1993-01-22

Family

ID=26539160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3249214A Pending JPH0512988A (ja) 1990-10-13 1991-09-27 半導体電子放出素子

Country Status (6)

Country Link
US (1) US5414272A (ja)
EP (1) EP0481419B1 (ja)
JP (1) JPH0512988A (ja)
AT (1) ATE112416T1 (ja)
DE (1) DE69104319T2 (ja)
ES (1) ES2060268T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291911B1 (ko) * 1994-07-26 2001-09-17 김순택 반도체발광소자를이용한표시소자

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0532019B1 (en) * 1991-09-13 1997-12-29 Canon Kabushiki Kaisha Semiconductor electron emission device
JP3255960B2 (ja) * 1991-09-30 2002-02-12 株式会社神戸製鋼所 冷陰極エミッタ素子
JP2946189B2 (ja) * 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
US5592053A (en) * 1994-12-06 1997-01-07 Kobe Steel Usa, Inc. Diamond target electron beam device
US6815875B2 (en) * 2001-02-27 2004-11-09 Hewlett-Packard Development Company, L.P. Electron source having planar emission region and focusing structure
US6781146B2 (en) 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
US6911768B2 (en) 2001-04-30 2005-06-28 Hewlett-Packard Development Company, L.P. Tunneling emitter with nanohole openings
US6753544B2 (en) * 2001-04-30 2004-06-22 Hewlett-Packard Development Company, L.P. Silicon-based dielectric tunneling emitter
US6882100B2 (en) * 2001-04-30 2005-04-19 Hewlett-Packard Development Company, L.P. Dielectric light device
US6558968B1 (en) * 2001-10-31 2003-05-06 Hewlett-Packard Development Company Method of making an emitter with variable density photoresist layer
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184549C (nl) * 1978-01-27 1989-08-16 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenstroom en weergeefinrichting voorzien van een dergelijke halfgeleiderinrichting.
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
GB2109160B (en) * 1981-11-06 1985-05-30 Philips Electronic Associated Semiconductor electron source for display tubes and other equipment
GB2109159B (en) * 1981-11-06 1985-05-30 Philips Electronic Associated Semiconductor electron source for display tubes and other equipment
JP2788243B2 (ja) * 1988-02-27 1998-08-20 キヤノン株式会社 半導体電子放出素子及び半導体電子放出装置
EP0416626B1 (en) * 1989-09-07 1994-06-01 Canon Kabushiki Kaisha Electron emitting semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291911B1 (ko) * 1994-07-26 2001-09-17 김순택 반도체발광소자를이용한표시소자

Also Published As

Publication number Publication date
EP0481419A2 (en) 1992-04-22
DE69104319D1 (de) 1994-11-03
ES2060268T3 (es) 1994-11-16
DE69104319T2 (de) 1995-02-09
ATE112416T1 (de) 1994-10-15
EP0481419A3 (en) 1992-05-13
US5414272A (en) 1995-05-09
EP0481419B1 (en) 1994-09-28

Similar Documents

Publication Publication Date Title
US6139760A (en) Short-wavelength optoelectronic device including field emission device and its fabricating method
JP2788243B2 (ja) 半導体電子放出素子及び半導体電子放出装置
US4801994A (en) Semiconductor electron-current generating device having improved cathode efficiency
JPH0512988A (ja) 半導体電子放出素子
US5554859A (en) Electron emission element with schottky junction
US5814832A (en) Electron emitting semiconductor device
JPS62229731A (ja) 電子ビ−ム発生用半導体デバイス
JP3483972B2 (ja) 電界放出型陰極
JP3403165B2 (ja) 電子放出素子の製造方法
JPH06162918A (ja) 半導体電子放出素子並びにその製造方法
JP3102783B2 (ja) 外部電界を利用して電子放出を活性化させた冷陰極電子放出素子
JP3135070B2 (ja) 半導体電子放出素子
JP2780819B2 (ja) 半導体電子放出素子
JP3137267B2 (ja) 半導体電子放出素子
JP2675867B2 (ja) 半導体光放出素子
JP2820450B2 (ja) 半導体電子放出素子
JPH0574329A (ja) 半導体電子放出素子
JPH0689657A (ja) 半導体電子放出素子の製造方法
JP2774155B2 (ja) 電子放出素子
JPH07226148A (ja) 半導体電子放出素子
JPH0567429A (ja) 電子放出素子
JPH0574332A (ja) 半導体電子放出素子
EP0416626A2 (en) Electron emitting semiconductor device
JPH0574328A (ja) 半導体電子放出素子
JPH1167067A (ja) 薄膜冷陰極