JP4835157B2 - ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子 - Google Patents

ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子 Download PDF

Info

Publication number
JP4835157B2
JP4835157B2 JP2005515760A JP2005515760A JP4835157B2 JP 4835157 B2 JP4835157 B2 JP 4835157B2 JP 2005515760 A JP2005515760 A JP 2005515760A JP 2005515760 A JP2005515760 A JP 2005515760A JP 4835157 B2 JP4835157 B2 JP 4835157B2
Authority
JP
Japan
Prior art keywords
diamond
semiconductor
type semiconductor
temperature range
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515760A
Other languages
English (en)
Other versions
JPWO2005053029A1 (ja
Inventor
暁彦 難波
良樹 西林
貴浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005515760A priority Critical patent/JP4835157B2/ja
Publication of JPWO2005053029A1 publication Critical patent/JPWO2005053029A1/ja
Application granted granted Critical
Publication of JP4835157B2 publication Critical patent/JP4835157B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/308Semiconductor cathodes, e.g. cathodes with PN junction layers

Description

この発明は、ダイヤモンドn型半導体、その製造方法、該ダイヤモンドn型半導体が適用された半導体素子、及び該ダイヤモンドn型半導体が適用された電子放出素子に関するものである。
SCR、GTO、SIT、IGBT、MISFET等の半導体材料が適用されたパワーデバイスは、n型やp型の半導体を利用して製造されている。このようなパワーデバイスでは、それぞれのキャリアの濃度を制御する以外に、非常に高濃度のキャリア濃度を形成し、抵抗を下げることが重要である。電流を供給する電極金属との接触抵抗が小さいことが好ましいからである。そのため、従来から、高濃度のドーピングによって、n層やp層を形成し、その層を介して金属層との接触抵抗が低いオーミック特性を実現してきた。n層やp層はエピタキシャル成長によって形成しても良いし、金属などを形成しアニールによって元素を拡散することによって形成しても良い。また、イオン注入などによって形成することもできる。しかしながら、低抵抗n型層やp型層を実現できないワイドギャップ材料も多く存在する。その場合、低接触抵抗を実現できない。
加えて、低抵抗のn型層は半導体の特性を左右するというだけでなく、ディスプレイ、電子銃、蛍光管及び真空管等に適用可能な電子放出素子においても大きく影響する。特にワイドギャップ材料では、電子親和力が小さくなる傾向があり、n型層を形成すれば仕事関数の小さい材料とすることができ、電子放出材料として有望である。しかしながら、キャリア濃度が小さいと、バイアスをかけても、充分に電子を蓄積できず、バイアスの印加効果を有効に利用できないため、電子放出を容易にすることはできない。
以上のように半導体応用においても、電子放出応用にしても、キャリア濃度(特に電子濃度)の大きな半導体は重要である。
ダイヤモンドについては気相成長により、p型半導体は非常に高濃度のドーピングが容易であるが、n型半導体は高濃度ドーピングが困難であった。低濃度のn型半導体であればP(リン)ドープやS(硫黄)ドープによって実現可能であるが、そのドーピング濃度を高くするのは非常に困難であった。すなわち、これらの元素はダイヤモンドの構成原子であるC(炭素)と比べて大きいために、結晶成長時に取り込まれ難い。また、高濃度にドーピングができたとしても、ダイヤモンドの結晶性が大きく崩れてしまい、却って抵抗が高くなることが想定される。あるいは、結晶性が保たれたとしても、欠陥が生じてしまう。この場合、移動度が小さくなり、抵抗が高くなることも想定される。イオン注入による高濃度ドーピングも試みられてきたが、高ドーズ量のイオン注入を行うことによって発生する照射損傷のために結晶性の回復が非常に困難であり、成功していなかった。
このような場合、そのダイヤモンド半導体がn型であるかさえも定かではない。しかしながら、ダイヤモンドは結晶性が崩れた場合、あるいは欠陥が生じた場合、炭素にパイ結合が生じることがあり、低抵抗になっても金属的な伝導となるために、n型であるかどうかを判定し、n型であることを確認することが重要である。結晶の伝導が金属的な伝導であるなら、仕事関数が大きいことを意味するので、あまり重要ではない。一方、n型であるなら、伝導帯に充分近いところでキャリアが伝導することを意味しており、ダイヤモンドが半導体素子としても、電子放出素子としても重要となるからである。
なお、従来のダイヤモンド半導体としては、例えば特許文献1〜3及び非特許文献1〜4に記載されたダイヤモンド半導体が知られている。特許文献1及び2には、それぞれPドープ膜及びSドープ膜をダイヤモンド基板に気相合成したダイヤモンド半導体が記載されている。特許文献3及び非特許文献1には、それぞれn型ドーパントのN(窒素)及びp型ドーパントのB(ボロン)を大量にドーピングされたダイヤモンド半導体が記載されている。また、非特許文献2及び3には、Pドープ膜をダイヤモンド{111}基板に気相合成することがそれぞれ記載されている。さらに、非特許文献4には、Sドープ膜をダイヤモンド{100}基板に気相合成することが記載されている。
特許1704860号公報 特許2081494号公報 特許3374866号公報 Shiomi et al.JJAP,Vol.30(1991)p.1363 寺地他、New Diamond Vol.17 No.1(2001)p.6 Koizumi et al.Appl.Phys.Lett.Vol.71,No.8(1997)p.1065 蒲生他、New Diamond Vol.15 No.4(1999)p.20
発明者らは、従来のダイヤモンドn型半導体について詳細に検討した結果、以下のような課題を発見した。すなわち、従来のダイヤモンドn型半導体は、室温でのキャリア濃度が低いばかりでなく、室温から高温までの温度領域におけるキャリア濃度の変化量が非常に大きい。そのため、抵抗値の変化量も非常に大きかった。例えば、Pがドーピングされたダイヤモンドでは、通常、キャリア濃度が室温で1013cm−3〜1014cm−3程度である一方、500℃の高温では1017cm−3〜1018cm−3程度である。このように温度によるキャリア濃度の変化が大きいという特性は、ダイヤモンドn型半導体を半導体素子や電子放出素子へ応用する場合に、それらの素子が広い温度範囲で好適に動作することを妨げることになる。換言すれば、そのような特性を有するダイヤモンドn型半導体は、種々の素子への応用可能性が著しく制限されてしまう。
この発明は、上述のような課題を解決するためになされたものであり、広い温度範囲においてキャリア濃度の変化量が充分に低減されたダイヤモンドn型半導体、その製造方法、該ダイヤモンドn型半導体が適用された半導体素子、及び該ダイヤモンドn型半導体が適用された電子放出素子を提供することを目的としている。
上記課題を解決するため、この発明によるダイヤモンドn型半導体は、n型の導電型をもつ第1ダイヤモンド半導体を備える。このダイヤモンド半導体は、少なくとも0℃から300℃までの温度領域内に100℃以上の温度範囲において伝導体の電子濃度の温度依存性が負の相関を示すことを特徴としている。
この発明に係るダイヤモンドn型半導体では、伝導体の電子濃度すなわちキャリア濃度の温度依存性が負の相関を示す温度領域が存在する。ここで、キャリア濃度の温度依存性が負の相関を示すとは、温度が高くなるにつれて、キャリア濃度が低くなるということを意味する。0℃から300℃までの温度領域内に100℃以上という温度範囲に渡ってキャリア濃度の温度依存性が負の相関を示すことにより、キャリア濃度が温度に対して常に正の相関を示す従来のダイヤモンドn型半導体と比較して、広い温度範囲におけるキャリア濃度の変化量が小さい。しかも、係る相関が0℃から300℃という温度領域で現れるのは、ダイヤモンドn型半導体の応用上、非常に有用なことである。なぜなら、一般的に、この温度領域は半導体素子や電子放出素子の使用温度に含まれるからである。したがって、この発明に係るダイヤモンドn型半導体は、種々の半導体素子及び電子放出素子への広範な応用が可能である。ここで、キャリア濃度の変化量とは、考えている温度範囲におけるキャリア濃度の最大値と最小値との差を意味する。具体的には、当該ダイヤモンドn型半導体について、0℃から500℃までの温度範囲におけるキャリア濃度の変化量は、3桁未満であり、1桁未満であるのがより好ましい。
また、上記第1ダイヤモンド半導体は、少なくとも0℃から300℃までの温度領域内に100℃以上の温度範囲において伝導体のホール係数の温度依存性が正の相関を示すのが好ましい。この発明に係るダイヤモンドn型半導体では、伝導体のホール係数が電子濃度すなわちキャリア濃度の逆数に比例する。すなわち、電子のキャリア濃度の温度依存性が負の相関を示す場合には、伝導体のホール係数は正の相関を示す。少なくとも0℃から300℃までの温度領域内に100℃以上の温度範囲において正の相関を示すことにより、伝導体のホール係数が温度に対して常に負の相関を示す従来のダイヤモンドn型半導体と比較して、広い温度範囲におけるホール係数の変化量が小さい。ここで、ホール係数の変化量とは、考えている温度範囲におけるホール係数の最大値と最小値との差を意味する。具体的には、0℃から500℃までの温度範囲におけるホール係数の変化量は、3桁未満であり、1桁未満であるのがより好ましい。
さらに、上記第1ダイヤモンド半導体を用いて、該第1ダイヤモンド半導体よりもドナー元素濃度が低いn型層と積層構造が形成された場合、該第1ダイヤモンド半導体からn型層へのキャリアの高い染み出し効果が得られる。
特に、上記温度範囲は、0℃から300℃までの温度領域内に200℃以上に渡って存在することが好ましい。このように200℃以上という温度範囲に渡ってキャリア濃度の温度依存性が負の相関を示すとともに、伝導体のホール係数の温度依存性が正の相関を示すことにより、広い温度範囲におけるキャリア濃度の変化量が充分に小さくなる。
また、上記第1ダイヤモンド半導体は、0℃から300℃までの温度領域内の少なくとも何れかの温度において500Ωcm以下の抵抗率を有するのが好ましい。キャリア濃度の温度依存性が負の相関を示すとともに、ホール係数の温度依存性が正の相関を示す温度領域において500Ωcmという充分に低い抵抗率を示すことにより、当該ダイヤモンドn型半導体が半導体素子や電子放出素子に適用された場合、該素子に電流を供給する電極金属との接触抵抗が小さくなる。
上記第1ダイヤモンド半導体は、0℃から300℃までの温度領域において電子濃度が常に1016cm−3以上であるのが好ましい。キャリア濃度の温度依存性が負の相関を示すとともにホール係数の温度依存性が正の相関を示す温度領域において電子濃度が常に1016cm−3以上、すなわちこの温度領域におけるキャリア濃度の最小値が1016cm−3以上、あるいはホール係数の最大値が6.25×10−1cmであることにより、当該ダイヤモンドn型半導体が電子放出素子に適用された場合、バイアス印加効果が顕著となり、それゆえ良好な電子放出特性が得られる。
上記第1ダイヤモンド半導体は、1種類以上のドナー元素を合計5×1019cm−3より多く含有してもよい。1種類以上のドナー元素が合計5×1019cm−3より多く高濃度にドーピングされることにより、充分に高いキャリア濃度をもつダイヤモンドn型半導体を好適に製造することができる。ダイヤモンドの気相成長においては、原料として水素ガスと炭素を含むガスを1.33×10Paから1.33×10Pa程度の圧力に保った合成装置(チャンバ)内に導入し、これらに高いエネルギーを与えることで水素や炭素を含むラジカルやイオンなどの活性種を発生させ、基板上に炭素のSP結合が常に維持されるようにして成長させる。成長の際の基板周囲の温度は600℃以上であり、チャンバのガス流れはこれら活性種が効率的に基板表面に到達するように設計されている。しかしながら、このような装置に同様に、ドナー元素を含むドーピングガスが導入されても高濃度ドーピングは困難である。なぜなら、これらのガスは600℃未満で分解が始まるため、基板上に輸送されるドナー元素は極僅かとなり、残りはチャンバ壁に付着するか、チャンバ外に排気されてしまうからである。このようなロスは、原子半径が大きいためドーピング効率が悪いドナー元素の場合、高濃度ドーピングをしようとする際、致命的となる。発明者らは、鋭意研究の結果、ダイヤモンドが基板上に成長しつつ、多くのドナー元素が基板上に到達するように、例えば、ドーピングガスのチャンバへの導入位置を基板支持台に設けられたガス導入口から供給するなどして基板のごく近傍とし、配管をドーピングガスが分解しない温度以下に保つなどのドーピングガス導入の最適化を行うことによって、1種類以上のドナー元素を合計5×1019cm−3より多く含有するダイヤモンドを製造するに至った。
上記ドナー元素は、少なくともPを含有する元素が好ましい。このように、上記第1ダイヤモンド半導体は、ドナー元素として少なくともPを含有することにより、充分に高いキャリア濃度をもつダイヤモンドn型半導体を好適に製造することができるという上記効果が一層顕著に奏される。
あるいは、上記ドナー元素は、少なくともSを含有する元素であってもよい。このように、上記第1ダイヤモンド半導体は、ドナー元素として少なくともSを含有することによっても、充分に高いキャリア濃度をもつダイヤモンドn型半導体を好適に製造することができるという上記効果が一層顕著に奏される。
上記第1ダイヤモンド半導体は、ドナー元素と共に、ドナー元素以外の不純物元素を含有してもよい。このようにドナー元素以外の不純物元素を導入しながらドナー元素をドーピングすることにより、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素を非常に高濃度にドーピングできるという効果が奏される。
上記第1ダイヤモンド半導体は、上記不純物元素としてSiを1×1017cm−3以上含有してもよい。このように、第1ダイヤモンド半導体は、不純物元素としてSiを1×1017cm−3以上含有することにより、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素を非常に高濃度にドーピングできるという上記効果が一層顕著に奏される。この効果は、Pドープダイヤモンド半導体を気相成長により作成する場合、気相中のP/C(リン原子と炭素原子の個数比)が5,000ppm以上で現れる。
上記第1ダイヤモンド半導体は、単結晶ダイヤモンドであるのが好ましい。この場合、多結晶ダイヤモンドと比較して、n型半導体として特に優れた特性をもつダイヤモンドn型半導体が得られる。
この発明に係るダイヤモンドn型半導体は、上記第1ダイヤモンド半導体に隣接して設けられた、n型判定される第2ダイヤモンド半導体を更に備えてもよい。この第2ダイヤモンド半導体は、伝導体の電子濃度の温度依存性が負の相関を示さず、かつ伝導体のホール係数の温度依存性が正の相関を示さないのが好ましい。この場合、上記第1ダイヤモンド半導体から隣接する第2ダイヤモンド半導体にキャリアが染み出し(拡散し)、これら第1及び第2ダイヤモンド半導体を備えるダイヤモンドn型半導体全体としてのキャリア濃度が増加する。この発明では、上述の通り、ダイヤモンド半導体のキャリア濃度の温度依存性が負の相関を有するとともに、伝導体のホール係数の温度依存性が正の相関を有するため、キャリアの染み出し効果が特に高くなっている。なお、ここで第1ダイヤモンド半導体と第2ダイヤモンド半導体とは互いに異なる特性を有するダイヤモンド半導体である。例えば、第2ダイヤモンド半導体としては、従来技術に係るダイヤモンド半導体が該当する。
この発明に係る半導体素子は、上述のような構造を有するダイヤモンドn型半導体(この発明に係るダイヤモンドn型半導体)により少なくとも一部が構成されている。これにより、広い温度範囲で良好に動作することが可能な半導体素子が得られる。例えば、ダイヤモンドn型半導体は、半導体素子における電極金属との接触部分に適用可能である。この場合、良好なオーミック接触が実現される。
また、この発明に係る電子放出素子は、上述のような構造を有するダイヤモンドn型半導体(この発明に係るダイヤモンドn型半導体)により少なくとも電子放出部が構成されている。これにより、広い温度範囲で良好に動作する電子放出素子が得られる。また、高い電子放出特性を有する電子放出素子が実現可能になる。
さらに、この発明に係るダイヤモンドn型半導体の製造方法は、ダイヤモンド基板にドナー元素以外の不純物元素を人為的に導入しながら、このダイヤモンド基板上に上記第1ダイヤモンド半導体をエピタキシャル成長させる工程を備える。これにより、ダイヤモンドの結晶性が大きく劣化するのを防ぎつつ、ドナー元素が多量にドープされたダイヤモンドn型半導体を得ることができる。ここで、不純物元素を人為的に導入するとは、ドナー元素以外の不純物が自然に或いは偶然に混入するような場合を除く趣旨である。この製造方法においては、結晶に歪みや欠陥を人為的に導入しながら、上記第1ダイヤモンド半導体を形成することによっても、ダイヤモンドの結晶性が大きく劣化するのを防ぎつつ、ドナー元素が多量にドープされたダイヤモンドn型半導体を得ることができる。
この発明に係るダイヤモンドn型半導体の製造方法においてダイヤモンド基板に導入される不純物元素は、Siが好ましい。不純物としてSiが利用される場合、ダイヤモンドの結晶性が大きく劣化するのを防ぎつつ、ドナー元素が多量にドープされたダイヤモンドn型半導体を得るという上記効果が一層顕著に奏される。
このように人為的にドナー元素以外の不純物元素を導入するという手法、及び人為的に結晶歪みや結晶欠陥を与えるという手法は、純度を上げることによりダイヤモンドの結晶性を良くするという従来技術が目指していた方向性と相反するものであり、本発明者が鋭意研究の結果として得た知見である。従来技術では、PやSをドナー元素として高濃度にドーピングできたとしても、これらの元素はダイヤモンドの構成原子である炭素に比べて大きいために、結晶格子が歪み、結晶性が悪くなる。ダイヤモンドの結晶性が崩れたり、結晶に欠陥が導入されたりすると、電気抵抗が高くなったりすることが考えられる。導入される欠陥がグラファイト的にパイ結合を含むような場合には、電気抵抗が低くなることも考えられるが、導電性が金属的なので、測定・評価ではn型判定されない。
n型判定されるとともに電気が流れる状態を作るためには、PやSを多量にドーピングしても、ダイヤモンドの結晶性を崩すことなく、ドナー準位近くに導電性の準位を形成すればよい。この場合、結晶に点欠陥等が導入され、ギャップ内準位で、ホッピングやその他の欠陥バンドのような機構で電気伝導が可能となる。そして、発明者らは、上述のように、ドナー元素以外の不純物を導入しながら或いは結晶歪みや結晶欠陥を与えながら、ドナー元素のドーピングを行えば、このような伝導機構を非常に簡単に実現できるという知見を得たのである。
なお、この発明に係る各実施例は、以下の詳細な説明及び添付図面によりさらに十分に理解可能となる。これら実施例は単に例示のために示されるものであって、この発明を限定するものと考えるべきではない。
また、この発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかしながら、詳細な説明及び特定の事例はこの発明の好適な実施例を示すものではあるが、例示のためにのみ示されているものであって、この発明の思想及び範囲における様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかである。
この本発明によれば、広い温度範囲においてキャリア濃度の変化量が充分に低減されたダイヤモンドn型半導体及びその製造方法、並びにそのダイヤモンドn型半導体を用いた半導体素子及び電子放出素子が実現される。
[図1]は、この発明に係るダイヤモンドn型半導体の代表的な実施例の構成を示す断面図である。
[図2]は、キャリアの染み出し効果について説明するための図である。
[図3]は、この発明に係るダイヤモンドn型半導体として製造されたサンプルのキャリア濃度の温度依存性に関する測定結果を示すグラフである。
[図4]は、この発明に係るダイヤモンドn型半導体として製造されたサンプルのホール係数の温度依存性に関する測定結果を示すグラフである。
[図5]は、この発明に係るダイヤモンドn型半導体として製造されたサンプルの抵抗率の温度依存性に関する測定結果を示すグラフである。
[図6]は、この発明に係るダイヤモンドn型半導体が適用された電子放出素子の電子放出部を示す写真である。
[図7]は、この発明に係るダイヤモンドn型半導体として製造された複数サンプルについて、リンドープ層の合成条件及びホール効果の測定結果を示す表である。
[図8]は、この発明に係るダイヤモンドn型半導体として製造された複数サンプルについて、Siをガスにより供給したときのリンドープ層の合成条件、SIMS結果のSi原子濃度、及びホール効果の測定結果を示す表である。
[図9]は、この発明に係るダイヤモンドn型半導体として製造された複数サンプルについて、Siを固体によって供給したときのリンドープ層の合成条件、SIMS結果のSi原子濃度、及びホール効果の測定結果を示す表である。
符号の説明
1、2…ダイヤモンドn型半導体、10…ダイヤモンド基板、12…第1ダイヤモンド半導体層、14a、14b…第2ダイヤモンド半導体層。
以下、この発明に係るダイヤモンドn型半導体、その製造方法、半導体素子及び電子放出素子の各実施例を、図1〜図9を用いて詳細に説明する。なお、図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図1中の領域(a)は、この発明に係るダイヤモンドn型半導体の第1実施例の構成を示す断面図である。この第1実施例に係るダイヤモンドn型半導体1は、ダイヤモンド基板10及び第1ダイヤモンド半導体層12を備える。ダイヤモンド基板10としては、単結晶ダイヤモンドが使用される。また、ダイヤモンド基板10としてはヘテロエピタキシャル基板或いは多結晶の高配向膜も使用可能であるが、単結晶ダイヤモンドを使用する方がより好ましい。ダイヤモンド基板10の主面S1上には、第1ダイヤモンド半導体層12が形成されている。第1ダイヤモンド半導体層12の形成は、ドナー濃度の制御性が良いため、ドーパントガス導入の最適化が行われた装置で、マイクロ波のプラズマCVD法により行うのが好ましい。ただし、その他の形成方法であってもよい。このとき、ドナー元素としては、例えばP(リン)又はS(硫黄)等が用いられる。ドナー元素の原料としては、フォスフィン(PH)や硫化水素(HS)のような水素化物が好適に使用可能であるが、アルコキシドを含む有機化合物やハロゲン化物、酸化物なども使用可能である。また、主面S1の面方位は、Pをドナー元素とする場合には{111}、Sの場合には{100}であるのが好ましい。なお、{100}基板上に適宜の加工技術によって微細に{111}面を形成することによって、面方位が{111}の主面S1を得てもよい。
また、第1ダイヤモンド半導体層12は、適宜の半導体評価装置或いは測定装置によってn型判定されるとともに、そのn型判定される温度領域の一部においてキャリア濃度(電子濃度)の温度依存性が負の相関を示すとともに伝導体のホール係数の温度依存性が正の相関を示す。このような相関が現れる温度領域は、少なくとも0℃から300℃までの温度領域内に存在し、且つ100℃以上の温度範囲に渡って存在するのが好ましく、さらには200℃以上の温度範囲に渡って存在するのが好ましい。この場合の例としては、図3に示されたように、100℃から300℃までの温度範囲で上述の相関が現れる場合である。一方、上記温度領域よりも高温では、従来技術に係るダイヤモンドn型半導体と同様に、上述の相関関係が、キャリア濃度においては正、ホール係数においては負であるのが好ましい。例えば、図3では、室温から300℃までは温度の増加につれてキャリア濃度が減少し、それよりも高温になると温度の増加につれてキャリア濃度が増加する場合である。なお、ここで言う室温は25℃である。
第1ダイヤモンド半導体層12を形成する際には、ドナー元素が多量にドープされる。例えば、第1ダイヤモンド半導体層12には1種類以上のドナー元素が合計5×1019cm−3以上含有されるのが好ましい。また、ドナー元素として、少なくともPを含有していることが好ましい。あるいは、ドナー元素として少なくともSを含有していてもよい。このようにドナー元素を多量にドープするためには、例えば、ドーピングガスのチャンバへの導入位置を基板支持台に設けたガス導入口から供給するなどして基板のごく近傍とし、配管をドーピングガスが分解しない温度以下に保つなどのドーピングガス導入の最適化を行い、より多くのドナー元素を基板上に到達させるのがよい。さらに、ドナー元素を多量にドープするためには、上述のマイクロ波プラズマCVD法におけるメタン濃度が非常に低いことが好ましい。すなわち、このメタン濃度は、好ましくは0.08%以下、より好ましくは0.03%以下である。一方、あまりにもメタン濃度が低過ぎて0.003%よりも低くなると、ダイヤモンドの成長速度が遅くなり過ぎて、成膜において実用的でないため、メタン濃度は0.003%以上であるのが好ましい。
さらに、ダイヤモンドの結晶性の劣化を抑えつつドナー元素を多量にドープするためには、第1ダイヤモンド半導体層12を形成する際に、ドナー元素と共にドナー元素以外の不純物を導入するのが好ましい。このような不純物は、上記ドナー元素よりも低い濃度で導入される。不純物としては、Siが適しており、その濃度は1×1017cm−3以上が好ましい。なお、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素が非常に高濃度にドープできるという効果は、Pドープダイヤモンド半導体を気相成長により作成する場合、気相中のP/C(リン原子と炭素原子の個数比)が5,000ppm以上で現れる。なお、Alを不純物としてもよい。また、これらの不純物を導入する代わりに或いはこれらの不純物の導入と共に、ダイヤモンド結晶に歪みや点欠陥を人為的に与えながら、ドナー元素をドープしてもよい。
第1ダイヤモンド半導体層12のキャリア濃度は、0℃から300℃までの温度領域において常に、1016cm−3以上であるのが好ましく、より好ましくは5×1016cm−3以上である。また、第1ダイヤモンド半導体層12の抵抗率は、0℃から300℃までの温度領域内の少なくとも何れかの温度において500Ωcm以下であるのがよい。
次に、上述の第1実施例に係るダイヤモンドn型半導体1の効果について説明する。
この第1実施例に係るダイヤモンドn型半導体1は、キャリア濃度の温度依存性が負の相関を示すとともに、伝導体のホール係数の温度依存性が正の相関を示す温度領域が存在する。このため、キャリア濃度が温度に対して常に正の相関を示すとともに、ホール係数が温度依存性に対して常に負の相関を示す従来のダイヤモンドn型半導体と比較して、広い温度範囲におけるキャリア濃度の変化量が小さい。具体的には、0℃から500℃までの温度範囲におけるキャリア濃度の変化量は、3桁未満であり、より好ましくは1桁未満である。これは、異なる移動度を持つ複数のキャリアを考える場合でも、同様な現象を理解できる。すなわち、一方のキャリアが減少する現象と、他方のキャリアが増加する現象との重ね合わせになるからである。したがって、当該ダイヤモンドn型半導体1は、種々の半導体素子及び電子放出素子への広範な応用が可能である。
さらに、この第1ダイヤモンド半導体層12を用いて、該第1ダイヤモンド半導体層12よりもドナー元素濃度が低いn型層と積層構造が形成された場合、該第1ダイヤモンド半導体層12からn型層へのキャリアの高い染み出し効果が得られる。
0℃から300℃までの温度領域内に上記温度範囲が100℃以上に渡って存在する場合、広い温度範囲におけるキャリア濃度の変化量が充分に小さくなる。上記温度範囲が200℃以上に渡って存在する場合は、広い温度範囲におけるキャリア濃度の変化量がさらに充分小さくなる。また、キャリア濃度の温度依存性の負の相関及びホール係数の温度依存性の正の相関が、0℃から300℃という温度範囲で現れるのは、当該ダイヤモンドn型半導体1の応用上、非常に有用である。なぜなら、一般的に、この温度範囲は半導体素子や電子放出素子の使用温度に含まれるからである。
上記温度領域内の少なくとも何れかの温度において500Ωcm以下の抵抗率を有する場合、当該ダイヤモンドn型半導体1が半導体素子や電子放出素子に応用された場合、素子に電流を供給する電極金属との接触抵抗が小さくなる。
上記温度領域においてキャリア濃度が常に1016cm−3以上である場合、当該ダイヤモンドn型半導体1が電子放出素子に応用されると、バイアス印加効果が顕著となり、それゆえ良好な電子放出特性が得られる。
第1ダイヤモンド半導体層12が1種類以上のドナー元素、例えば、P元素やS元素を5×1019cm−3より多く含有している場合、充分に高いキャリア濃度をもつダイヤモンドn型半導体1が得られる。
ドナー元素と共にドナー元素以外の不純物元素を導入しながら第1ダイヤモンド半導体層12が形成される場合、ダイヤモンドの結晶性が大きく劣化するのを防ぎつつ、ドナー元素が多量にドープされたダイヤモンドn型半導体が得られる。このとき、第1ダイヤモンド半導体層2は、ドナー元素以外の上記不純物元素として、Siを濃度1×1017cm−3以上含有するのが好ましい。この場合、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素が非常に高濃度にドープできるという上記効果が一層顕著に奏される。この効果は、Pドープダイヤモンド半導体を気相成長により作成する場合、気相中のP/C(リン原子と炭素原子の個数比)が5,000ppm以上で現れる。
図1中の領域(b)は、この発明に係るダイヤモンドn型半導体の第2実施例の構成を示す断面図である。この第2実施例に係るダイヤモンドn型半導体2は、ダイヤモンド基板10、第1ダイヤモンド半導体層12、及び第2ダイヤモンド半導体層14a、14bを備える。ダイヤモンド基板10の主面S1上には、第2ダイヤモンド半導体層14a、第1ダイヤモンド半導体層12及び第2ダイヤモンド半導体層14bが順に形成されている。第1ダイヤモンド半導体層12についてはドーパントガス導入方法の最適化が行われたマイクロ波プラズマCVD装置を利用して、第2ダイヤモンド半導体層14a、14bについては通常のマイクロ波CVD装置でもエピタキシャル成長させることにより形成可能である。ダイヤモンド基板10及び第1ダイヤモンド半導体層12については、図1中の領域(a)に示された第1実施例に関して説明した通りである。一方、第2ダイヤモンド半導体層14a、14bは、n型判定される点は第1ダイヤモンド半導体層12と同様であるが、キャリア濃度の温度依存性が負の相関をもつとともに、伝導体のホール係数の温度依存性が正の相関をもつことはない。すなわち、第2ダイヤモンド半導体層14a、14bのキャリア濃度は常に、温度に対して正の相関を持つか、或いは温度に依らず一定値であるかの何れかである。ここで、第2ダイヤモンド半導体層14a、14bの名称は、第1ダイヤモンド半導体層12と区別するために便宜的に付したものである。
この第2実施例に係るダイヤモンドn型半導体2では、第1ダイヤモンド半導体層12から該第1ダイヤモンド半導体層12に隣接する第2ダイヤモンド半導体層14a、14bにキャリアが染み出す。したがって、当該ダイヤモンドn型半導体2全体としてのキャリア濃度が増加する。ここで、第1ダイヤモンド半導体層12のキャリア濃度の温度依存性が上述の通り負の相関を有するため、キャリアの染み出し効果が特に高くなっている。
なお、この第2実施例では、第2ダイヤモンド半導体層14a、14bのうち何れか一方のみが設けられていてもよい。すなわち、図1中の領域(b)に示された第2実施例に係るダイヤモンドn型半導体2では、第1ダイヤモンド半導体層12の両面が第2ダイヤモンド半導体層14a、14bによって覆われているが、該第1ダイヤモンド半導体層12の一方の面のみが第2ダイヤモンド半導体層14a又は第2ダイヤモンド半導体層14bによって覆われる構成であってもよい。或いは、図1中の領域(b)に示された第2実施例に係るダイヤモンドn型半導体2では、第1ダイヤモンド半導体層12の面の略全体を覆うように第2ダイヤモンド半導体層14a、14bが設けられているが、該第1ダイヤモンド半導体層12の面の一部のみを覆うように第2ダイヤモンド半導体層14a及び/又は第2ダイヤモンド半導体層14bが設けられた構成であってもよい。何れの場合でも、第1ダイヤモンド半導体層12の少なくとも一部に第2ダイヤモンド半導体層14a、14bが隣接して設けられているので、上述のようなキャリアの染み出しにより、この第2実施例に係るダイヤモンドn型半導体2全体としてキャリア濃度が増加するという効果が得られる。また、図1中の領域(b)に示された第2実施例に係るダイヤモンドn型半導体2では、第1ダイヤモンド半導体12が一層のみ設けられているが、該第1ダイヤモンド半導体層12と同様な半導体層が複数層設けられて、複数の第2ダイヤモンド半導体層と交互に積層された構成であってもよいことは言うまでもない。
次に、図2を用いて、第2実施例に係るダイヤモンドn型半導体2においてキャリアの染み出し効果が特に高い点についてより詳しく説明する。なお、図2中の領域(c)は、この第2実施例に係るダイヤモンドn型半導体に関する図であり、図2中の領域(a)及び(b)は、その比較例に関する図である。図2中の領域(a)は、ボロンドープ層(B−dope層)とアンドープ層(undope層)とが積層されたときのエネルギーバンドである。一般に、このようなドープ層とアンドープ層とが積層された構造では、図中に矢印で示されたように、拡散による、ドープ層からアンドープ層へのキャリアの染み出しが起こる。しかしながら、ポテンシャル障壁が生じているために、アンドープ層からドープ層へとキャリアを引き戻そうとする力が働く。このため、拡散によるエントロピー的な力と固定電荷によるポテンシャル力とが拮抗し合い、染み出し力が低減されてしまうことになる。
また、図2中の領域(b)は、高濃度ボロンドープ層と低濃度ボロンドープ層とが積層されたときのエネルギーバンドである。この場合、図2中の領域(a)に示されたエネルギーバンドと比べると、ポテンシャル障壁が低いため、キャリアを引き戻そうとする力も小さくなる。しかしながら、キャリアの染み出しに拮抗する力が働くことに変わりはなく、やはり染み出し力が低減されてしまう。また、ボロンの場合、多量にドープされると、キャリア濃度は、温度に依存しなくなり、すなわち温度変化に依らず一定値をとるようになる。しかも、有効なバンドギャップが小さくなるため、真性半導体へのキャリア注入が困難となってしまう。
これらに対して、図2中の領域(c)は、高濃度リンドープ層(例えば第2実施例における第1ダイヤモンド半導体層12)と低濃度リンドープ層(例えば第2実施例における第2ダイヤモンド半導体層14a、14b)とが積層されたときのエネルギーバンドである。この場合、高濃度リンドープ層のバンドギャップが小さくなっていないため、低濃度リンドープ層との間にはポテンシャル障壁がほとんど生じない。むしろ、フェルミ準位(E)が下がる分だけ、低濃度リンドープ層へのキャリアの染み出し効果が増長される。これが、キャリア濃度の温度依存性が負相関をもつことの利点の一つである。なお、積層構造が薄い程、上述の効果が発現し易い。
なお、図1中の領域(a)及び領域(b)にそれぞれ示された第1及び第2実施例に係るダイヤモンドn型半導体1、2は、何れもSCR、GTO、SIT、IGBT及びMISFET等の半導体素子に好適に適用可能である。例えば、これらの素子のn型層の一部又は全部に当該ダイヤモンドn型半導体1、2が適用されれば、これらの素子は、広い温度範囲で良好に動作することが可能になる。特に、電極金属との接触部分に当該ダイヤモンドn型半導体1、2が適用される場合、良好なオーミック接触が得られる。また、ダイヤモンドn型半導体とダイヤモンドp型半導体とをpn接合させることにより、pnダイオード等の半導体素子を形成することができる。
また、当該ダイヤモンドn型半導体1、2は、ディスプレイ、電子銃、蛍光管及び真空管等に用いられる電子放出素子にも好適に適用可能である。当該ダイヤモンドn型半導体1、2が電子放出部に適用された電子放出素子は、広い温度範囲で良好に動作できるとともに、高い電子放出特性を有する。また、電子を受けるターゲット板を設け、このターゲット板をプラスに帯電させ、ダイヤモンドn型半導体をマイナスに帯電させるように電子放出素子を構成してもよい。
(具体例1)
次に、この発明に係るダイヤモンドn型半導体、その製造方法、半導体素子及び電子放出素子の具体例について説明する。
2mm角の単結晶ダイヤモンドIIa{111}基板上に、ドーパントガス導入の最適化を行ったマイクロ波プラズマCVD装置で、下記のような条件でリンドープダイヤモンドをエピタキシャル成長させた。成長条件は、メタン濃度(CH/H)=0.003%〜1.0%、フォスフィン濃度(PH/CH)=1,000ppm〜200,000ppm、パワー200W〜400W、基板温度850℃〜1,000℃、圧力100Torr(1.33×10Pa)である。さらにCOガスがCO/CH=0.1%〜10%添加された。これはCOをCHと同程度添加すると膜が形成されないが、全く入っていないことに比べると、Pの取り込みがより良くなるからである。これにより、膜厚1〜2μmのエピタキシャル膜が形成された。さらに、基板上に形成されたエピタキシャル膜の四隅に位置する直径200μmφの領域にArイオン注入が行われ該エピタキシャル膜がグラファイト化される。その後、Ti/Pt/Au電極を形成することでオーミック電極が得られる。以上の工程を経てダイヤモンドn型半導体が製造された。
なお、上述の具体例1では種々の合成条件で複数のダイヤモンドn型半導体を製造したが、それらの全てがこの発明に係るダイヤモンドn型半導体に含まれるというわけではない。後述するようにキャリア濃度の温度依存性が0℃から300℃までの温度領域内に100℃以上の温度範囲において負の相関をもつとともに、伝導体のホール係数の温度依存性が正の相関をもつものだけがこの発明に係るダイヤモンドn型半導体に含まれる。したがって、上記相関をもたないものは、この発明に含まれるダイヤモンドn型半導体に対する比較例である。
AC磁場を利用したホール効果測定によって、n型判定、抵抗率、キャリア濃度、ホール係数、移動度などが評価される。典型的なサンプル(CH/H=0.05%、PH/CH=22,000ppm)に対して、0℃から500℃の温度範囲でキャリア濃度、ホール係数、及び抵抗率の温度依存性について、ホール効果測定により得られた結果がそれぞれ図3、図4及び図5に示されている。測定されたサンプルは、100℃以上においてn型判定され、100℃から300℃の温度範囲でキャリア濃度の温度依存性が負の相関を、伝導体のホール係数の温度依存性が正の相関を示した。
ここで、図7は、この発明に係るダイヤモンドn型半導体として製造された複数サンプルについて、それらの合成条件リンドープ層の合成条件及びホール効果の測定結果を示す表である。
この図7の表において、「キャリア濃度の温度との相関」欄、及び「ホール係数の温度との相関」欄について説明する。例えば一番上のサンプル(CH/H=0.05%、PH/CH=200,000ppm)については、700℃〜350℃の温度範囲で、キャリア濃度の温度依存性が正の相関があることと、ホール係数の温度依存性が負の相関があることとを示し、350℃〜100℃ではそれぞれ負の相関及び正の相関を示したという意味である。また、「n型判定」欄について、「キャリア濃度の温度との相関」欄、及び「ホール係数の温度との相関」欄に記載されている温度範囲においてn型と判定されている場合に「n型」と記載されている。この図7から判るように、特定のメタン濃度の条件(CH/H=0.05%〜0.005%)で、且つフォスフィン濃度の高い(PH/CH=200,000ppm)サンプルについて、0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度に対する負の相関関係、及びホール係数の温度に対する正の相関関係が得られた。また、メタン濃度の条件がCH/H=0.005%〜0.1%で、且つフォスフィン濃度が22,000ppmのサンプルにおいても、0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度に対する負の相関関係、及びホール係数の温度に対する正の相関関係が得られた。
0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度依存性が負の相関を持つサンプルについて、最小のキャリア濃度はいずれも1×1016cm−3以上であることが判った。これは、ある温度以下の温度領域では低温になるにつれてキャリア濃度が増える傾向があるため、キャリア濃度が一定量(すなわち、正相関と負相関との境界温度におけるキャリア濃度)以下には減少しないことと関係している。また、(CH/H=0.1%、PH/CH=22,000ppm)のサンプルは負の相関が得られたサンプルの中で抵抗率が300Ωcmと一番大きく、このサンプル以外は0℃から300℃までの温度領域内に200℃以上の範囲でキャリア濃度の温度に対する負の相関関係が得られた。
P原子濃度をSIMSにより調べると、200,000ppmの場合8.5×1019〜1.1×1020個/cm、22,000ppmの場合5.1×1019〜8.3×1019個/cm、18,000ppmの場合は4.0×1019〜4.9×1019個/cm、11,000ppmの場合1.9×1019〜3.7×1019個/cm、1,000ppmの場合6.1×1018〜8.8×1018個/cmであった。一方、Si原子濃度についても調べると、すべてのサンプルにおいて検出限界値(7×1016個/cm)以下であった。
次に、上述のダイヤモンドn型半導体を用いて以下のように製造された半導体素子について言及する。具体的には、n型であって0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度依存性が負相関を有する層とp型ダイヤモンド層とのpn接合によるpnダイオードを得るとともに、0℃から300℃までの温度領域内で100℃未満の温度範囲でキャリア濃度の温度依存性が負相関を持つ層、あるいは、キャリア濃度の温度依存性が負相関のない正相関のみの層とp型ダイヤモンド層との接合によるpnダイオードを得る。そして、両者の特性を比較したところ、それらの温度依存性において顕著な違いがあった。すなわち、0℃から500℃までの温度範囲において、後者のpnダイオードの整流比及び順方向抵抗が3桁以上変化したのに対し、前者のpnダイオードは1〜3桁未満しか変化しなかった。特に0℃から300℃までの温度領域内に200℃以上の温度範囲でキャリア濃度の温度依存性が負相関を有する層の場合には1〜2桁しか変化しなかった。広い温度範囲で変化量が小さい特性を実現する上で、素子の温度制御は、0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度依存性が負相関をもつダイヤモンドn型半導体を用いて半導体素子が製造された場合の方が、0℃から300℃までの温度領域内に100℃未満の温度範囲でキャリア濃度の温度依存性が負相関、あるいは、正相関のみのダイヤモンドn型半導体を用いた場合に比べて遥かに容易であった。
さらに、0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度依存性が負相関をもつダイヤモンドn型半導体を電子エミッタ(電子放出部)に用いて製造された電子放出素子と、0℃から300℃までの温度領域内に100℃未満の温度範囲でキャリア濃度の温度依存性が負相関、あるいは、キャリア濃度の温度依存性が正相関のみのダイヤモンドn型半導体を電子エミッタ(電子放出部)に用いて製造された電子放出素子それぞれについて言及する。ここで、電子エミッタには尖鋭化処理を行った。以下は、これら電子放出素子の特性の比較結果である。電子エミッタとアノード間の距離は100μmとした。しきい値電圧(電子放出開始電圧)、及び最大放出電流値を比較したところ、0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度依存性が負相関を持つダイヤモンドn型半導体を用いた電子放出素子の方がしきい値電圧は550V以下と低く、最大放出電流値は高かった。特に0℃から300℃の温度領域内に200℃以上の温度範囲でキャリア濃度の温度依存性が負相関を有する場合には、しきい値電圧は500V以下と低かった。図7の「しきい値電圧」欄にこの発明に係るダイヤモンドn型半導体として製造された各サンプルについてのしきい値電圧測定結果が示されている。
また、主面に複数の微小突起が形成されたダイヤモンド{100}単結晶基板上に0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度(電子濃度)の温度依存性が負相関であるダイヤモンドn型半導体を気相成長させて得られた電子放出素子、上記ダイヤモンド{100}単結晶基板上に0℃から300℃までの温度領域内に100℃未満の温度範囲でキャリア濃度の温度依存性が負相関、あるいは、キャリア濃度の温度依存性が正相関のみを有するダイヤモンドn型半導体を気相成長させて得られた電子放出素子について言及する。なお、図6は、0℃から300℃までの温度領域内に100℃以上の温度範囲でキャリア濃度の温度依存性が負相関を有するダイヤモンドn型半導体を用いた電子放出素子における電子放出部の写真である。この電子放出部は、電子放出素子を鉛直方向から見た中心軸の周りでの90度回転に関して対称性を有するように配置されていた。この対称性を「4回回転対称性」という。これにより、電子放出素子を規則正しく形成でき、隣接する電子放出部と当接することが防止することができる。
さらに、この電子放出素子は、鉛直方向より10度以内の傾きの軸を中心として、4つの連なる{111}小平面と、これら小平面の中心かつ先端部に配置された{100}小平面と、を備えていた。図6に示された電子放出部以外の電子放出部も、すべて図6に示すような形状であった。ここで、電子放出素子を鉛直方向から見た場合における電子放出部が、鉛直方向より、好ましくは35度以内の傾きの中心軸を持つ4回回転対称性有していることが好ましい。これは、ピラミッド形状の電子放出素子において底面に対する側壁面の角度が最小55度となる場合において、突起が傾くことにより、該側壁面が鉛直にならない限界の角度が35度であるからである。さらに、電子放出素子を鉛直方向から見た場合における電子放出部は、鉛直方向から10度以内傾いた中心軸を持つ4回回転対称性有していることが好ましい。これにより、より規則正しく形成でき、隣接する電子放出素子の突起と当接することをより確実に防止できる。
なお、ダイヤモンド半導体がドナー元素としてPを含有する場合、気相成長の場合、上記{111}面において、0℃から300℃までの温度領域内に100℃以上の温度範囲で電子濃度の温度依存性が負の相関とともにホール係数の温度依存性が正の相関が容易に得られる。これにより、この電子放出部を有する電子放出素子は、広い温度範囲で良好に動作し、高い電子放出特性が得られる
(具体例2)
この具体例2では、上述の具体例1と同様な方法において、P以外にSiがSiHガス(SiH/CH)として50ppm添加され、リンドープ層の合成によりダイヤモンドn型半導体を得る。また、この具体例2では、これとは別に、ダイヤモンド基板近くにSiの固体供給源(Si半導体基板)を置き、Siの混入を試み、リンドープ層の合成によってもダイヤモンドn型半導体を得る。なお、この具体例2では、具体例1のようなCOガスの添加は行われていない。
ここで、図8は、Siをガスによって供給したときのリンドープ層(ダイヤモンド半導体層)の合成条件、SIMS結果のSi原子濃度、及び製造されたサンプル(ダイヤモンドn型半導体)のホール効果の測定結果を示す表である。また、図9は、Siを固体によって供給したときのリンドープ層の合成条件、SIMS結果のSi原子濃度、及び製造されたサンプル(ダイヤモンドn型半導体)のホール効果の測定結果を示す表である。なお、図9において、上段の2つのサンプルはSiOが固体供給されたサンプルを示している。下段の3つのサンプルはSiが固体供給されたサンプルを示している。
図8の結果から判るように、Siが原子濃度1×1017個/cm以上混入すると、0℃から300℃までの温度領域内において、100℃以上の温度範囲でキャリア濃度の温度依存性が負の相関とともに、ホール係数の温度依存性が正の相関を持つ特性を発現するサンプル形成条件の範囲が広くなった。すなわち、上述の具体例1ではフォスフィン濃度が22,000ppm以上のサンプルでしか上述の相関を持つ特性が発現しなかったのに対し(図7参照)、この具体例2では、図8に示されたように20,000ppm以下(図8では10,000ppm及び5,000ppm)のサンプルでも上述の特性が発現した。
このような相関を持つサンプルの中で、一番抵抗率の高かったサンプルは、SiHガスが添加されたサンプル(CH/H=0.1%、PH/CH=5,000ppm)と、Siが固体によって供給されたサンプル(CH/H=0.05%、PH/CH=5,000ppm)で、それぞれ500Ωcmであった。また、二番目に抵抗率の高かったサンプルは、SiHガスが添加されたサンプル(CH/H=0.1%、PH/CH=10,000ppm)、400Ωcmであった。この条件でのダイヤモンドn型半導体を用いたダイオードや電子放出素子においても、これらの素子特性の温度に対する変化量が少ないという効果が具体例1と同様に得られた。これらのサンプル以外は0℃から300℃までの温度領域内に200℃以上の範囲でキャリア濃度の温度に対する負の相関関係が得られた。具体例1と同様に電子放出特性の測定結果であるしきい値電圧が、図8の「しきい値電圧」欄に示されている。0℃から300℃の温度領域内で100℃以上の温度範囲でキャリア濃度温度依存性が負相関を持つ場合の方がしきい値電圧は700V以下と低く、最大放出電流値も高かった。特に、0℃から300℃の温度領域内に200℃以上の温度範囲でキャリア濃度の温度依存性が負相関を有する場合、しきい値電圧は500V以下と低かった。
なお、SIMS結果のP原子濃度については、フォスフィン濃度が22,000ppmの場合9.0×1019〜1.3×1020個/cm、10,000ppmの場合7.3×1019〜8.8×1019個/cm、5,000ppmの場合は5.1×1019〜6.5×1019個/cm、1,000ppmの場合9.1×1018〜2.2×1019個/cmであった。
図9から判るように、SiやSiOが固体供給された場合も、図8と同様な傾向の結果が得られた。ガス添加に比べると効率性、制御性には劣るものの、添加が可能であった。
2mm角の単結晶ダイヤモンドIIa{100}基板上に、ドーパントガス導入の最適化が行われたマイクロ波プラズマCVD装置で、下記のような条件で硫黄ドープダイヤモンドをエピタキシャル成長させた。成長条件は、メタン濃度(CH/H)=0.03%〜2.0%、硫化水素濃度(HS/H)=20,000ppm〜2,000,000ppm、パワー200W〜400W、基板温度850℃〜1,000℃、圧力100Torr(1.33×10Pa)である。これにより、膜厚1〜2μmのエピタキシャル膜が形成され、具体例1と同様に評価した結果、上記条件で製造されたすべてのサンプルにおいて、少なくとも100℃から300℃の温度範囲でn型判定が得られ、キャリア濃度の温度依存性が負の相関を、伝導体のホール係数の温度依存性が正の相関を示し、抵抗率は480Ωcm以下、電子濃度は1.3×1016cm−3以上であった。また、S原子濃度をSIMSにより調べた結果、製造されたすべてのサンプルにおいて、6.0×1019個/cm以上であった。さらに、具体例1と同様に製造されたpnダイオードに対し、整流比及び順方向抵抗の温度依存性を測定した結果、すべてのサンプルで1〜2桁しか変化しなかった。また、具体例1と同様に製造された電子放出素子に対してしきい値電圧を測定した結果、すべてのサンプル700V以下と低かった。
以上の具体例からも判るように、この発明に係るダイヤモンドn型半導体は広い温度範囲においてキャリア濃度の変化量が小さく、したがってダイオード等の半導体素子や電子放出素子に適用された場合に、素子特性の温度に対する変化量が小さい素子が得られる。それゆえ、この発明に係るダイヤモンドn型半導体は、発光素子やトランジスタ等に公的に適用可能である。
以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのような変形は、本発明の思想および範囲から逸脱するものとは認めることはできず、すべての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。
この発明は、SCR、GTO、SIT、IGBT及びMISFET等の半導体素子や、ディスプレイ、電子銃、蛍光管及び真空管等の一部を構成する電子放出素子への適用が可能である。

Claims (16)

  1. n型の導電性をもつ第1ダイヤモンド半導体を備え、
    前記第1ダイヤモンド半導体は、少なくとも0℃から300℃までの温度領域内に100℃以上の温度範囲において伝導体の電子濃度の温度依存性が負の相関を示すダイヤモンドn型半導体。
  2. 請求項1記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、少なくとも0℃から300℃までの温度領域内に100℃以上の温度範囲において前記伝導体のホール係数の温度依存性が正の相関を示す。
  3. 請求項1又は2記載のダイヤモンドn型半導体において、
    前記温度範囲は、0℃から300℃までの温度領域内に200℃以上に渡って存在する。
  4. 請求項1〜3の何れか一項記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、前記0℃から300℃までの温度領域内の少なくとも何れかの温度において500Ωcm以下の抵抗率を有する。
  5. 請求項1〜4の何れか一項記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、前記0℃から300℃までの温度領域において前記電子濃度が常に1016cm−3以上である。
  6. 請求項1〜5の何れか一項記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、1種類以上のドナー元素を合計5×1019cm−3より多く含有している。
  7. 請求項6記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、前記ドナー元素として少なくともP(リン)を含有している。
  8. 請求項6記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、前記ドナー元素として少なくともS(硫黄)を含有している。
  9. 請求項1〜8の何れか一項記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、ドナー元素と共に、当該ドナー元素以外の不純物元素を含有している。
  10. 請求項9記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、前記不純物元素としてSiを1×1017cm−3以上含有している。
  11. 請求項1〜10の何れか一項記載のダイヤモンドn型半導体において、
    前記第1ダイヤモンド半導体は、単結晶ダイヤモンドである。
  12. 請求項1〜11の何れか一項記載のダイヤモンドn型半導体は、さらに、前記第1ダイヤモンド半導体に隣接して設けられた、n型判定される第2ダイヤモンド半導体を備え、
    前記第2ダイヤモンド半導体は、伝導体の電子濃度の温度依存性が負の相関を示さず、かつ前記伝導体のホール係数の温度依存性が正の相関を示さない。
  13. 請求項1〜12の何れか一項記載のダイヤモンドn型半導体が少なくとも一部に適用された半導体素子。
  14. 請求項1〜12の何れか一項記載のダイヤモンドn型半導体が少なくとも電子放出部に適用された電子放出素子。
  15. 請求項1〜12の何れか一項記載のダイヤモンドn型半導体を製造する方法であって、
    ダイヤモンド基板を用意し、そして、
    前記ダイヤモンド基板にドナー元素以外の不純物元素を人為的に導入しながら、当該ダイヤモンド基板上に前記第1ダイヤモンド半導体をエピタキシャル成長させるダイヤモンドn型半導体の製造方法。
  16. 請求項15記載のダイヤモンドn型半導体の製造方法において、
    前記ダイヤモンド基板には、前記不純物元素としてSiが人為的に導入される。
JP2005515760A 2003-11-25 2004-11-17 ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子 Expired - Fee Related JP4835157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005515760A JP4835157B2 (ja) 2003-11-25 2004-11-17 ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003394183 2003-11-25
JP2003394183 2003-11-25
JP2004087812 2004-03-24
JP2004087812 2004-03-24
PCT/JP2004/017077 WO2005053029A1 (ja) 2003-11-25 2004-11-17 ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子
JP2005515760A JP4835157B2 (ja) 2003-11-25 2004-11-17 ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子

Publications (2)

Publication Number Publication Date
JPWO2005053029A1 JPWO2005053029A1 (ja) 2007-12-06
JP4835157B2 true JP4835157B2 (ja) 2011-12-14

Family

ID=34635597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515760A Expired - Fee Related JP4835157B2 (ja) 2003-11-25 2004-11-17 ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子

Country Status (5)

Country Link
US (2) US20070272929A1 (ja)
EP (1) EP1693895B1 (ja)
JP (1) JP4835157B2 (ja)
KR (1) KR20060122868A (ja)
WO (1) WO2005053029A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240785B1 (ko) 2003-12-12 2013-03-07 엘리멘트 식스 리미티드 화학적 증착 다이아몬드에 마크를 통합시키는 방법
US20080193366A1 (en) * 2005-02-03 2008-08-14 National Institue Of Advanced Industrial Science And Technology Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same
GB2428690B (en) * 2005-06-22 2010-12-29 Element Six Ltd High colour diamond
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
WO2007066215A2 (en) 2005-12-09 2007-06-14 Element Six Technologies (Pty) Ltd High crystalline quality synthetic diamond
GB0611594D0 (en) * 2006-06-13 2006-07-19 Taylor Gareth A Electrical switching device and method of embedding catalytic material in a diamond substrate
JP5273635B2 (ja) * 2006-08-25 2013-08-28 独立行政法人産業技術総合研究所 高効率間接遷移型半導体紫外線発光素子
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
JP5640893B2 (ja) * 2011-05-26 2014-12-17 株式会社デンソー 熱電子発電素子
JP6232816B2 (ja) * 2013-08-05 2017-11-22 住友電気工業株式会社 ナノ多結晶ダイヤモンドおよびこれを備える電子銃、並びにナノ多結晶ダイヤモンドの製造方法
JP6165000B2 (ja) * 2013-09-13 2017-07-19 株式会社デンソー 熱電子発電素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468966A (en) * 1987-09-09 1989-03-15 Tech Res Assoc Conduct Inorg Compo Field-effect transistor and manufacture thereof
JPH04238895A (ja) * 1991-01-10 1992-08-26 Sumitomo Electric Ind Ltd ダイヤモンド膜及びその製造方法
JPH04352365A (ja) * 1991-05-29 1992-12-07 Canon Inc 半導体電子放出素子
JPH0621084A (ja) * 1992-05-04 1994-01-28 Motorola Inc ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置
JPH10189939A (ja) * 1996-12-26 1998-07-21 Agency Of Ind Science & Technol p型ダイヤモンド半導体
WO2000058534A1 (fr) * 1999-03-26 2000-10-05 Japan Science And Technology Corporation Diamant semi-conducteur de type n et son procede de fabrication
JP2001068687A (ja) * 1999-08-31 2001-03-16 Agency Of Ind Science & Technol ダイヤモンドpn接合ダイオードおよびその作製方法
JP2003303954A (ja) * 2002-02-07 2003-10-24 Sumitomo Electric Ind Ltd n型ダイヤモンド半導体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818719C2 (de) * 1987-06-02 2000-03-23 Sumitomo Electric Industries Halbleitender Diamant vom n-Typ und Verfahren zu dessen Herstellung
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
JP3568394B2 (ja) * 1998-07-07 2004-09-22 独立行政法人 科学技術振興機構 低抵抗n型ダイヤモンドの合成法
JP2001035804A (ja) * 1999-07-21 2001-02-09 Agency Of Ind Science & Technol ダイヤモンド半導体およびその作製方法
US6337513B1 (en) * 1999-11-30 2002-01-08 International Business Machines Corporation Chip packaging system and method using deposited diamond film
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468966A (en) * 1987-09-09 1989-03-15 Tech Res Assoc Conduct Inorg Compo Field-effect transistor and manufacture thereof
JPH04238895A (ja) * 1991-01-10 1992-08-26 Sumitomo Electric Ind Ltd ダイヤモンド膜及びその製造方法
JPH04352365A (ja) * 1991-05-29 1992-12-07 Canon Inc 半導体電子放出素子
JPH0621084A (ja) * 1992-05-04 1994-01-28 Motorola Inc ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置
JPH10189939A (ja) * 1996-12-26 1998-07-21 Agency Of Ind Science & Technol p型ダイヤモンド半導体
WO2000058534A1 (fr) * 1999-03-26 2000-10-05 Japan Science And Technology Corporation Diamant semi-conducteur de type n et son procede de fabrication
JP2001068687A (ja) * 1999-08-31 2001-03-16 Agency Of Ind Science & Technol ダイヤモンドpn接合ダイオードおよびその作製方法
JP2003303954A (ja) * 2002-02-07 2003-10-24 Sumitomo Electric Ind Ltd n型ダイヤモンド半導体

Also Published As

Publication number Publication date
US20120175641A1 (en) 2012-07-12
EP1693895B1 (en) 2013-03-13
US20070272929A1 (en) 2007-11-29
JPWO2005053029A1 (ja) 2007-12-06
KR20060122868A (ko) 2006-11-30
EP1693895A1 (en) 2006-08-23
WO2005053029A1 (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
US20120175641A1 (en) Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device
CN100449800C (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
Kato et al. Diamond bipolar junction transistor device with phosphorus-doped diamond base layer
US9331150B2 (en) Semiconductor device and method of manufacturing the same
US9136400B2 (en) Semiconductor device
US8525399B2 (en) Electron emission element including diamond doped with phosphorus
US5895938A (en) Semiconductor device using semiconductor BCN compounds
JPWO2009011394A1 (ja) 電子デバイスを作製する方法、エピタキシャル基板を作製する方法、iii族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
US20160172449A1 (en) Semiconductor device
JP2016213473A (ja) 炭化珪素半導体装置
JP6584976B2 (ja) 半導体装置およびその製造方法
JP4770105B2 (ja) n型ダイヤモンド半導体
US10181515B2 (en) Semiconductor device
CN100456490C (zh) 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
JP4140487B2 (ja) n型半導体ダイヤモンド及びその製造方法
JP6646171B2 (ja) 半導体装置
JP4241174B2 (ja) 低抵抗n型半導体ダイヤモンド
JP5919161B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ及びその製造方法
JPH04352365A (ja) 半導体電子放出素子
JP2005044634A (ja) 電子源及びその製造方法
JP2010192710A (ja) 半導体装置及び半導体装置の製造方法
JP2005317947A (ja) 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4835157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees