KR20060122868A - 다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및전자 방출 소자 - Google Patents

다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및전자 방출 소자 Download PDF

Info

Publication number
KR20060122868A
KR20060122868A KR1020067010086A KR20067010086A KR20060122868A KR 20060122868 A KR20060122868 A KR 20060122868A KR 1020067010086 A KR1020067010086 A KR 1020067010086A KR 20067010086 A KR20067010086 A KR 20067010086A KR 20060122868 A KR20060122868 A KR 20060122868A
Authority
KR
South Korea
Prior art keywords
diamond
semiconductor
type semiconductor
temperature range
temperature
Prior art date
Application number
KR1020067010086A
Other languages
English (en)
Inventor
아끼히꼬 남바
요시끼 니시바야시
다까히로 이마이
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060122868A publication Critical patent/KR20060122868A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/308—Semiconductor cathodes, e.g. cathodes with PN junction layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 넓은 온도 범위에서 캐리어 농도의 변화량이 충분히 감소된 다이아몬드 n형 반도체 등에 관한 것이다. 해당 다이아몬드 n형 반도체는 다이아몬드 기판과, 그의 주요면 위에 형성된 n형 판정되는 다이아몬드 반도체를 구비한다. 이 다이아몬드 반도체는 그의 n형 판정되는 온도 영역의 일부에서 캐리어 농도(전자 농도)의 온도 의존성이 음의 상관을 나타냄과 동시에, 홀 계수의 온도 의존성이 양의 상관을 나타낸다. 이러한 특성을 갖는 다이아몬드 n형 반도체는 예를 들면, 다이아몬드 기판 위에 도너 원소 이외의 불순물을 도입하면서, 도너 원소에 다량으로 도핑된 다이아몬드 반도체를 형성함으로써 얻어진다.
다이아몬드 n형 반도체, 캐리어 농도, 온도 의존성, 도핑

Description

다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및 전자 방출 소자 {DIAMOND N-TYPE SEMICONDUCTOR, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR ELEMENT, AND ELECTRON EMITTING ELEMENT}
본 발명은 다이아몬드 n형 반도체, 그의 제조 방법, 상기 다이아몬드 n형 반도체가 적용된 반도체 소자 및 상기 다이아몬드 n형 반도체가 적용된 전자 방출 소자에 관한 것이다.
SCR, GTO, SIT, IGBT 및 MISFET 등의 반도체 재료가 적용된 파워 디바이스는 n형 또는 p형의 반도체를 이용하여 제조되어 있다. 이러한 파워 디바이스에서는 각각의 캐리어의 농도를 제어하는 것 이외에도, 매우 고농도의 캐리어 농도를 형성하여 저항을 낮추는 것이 중요하다. 전류를 공급하는 전극 금속과의 접촉 저항이 작은 것이 바람직하기 때문이다. 그 때문에 종래부터 고농도의 도핑에 의해 n+층 또는 p+층을 형성하며, 그의 층을 개재하여 금속층과의 접촉 저항이 낮은 오믹 특성을 실현하여 왔다. n+층 또는 p+층은 에피택셜 성장에 의해 형성할 수도 있으며, 금속 등을 형성하여 어닐링에 의해 원소를 확산시킴으로써 형성할 수도 있다. 또한, 이온 주입 등에 의해 형성할 수도 있다. 그러나, 저저항 n형층 또는 p형층을 실현할 수 없는 와이드 갭 재료도 다수 존재한다. 이 경우, 저접촉 저항을 실현할 수 없다.
추가로, 저저항의 n형층은 반도체의 특성을 좌우할 뿐만 아니라, 디스플레이, 전자총, 형광관 및 진공관 등에 적용 가능한 전자 방출 소자에도 큰 영향을 준다. 특히 와이드 갭 재료에서는 전자 친화력이 작아지는 경향이 있으며, n형층을 형성하면 일 함수가 작은 재료로 할 수 있기 때문에 전자 방출 재료로서 유망하다. 그러나, 캐리어 농도가 작으면 바이어스를 가하여도 충분히 전자를 축적할 수 없으며, 바이어스의 인가 효과를 유효하게 이용할 수 없기 때문에 전자 방출을 용이하게 할 수 없다.
이상과 같이 반도체 응용에서도, 전자 방출 응용에서도, 캐리어 농도(특히 전자 농도)가 큰 반도체는 중요하다.
다이아몬드에 대해서는 기상 성장에 의해 p형 반도체는 매우 고농도의 도핑이 용이하지만, n형 반도체는 고농도 도핑이 곤란하였다. 저농도의 n형 반도체이면 P(인) 도핑 또는 S(황) 도핑에 의해 실현 가능하지만, 그의 도핑 농도를 높이는 것은 매우 곤란하였다. 즉, 이들의 원소는 다이아몬드의 구성 원자인 C(탄소)와 비교하여 크기 때문에, 결정 성장시에 취입되기 어렵다. 또한, 고농도로 도핑을 할 수 있었다 하여도, 다이아몬드의 결정성이 크게 파괴되어 오히려 저항이 높아지는 것이 상정된다. 또는 결정성이 유지되었다 하여도 결함이 생겨 버린다. 이 경우, 이동도가 작아져 저항이 높아지는 것도 상정된다. 이온 주입에 의한 고농도 도핑도 시도되어 왔지만, 다량의 이온 주입을 행함으로써 발생하는 조사 손상 때문 에 결정성의 회복이 매우 곤란해져 성공하지 못하였다.
이러한 경우, 그의 다이아몬드 반도체가 n형인지 조차 분명하지 않다. 그러나, 다이아몬드는 결정성이 파괴된 경우 또는 결함이 생긴 경우, 탄소에 파이 결합이 생기는 경우가 있으며, 저저항이 되어도 금속적인 전도가 되기 때문에, n형인 지의 여부를 판정하고 n형인 것을 확인하는 것이 중요하다. 결정의 전도가 금속적인 전도이면, 일 함수가 큰 것을 의미하기 때문에 그다지 중요하지 않다. 한편, n형이면, 전도대에 충분히 가까운 곳에서 캐리어가 전도하는 것을 의미하며, 다이아몬드가 반도체 소자로서도, 전자 방출 소자로서도 중요해지기 때문이다.
또한, 종래의 다이아몬드 반도체로서는 예를 들면 일본 특허 1704860호 공보 , 이론특허 208149호 공보, 일본 특허 3374866호 공보 및 문헌 [시오미 외. JJAP, Vol.30(1991) P.1363 내지 가모 외, New Diamond Vol.15 No.4(1999) p.20]에 기재된 다이아몬드 반도체가 알려져 있다. 일본 특허 1704860호 공보 및 일본 특허 2081494호 공보에는 각각 P 도핑막 및 S 도핑막을 다이아몬드 기판에 기상 합성한 다이아몬드 반도체가 기재되어 있다. 일본 특허 3374866호 공보 및 문헌 [시오미 외. JJAP, Vol.30(1991) P.1363]에는 각각 n형 도펀트의 N(질소) 및 p형 도펀트의 B(붕소)가 대량으로 도핑된 다이아몬드 반도체가 기재되어 있다. 또한, 문헌 [데라찌 외, New Diamond Vo1.17 No.1(2001) p.6 및 고이즈미 외. Appl. Phys. Lett. Vol.71, No.8(1997) p.1065]에는 P 도핑막을 다이아몬드 {111} 기판에 기상 합성하는 것이 각각 기재되어 있다. 또한, 문헌 [가모 외, New Diamond Vol.15 No.4(1999) p.20]에는 S 도핑막을 다이아몬드 {100} 기판에 기상 합성하는 것이 기 재되어 있다.
특허 문헌 1: 일본 특허 1704860호 공보
특허 문헌 2: 일본 특허 2081494호 공보
특허 문헌 3: 일본 특허 3374866호 공보
비특허 문헌 1: 시오미 외. JJAP, Vol.30(1991) P.1363
비특허 문헌 2: 데라찌 외, New Diamond Vo1.17 No.1(2001) p.6
비특허 문헌 3: 고이즈미 외. Appl. Phys. Lett. Vol.71, No.8(1997) p.1065
비특허 문헌 4: 가모 외, New Diamond Vol.15 No.4(1999) p.20
본 발명자들은 종래의 다이아몬드 n형 반도체에 대하여 상세히 검토한 결과, 이하와 같은 과제를 발견하였다. 즉, 종래의 다이아몬드 n형 반도체는 실온에서의 캐리어 농도가 낮을 뿐만 아니라, 실온으로부터 고온까지의 온도 영역에서의 캐리어 농도의 변화량이 매우 크다. 이 때문에 저항치의 변화량도 매우 컸다. 예를 들면, P가 도핑된 다이아몬드에서는 통상적으로 캐리어 농도가 실온에서 1O13 ㎝-3 내지 1014 ㎝-3 정도인 한편, 500 ℃의 고온에서는 1O17 ㎝-3 내지 1O18 ㎝-3 정도이다. 이와 같이 온도에 의한 캐리어 농도의 변화가 크다는 특성은 다이아몬드 n형 반도체를 반도체 소자 또는 전자 방출 소자에 응용하는 경우, 이들의 소자가 넓은 온도 범위에서 바람직하게 움직이는 것을 방해하게 된다. 바꾸어 말하면, 이와 같은 특성을 갖는 다이아몬드 n형 반도체는 다양한 소자에 대한 응용 가능성이 현저히 제한되게 된다.
본 발명은 상술한 바와 같은 과제를 해결하기 위해 이루어진 것이며, 넓은 온도 범위에서 캐리어 농도의 변화량이 충분히 감소된 다이아몬드 n형 반도체, 그의 제조 방법, 상기 다이아몬드 n형 반도체가 적용된 반도체 소자 및 상기 다이아몬드 n형 반도체가 적용된 전자 방출 소자를 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해, 본 발명에 따른 다이아몬드 n형 반도체는 n형의 도전형을 갖는 제1 다이아몬드 반도체를 구비한다. 이 다이아몬드 반도체는 적어도 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 전도체의 전자 농도의 온도 의존성이 음의 상관을 나타내는 것을 특징으로 한다.
본 발명에 따른 다이아몬드 n형 반도체에서는, 전도체의 전자 농도 즉 캐리어 농도의 온도 의존성이 음의 상관을 나타내는 온도 영역에 존재한다. 여기서, 캐리어 농도의 온도 의존성이 음의 상관을 나타내는 것은 온도가 높아짐에 따라 캐리어 농도가 낮아지는 것을 의미한다. 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상이라는 온도 범위에 걸쳐서 캐리어 농도의 온도 의존성이 음의 상관을 나타냄으로써, 캐리어 농도가 온도에 대하여 항상 음의 상관을 나타내는 종래의 다이아몬드 n형 반도체와 비교하여, 넓은 온도 범위에서의 캐리어 농도의 변화량이 작다. 또한, 이러한 상관이 0 ℃ 내지 300 ℃의 온도 영역에서 나타나는 것은 다이아몬드 n형 반도체의 응용상, 매우 유용한 것이다. 왜냐하면, 일반적으로 이 온도 영역은 반도체 소자 또는 전자 방출 소자의 사용 온도에 포함되기 때문이다. 따라서, 본 발명에 따른 다이아몬드 n형 반도체는 다양한 반도체 소자 및 전자 방출 소자에 대한 광범위한 응용이 가능하다. 여기서, 캐리어 농도의 변화량이란, 생각하고 있는 온도 범위에서의 캐리어 농도의 최대치와 최소치의 차를 의미한다. 구체적으로는 해당 다이아몬드 n형 반도체에 대하여, 0 ℃ 내지 500 ℃의 온도 범위에서 캐리어 농도의 변화량은 3 자릿수 미만이며, 1 자릿수 미만인 것이 보다 바람직하다.
또한, 상기 제1 다이아몬드 반도체는 적어도 0 ℃ 내지 300 ℃의 온도 영역내 100 ℃ 이상의 온도 범위에서 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내는 것이 바람직하다. 본 발명에 따른 다이아몬드 n형 반도체에서는 전도체의 홀 계수가 전자 농도 즉 캐리어 농도의 역수에 비례한다. 즉, 전자의 캐리어 농도의 온도 의존성이 음의 상관을 나타내는 경우에는 전도체의 홀 계수는 양의 상관을 나타낸다. 적어도 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 양의 상관을 나타냄으로써, 전도체의 홀 계수가 온도에 대하여 항상 음의 상관을 나타내는 종래의 다이아몬드 n형 반도체와 비교하여, 넓은 온도 범위에서의 홀 계수의 변화량이 작다. 여기서, 홀 계수의 변화량이란, 생각하고 있는 온도 범위에서의 홀 계수의 최대치와 최소치의 차를 의미한다. 구체적으로는 0 ℃ 내지 500 ℃의 온도 범위에서 홀 계수의 변화량은 3 자릿수 미만이며, 1 자릿수 미만인 것이 보다 바람직하다.
또한, 상기 제1 다이아몬드 반도체를 이용하여, 상기 제1 다이아몬드 반도체보다 도너 원소 농도가 낮은 n형층으로 적층 구조가 형성된 경우, 상기 제1 다이아몬드 반도체로부터 n형층에 대한 캐리어의 높은 삼출 효과가 얻어진다.
특히, 상기 온도 범위는 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상에 걸쳐서 존재하는 것이 바람직하다. 이와 같이 200 ℃ 이상이라는 온도 범위에 걸쳐서 캐리어 농도의 온도 의존성이 음의 상관을 나타냄과 동시에, 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타냄으로써, 넓은 온도 범위에서의 캐리어 농도의 변화량이 충분히 작아진다.
또한, 상기 제1 다이아몬드 반도체는 0 ℃ 내지 300 ℃의 온도 영역 내의 적어도 어느 한 온도에서 500 Ω㎝ 이하의 저항률을 갖는 것이 바람직하다. 캐리어 농도의 온도 의존성이 음의 상관을 나타냄과 동시에, 홀 계수의 온도 의존성이 양의 상관을 나타내는 온도 영역에서 500 Ω㎝이라는 충분히 낮은 저항률을 나타냄으로써, 해당 다이아몬드 n형 반도체가 반도체 소자 또는 전자 방출 소자에 적용된 경우, 상기 소자에 전류를 공급하는 전극 금속과의 접촉 저항이 작아진다.
상기 제1 다이아몬드 반도체는 0 ℃ 내지 300 ℃의 온도 영역에서 전자 농도가 항상 1016 ㎝-3 이상인 것이 바람직하다. 캐리어 농도의 온도 의존성이 음의 상관을 나타냄과 동시에, 홀 계수의 온도 의존성이 양의 상관을 나타내는 온도 영역에서 전자 농도가 항상 1016 ㎝-3 이상, 즉 이 온도 영역에서의 캐리어 농도의 최소치가 1016 ㎝-3 이상 또는 홀 계수의 최대치가 6.25×102C-1 ㎝3이면, 해당 다이아몬드 n형 반도체가 전자 방출 소자에 적용된 경우, 바이어스 인가 효과가 현저해지기 때문에, 양호한 전자 방출 특성이 얻어진다.
상기 제1 다이아몬드 반도체는 1 종류 이상의 도너 원소를 합계 5×1O19 ㎝-3 보다 많이 함유할 수도 있다. 1 종류 이상의 도너 원소가 합계 5×1O19 ㎝-3보다 많이 고농도로 도핑됨으로써, 충분히 높은 캐리어 농도를 갖는 다이아몬드 n형 반도체를 바람직하게 제조할 수 있다. 다이아몬드의 기상 성장에서는, 원료로서 수소 가스와 탄소를 포함하는 가스를 1.33×103 Pa 내지 1.33×104 Pa 정도의 압력으로 유지한 합성 장치(챔버) 내에 도입하며, 이들에 높은 에너지를 부여함으로써 수소 또는 탄소를 포함하는 라디칼 또는 이온 등의 활성종을 발생시키고, 기판 위에 탄소의 SP3 결합이 항상 유지되도록 하여 성장시킨다. 성장시킬 때의 기판 주위의 온도는 600 ℃ 이상이며, 챔버의 가스 흐름은 이들의 활성종이 효율적으로 기판 표면에 도달하도록 설계되어 있다. 그러나, 이러한 장치에 마찬가지로, 도너 원소를 포함하는 도핑 가스가 도입되어도 고농도 도핑은 곤란하다. 왜냐하면, 이들의 가스는 600 ℃ 미만에서 분해가 시작되기 때문에, 기판 위에 수송되는 도너 원소는 극히 조금이며, 남은 도너 원소는 챔버벽에 부착되거나 챔버 밖으로 배기되기 때문이다. 이러한 손실은 원자 반경이 크기 때문에 도핑 효율이 악화된 도너 원소인 경우, 고농도 도핑을 하고자 할 때 치명적이게 된다. 본 발명자들은 예의 연구를 행한 결과, 다이아몬드가 기판 위에 성장하면서 많은 도너 원소가 기판 위에 도달하도록, 예를 들면 도핑 가스의 챔버에 대한 도입 위치를 기판 지지대에 설치된 가스 도입구로부터 공급하여 기판의 극히 근방으로 하며, 배관을 도핑 가스가 분해되지 않는 온도 이하로 유지하는 등의 도핑 가스 도입의 최적화를 행함으로써, 1 종류 이상의 도너 원소를 합계 5×1019 ㎝-3보다 많이 함유하는 다이아몬드를 제조하기에 이르렀다.
상기 도너 원소는 적어도 P를 함유하는 원소가 바람직하다. 이와 같이, 상기 제1 다이아몬드 반도체는 도너 원소로서 적어도 P를 함유함으로써, 충분히 높은 캐리어 농도를 갖는 다이아몬드 n형 반도체를 바람직하게 제조할 수 있는 상기 효과가 한층 더 현저하게 발휘된다.
또는 상기 도너 원소는 적어도 S를 함유하는 원소일 수도 있다. 이와 같이, 상기 제1 다이아몬드 반도체는 도너 원소로서 적어도 S를 함유함으로써, 충분히 높은 캐리어 농도를 갖는 다이아몬드 n형 반도체를 바람직하게 제조할 수 있는 상기 효과가 한층 더 현저하게 발휘된다.
상기 제1 다이아몬드 반도체는 도너 원소와 함께, 도너 원소 이외의 불순물 원소를 함유할 수도 있다. 이와 같이 도너 원소 이외의 불순물 원소를 도입하면서 도너 원소를 도핑함으로써, 다이아몬드의 결정성의 열화를 억제하면서 도너 원소를 매우 고농도로 도핑할 수 있는 효과가 발휘된다.
상기 제1 다이아몬드 반도체는 상기 불순물 원소로서 Si를 1×1017 ㎝-3 이상 함유할 수도 있다. 이와 같이, 제1 다이아몬드 반도체는 불순물 원소로서 Si를 1×1017 ㎝-3 이상 함유함으로써, 다이아몬드의 결정성의 열화를 억제하면서 도너 원소를 매우 고농도로 도핑할 수 있는 상기 효과가 한층 더 현저하게 발휘된다. 이 효과는 P 도핑 다이아몬드 반도체를 기상 성장에 의해 제조하는 경우, 기상 중의 P/C(인 원자와 탄소 원자의 개수비)가 5,000 ppm 이상으로 나타난다.
상기 제1 다이아몬드 반도체는 단결정 다이아몬드인 것이 바람직하다. 이 경우, 다결정 다이아몬드와 비교하여 n형 반도체로서 특히 우수한 특성을 갖는 다이아몬드 n형 반도체가 얻어진다.
본 발명에 따른 다이아몬드 n형 반도체는 상기 제1 다이아몬드 반도체에 인접하여 설치된 n형 판정되는 제2 다이아몬드 반도체를 추가로 구비할 수도 있다. 이 제2 다이아몬드 반도체는 전도체의 전자 농도의 온도 의존성이 음의 상관을 나타내지 않을 뿐만 아니라, 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내지 않는 것이 바람직하다. 이 경우, 상기 제1 다이아몬드 반도체로부터 인접하는 제2 다이아몬드 반도체에 캐리어가 삼출되며(확산되며), 이들의 제1 및 제2 다이아몬드 반도체를 구비하는 다이아몬드 n형 반도체 전체로서의 캐리어 농도가 증가된다. 본 발명에서는 상술한 바와 같이, 다이아몬드 반도체의 캐리어 농도의 온도 의존성이 음의 상관을 가짐과 동시에, 전도체의 홀 계수의 온도 의존성이 양의 상관을 갖기 때문에, 캐리어의 삼출 효과가 특히 높아졌다. 또한, 여기서 제1 다이아몬드 반도체와 제2 다이아몬드 반도체는 서로 다른 특성을 갖는 다이아몬드 반도체이다. 예를 들면, 제2 다이아몬드 반도체로서는 종래 기술에 의한 다이아몬드 반도체가 해당된다.
본 발명에 따른 반도체 소자는 상술한 바와 같은 구조를 갖는 다이아몬드 n형 반도체(본 발명에 따른 다이아몬드 n형 반도체)에 의해 적어도 일부가 구성되어 있다. 이에 따라, 넓은 온도 범위에서 양호하게 움직이는 것이 가능한 반도체 소자가 얻어진다. 예를 들면, 다이아몬드 n형 반도체는 반도체 소자에서의 전극 금속과의 접촉 부분에 적용 가능하다. 이 경우, 양호한 오믹 접촉이 실현된다.
또한, 본 발명에 따른 전자 방출 소자는 상술한 바와 같은 구조를 갖는 다이아몬드 n형 반도체(본 발명에 따른 다이아몬드 n형 반도체)에 의해 적어도 전자 방출부가 구성되어 있다. 이에 따라, 넓은 온도 범위에서 양호하게 움직이는 전자 방출 소자가 얻어진다. 또한, 높은 전자 방출 특성을 갖는 전자 방출 소자가 실현 가능해진다.
또한, 본 발명에 따른 다이아몬드 n형 반도체의 제조 방법은 다이아몬드 기판에 도너 원소 이외의 불순물 원소를 인위적으로 도입하면서, 이 다이아몬드 기판 위에 상기 제1 다이아몬드 반도체를 에피택셜 성장시키는 공정을 포함한다. 이에 따라, 다이아몬드의 결정성이 크게 열화되는 것을 방지하면서, 도너 원소가 다량으로 도핑된 다이아몬드 n형 반도체를 얻을 수 있다. 여기서, 불순물 원소를 인위적으로 도입하는 것은 도너 원소 이외의 불순물이 자연스럽게 또는 우연히 혼입되는 경우를 제외하는 취지이다. 이 제조 방법에서는 결정에 왜곡 또는 결함을 인위적으로 도입하면서 상기 제1 다이아몬드 반도체를 형성함으로써, 다이아몬드의 결정성이 크게 열화되는 것을 방지하면서 도너 원소가 다량으로 도핑된 다이아몬드 n형 반도체를 얻을 수 있다.
본 발명에 따른 다이아몬드 n형 반도체의 제조 방법에서 다이아몬드 기판에 도입되는 불순물 원소는 Si가 바람직하다. 불순물로서 Si가 이용되는 경우, 다이아몬드의 결정성이 크게 열화되는 것을 방지하면서 도너 원소가 다량으로 도핑된 다이아몬드 n형 반도체를 얻는 상기 효과가 한층 더 현저하게 발휘된다.
이와 같이 인위적으로 도너 원소 이외의 불순물 원소를 도입하는 방법 및 인위적으로 결정 왜곡 또는 결정 결함을 부여하는 방법은, 순도를 낮춤으로써 다이아몬드의 결정성을 우수하게 하는 종래 기술이 목표로 했던 방향성과 상반되는 것이며, 본 발명자가 예의 연구의 결과로서 얻은 지견이다. 종래 기술에서 P 또는 S를 도너 원소로서 고농도로 도핑할 수 있었다 하여도, 이들의 원소는 다이아몬드의 구성 원자인 탄소에 비해 크기 때문에, 결정 격자가 왜곡 및 결정성이 악화된다. 다이아몬드의 결정성이 파괴되거나, 결정에 결함이 도입되면 전기 저항이 높아진다고 생각된다. 도입되는 결함이 흑연적으로 파이 결합을 포함하는 경우에는 전기 저항이 낮아진다고 생각되지만, 도전성이 금속적이기 때문에 측정ㆍ평가에서는 n형 판정되지 않는다.
n형 판정됨과 동시에 전기가 흐르는 상태를 만들기 위해서는, P 또는 S를 다량으로 도핑하여도 다이아몬드의 결정성을 파괴하지 않고, 도너 준위 근방에 도전성의 준위를 형성할 수 있다. 이 경우, 결정에 점결함 등이 도입되어, 간격 내 준위에서 호핑 또는 그 밖의 결함 밴드와 같은 기구로 전기 전도가 가능해진다. 그리고 본 발명자들은 상술한 바와 같이, 도너 원소 이외의 불순물을 도입하면서 또는 결정 왜곡 또는 결정 결함을 부여하면서 도너 원소의 도핑을 행하면, 이러한 전도 기구를 매우 간단히 실현할 수 있다는 지견을 얻은 것이다.
또한, 본 발명에 따른 각 실시예는 이하의 상세한 설명 및 첨부 도면에 의해 더욱 충분한 이해가 가능해진다. 이들의 실시예는 단순히 예시를 위해 나타낸 것이며, 본 발명을 한정하는 것은 아니다.
또한, 본 발명의 추가적인 응용 범위는 이하의 상세한 설명으로부터 분명해진다. 그러나, 상세한 설명 및 특정한 사례는 본 발명의 바람직한 실시예를 나타내는 것이지만, 예시를 위해서만 나타낸 것이며, 본 발명의 사상 및 범위에서의 다양한 변형 및 개량은 이 상세한 설명으로부터 당업자에게 명백한 것은 분명하다.
<발명의 효과>
본 발명에 따르면, 넓은 온도 범위에서 캐리어 농도의 변화량이 충분히 감소된 다이아몬드 n형 반도체, 그의 제조 방법 및 그의 다이아몬드 n형 반도체를 이용한 반도체 소자 및 전자 방출 소자가 실현된다.
[도 1]은 본 발명에 따른 다이아몬드 n형 반도체의 대표적인 실시예의 구성을 나타내는 단면도이다.
[도 2]는 캐리어의 삼출 효과에 대하여 설명하기 위한 도면이다.
[도 3]은 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 샘플의 캐리어 농도의 온도 의존성에 관한 측정 결과를 나타내는 그래프이다.
[도 4]는 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 샘플의 홀 계수의 온도 의존성에 관한 측정 결과를 나타내는 그래프이다.
[도 5]는 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 샘플의 저항률의 온도 의존성에 관한 측정 결과를 나타내는 그래프이다.
[도 6]은 본 발명에 따른 다이아몬드 n형 반도체가 적용된 전자 방출 소자의 전자 방출부를 나타내는 사진이다.
[도 7]은 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 복수개의 샘플에 대하여, 인 도핑층의 합성 조건 및 홀 효과의 측정 결과를 나타내는 표이다.
[도 8]은 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 복수개의 샘플에 대하여, Si를 가스에 의해 공급했을 때의 인 도핑층의 합성 조건, SIMS 결과의 Si 원자 농도 및 홀 효과의 측정 결과를 나타내는 표이다.
[도 9]는 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 복수개의 샘플에 대하여, Si를 고체에 의해 공급했을 때의 인 도핑층의 합성 조건 SIMS 결과의 Si 원자 농도 및 홀 효과의 측정 결과를 나타내는 표이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1, 2…다이아몬드 n형 반도체
10…다이아몬드 기판
12…제1 다이아몬드 반도체층
14a, 14b…제2 다이아몬드 반도체층
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명에 따른 다이아몬드 n형 반도체, 그의 제조 방법, 반도체 소자 및 전자 방출 소자의 각 실시예를 도 1 내지 도 9를 이용하여 상세히 설명한다. 또한, 도면의 설명에서 동일한 요소에는 동일한 부호를 붙여 중복 설명을 생략한다. 또한, 도면의 치수 비율은 설명한 것과 반드시 일치하지 않는다.
도 1 중의 영역 (a)는 본 발명에 따른 다이아몬드 n형 반도체의 제1 실시예 의 구성을 나타내는 단면도이다. 이 제1 실시예에 따른 다이아몬드 n형 반도체 (1)은 다이아몬드 기판 (10) 및 제1 다이아몬드 반도체층 (12)를 구비한다. 다이아몬드 기판 (10)으로서는 단결정 다이아몬드가 사용된다. 또한, 다이아몬드 기판 (10)으로서는 헤테로 에피택셜 기판 또는 다결정의 고배향막도 사용 가능하지만, 단결정 다이아몬드를 사용하는 것이 보다 바람직하다. 다이아몬드 기판 (10)의 주요면 (S1) 위에는 제1 다이아몬드 반도체층 (12)가 형성되어 있다. 제1 다이아몬드 반도체층 (12)의 형성은 도너 농도의 제어성이 양호하기 때문에, 도펀트 가스 도입의 최적화가 행해진 장치로 마이크로파의 플라즈마 CVD법에 의해 행하는 것이 바람직하다. 단, 그 밖의 형성 방법일 수도 있다. 이때, 도너 원소로서는 예를 들면 P(인) 또는 S(황) 등이 이용된다. 도너 원소의 원료로서는 포스핀(PH3) 또는 황화수소(H2S)와 같은 수소화물이 바람직하게 사용 가능하지만, 알콕시드를 포함하는 유기 화합물 또는 할로겐화물 및 산화물 등도 사용 가능하다. 또한, 주요면 (S1)의 면방위는 P를 도너 원소로 하는 경우에는 {111}, S인 경우에는 {100}인 것이 바람직하다. 또한, {100} 기판 위에 적절한 가공 기술에 의해 미세하게 {111}면을 형성함으로써, 면방위가 {111}인 주요면 (S1)을 얻을 수도 있다.
또한, 제1 다이아몬드 반도체층 (12)는 적절한 반도체 평가 장치 또는 측정 장치에 의해 n형 판정됨과 동시에, 그의 n형 판정되는 온도 영역의 일부에서 캐리어 농도(전자 농도)의 온도 의존성이 음의 상관을 나타냄과 동시에 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타낸다. 이러한 상관이 나타나는 온도 영역은 적어도 0 ℃ 내지 300 ℃의 온도 영역 내에 존재할 뿐만 아니라, 100 ℃ 이상의 온도 범위에 걸쳐서 존재하는 것이 바람직하며, 나아가서는 200 ℃ 이상의 온도 범위에 걸쳐서 존재하는 것이 바람직하다. 이 경우의 예로서는 도 3에 도시된 바와 같이, 100 ℃ 내지 300 ℃의 온도 범위에서 상술한 상관이 나타나는 경우이다. 한편, 상기 온도 영역보다도 고온에서는 종래 기술에 따른 다이아몬드 n형 반도체와 마찬가지로, 상술한 상관 관계가 캐리어 농도에서는 양, 홀 계수에서는 음인 것이 바람직하다. 예를 들면 도 3에서는 실온으로부터 300 ℃까지는 온도의 증가에 따라 캐리어 농도가 감소되며, 그보다 고온이 되면 온도의 증가에 따라 캐리어 농도가 증가되는 경우이다. 또한, 여기서 말하는 실온은 25 ℃이다.
제1 다이아몬드 반도체층 (12)를 형성할 때에는 도너 원소가 다량으로 도핑된다. 예를 들면, 제1 다이아몬드 반도체층 (12)에는 1 종류 이상의 도너 원소가 합계 5×1019 ㎝-3 이상 함유되는 것이 바람직하다. 또한, 도너 원소로서 적어도 P를 함유하고 있는 것이 바람직하다. 또는 도너 원소로서 적어도 S를 함유하고 있을 수도 있다. 이와 같이 도너 원소를 다량으로 도핑하기 위해서는 예를 들면, 도핑 가스의 챔버에 대한 도입 위치를 기판 지지대에 설치한 가스 도입구로부터 공급하하여 기판의 극히 근방으로 하며, 배관을 도핑 가스가 분해되지 않는 온도 이하로 유지하는 등의 도핑 가스 도입의 최적화를 행하여, 보다 많은 도너 원소를 기판 위에 도달시키는 것이 바람직하다. 또한, 도너 원소를 다량으로 도핑하기 위해서는, 상술한 마이크로파 플라즈마 CVD법에서의 메탄 농도가 매우 낮은 것이 바람직하다. 즉, 이 메탄 농도는 바람직하게는 0.08 ％ 이하, 보다 바람직하게는 0.03 ％ 이하이다. 한편, 메탄 농도가 지나치게 낮아 0.003 ％보다도 낮아지면, 다이아몬드의 성장 속도가 지나치게 낮아져, 막을 형성할 때 실용적이지 않기 때문에 메탄 농도는 0.003 ％ 이상인 것이 바람직하다.
또한, 다이아몬드의 결정성의 열화를 억제하면서 도너 원소를 다량으로 도핑하기 위해서는, 제1 다이아몬드 반도체층 (12)를 형성할 때 도너 원소와 함께 도너 원소 이외의 불순물을 도입하는 것이 바람직하다. 이러한 불순물은 상기 도너 원소보다 낮은 농도로 도입된다. 불순물로서는 Si가 바람직하며, 그의 농도는 1×1017 ㎝-3 이상이 바람직하다. 또한, 다이아몬드의 결정성의 열화를 억제하면서, 도너 원소를 매우 고농도로 도핑할 수 있는 효과는 P 도핑 다이아몬드 반도체를 기상 성장에 의해 제조하는 경우, 기상 중의 P/C(인 원자와 탄소 원자의 개수비)가 5,000 ppm 이상으로 나타난다. 또한, Al을 불순물로 할 수도 있다. 또한, 이들의 불순물을 도입하는 대신 또는 이들의 불순물의 도입과 함께, 다이아몬드 결정에 왜곡 또는 점결함을 인위적으로 부여하면서 도너 원소를 도핑할 수도 있다.
제1 다이아몬드 반도체층 (12)의 캐리어 농도는 0 ℃ 내지 300 ℃의 온도 영역에서 항상, 1016 ㎝-3 이상인 것이 바람직하며, 보다 바람직하게는 5×1016 ㎝-3 이상이다. 또한, 제1 다이아몬드 반도체층 (12)의 저항률은 0 ℃ 내지 300 ℃의 온도 영역 내의 적어도 어느 한 온도에서 500 Ω㎝ 이하인 것이 바람직하다.
이어서, 상술한 제1 실시예에 따른 다이아몬드 n형 반도체 (1)의 효과에 대 하여 설명한다.
이 제1 실시예에 따른 다이아몬드 n형 반도체 (1)은 캐리어 농도의 온도 의존성이 음의 상관을 나타냄과 동시에, 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내는 온도 영역에 존재한다. 이 때문에, 캐리어 농도가 온도에 대하여 항상 양의 상관을 나타냄과 동시에, 홀 계수가 온도 의존성에 대하여 항상 음의 상관을 나타내는 종래의 다이아몬드 n형 반도체와 비교하여, 넓은 온도 범위에서의 캐리어 농도의 변화량이 작다. 구체적으로는 0 ℃ 내지 500 ℃의 온도 범위에서의 캐리어 농도의 변화량은 3 자릿수 미만이며, 보다 바람직하게는 1 자릿수 미만이다. 이것은 다른 이동도를 갖는 복수의 캐리어를 생각하는 경우에도, 동일한 현상을 이해할 수 있다. 즉, 하나의 캐리어가 감소되는 현상과 다른 하나의 캐리어가 증가되는 현상이 중첩되기 때문이다. 따라서, 해당 다이아몬드 n형 반도체 (1)은 다양한 반도체 소자 및 전자 방출 소자에 대한 광범위한 응용이 가능하다.
또한, 이 제1 다이아몬드 반도체층 (12)를 이용하여, 상기 제1 다이아몬드 반도체층 (12)보다 도너 원소 농도가 낮은 n형층으로 적층 구조가 형성된 경우, 상기 제1 다이아몬드 반도체층 (12)로부터 n형층에 대한 캐리어의 높은 삼출 효과가 얻어진다.
0 ℃ 내지 300 ℃의 온도 영역 내에 상기 온도 범위가 100 ℃ 이상에 걸쳐서 존재하는 경우, 넓은 온도 범위에서의 캐리어 농도의 변화량이 충분히 작아진다. 상기 온도 범위가 200 ℃ 이상에 걸쳐서 존재하는 경우는, 넓은 온도 범위에서의 캐리어 농도의 변화량이 더욱 충분히 작아진다. 또한, 캐리어 농도의 온도 의존성 의 음의 상관 및 홀 계수의 온도 의존성의 양의 상관이 0 ℃ 내지 300 ℃의 온도 범위에서 나타나는 것은 해당 다이아몬드 n형 반도체 (1)의 응용상, 매우 유용하다. 왜냐하면, 일반적으로 이 온도 범위는 반도체 소자 또는 전자 방출 소자의 사용 온도에 포함되기 때문이다.
상기 온도 영역 내의 적어도 어느 한 온도에서 500 Ω㎝ 이하의 저항률을 갖는 경우, 해당 다이아몬드 n형 반도체 (1)이 반도체 소자 또는 전자 방출 소자에 응용된 경우, 소자에 전류를 공급하는 전극 금속과의 접촉 저항이 작아진다.
상기 온도 영역에서 캐리어 농도가 항상 1016 ㎝-3 이상인 경우, 해당 다이아몬드 n형 반도체 (1)이 전자 방출 소자에 응용되면, 바이어스 인가 효과가 현저해지기 때문에 양호한 전자 방출 특성이 얻어진다.
제1 다이아몬드 반도체층 (12)가 1 종류 이상의 도너 원소, 예를 들면 P 원소 또는 S 원소를 5×1O19 ㎝-3보다 많이 함유하고 있는 경우, 충분히 높은 캐리어 농도를 갖는 다이아몬드 n형 반도체 (1)이 얻어진다.
도너 원소와 함께 도너 원소 이외의 불순물 원소를 도입하면서 제1 다이아몬드 반도체층 (12)가 형성되는 경우, 다이아몬드의 결정성이 크게 열화되는 것을 방지하면서 도너 원소가 다량으로 도핑된 다이아몬드 n형 반도체가 얻어진다. 이때, 제1 다이아몬드 반도체층 (2)는 도너 원소 이외의 상기 불순물 원소로서, Si를 농도 1×1017 ㎝-3 이상 함유하는 것이 바람직하다. 이 경우, 다이아몬드의 결정성의 열화를 억제하면서, 도너 원소를 매우 고농도로 도핑할 수 있는 상기 효과가 한층 더 현저하게 발휘된다. 이 효과는 P 도핑 다이아몬드 반도체를 기상 성장에 의해 제조하는 경우, 기상 중의 P/C(인 원자와 탄소 원자의 개수비)가 5,000 ppm 이상으로 나타난다.
도 1 중의 영역 (b)는 본 발명에 따른 다이아몬드 n형 반도체의 제2 실시예의 구성을 나타내는 단면도이다. 이 제2 실시예에 따른 다이아몬드 n형 반도체 (2)는 다이아몬드 기판 (10), 제1 다이아몬드 반도체층 (12) 및 제2 다이아몬드 반도체층 (14a), (14b)를 구비한다. 다이아몬드 기판 (10)의 주요면 (S1) 위에는 제2 다이아몬드 반도체층 (14a), 제1 다이아몬드 반도체층 (12) 및 제2 다이아몬드 반도체층 (14b)가 순서대로 형성되어 있다. 제1 다이아몬드 반도체층 (12)에 대해서는 도펀트 가스 도입 방법의 최적화가 행해진 마이크로파 플라즈마 CVD 장치를 이용하며, 제2 다이아몬드 반도체층 (14a), (14b)에 대해서는 통상적인 마이크로파 CVD 장치로 에피택셜 성장시킴으로써 형성 가능하다. 다이아몬드 기판 (10) 및 제1 다이아몬드 반도체층 (12)에 대해서는 도 1 중의 영역 (a)로 도시된 제1 실시예에 대하여 설명한 바와 같다. 한편, 제2 다이아몬드 반도체층 (14a), (14b)는 n형 판정되는 점은 제1 다이아몬드 반도체층 (12)와 동일하지만, 캐리어 농도의 온도 의존성이 음의 상관을 가짐과 동시에, 전도체의 홀 계수의 온도 의존성이 양의 상관을 갖지 않는다. 즉, 제2 다이아몬드 반도체층 (14a), (14b)의 캐리어 농도는 항상 온도에 대하여 양의 상관을 가지거나, 온도에 따르지 않고 일정한 값일 수도 있고 아닐 수도 있다. 여기서, 제2 다이아몬드 반도체층 (14a), (14b)의 명칭은 제1 다이아몬드 반도체층 (12)와 구별하기 위해 편의적으로 붙인 것이다.
이 제2 실시예에 따른 다이아몬드 n형 반도체 (2)에서는 제1 다이아몬드 반도체층 (12)로부터 상기 제1 다이아몬드 반도체층 (12)에 인접하는 제2 다이아몬드 반도체층 (14a), (14b)에 캐리어가 삼출된다. 따라서, 해당 다이아몬드 n형 반도체 (2) 전체로서의 캐리어 농도가 증가된다. 여기서, 제1 다이아몬드 반도체층 (12)의 캐리어 농도의 온도 의존성이 상술한 바와 같이 음의 상관을 갖기 때문에, 캐리어의 삼출 효과가 특히 높아졌다.
또한, 이 제2 실시예에서는 제2 다이아몬드 반도체층 (14a), (14b) 중 어느 하나만 설치될 수도 있다. 즉, 도 1 중의 영역 (b)로 도시된 제2 실시예에 따른 다이아몬드 n형 반도체 (2)에서는, 제1 다이아몬드 반도체층 (12)의 양쪽 면이 제2 다이아몬드 반도체층 (14a), (14b)에 의해 덮여 있지만, 상기 제1 다이아몬드 반도체층 (12)의 한쪽 면만 제2 다이아몬드 반도체층 (14a) 또는 제2 다이아몬드 반도체층 (14b)에 의해 덮이는 구성일 수도 있다. 또는 도 1 중의 영역 (b)로 도시된 제2 실시예에 따른 다이아몬드 n형 반도체 (2)에서는, 제1 다이아몬드 반도체층 (12)의 면의 대략 전체를 덮도록 제2 다이아몬드 반도체층 (14a), (14b)가 설치되어 있지만, 상기 제1 다이아몬드 반도체층 (12)의 면의 일부만을 덮도록 제2 다이아몬드 반도체층 (14a) 및(또는) 제2 다이아몬드 반도체층 (14b)가 설치된 구성일 수도 있다. 어느 하나의 경우에도 제1 다이아몬드 반도체층 (12)의 적어도 일부에 제2 다이아몬드 반도체층 (14a), (14b)가 인접하여 설치되어 있기 때문에, 상술한 바와 같은 캐리어의 삼출에 의해, 이 제2 실시예에 따른 다이아몬드 n형 반도체 (2) 전체로서 캐리어 농도가 증가되는 효과가 얻어진다. 또한, 도 1 중의 영역 (b)로 도시된 제2 실시예에 따른 다이아몬드 n형 반도체 (2)에서는, 제1 다이아몬드 반도체 (12)가 한층만 설치되어 있지만, 상기 제1 다이아몬드 반도체층 (12)와 동일한 반도체층이 복수층 설치되어, 복수의 제2 다이아몬드 반도체층과 교대로 적층된 구성일 수도 있는 것은 물론이다.
이어서, 도 2를 이용하여 제2 실시예에 따른 다이아몬드 n형 반도체 (2)에서 캐리어의 삼출 효과가 특히 높은 점에 대하여 보다 상세히 설명한다. 또한, 도 2 중의 영역 (c)는 이 제2 실시예에 따른 다이아몬드 n형 반도체에 관한 도면이며, 도 2 중의 영역 (a) 및 (b)는 그의 비교예에 관한 도면이다. 도 2 중의 영역 (a)는 붕소 도핑층(B-dope층)과 언도핑층(undope층)이 적층되었을 때의 에너지 밴드이다. 일반적으로, 이러한 도핑층과 언도핑층이 적층된 구조에서는 도면 중에 화살표로 도시된 바와 같이, 확산에 의한 도핑층으로부터 언도핑층에 대한 캐리어의 삼출이 발생한다. 그러나, 포텐셜 장벽이 생기기 때문에, 언도핑층으로부터 도핑층으로 캐리어를 되돌리고자 하는 힘이 작용한다. 이 때문에, 확산에 의한 엔트로피적인 힘과 고정 전하에 의한 포텐셜력이 길항(拮抗)하여, 삼출력이 감소되게 된다.
또한, 도 2 중의 영역 (b)는 고농도 붕소 도핑층과 저농도 붕소 도핑층이 적층되었을 때의 에너지 밴드이다. 이 경우, 도 2 중의 영역 (a)로 도시된 에너지 밴드와 비교하면 포텐셜 장벽이 낮기 때문에, 캐리어를 되돌리고자 하는 힘도 작아진다. 그러나, 캐리어의 삼출에 길항하는 힘이 작용하는 것은 변함없으며, 역시 삼출력이 감소된다. 또한, 붕소의 경우 다량으로 도핑되면, 캐리어 농도는 온도에 의존하지 않게 되며, 즉 온도 변화에 따르지 않고 일정한 값을 취하게 된다. 또 한, 유효한 밴드 간격이 작아지기 때문에, 진성 반도체에 대한 캐리어 주입이 곤란해진다.
이에 대하여, 도 2 중의 영역 (c)는 고농도 인 도핑층(예를 들면 제2 실시예에서의 제1 다이아몬드 반도체층 (12))과 저농도 인 도핑층(예를 들면 제2 실시예에서의 제2 다이아몬드 반도체층 (14a), (14b))이 적층되었을 때의 에너지 밴드이다.
이 경우, 고농도 인 도핑층의 밴드 간격이 작아져 있지 않기 때문에, 저농도 인 도핑층과의 사이에는 포텐셜 장벽이 거의 생기지 않는다. 오히려, 페르미 준위(EF)가 내려가는 만큼, 저농도 인 도핑층에 대한 캐리어의 삼출 효과가 증장(增長)된다. 이것이, 캐리어 농도의 온도 의존성이 음의 상관을 갖는 것의 이점 중 하나이다. 또한, 적층 구조가 얇을수록, 상술한 효과를 발현하기 쉽다.
또한, 도 1 중의 영역 (a) 및 영역 (b)로 각각 도시된 제1 및 제2 실시예에 따른 다이아몬드 n형 반도체 (1), (2)는 모두 SCR, GTO, SIT, IGBT 및 MISFET 등의 반도체 소자에 바람직하게 적용 가능하다. 예를 들면, 이들의 소자의 n형층의 일부 또는 전부에 해당 다이아몬드 n형 반도체 (1), (2)가 적용되면, 이들의 소자는 넓은 온도 범위에서 양호하게 움직이는 것이 가능해진다. 특히, 전극 금속과의 접촉 부분에 해당 다이아몬드 n형 반도체 (1), (2)가 적용되는 경우, 양호한 오믹 접촉이 얻어진다. 또한, 다이아몬드 n형 반도체와 다이아몬드 p형 반도체를 pn 접합시킴으로써, pn 다이오드 등의 반도체 소자를 형성할 수 있다.
또한, 해당 다이아몬드 n형 반도체 (1), (2)는 디스플레이, 전자총, 형광관 및 진공관 등에 이용되는 전자 방출 소자에도 바람직하게 적용 가능하다. 해당 다이아몬드 n형 반도체 (1), (2)가 전자 방출부에 적용된 전자 방출 소자는 넓은 온도 범위에서 양호하게 움직일 수 있음과 동시에, 높은 전자 방출 특성을 갖는다. 또한, 전자를 받는 타겟판을 설치하여 이 타겟판을 양으로 대전시키며, 다이아몬드 n형 반도체를 음으로 대전시키도록 전자 방출 소자를 구성할 수도 있다.
(구체예 1)
이어서, 본 발명에 따른 다이아몬드 n형 반도체, 그의 제조 방법, 반도체 소자 및 전자 방출 소자의 구체예에 대하여 설명한다.
2 ㎟의 단결정 다이아몬드 IIa {111} 기판 위에 도펀트 가스 도입의 최적화를 행한 마이크로파 플라즈마 CVD 장치로, 하기와 같은 조건으로 인 도핑 다이아몬드를 에피택셜 성장시켰다. 성장 조건은 메탄 농도(CH4/H2)=0.003 ％ 내지 1.0 ％, 포스핀 농도(PH3/CH4)=1,000 ppm 내지 200,000 ppm, 파워 200 W 내지 400 W, 기판 온도 850 ℃ 내지 1,000 ℃, 압력 100 Torr(1.33×104 pa)이다. 또한 CO2 가스가 CO2/CH4=0.1 ％ 내지 10 ％ 첨가되었다. 이것은 CO2를 CH4와 동일한 정도 첨가하면 막이 형성되지 않지만, 전혀 첨가되지 않은 것과 비교하면 P의 취입이 보다 양호해지기 때문이다. 이에 따라, 막 두께 1 내지 2 ㎛인 에피택셜막이 형성된다. 또한, 기판 위에 형성된 에피택셜막의 네 모서리에 위치하는 직경 200 ㎛φ의 영역에 Ar 이온 주입이 행해져 상기 에피택셜막이 흑연화된다. 그 후, Ti/Pt/Au 전극을 형성함으로써 오믹 전극이 얻어진다. 이상의 공정을 거쳐 다이아몬드 n형 반도체가 제조되었다.
또한, 상술한 구체예 1에서는 다양한 합성 조건으로 복수의 다이아몬드 n형 반도체를 제조하였지만, 이들의 전체가 본 발명에 따른 다이아몬드 n형 반도체에 포함되는 것은 아니다. 후술하는 바와 같이 캐리어 농도의 온도 의존성이 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 음의 상관을 가짐과 동시에, 전도체의 홀 계수의 온도 의존성이 양의 상관을 갖는 것만이 본 발명에 따른 다이아몬드 n형 반도체에 포함된다. 따라서, 상기 상관 관계를 갖지 않는 것은 본 발명에 포함되는 다이아몬드 n형 반도체에 대한 비교예이다.
AC 자장을 이용한 홀 효과 측정에 의해, n형 판정, 저항률, 캐리어 농도, 홀 계수 및 이동도 등이 평가된다. 전형적인 샘플(CH4/H2=0.05 ％, PH3/CH4=22,000 ppm)에 대하여, 0 ℃ 내지 500 ℃의 온도 범위에서 캐리어 농도, 홀 계수 및 저항률의 온도 의존성에 대한, 홀 효과 측정에 의해 얻어진 결과가 각각 도 3, 도 4 및 도 5로 도시되어 있다. 측정된 샘플은 100 ℃ 이상에서 n형 판정되었으며, 100 ℃ 내지 300 ℃의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을, 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내었다.
여기서, 도 7은 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 복수 샘플에 대하여, 이들의 합성 조건 인 도핑층의 합성 조건 및 홀 효과의 측정 결과를 나타내는 표이다.
이 도 7의 표에서 "캐리어 농도의 온도와의 상관"란 및 "홀 계수의 온도와의 상관"란에 대하여 설명한다. 예를 들면 가장 위의 샘플(CH4/H2= 0.05 ％, PH3/CH4=200,000 ppm)에 대해서는 700 ℃ 내지 350 ℃의 온도 범위에서, 캐리어 농도의 온도 의존성이 양의 상관을 갖는 것과, 홀 계수의 온도 의존성이 음의 상관을 갖는 것을 나타내며, 350 ℃ 내지 100 ℃에서는 각각 음의 상관 및 양의 상관을 나타내었다는 의미이다. 또한, "n형 판정"란에 대하여, "캐리어 농도의 온도와의 상관"란 및 "홀 계수의 온도와의 상관"란에 기재되어 있는 온도 범위에서 n형이라고 판정되어 있는 경우 "n형"이라고 기재되어 있다. 이 도 7로부터 알 수 있는 바와 같이, 특정한 메탄 농도의 조건(CH4/H2=0.05 ％ 내지 0.005 ％)일 뿐만 아니라, 포스핀 농도가 높은 (PH3/CH4=200,000 ppm) 샘플에 대하여, 0 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도에 대한 음의 상관 관계 및 홀 계수의 온도에 대한 양의 상관 관계가 얻어졌다. 또한, 메탄 농도의 조건이 CH4/H2=0.005 ％ 내지 0.1 ％일 뿐만 아니라, 포스핀 농도가 22,000 ppm인 샘플에서도 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도에 대한 음의 상관 관계 및 홀 계수의 온도에 대한 양의 상관 관계가 얻어졌다.
0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도 의 온도 의존성이 음의 상관을 갖는 샘플에 대하여, 최소의 캐리어 농도는 모두 1×1016 ㎝-3 이상인 것을 알았다. 이것은 특정 온도 이하의 온도 영역에서는 저온이 됨에 따라 캐리어 농도가 증가되는 경향이 있기 때문에, 캐리어 농도가 일정량(즉, 양의 상관과 음의 상관의 경계 온도에서의 캐리어 농도) 이하로는 감소되지 않는 것과 관계되어 있다. 또한, (CH4/H2=0.1 ％, PH3/CH4=22,000 ppm)의 샘플은 음의 상관이 얻어진 샘플 중에서 저항률이 300 Ω㎝로 가장 크며, 이 샘플 이외에는 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상의 범위에서 캐리어 농도의 온도에 대한 음의 상관 관계가 얻어졌다.
P 원자 농도를 SIMS에 의해 조사하면, 200,000 ppm인 경우 8.5×1019 내지 1.1×1020 개/㎤, 22,000 ppm인 경우 5.1×1019 내지 8.3×1019 개/㎤, 18,000 ppm인 경우는 4.0×1019 내지 4.9×1019 개/㎤, 11,000 ppm인 경우 1.9×1019 내지 3.7×1019 개/㎤, 1,000 ppm인 경우 6.1×1018 내지 8.8×1018 개/㎤였다. 한편, Si 원자 농도에 대해서도 조사하면, 모든 샘플에서 검출 한계치(7×1016 개/㎤) 이하였다.
이어서, 상술한 다이아몬드 n형 반도체를 이용하여 이하와 같이 제조된 반도체 소자에 대하여 언급한다. 구체적으로는 n형이며 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 층과 p형 다이아몬드층의 pn 접합에 의한 pn 다이오드를 얻음과 동시에, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 미만의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 층, 또는 캐리어 농도의 온도 의존성이 음의 상관이 없는 양의 상관만을 갖는 층과 p형 다이아몬드층의 접합에 의한 pn 다이오드를 얻는다. 그리고, 두 pn 다이오드의 특성을 비교한바, 이들의 온도 의존성에서 현저한 차이가 있었다. 즉, 0 ℃ 내지 500 ℃의 온도 범위에서, 후자의 pn 다이오드의 정류비 및 순방향 저항이 3 자릿수 이상 변화된 데 비해, 전자의 pn 다이오드는 1 내지 3 자릿수 미만밖에 변화되지 않았다. 특히 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 음의 상관을 갖는 층인 경우에는 1 내지 2 자릿수밖에 변화되지 않았다. 넓은 온도 범위에서 변화량이 작은 특성을 실현하는 데에 있어서, 소자의 온도 제어는 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 다이아몬드 n형 반도체를 이용하여 반도체 소자가 제조된 경우가, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 미만의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관 또는 양의 상관만을 갖는 다이아몬드 n형 반도체를 이용한 경우와 비교하여 매우 용이하였다.
또한, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 다이아몬드 n형 반도체를 전자 에미터(전자 방출부)에 이용하여 제조된 전자 방출 소자와, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 미만의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관, 또는 캐리어 농도의 온도 의존성이 양의 상관만을 갖는 다이아몬드 n형 반도체를 전자 에 미터(전자 방출부)에 이용하여 제조된 전자 방출 소자 각각에 대하여 언급한다. 여기서, 전자 에미터에는 첨예화 처리를 행하였다. 이하는 이들의 전자 방출 소자의 특성을 비교한 결과이다. 전자 에미터와 애노드 사이의 거리는 100 ㎛로 하였다. 임계치 전압(전자 방출 개시 전압) 및 최대 방출 전류치를 비교한바, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 다이아몬드 n형 반도체를 이용한 전자 방출 소자가 임계치 전압은 550 V 이하로 낮았으며, 최대 방출 전류치는 높았다. 특히 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 경우에는 임계치 전압은 500 V 이하로 낮았다. 도 7의 "임계치 전압"란에 본 발명에 따른 다이아몬드 n형 반도체로서 제조된 각 샘플에 대한 임계치 전압 측정 결과를 나타내었다.
또한, 주요면에 복수의 미소 돌기가 형성된 다이아몬드 {100} 단결정 기판 위에 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도(전자 농도)의 온도 의존성이 음의 상관인 다이아몬드 n형 반도체를 기상 성장시켜 얻어진 전자 방출 소자, 상기 다이아몬드 {100} 단결정 기판 위에 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 미만의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관, 또는 캐리어 농도의 온도 의존성이 양의 상관만을 갖는 다이아몬드 n형 반도체를 기상 성장시켜 얻어진 전자 방출 소자에 대하여 언급한다. 또한, 도 6은 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 다이아몬드 n형 반도체를 이용한 전자 방출 소자에 서의 전자 방출부의 사진이다. 이 전자 방출부는 전자 방출 소자를 연직 방향으로부터 본 중심축 주위에서의 90도 회전에 대하여 대칭성을 갖도록 배치되어 있었다. 이 대칭성을 "4회 회전 대칭성"이라고 한다. 이에 따라, 전자 방출 소자를 규칙적으로 형성할 수 있으며, 인접하는 전자 방출부와 접촉하는 것을 방지할 수 있다.
또한, 이 전자 방출 소자는 연직 방향으로부터 10도 이내로 기울어진 축을 중심으로 하며, 4개의 연속된 {111} 소평면과 이들의 소평면의 중심 또는 선단부에 배치된 {100} 소평면을 구비하고 있었다. 도 6으로 도시된 전자 방출부 이외의 전자 방출부도 모두 도 6에 도시한 바와 같은 형상이었다. 여기서, 전자 방출 소자를 연직 방향으로부터 본 경우에서의 전자 방출부가 연직 방향으로부터, 바람직하게는 35도 이내로 기울어진 중심축을 갖는 4회 회전 대칭성 갖고 있는 것이 바람직하다. 이것은 피라미드 형상의 전자 방출 소자에서 저면에 대한 측벽면의 각도가 최소 55도가 되는 경우, 돌기가 기울어짐으로써 상기 측벽면이 연직이 되지 않는 한계의 각도가 35도이기 때문이다. 또한, 전자 방출 소자를 연직 방향으로부터 본 경우에서의 전자 방출부는 연직 방향으로부터 10도 이내 기운 중심축을 갖는 4회 회전 대칭성을 갖고 있는 것이 바람직하다. 이에 따라, 보다 규칙적으로 형성할 수 있으며, 인접하는 전자 방출 소자가 돌기와 접촉하는 것을 보다 확실하게 방지할 수 있다.
또한, 다이아몬드 반도체가 도너 원소로서 P를 함유하는 경우, 기상 성장의 경우 상기 {111}면에서, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 전자 농도의 온도 의존성이 음의 상관과 동시에, 홀 계수의 온도 의존성이 양의 상관을 용이하게 얻는다. 이에 따라, 이 전자 방출부를 갖는 전자 방출 소자는 넓은 온도 범위에서 양호하게 움직이며, 높은 전자 방출 특성이 얻어진다.
(구체예 2)
이 구체예 2에서는 상술한 구체예 1과 동일한 방법에서, P 이외에 Si가 SiH4 가스(SiH4/CH4)로서 50 ppm 첨가되며, 인 도핑층의 합성에 의해 다이아몬드 n형 반도체를 얻는다. 또한, 이 구체예 2에서는 이것과는 별도로, 다이아몬드 기판 근방에 Si의 고체 공급원(Si 반도체 기판)을 설치하고, Si의 혼입을 시도하여 인 도핑층의 합성에 의해 다이아몬드 n형 반도체를 얻는다. 또한, 이 구체예 2에서는 구체예 1과 같은 CO2 가스의 첨가는 행해지지 않는다.
여기서, 도 8은 Si를 가스에 의해 공급했을 때의 인 도핑층(다이아몬드 반도체층)의 합성 조건, SIMS 결과의 Si 원자 농도 및 제조된 샘플(다이아몬드 n형 반도체)의 홀 효과의 측정 결과를 나타내는 표이다. 또한, 도 9는 Si를 고체에 의해 공급했을 때의 인 도핑층의 합성 조건, SIMS 결과의 Si 원자 농도 및 제조된 샘플(다이아몬드 n형 반도체)의 홀 효과의 측정 결과를 나타내는 표이다. 또한, 도 9에서 상단의 2개의 샘플은 SiO2가 고체 공급된 샘플을 나타내고 있다. 하단의 3개의 샘플은 Si가 고체 공급된 샘플을 나타내고 있다.
도 8의 결과로부터 알 수 있는 바와 같이 Si가 원자 농도 1×1017 개/㎤ 이상 혼입되면, 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리 어 농도의 온도 의존성이 음의 상관과 동시에, 홀 계수의 온도 의존성이 양의 상관을 갖는 특성을 발현하는 샘플 형성 조건의 범위가 넓어졌다. 즉, 상술한 구체예 1에서는 포스핀 농도가 22,000 ppm 이상인 샘플만 상술한 상관을 갖는 특성이 발현하는 데 비해(도 7 참조), 이 구체예 2에서는 도 8에 도시된 바와 같이 20,000 ppm 이하(도 8에서는 10,000 ppm 및 5,000 ppm)인 샘플에서도 상술한 특성이 발현되었다.
이러한 상관을 갖는 샘플 중에서, 가장 저항률이 높은 샘플은 SiH4 가스가 첨가된 샘플(CH4/H2=0.1 ％, PH3/CH4=5,000 ppm)과, Si가 고체에 의해 공급된 샘플(CH4/H2=0.05 ％, PH3/CH4=5,000 ppm)이며, 각각 500 Ω㎝였다. 또한, 두 번째로 저항률이 높은 샘플은 SiH4 가스가 첨가된 샘플(CH4/H2=0.1 ％, PH3/CH4=10,000 ppm), 400 Ω㎝였다. 이 조건으로 다이아몬드 n형 반도체를 이용한 다이오드 또는 전자 방출 소자에서도, 이들의 소자 특성의 온도에 대한 변화량이 적은 효과가 구체예 1과 동일하게 얻어졌다. 이들의 샘플 이외에는 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상의 범위에서 캐리어 농도의 온도에 대한 음의 상관 관계가 얻어졌다. 구체예 1과 마찬가지로 전자 방출 특성의 측정 결과인 임계치 전압을 도 8의 "임계치 전압"란에 나타내었다. 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 캐리어 농도 온도 의존성이 음의 상관을 갖는 경우가 임계치 전압이 700 V 이하로 낮았으며, 최대 방출 전류치도 높았다. 특히, 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상의 온도 범위에서 캐리어 농도의 온도 의존성이 음의 상관을 갖는 경우, 임계치 전압은 500 V 이하로 낮았다.
또한, SIMS 결과의 P 원자 농도에 대해서는, 포스핀 농도가 22,000 ppm인 경우 9.0×1019 내지 1.3×1020 개/㎤, 10,000 ppm인 경우 7.3×1019 내지 8.8×1019 개/㎤, 5,000 ppm인 경우는 5.1×1019 내지 6.5×1019 개/㎤, 1,000 ppm인 경우 9.1×1018 내지 2.2×1019 개/㎤였다.
도 9로부터 알 수 있는 바와 같이, Si 또는 SiO2가 고체 공급된 경우에도 도 8과 동일한 경향의 결과가 얻어졌다. 가스 첨가와 비교하면 효율성 및 제어성은 떨어지지만, 첨가가 가능하였다.
2 ㎟의 단결정 다이아몬드 IIa {100} 기판 위에 도펀트 가스 도입의 최적화가 행해진 마이크로파 플라즈마 CVD 장치로, 하기와 같은 조건으로 황 도핑 다이아몬드를 에피택셜 성장시켰다. 성장 조건은 메탄 농도(CH4/H2)=0.03 ％ 내지 2.0 ％, 황화수소 농도(H2S/H2)=20,000 ppm 내지 2,000,000 ppm, 파워 200 W 내지 400 W, 기판 온도 850 ℃ 내지 1,000 ℃, 압력 100 Torr(1.33×104 pa)이다. 이에 따라, 막 두께 1 내지 2 ㎛인 에피택셜막이 형성되었으며, 구체예 1과 동일하게 하여 평가한 결과, 상기 조건으로 제조된 모든 샘플에서 적어도 100 ℃ 내지 300 ℃의 온도 범위에서 n형 판정이 얻어졌고, 캐리어 농도의 온도 의존성이 음의 상관을, 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내었으며, 저항률은 480 Ω㎝ 이 하, 전자 농도는 1.3×1016 ㎝-3 이상이었다. 또한, S 원자 농도를 SIMS에 의해 조사한 결과, 제조된 모든 샘플에서 6.0×1019 개/㎤ 이상이었다. 또한, 구체예 1과 동일하게 하여 제조된 pn 다이오드에 대하여, 정류비 및 순방향 저항의 온도 의존성을 측정한 결과, 모든 샘플에서 1 내지 2 자릿수밖에 변화되지 않았다. 또한, 구체예 1과 동일하게 제조된 전자 방출 소자에 대하여 임계치 전압을 측정한 결과, 모든 샘플이 700 V 이하로 낮았다.
이상의 구체예로부터 알 수 있는 바와 같이, 본 발명에 따른 다이아몬드 n형 반도체는 넓은 온도 범위에서 캐리어 농도의 변화량이 작으며, 따라서 다이오드 등의 반도체 소자 또는 전자 방출 소자에 적용된 경우, 소자 특성의 온도에 대한 변화량이 작은 소자가 얻어진다. 그렇기 때문에, 본 발명에 따른 다이아몬드 n형 반도체는 발광 소자 또는 트랜지스터 등에 공적으로 적용 가능하다.
이상의 본 발명의 설명으로부터 본 발명을 다양하게 변형시킬 수 있는 것은 분명하다. 이러한 변형은 본 발명의 사상 및 범위로부터 벗어난다고 볼 수 없으며, 모든 당업자에게 있어서 명백한 개량은 이하의 청구의 범위에 포함되는 것이다.
본 발명은 SCR, GTO, SIT, IGBT 및 MISFET 등의 반도체 소자 또는 디스플레이, 전자총, 형광관 및 진공관 등의 일부를 구성하는 전자 방출 소자에 대한 적용이 가능하다.

Claims (16)

  1. n형의 도전성을 갖는 제1 다이아몬드 반도체를 구비하며,
    상기 제1 다이아몬드 반도체는 적어도 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 전도체의 전자 농도의 온도 의존성이 음의 상관을 나타내는 다이아몬드 n형 반도체.
  2. 제1항에 있어서, 상기 제1 다이아몬드 반도체는 적어도 0 ℃ 내지 300 ℃의 온도 영역 내 100 ℃ 이상의 온도 범위에서 상기 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내는 다이아몬드 n형 반도체.
  3. 제1항 또는 제2항에 있어서, 상기 온도 범위는 0 ℃ 내지 300 ℃의 온도 영역 내 200 ℃ 이상에 걸쳐서 존재하는 다이아몬드 n형 반도체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 다이아몬드 반도체는 상기 0 ℃ 내지 300 ℃의 온도 영역 내의 적어도 어느 한 온도에서 500 Ω㎝ 이하의 저항률을 갖는 다이아몬드 n형 반도체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 다이아몬드 반도체는 상기 0 ℃ 내지 300 ℃의 온도 영역에서 상기 전자 농도가 항상 1016 ㎝-3 이상인 다이아몬드 n형 반도체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 다이아몬드 반도체는 1 종류 이상의 도너 원소를 합계 5×1019 ㎝-3보다 많이 함유하고 있는 다이아몬드 n형 반도체.
  7. 제6항에 있어서, 상기 제1 다이아몬드 반도체는 상기 도너 원소로서 적어도 P(인)를 함유하고 있는 다이아몬드 n형 반도체.
  8. 제6항에 있어서, 상기 제1 다이아몬드 반도체는 상기 도너 원소로서 적어도 S(황)를 함유하고 있는 다이아몬드 n형 반도체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 다이아몬드 반도체는 도너 원소와 함께 해당 도너 원소 이외의 불순물 원소를 함유하고 있는 다이아몬드 n형 반도체.
  10. 제9항에 있어서, 상기 제1 다이아몬드 반도체는 상기 불순물 원소로서 Si를 1×1017 ㎝-3 이상 함유하고 있는 다이아몬드 n형 반도체.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 다이아몬드 반도체는 단결정 다이아몬드인 다이아몬드 n형 반도체.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 다이아몬드 n형 반도체는 추가로,
    상기 제1 다이아몬드 반도체에 인접하여 설치된 n형으로 판정된 제2 다이아몬드 반도체를 구비하며,
    상기 제2 다이아몬드 반도체는 전도체의 전자 농도의 온도 의존성이 음의 상관을 나타내지 않을 뿐만 아니라, 상기 전도체의 홀 계수의 온도 의존성이 양의 상관을 나타내지 않는 다이아몬드 n형 반도체 .
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 다이아몬드 n형 반도체가 적어도 일부에 적용된 반도체 소자.
  14. 제1항 내지 제12항 중 어느 한 항에 기재된 다이아몬드 n형 반도체가 적어도 전자 방출부에 적용된 전자 방출 소자.
  15. 다이아몬드 기판을 준비하고,
    상기 다이아몬드 기판에 도너 원소 이외의 불순물 원소를 인위적으로 도입하 면서, 해당 다이아몬드 기판 위에 상기 제1 다이아몬드 반도체를 에피택셜 성장시키는 제1항 내지 제12항 중 어느 한 항에 기재된 다이아몬드 n형 반도체의 제조 방법.
  16. 제15항에 있어서, 상기 다이아몬드 기판에는 상기 불순물 원소로서 Si가 인위적으로 도입되는 다이아몬드 n형 반도체의 제조 방법.
KR1020067010086A 2003-11-25 2004-11-17 다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및전자 방출 소자 KR20060122868A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00394183 2003-11-25
JP2003394183 2003-11-25
JP2004087812 2004-03-24
JPJP-P-2004-00087812 2004-03-24

Publications (1)

Publication Number Publication Date
KR20060122868A true KR20060122868A (ko) 2006-11-30

Family

ID=34635597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010086A KR20060122868A (ko) 2003-11-25 2004-11-17 다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및전자 방출 소자

Country Status (5)

Country Link
US (2) US20070272929A1 (ko)
EP (1) EP1693895B1 (ko)
JP (1) JP4835157B2 (ko)
KR (1) KR20060122868A (ko)
WO (1) WO2005053029A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240785B1 (ko) 2003-12-12 2013-03-07 엘리멘트 식스 리미티드 화학적 증착 다이아몬드에 마크를 통합시키는 방법
JP4784915B2 (ja) * 2005-02-03 2011-10-05 独立行政法人産業技術総合研究所 リン原子がドープされたｎ型（１００）面方位ダイヤモンド半導体単結晶膜及びその製造方法
WO2006136929A2 (en) * 2005-06-22 2006-12-28 Element Six Limited High colour diamond layer
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
EP1957689B1 (en) * 2005-12-09 2011-04-20 Element Six Technologies (PTY) LTD High crystalline quality synthetic diamond
GB0611594D0 (en) * 2006-06-13 2006-07-19 Taylor Gareth A Electrical switching device and method of embedding catalytic material in a diamond substrate
JP5273635B2 (ja) * 2006-08-25 2013-08-28 独立行政法人産業技術総合研究所 高効率間接遷移型半導体紫外線発光素子
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
JP5640893B2 (ja) * 2011-05-26 2014-12-17 株式会社デンソー 熱電子発電素子
JP6232816B2 (ja) * 2013-08-05 2017-11-22 住友電気工業株式会社 ナノ多結晶ダイヤモンドおよびこれを備える電子銃、並びにナノ多結晶ダイヤモンドの製造方法
JP6165000B2 (ja) * 2013-09-13 2017-07-19 株式会社デンソー 熱電子発電素子
CN118039466A (zh) * 2024-04-12 2024-05-14 山东大学 一种具有Si掺杂金刚石改质层的复合衬底及半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818719C2 (de) * 1987-06-02 2000-03-23 Sumitomo Electric Industries Halbleitender Diamant vom n-Typ und Verfahren zu dessen Herstellung
JP2614868B2 (ja) * 1987-09-09 1997-05-28 導電性無機化合物技術研究組合 電界効果トランジスタの製造法
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
JP3077206B2 (ja) * 1991-01-10 2000-08-14 住友電気工業株式会社 ダイヤモンド膜及びその製造方法
JP2721278B2 (ja) * 1991-05-29 1998-03-04 キヤノン株式会社 半導体電子放出素子
US5256888A (en) * 1992-05-04 1993-10-26 Motorola, Inc. Transistor device apparatus employing free-space electron emission from a diamond material surface
JP2905870B2 (ja) * 1996-12-26 1999-06-14 工業技術院長 ｐ型ダイヤモンド半導体
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
JP3568394B2 (ja) * 1998-07-07 2004-09-22 独立行政法人 科学技術振興機構 低抵抗ｎ型ダイヤモンドの合成法
EP1179621A4 (en) * 1999-03-26 2007-12-19 Japan Science & Tech Agency SEMICONDUCTOR DIAMOND OF N-TYPE AND METHOD FOR THE PRODUCTION THEREOF
JP2001035804A (ja) * 1999-07-21 2001-02-09 Agency Of Ind Science & Technol ダイヤモンド半導体およびその作製方法
JP3138705B1 (ja) * 1999-08-31 2001-02-26 工業技術院長 ダイヤモンドｐｎ接合ダイオードおよびその作製方法
US6337513B1 (en) * 1999-11-30 2002-01-08 International Business Machines Corporation Chip packaging system and method using deposited diamond film
JP4770105B2 (ja) * 2002-02-07 2011-09-14 住友電気工業株式会社 ｎ型ダイヤモンド半導体
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices

Also Published As

Publication number Publication date
WO2005053029A1 (ja) 2005-06-09
JPWO2005053029A1 (ja) 2007-12-06
US20070272929A1 (en) 2007-11-29
EP1693895A1 (en) 2006-08-23
US20120175641A1 (en) 2012-07-12
EP1693895B1 (en) 2013-03-13
JP4835157B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
US20120175641A1 (en) Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US8212288B2 (en) Compound semiconductor substrate comprising a multilayer buffer layer
CN109920857B (zh) 一种肖特基二极管及其制备方法
JP5708556B2 (ja) Ｉｉｉ族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
CN1147921C (zh) 氮化物半导体的生长方法、半导体器件及其制造方法
US9793355B2 (en) Epitaxial wafer and switch element and light-emitting element using same
US9136400B2 (en) Semiconductor device
US20180331255A1 (en) Fabrication of ultraviolet light emitting diode with tunnel junction
CN1502124A (zh) 硅锗双极型晶体管
Davis Deposition, characterization, and device development in diamond, silicon carbide, and gallium nitride thin films
JP2008311542A (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP4071833B2 (ja) ダイヤモンド半導体デバイス
JP2011035065A (ja) 半導体装置
US20230100453A1 (en) Silicon carbide semiconductor device
US20070030871A1 (en) Semiconductor device having low resistance contact to p-type semiconductor layer of a wide band gap compound and method for manufacturing the same
US20150295049A1 (en) Epitaxial wafer and switch element and light-emitting element using same
KR100944883B1 (ko) Ｐｎ 접합을 갖는 박막 결정 웨이퍼 및 그 제조 공정
CN100456490C (zh) 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
CN111146075A (zh) 一种提高碳化硅外延片载流子寿命的方法
JP4241174B2 (ja) 低抵抗ｎ型半導体ダイヤモンド
JP7486729B2 (ja) 半導体装置
CN117438446A (zh) 一种具有异质结的平面vdmos及制备方法
CN114823908A (zh) 功率半导体器件及其应用
Yamada et al. Field emission characteristics of 2D hole accumulation layer on H-terminated CVD diamond

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid