WO2005053029A1 - ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子 - Google Patents

ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子 Download PDF

Info

Publication number
WO2005053029A1
WO2005053029A1 PCT/JP2004/017077 JP2004017077W WO2005053029A1 WO 2005053029 A1 WO2005053029 A1 WO 2005053029A1 JP 2004017077 W JP2004017077 W JP 2004017077W WO 2005053029 A1 WO2005053029 A1 WO 2005053029A1
Authority
WO
WIPO (PCT)
Prior art keywords
diamond
semiconductor
type semiconductor
temperature range
temperature
Prior art date
Application number
PCT/JP2004/017077
Other languages
English (en)
French (fr)
Inventor
Akihiko Namba
Yoshiki Nishibayashi
Takahiro Imai
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to JP2005515760A priority Critical patent/JP4835157B2/ja
Priority to US10/580,346 priority patent/US20070272929A1/en
Priority to EP04819316A priority patent/EP1693895B1/en
Publication of WO2005053029A1 publication Critical patent/WO2005053029A1/ja
Priority to US13/426,375 priority patent/US20120175641A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/308—Semiconductor cathodes, e.g. cathodes with PN junction layers

Definitions

  • Diamond n-type semiconductor manufacturing method thereof, semiconductor device, and electron-emitting device
  • the present invention relates to a diamond n-type semiconductor, a method for manufacturing the same, a semiconductor device to which the diamond n-type semiconductor is applied, and an electron-emitting device to which the diamond n-type semiconductor is applied.
  • n-type or p-type semiconductors Power devices to which semiconductor materials such as SCR, GTO, SIT, IGBT, and MISFET are applied are manufactured using n-type or p-type semiconductors.
  • concentration of each carrier it is important to form a very high carrier concentration and reduce the resistance. This is because it is preferable that the contact resistance with the electrode metal supplying the current is small.
  • high-concentration doping has formed an n + layer and a P + layer, and realized ohmic characteristics with low contact resistance with the metal layer through that layer.
  • the n + layer and the p + layer may be formed by epitaxial growth, or may be formed by forming a metal or the like and diffusing elements by annealing. Also, it can be formed by ion implantation or the like.
  • the n-type layer having a low resistance affects the characteristics of a semiconductor, it greatly affects not only! / ⁇ ⁇ but also an electron-emitting device applicable to a display, an electron gun, a fluorescent tube, a vacuum tube, and the like.
  • a wide gap material tends to have a low electron affinity, and if an n-type layer is formed, it can be used as a material having a low work function! / And is promising as an electron emission material.
  • the carrier concentration is low, even if a bias is applied, electrons cannot be sufficiently accumulated, and the effect of applying a noise cannot be effectively used, so that electron emission cannot be facilitated.
  • a semiconductor having a high carrier concentration is important for both semiconductor applications and electron emission applications.
  • p-type semiconductors can be easily doped at a very high concentration by vapor phase growth, but n-type semiconductors have been difficult to dope at a high concentration.
  • P (phosphorus) doping ⁇ S (sulfur) doping It was very difficult to increase the doping concentration.
  • these elements are larger than C (carbon), which is a constituent atom of diamond, and are therefore difficult to be incorporated during crystal growth!
  • Patent Documents 1 and 2 disclose a diamond semiconductor in which a P-doped film and an S-doped film are vapor-phase synthesized on a diamond substrate, respectively.
  • Patent Literature 3 and Non-Patent Literature 1 describe diamond semiconductors heavily doped with N (nitrogen) as an n-type dopant and B (boron) as a p-type dopant, respectively.
  • Non-Patent Documents 2 and 3 each describe that a P-doped film is vapor-phase synthesized on a diamond ⁇ 111 ⁇ substrate.
  • Non-Patent Document 4 describes that an S-doped film is vapor-phase synthesized on a diamond ⁇ 100 ⁇ substrate.
  • Patent Document 1 Japanese Patent No. 1704860
  • Patent Document 2 Japanese Patent No. 2081494
  • Patent Document 3 Japanese Patent No. 3374866
  • Non-patent document l Shiomi et al. JJAP, Vol. 30 (1991) p.1363
  • Non-Patent Document 2 Terachi et al., New Diamond Vol.17 No.l (2001) p.6
  • Non-Patent Document 3 Koizumi et al. Appl.Phys. Lett.Vol. 71, No. 8 (1997) p. L065
  • Non-Patent Document 4 Gamo et al., New Diamond Vol. 15 No. 4 (1999) p. 20
  • the inventors have found the following problems. That is, the conventional diamond n-type semiconductor has a very large change in carrier concentration in a temperature range from room temperature to a high temperature, where the carrier concentration at room temperature is low and the force is low. Therefore, the amount of change in the resistance value was very large.
  • the carrier concentration typically, the carrier concentration of 10 13 cm- 3 at room temperature - While it is 10 14 cm one 3 about, 500. In the high-temperature C 10 17 cm- 3 - it is about 10 18 cm- 3.
  • the present invention has been made to solve the above-described problems, and has a diamond n-type semiconductor in which the amount of change in carrier concentration is sufficiently reduced in a wide temperature range, a method for manufacturing the same, and a method for manufacturing the same. It is an object to provide a semiconductor element to which an n-type semiconductor is applied and an electron-emitting element to which the diamond n-type semiconductor is applied.
  • a diamond n-type semiconductor according to the present invention includes a first diamond semiconductor having an n-type conductivity.
  • This diamond semiconductor is characterized in that the temperature dependence of the electron concentration of the conductor shows a negative correlation at a temperature range of 100 ° C or higher within a temperature range of at least 0 ° C and a temperature range of 300 ° C.
  • the carrier concentration there is a temperature region in which the temperature dependence of the electron concentration of the conductor, that is, the carrier concentration has a negative correlation.
  • the carrier concentration The fact that the temperature dependence shows a negative correlation means that the carrier concentration decreases as the temperature increases.
  • the carrier concentration is always positively correlated with the temperature because the temperature dependence of the carrier concentration shows a negative correlation over the temperature range of 100 ° C or more in the temperature range from 0 ° C to 300 ° C.
  • the change in carrier concentration over a wide temperature range is smaller than that of a conventional diamond n-type semiconductor showing Moreover, the fact that such a correlation appears in the temperature range from 0 ° C to 300 ° C is very useful for the application of diamond n-type semiconductors. This is because, in general, this temperature range is included in the operating temperature of the semiconductor device or the electron-emitting device. Therefore, the diamond n-type semiconductor according to the present invention can be widely applied to various semiconductor devices and electron-emitting devices.
  • the amount of change in the carrier concentration means the difference between the maximum value and the minimum value of the carrier concentration in the considered temperature range. Specifically, the amount of change in the carrier concentration of the diamond n-type semiconductor in the temperature range from 0 ° C. to 500 ° C. is less than three digits, and more preferably less than one digit.
  • the temperature dependence of the Hall coefficient of the conductor shows a positive correlation at least in the temperature range of 0 ° C to 300 ° C in a temperature range of 100 ° C or more.
  • the Hall coefficient of the conductor is proportional to the electron concentration, that is, the reciprocal of the carrier concentration. That is, when the temperature dependence of the electron carrier concentration shows a negative correlation, the Hall coefficient of the conductor shows a positive correlation.
  • the variation of the Hall coefficient means the difference between the maximum value and the minimum value of the Hall coefficient in the considered temperature range.
  • the change amount of the Hall coefficient in the temperature range from 0 ° C. to 500 ° C. is less than three digits, and more preferably less than one digit.
  • the first diamond semiconductor when used to form a stacked structure with an n-type layer having a lower donor element concentration than that of the first diamond semiconductor, the first diamond semiconductor force is also reduced to the n-type layer.
  • a high carrier effect can be obtained.
  • the above-mentioned temperature range preferably exists in a temperature range from 0 ° C to 300 ° C over 200 ° C or more.
  • the temperature dependence of the carrier concentration shows a negative correlation over the temperature range of 200 ° C or higher
  • the temperature dependence of the Hall coefficient of the conductor shows a positive correlation over the temperature range.
  • the amount of change in carrier concentration in the temperature range is sufficiently small.
  • the first diamond semiconductor preferably has a resistivity of 500 ⁇ cm or less at least at any temperature within a temperature range of 0 ° C to 300 ° C. .
  • the temperature dependence of the carrier concentration shows a negative correlation
  • the temperature dependence of the Hall coefficient shows a positive correlation.
  • the first diamond semiconductor preferably has an electron concentration of at least 10 16 cm ⁇ 3 in a temperature range from 0 ° C. to 300 ° C.
  • the electron concentration is always 10 16 cm- 3 or more, that is, the minimum value of the carrier concentration in this temperature region
  • the effect of applying a bias is more than 10 16 cm— 3 or the maximum value of the Hall coefficient is 6.25 ⁇ 10 2 C_1 cm 3.
  • the first diamond semiconductor may one or more donor elements containing more than a total of 5 X 10 19 cm- 3.
  • a gas containing hydrogen gas and carbon as a raw material is introduced into a synthesis device (chamber) that is maintained at a pressure of about 1.33 ⁇ 10 3 Pa to 1.33 ⁇ 10 4 Pa.
  • active species such as including radicals and ions of hydrogen and carbon by giving, grown as always maintained SP 3 bond of carbon on the substrate.
  • the temperature around the substrate during the growth is 600 ° C.
  • the gas flow of the chamber is designed so that these active species efficiently reach the substrate surface.
  • a doping gas containing a donor element is introduced into such a device.
  • high concentration doping is difficult. Because these gases begin to decompose below 600 ° C, very little of the donor element is transported onto the substrate, and the rest adheres to the chamber walls or is exhausted outside the chamber. Such a loss is inferior in doping efficiency due to the large atomic radius, and becomes fatal in the case of high concentration doping in the case of a donor element.
  • the inventors have established a position for introducing a doping gas into the chamber, for example, on a substrate support so that many donor elements can reach the substrate while diamond grows on the substrate.
  • the donor element is preferably an element containing at least P.
  • the first diamond semiconductor which contains at least P as a donor element, has a more remarkable effect of being able to suitably manufacture a diamond n-type semiconductor having a sufficiently high carrier concentration. Is done.
  • the donor element may be an element containing at least S.
  • the first diamond semiconductor contains at least S as a donor element, the above-described effect that a diamond n-type semiconductor having a sufficiently high carrier concentration can be preferably manufactured is more remarkable. Is played.
  • the first diamond semiconductor may contain an impurity element other than the donor element together with the donor element.
  • an impurity element other than the donor element By doping the donor element while introducing an impurity element other than the donor element in this manner, an effect that the donor element can be doped at a very high concentration while suppressing the crystallinity of diamond is suppressed.
  • the first diamond semiconductor may contain 1 ⁇ 10 17 cm ⁇ 3 or more of Si as the impurity element.
  • the first diamond semiconductor can contain a donor element at a very high concentration while suppressing the crystallinity of diamond by containing 1 ⁇ 10 17 cm ⁇ 3 or more of Si as an impurity element. The effect is more remarkably exhibited. This effect appears when the PZC (number ratio of phosphorus atoms to carbon atoms) in the vapor phase is 5, OOOppm or more when the P-doped diamond semiconductor is produced by vapor phase growth.
  • the first diamond semiconductor is preferably a single crystal diamond. In this case, a diamond n-type semiconductor having particularly excellent characteristics as an n-type semiconductor as compared with polycrystalline diamond can be obtained.
  • the diamond n-type semiconductor according to the present invention may further include a second diamond semiconductor provided adjacent to the first diamond semiconductor and determined as n-type.
  • the second diamond semiconductor it is preferable that the temperature dependence of the electron concentration of the conductor does not show a negative correlation and the temperature dependence of the Hall coefficient of the conductor does not show a positive correlation.
  • the carriers permeate (diffuse) into the second diamond semiconductor adjacent to the first diamond semiconductor, and the carrier concentration of the entire diamond n-type semiconductor including the first and second diamond semiconductors increases.
  • the temperature dependence of the carrier concentration of the diamond semiconductor has a negative correlation
  • the temperature dependence of the Hall coefficient of the conductor has a positive correlation. It's ok.
  • the first diamond semiconductor and the second diamond semiconductor are diamond semiconductors having different characteristics from each other.
  • a diamond semiconductor according to a conventional technology corresponds.
  • the semiconductor device according to the present invention is at least partially constituted by a diamond n-type semiconductor having the above-described structure (a diamond n-type semiconductor according to the present invention).
  • a semiconductor element which can operate well in a wide temperature range can be obtained.
  • a diamond n-type semiconductor can be applied to a contact portion of a semiconductor element with an electrode metal. In this case, good ohmic contact is realized.
  • the electron-emitting portion is composed of the diamond n-type semiconductor having the above-described structure (the diamond n-type semiconductor according to the present invention).
  • the diamond n-type semiconductor according to the present invention the diamond n-type semiconductor according to the present invention.
  • the first diamond semiconductor is epitaxially grown on the diamond substrate while artificially introducing an impurity element other than the donor element into the diamond substrate.
  • This prevents the donor crystal from being heavily doped while preventing the crystallinity of the diamond from significantly deteriorating.
  • the obtained diamond n-type semiconductor can be obtained.
  • artificially introducing the impurity element is intended to exclude a case where impurities other than the donor element are naturally or accidentally mixed.
  • the formation of the first diamond semiconductor while artificially introducing strains and defects into the crystal also makes it possible to prevent the crystallinity of the diamond from being significantly degraded and to reduce the donor element. It is possible to obtain a diamond n-type semiconductor heavily doped with Nb.
  • the impurity element introduced into the diamond substrate is preferably Si.
  • Si is used as an impurity, the above effect of obtaining a diamond n-type semiconductor doped with a large amount of a donor element while preventing the crystallinity of the diamond from being greatly degraded is further remarkably exhibited.
  • the technique of artificially introducing an impurity element other than the donor element and the technique of artificially imparting crystal strain or crystal defect improve the crystallinity of the diamond by increasing the purity. This is inconsistent with the direction aimed at by the prior art, and is the knowledge obtained by the present inventors as a result of earnest research.
  • the prior art even if P and S can be doped at a high concentration as donor elements, since these elements are larger than carbon, which is a constituent atom of diamond, the crystal lattice is distorted and the crystallinity is deteriorated. If the crystallinity of the diamond breaks down or defects are introduced into the crystal, the electrical resistance may increase. In the case where the defect to be introduced graphically contains a pi bond, the electrical resistance may be low, but since the conductivity is metallic, n-type determination is not made in the measurement and evaluation.
  • a diamond n-type semiconductor in which the amount of change in carrier concentration is sufficiently reduced in a wide temperature range, a method for manufacturing the same, a semiconductor element using the diamond n-type semiconductor, and an electron emission device An element is realized.
  • FIG. 1 is a cross-sectional view showing a configuration of a typical example of a diamond n-type semiconductor according to the present invention.
  • FIG. 2 is a diagram for explaining a carrier seepage effect.
  • FIG. 3 is a graph showing the measurement results regarding the temperature dependence of the carrier concentration of a sample manufactured as a diamond n-type semiconductor according to the present invention.
  • FIG. 4 is a graph showing a measurement result regarding the temperature dependence of a Hall coefficient of a sample manufactured as a diamond n-type semiconductor according to the present invention.
  • FIG. 5 is a graph showing a measurement result regarding the temperature dependence of resistivity of a sample manufactured as a diamond n-type semiconductor according to the present invention.
  • FIG. 6 is a photograph showing an electron-emitting portion of an electron-emitting device to which the diamond n-type semiconductor according to the present invention is applied.
  • FIG. 7 is a table showing conditions for synthesizing a phosphorus-doped layer and measurement results of the Hall effect for a plurality of samples manufactured as the diamond n-type semiconductor according to the present invention.
  • FIG. 8 shows the measurement of the phosphorus doping layer synthesis conditions, the Si atom concentration in the SIMS result, and the Hall effect of a plurality of samples manufactured as the diamond n-type semiconductor according to the present invention when Si was supplied by gas. It is a table showing a result.
  • FIG. 9 shows the synthesis conditions of the phosphorus-doped layer when Si was supplied as a solid, the concentration of the Si element in the SIMS result, and the Hall effect of a plurality of samples manufactured as the diamond n-type semiconductor according to the present invention. It is a table
  • Region (a) in Fig. 1 is a cross-sectional view showing the configuration of the first embodiment of the diamond n-type semiconductor according to the present invention.
  • the diamond n-type semiconductor 1 according to the first embodiment includes a diamond substrate 10 and a first diamond semiconductor layer 12.
  • a single crystal diamond is used.
  • the diamond substrate 10 it is more preferable to use a single crystal diamond which can use a heteroepitaxy substrate or a highly oriented polycrystalline film.
  • a first diamond semiconductor layer 12 is formed on the main surface S1 of the diamond substrate 10.
  • the formation of the first diamond semiconductor layer 12 is preferably performed by a microwave plasma CVD method in a device in which the introduction of the dopant gas has been optimized since the controllability of the donor concentration is good.
  • a microwave plasma CVD method in a device in which the introduction of the dopant gas has been optimized since the controllability of the donor concentration is good.
  • other forming methods may be used.
  • P phosphorus
  • S sulfur
  • a hydride such as phosphine (PH) or hydrogen sulfide (HS) is preferably used as a source material of the donor element.
  • the plane orientation of the main surface S1 is preferably ⁇ 111 ⁇ when P is a donor element, and ⁇ 100 ⁇ when S is S.
  • the main surface S1 having a plane orientation of ⁇ 111 ⁇ may be obtained by forming a fine ⁇ 111 ⁇ plane on the ⁇ 100 ⁇ substrate by an appropriate processing technique.
  • the first diamond semiconductor layer 12 can be used for an appropriate semiconductor evaluation device or measurement device. Therefore, the temperature dependence of the carrier concentration (electron concentration) shows a negative correlation in a part of the temperature region where the n-type determination is made, and the temperature dependence of the Hall coefficient of the conductor is positive.
  • the correlation is shown.
  • the temperature region where such a correlation appears is at least within the temperature range of 0 ° C to 300 ° C, and preferably exists over the temperature range of 100 ° C or more, and more preferably 200 ° C. It is preferably present over a temperature range of at least ° C. As an example of this case, as shown in FIG. 3, the above-mentioned correlation appears in a temperature range from 100 ° C to 300 ° C.
  • the above correlation is preferably positive in the carrier concentration and negative in the Hall coefficient, as in the diamond n-type semiconductor according to the prior art.
  • the carrier concentration decreases with increasing temperature from room temperature to 300 ° C, and the carrier concentration increases with increasing temperature at higher temperatures.
  • the room temperature here is 25 ° C
  • the donor element is heavily doped.
  • the first diamond semiconductor layer 12 preferably contains at least 5 ⁇ 10 cm ′′ or more of one or more types of donor elements. Further, it is preferable that the first diamond semiconductor layer 12 contains at least P as a donor element. It may contain at least S as a donor element.In order to dope the donor element in a large amount, for example, the introduction position of the doping gas into the chamber may be a gas introduction port provided on the substrate support.
  • the methane concentration in the microwave plasma CVD method is very low.
  • the methane concentration is preferably less than 0.08%, more preferably less than 0.03%, whereas if the methane concentration is too low and less than 0.003%, the diamond growth rate will be too slow. Therefore, the methane concentration is preferably 0.003% or more because it is not practical for film formation.
  • the donor element in order to dope the donor element in a large amount while suppressing the crystallinity of diamond, it is necessary to introduce impurities other than the donor element together with the donor element when forming the first diamond semiconductor layer 12. Is preferred. Such impurities are more abundant than the above donor elements. Introduced at low concentrations. As an impurity, Si is suitable, and its concentration is preferably 1 ⁇ 10 17 cm " 3 or more. The effect that the donor element can be doped at a very high concentration while suppressing the deterioration of the crystallinity of diamond is as follows.
  • PZC number ratio of phosphorus atoms to carbon atoms
  • A1 may be used as an impurity.
  • the donor element may be doped while artificially imparting strain or point defects to the diamond crystal.
  • the carrier concentration of the first diamond semiconductor layer 12 is 0 Oite the temperature range from ° C to 300 ° C at all times, 10 16 cm- 3 or more is preferably not 5 X 10 than is preferred instrument of 16 cm — 3 or more. Further, the resistivity of the first diamond semiconductor layer 12 is preferably not more than 500 ⁇ cm at least in any temperature range from 0 ° C. to 300 ° C.!
  • the diamond n-type semiconductor 1 has a temperature region in which the temperature dependency of the carrier concentration shows a negative correlation and the temperature dependency of the Hall coefficient of the conductor shows a positive correlation. I do. For this reason, the carrier concentration is always positively correlated with temperature, and the Hall coefficient is always negatively correlated with temperature dependence. Small change in carrier concentration. Specifically, the change amount of the carrier concentration in the temperature range from 0 ° C. to 500 ° C. is less than three digits, and more preferably less than one digit. The same phenomenon can be understood even when considering a plurality of carriers having different mobilities. In other words, it is also a force that superimposes a phenomenon in which one carrier decreases and a phenomenon in which the other carrier increases. Therefore, the diamond n-type semiconductor 1 can be widely applied to various semiconductor devices and electron-emitting devices.
  • the first diamond semiconductor layer 12 when used to form a stacked structure with an n-type layer having a lower donor element concentration than the first diamond semiconductor layer 12, the first diamond semiconductor layer 12 From the carrier to the n-type layer, an effect of exuding can be obtained.
  • the above temperature range exists over 100 ° C. in the temperature range from 0 ° C. to 300 ° C. In this case, the amount of change in carrier concentration in a wide temperature range becomes sufficiently small. When the above temperature range exists over 200 ° C., the variation of the carrier concentration in a wide temperature range becomes much smaller.
  • the negative correlation of the temperature dependence of the carrier concentration and the positive correlation of the temperature dependence of the Hall coefficient appear in the temperature range of 0 ° C to 300 ° C because of the application of the diamond n-type semiconductor 1. , Very useful. This is because, in general, this temperature range is included in the operating temperature of the semiconductor device or the electron-emitting device.
  • the diamond n-type semiconductor 1 When the diamond n-type semiconductor 1 has a resistivity of 500 ⁇ cm or less at least at any temperature in the above temperature range, the diamond n-type semiconductor 1 is applied to a semiconductor device or an electron-emitting device. The contact resistance with the electrode metal supplying the current is reduced.
  • the carrier concentration is always 10 16 cm ⁇ 3 or more in the above temperature range
  • the effect of applying a bias becomes remarkable, and therefore good electron Release characteristics are obtained.
  • the first diamond semiconductor layer 12 contains one or more kinds of donor elements, for example, P element or S element in more than 5 ⁇ 10 19 cm ⁇ 3, the diamond n having a sufficiently high carrier concentration The type semiconductor 1 is obtained.
  • the first diamond semiconductor layer 12 When the first diamond semiconductor layer 12 is formed while introducing an impurity element other than the donor element together with the donor element, a large amount of the donor element is doped while preventing the crystallinity of diamond from being significantly degraded. A diamond n-type semiconductor is obtained.
  • the first diamond semiconductor layer 2 preferably contains Si as the impurity element other than the donor element at a concentration of IX 10 17 cm ⁇ 3 or more.
  • the above effect that the donor element can be doped at a very high concentration while suppressing the crystallinity of diamond is more remarkably exhibited. This effect appears when PZC (number ratio of phosphorus atoms to carbon atoms) in the gas phase is 5, OOOppm or more when P-doped diamond semiconductor is produced by vapor phase growth.
  • Region (b) in Fig. 1 is a cross-sectional view showing a configuration of a second embodiment of the diamond n-type semiconductor according to the present invention.
  • the diamond n-type semiconductor 2 according to the second embodiment includes a diamond substrate 10, a first diamond semiconductor layer 12, and second diamond semiconductor layers 14a and 14b.
  • a second diamond semiconductor layer 14a, a first diamond semiconductor layer 12, and a second diamond semiconductor layer 14b are sequentially formed.
  • the first diamond semiconductor layer 12 is grown using a microwave plasma CVD system with an optimized dopant gas introduction method, and the second diamond semiconductor layers 14a and 14b are grown epitaxially with a normal microwave CVD system. It can be formed by this.
  • the diamond substrate 10 and the first diamond semiconductor layer 12 are as described for the first embodiment shown in the area (a) in FIG.
  • the second diamond semiconductor layers 14a and 14b are similar to the first diamond semiconductor layer 12 in that the n-type determination is made, but the temperature dependence of the carrier concentration has a more negative correlation, and the hole of the conductor is The temperature dependence of the coefficients does not have a positive correlation. That is, the carrier concentration of the second diamond semiconductor layers 14a and 14b is always either a force having a positive correlation with the temperature or a constant value regardless of the temperature.
  • the names of the second diamond semiconductor layers 14a and 14b are given for convenience in order to distinguish them from the first diamond semiconductor layer 12.
  • the carrier also seeps into the second diamond semiconductor layers 14 a and 14 b adjacent to the first diamond semiconductor layer 12 with the force of the first diamond semiconductor layer 12. Therefore, the carrier concentration of the entire diamond n-type semiconductor 2 increases.
  • the temperature dependency of the carrier concentration of the first diamond semiconductor layer 12 has a negative correlation as described above, the effect of exuding carriers is particularly high.
  • only one of the second diamond semiconductor layers 14a and 14b may be provided. That is, in the diamond n-type semiconductor 2 according to the second embodiment shown in the region (b) in FIG. 1, both surfaces of the first diamond semiconductor layer 12 are covered by the second diamond semiconductor layers 14a and 14b. Force Only one surface of the first diamond semiconductor layer 12 may be covered by the second diamond semiconductor layer 14a or the second diamond semiconductor layer 14b. Alternatively, in the diamond n-type semiconductor 2 according to the second embodiment shown in a region (b) in FIG. 1, the second diamond semiconductor layers 14a, 14b are formed so as to cover substantially the entire surface of the first diamond semiconductor layer 12.
  • the second diamond semiconductor layers 14a and Z or the second diamond semiconductor layer 14b may be provided so as to cover only a part of the surface of the first diamond semiconductor layer 12. ⁇ .
  • at least a portion of the first diamond semiconductor layer 12 has a second diamond semiconductor layer 14a, Since 14b is provided adjacent to the diamond n-type semiconductor 2 according to the second embodiment, the effect that the carrier concentration increases due to the exudation of carriers as described above is obtained.
  • the diamond n-type semiconductor 2 according to the second embodiment shown in the area (b) in FIG. 1 only the first diamond semiconductor 12 is provided, but the first diamond semiconductor Needless to say, a configuration in which a plurality of semiconductor layers similar to 12 are provided and alternately stacked with a plurality of second diamond semiconductor layers is also possible.
  • the region (c) in FIG. 2 relates to the diamond n-type semiconductor according to the second embodiment, and the regions (a) and (b) in FIG. 2 relate to a comparative example.
  • the region (a) in FIG. 2 is an energy band when a boron-doped layer (B-dope layer) and an undoped layer (undope layer) are stacked.
  • the doped layer also causes carriers to seep into the undoped layer due to diffusion. While the force is acting, a force acts to pull carriers back from the undoped layer to the doped layer due to the potential barrier. For this reason, the entropic force due to diffusion and the potential force due to fixed charges are in opposition to each other, and the seeping force is reduced.
  • the region (b) in FIG. 2 is an energy band when a high-concentration boron-doped layer and a low-concentration boron-doped layer are stacked.
  • the potential barrier is lower than the energy band shown in the area (a) in FIG. 2, the force for pulling back carriers is also small.
  • the force that opposes the exudation of the carrier still works, but the exuding power is also reduced.
  • the carrier concentration does not depend on the temperature, that is, takes a constant value regardless of the temperature change.
  • the effective band gap becomes small, so that carrier injection into the intrinsic semiconductor becomes difficult.
  • the region (c) in FIG. 2 includes a high-concentration phosphorus-doped layer (for example, the first diamond semiconductor layer 12 in the second embodiment) and a low-concentration phosphorus-doped layer (for example, in the second embodiment).
  • This is an energy band when the second diamond semiconductor layers 14a and 14b) are stacked.
  • the band gap of the high-concentration phosphorus-doped layer is not small, a potential barrier hardly occurs between the high-concentration phosphorus-doped layer and the low-concentration phosphorus-doped layer. Rather, Fermi level (E rear
  • the diamond n-type semiconductors 1 and 2 are all SCR, GTO, SIT, It can be suitably applied to semiconductor devices such as IGBT and MISFET.
  • semiconductor devices such as IGBT and MISFET.
  • the diamond n-type semiconductors 1 and 2 are applied to part or all of the n-type layers of these elements, these elements can operate well in a wide temperature range.
  • a semiconductor element such as a pn diode can be formed by making a pn junction between a diamond n-type semiconductor and a diamond p-type semiconductor.
  • the diamond n-type semiconductors 1 and 2 can be suitably applied to electron-emitting devices used for displays, electron guns, fluorescent tubes, vacuum tubes, and the like.
  • An electron-emitting device in which the diamond n-type semiconductor 2 is applied to an electron-emitting portion can operate well in a wide temperature range and has high electron-emitting characteristics.
  • a target plate for receiving electrons may be provided, and the electron-emitting device may be configured to positively charge the target plate and negatively charge the diamond n-type semiconductor.
  • Phosphorus-doped diamond was epitaxially grown on a 2mm square single crystal diamond IIa ⁇ ll ⁇ substrate by a microwave plasma CVD apparatus optimized for dopant gas introduction under the following conditions.
  • FIG. 7 is a table showing the synthesis conditions of a plurality of samples manufactured as the diamond n-type semiconductor according to the present invention, the synthesis conditions of the phosphorus-doped layer, and the measurement results of the Hall effect. is there.
  • the minimum carrier concentration is 1 ⁇ 10 1 It was found to be 6 cm— 3 or more. This is because in a temperature range below a certain temperature, the carrier concentration tends to increase as the temperature decreases, so that the carrier concentration is below a certain amount (ie, the carrier concentration at the boundary temperature between the positive correlation and the negative correlation). It is related to not decreasing.
  • a p-type diamond layer is an n-type layer in which the temperature dependency of the carrier concentration has a negative correlation in a temperature range of 100 ° C or more within a temperature range of 0 ° C to 300 ° C.
  • a layer with a negative correlation in the temperature dependence of the carrier concentration in a temperature range from 0 ° C to 300 ° C and below 100 ° C or
  • a pn diode is obtained by joining a layer having only a positive correlation and a p-type diamond layer without a temperature dependence of carrier concentration having a negative correlation.
  • the rectification ratio and forward resistance of the latter pn diode changed by more than three orders of magnitude, whereas the former pn diode changed by less than 11 digits.
  • the force changed by only one or two orders of magnitude.
  • the temperature control of the element requires that the temperature dependence of the carrier concentration be within a temperature range of 0 ° C to 300 ° C and a temperature range of 100 ° C or more.
  • the temperature dependence of the carrier concentration in the temperature range from 0 ° C to 300 ° C is less than 100 ° C. It was much easier than using a diamond n-type semiconductor with only negative or positive correlation.
  • a diamond n-type semiconductor whose temperature dependence of carrier concentration has a negative correlation in the temperature range of 0 ° C to 300 ° C and a temperature range of 100 ° C or higher, is used as an electron emitter (electron emission unit).
  • the temperature dependence of the carrier concentration is negatively correlated, or the temperature dependence of the carrier concentration is positive in the temperature range below 100 ° C.
  • the distance between the emitter and the anode was 100 m. Comparing the threshold voltage (electron emission start voltage) and the maximum emission current value, the temperature dependence of the carrier concentration in the temperature range from 0 ° C to 300 ° C in the temperature range above 100 ° C.
  • the electron emission device using a diamond n-type semiconductor which has a negative correlation, has a lower threshold voltage of 550 V or less and a higher maximum emission current value.
  • the threshold voltage was as low as 500V or less.
  • the "threshold voltage" column in FIG. The threshold voltage measurement results for each sample are shown!
  • a carrier concentration (electron concentration) in a temperature range of 0 ° C to 300 ° C over a temperature range of 100 ° C or more is set on a diamond ⁇ 100 ⁇ single crystal substrate having a plurality of microprojections formed on the main surface.
  • Electron-emitting device obtained by vapor-growing a diamond n-type semiconductor whose temperature dependence of (concentration) is negatively correlated.
  • the temperature range from 0 ° C to 300 ° C on the diamond ⁇ 100 ⁇ single crystal substrate
  • Electron emission obtained by vapor-phase growth of a diamond n-type semiconductor that has a negative correlation with the carrier concentration temperature dependence or a positive correlation with the carrier concentration temperature dependence within a temperature range below 100 ° C.
  • Fig. 6 shows an electron emission device using a diamond n-type semiconductor whose carrier concentration has a negative correlation in the temperature range of 100 ° C or higher in the temperature range of 0 ° C to 300 ° C. It is a photograph of an electron emission part.
  • the electron-emitting portion was arranged so as to have symmetry with respect to a 90-degree rotation about the central axis when the electron-emitting device was viewed from the vertical direction. This symmetry is called "4-fold rotational symmetry". This makes it possible to form the electron-emitting devices regularly and prevent contact with the adjacent electron-emitting portions.
  • this electron-emitting device has four continuous ⁇ 111 ⁇ small planes centered on an axis inclined within 10 degrees from the vertical direction, and ⁇ 100 ⁇ arranged at the center and tip of these small planes. And a small plane. All the electron-emitting portions other than the electron-emitting portion shown in FIG. 6 also had the shapes shown in FIG.
  • the electron-emitting portion when the electron-emitting device is viewed from the vertical direction, the electron-emitting portion preferably has a four-fold rotational symmetry having a central axis having an inclination of preferably 35 degrees or less from the vertical direction.
  • the electron-emitting portion preferably has four-fold rotational symmetry having a central axis inclined within 10 degrees from the vertical direction. As a result, they can be formed more regularly, and can be more reliably prevented from contacting the projections of the adjacent electron-emitting devices.
  • the diamond semiconductor contains P as a donor element, and in the case of vapor phase growth, the temperature range of 100 ° C. or more in the temperature range of 0 ° C. to 300 ° C. on the ⁇ 111 ⁇ plane.
  • the temperature dependence of the electron concentration is negative, and the temperature dependence of the Hall coefficient is positive. Seki is easily obtained.
  • the electron-emitting device having the electron-emitting portion operates well in a wide temperature range, and can obtain high electron-emitting characteristics.
  • Example 2 in addition to this, a solid source of Si (Si semiconductor substrate) was placed near the diamond substrate, mixing of Si was attempted, and the synthesis of a phosphorus-doped layer also produced a diamond n-type semiconductor. obtain.
  • FIG. 8 shows the conditions for synthesizing a phosphorus-doped layer (diamond semiconductor layer) when Si was supplied by gas, the Si atom concentration in SIMS results, and the Hall effect of the manufactured sample (diamond n-type semiconductor).
  • 5 is a table showing the measurement results of the above.
  • Fig. 9 is a table showing the synthesis conditions of the phosphorus-doped layer when Si was supplied as a solid, the Si atom concentration of SIMS results, and the Hall effect measurement results of the manufactured sample (diamond n-type semiconductor). It is.
  • the upper two samples are samples to which SiO is supplied as a solid.
  • the result force of 8 when Si is mixed atomic concentration 1 X 10 17 or ZCM 3 or more, the 0 ° C or et 300 ° temperature region of up to C, and the temperature range of 100 ° C or higher
  • the range of sample formation conditions that exhibit a characteristic that the temperature dependence of the carrier concentration has a negative correlation and the temperature dependence of the Hall coefficient has a positive correlation has been widened. That is, in the above specific example 1, the characteristic having the above correlation was exhibited only in the sample having a phosphine concentration of 22, OOOppm or more (see FIG. 7). As shown, the above characteristics were exhibited in samples below 20, OOOppm (10, OOOppm and 5, OOOppm in Fig. 8).
  • the threshold voltage which is the measurement result of the electron emission characteristics, as in the specific example 1, is shown in the “threshold voltage” column of FIG.
  • the threshold voltage is lower than 700V and the maximum emission current is higher.
  • a sulfur-doped diamond was epitaxially grown under the following conditions using a microwave plasma CVD apparatus in which dopant gas introduction was optimized.
  • Example 2 Furthermore, the temperature dependence of the rectification ratio and the forward resistance of the pn diode manufactured in the same manner as in Example 1 was measured. The threshold voltage of the electron-emitting device manufactured in the same manner as in Example 1 was measured, and as a result, all the samples were as low as 700 V or less.
  • the diamond n-type semiconductor according to the present invention is broad and has a small amount of change in carrier concentration in a temperature range, and is therefore applicable to semiconductor elements such as diodes and electron-emitting devices. In this case, an element having a small change in element characteristics with respect to temperature can be obtained. Therefore, the diamond n-type semiconductor according to the present invention is publicly applicable to light emitting element transistors and the like.
  • the present invention is applicable to semiconductor devices such as SCRs, GTOs, SITs, IGBTs and MISFETs, and to electron-emitting devices that form part of displays, electron guns, fluorescent tubes, vacuum tubes, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　この発明は、広い温度範囲においてキャリア濃度の変化量が充分に低減されたダイヤモンドｎ型半導体等に関する。当該ダイヤモンドｎ型半導体は、ダイヤモンド基板と、その主面上に形成されたｎ型判定されるダイヤモンド半導体を備える。このダイヤモンド半導体は、そのｎ型判定される温度領域の一部においてキャリア濃度（電子濃度）の温度依存性が負の相関を示すとともに、ホール係数の温度依存性が正の相関を示す。このような特性をもつダイヤモンドｎ型半導体は、例えば、ダイヤモンド基板上にドナー元素以外の不純物を導入しながら、ドナー元素が多量にドープされたダイヤモンド半導体を形成することにより得られる。

Description

明 細 書
ダイヤモンド n型半導体、その製造方法、半導体素子、及び電子放出素 子
技術分野
[0001] この発明は、ダイヤモンド n型半導体、その製造方法、該ダイヤモンド n型半導体が 適用された半導体素子、及び該ダイヤモンド n型半導体が適用された電子放出素子 に関するものである。
背景技術
[0002] SCR、 GTO、 SIT, IGBT、 MISFET等の半導体材料が適用されたパワーデバイ スは、 n型や p型の半導体を利用して製造されている。このようなパワーデバイスでは 、それぞれのキャリアの濃度を制御する以外に、非常に高濃度のキャリア濃度を形成 し、抵抗を下げることが重要である。電流を供給する電極金属との接触抵抗が小さい ことが好ましいからである。そのため、従来から、高濃度のドーピングによって、 n+層 や P+層を形成し、その層を介して金属層との接触抵抗が低いォーミック特性を実現 してきた。 n+層や p+層はェピタキシャル成長によって形成しても良いし、金属などを 形成しァニールによって元素を拡散することによって形成しても良い。また、イオン注 入などによって形成することもできる。し力しながら、低抵抗 n型層や p型層を実現で きないワイドギャップ材料も多く存在する。その場合、低接触抵抗を実現できない。
[0003] 力！]えて、低抵抗の n型層は半導体の特性を左右すると!/ヽぅだけでなく、ディスプレイ 、電子銃、蛍光管及び真空管等に適用可能な電子放出素子においても大きく影響 する。特にワイドギャップ材料では、電子親和力が小さくなる傾向があり、 n型層を形 成すれば仕事関数の小さ!/、材料とすることができ、電子放出材料として有望である。 しかしながら、キャリア濃度が小さいと、バイアスをかけても、充分に電子を蓄積でき ず、ノ ィァスの印加効果を有効に利用できないため、電子放出を容易にすることはで きない。
[0004] 以上のように半導体応用にお 、ても、電子放出応用にしても、キャリア濃度 (特に電 子濃度）の大きな半導体は重要である。 [0005] ダイヤモンドについては気相成長により、 p型半導体は非常に高濃度のドーピング が容易であるが、 n型半導体は高濃度ドーピングが困難であった。低濃度の n型半導 体であれば P (リン)ドープゃ S (硫黄)ドープによって実現可能である力 そのドーピン グ濃度を高くするのは非常に困難であった。すなわち、これらの元素はダイヤモンド の構成原子である C (炭素）と比べて大き 、ために、結晶成長時に取り込まれ難!、。 また、高濃度にドーピングができたとしても、ダイヤモンドの結晶性が大きく崩れてし まい、却って抵抗が高くなることが想定される。あるいは、結晶性が保たれたとしても、 欠陥が生じてしまう。この場合、移動度が小さくなり、抵抗が高くなることも想定される 。イオン注入による高濃度ドーピングも試みられてきた力 高ドーズ量のイオン注入を 行うことによって発生する照射損傷のために結晶性の回復が非常に困難であり、成 功していなかった。
[0006] このような場合、そのダイヤモンド半導体が n型である力さえも定かではない。しかし ながら、ダイヤモンドは結晶性が崩れた場合、あるいは欠陥が生じた場合、炭素にパ ィ結合が生じることがあり、低抵抗になっても金属的な伝導となるために、 n型である 力どうかを判定し、 n型であることを確認することが重要である。結晶の伝導が金属的 な伝導であるなら、仕事関数が大きいことを意味するので、あまり重要ではない。一 方、 n型であるなら、伝導帯に充分近いところでキャリアが伝導することを意味しており 、ダイヤモンドが半導体素子としても、電子放出素子としても重要となるからである。
[0007] なお、従来のダイヤモンド半導体としては、例えば特許文献 1一 3及び非特許文献 1一 4に記載されたダイヤモンド半導体が知られている。特許文献 1及び 2には、それ ぞれ Pドープ膜及び Sドープ膜をダイヤモンド基板に気相合成したダイヤモンド半導 体が記載されている。特許文献 3及び非特許文献 1には、それぞれ n型ドーパントの N (窒素)及び p型ドーパントの B (ボロン）を大量にドーピングされたダイヤモンド半導 体が記載されている。また、非特許文献 2及び 3には、 Pドープ膜をダイヤモンド { 111 }基板に気相合成することがそれぞれ記載されている。さらに、非特許文献 4には、 S ドープ膜をダイヤモンド { 100}基板に気相合成することが記載されている。
特許文献 1：特許 1704860号公報
特許文献 2：特許 2081494号公報 特許文献 3：特許 3374866号公報
非特許文献 l : Shiomi et al. JJAP, Vol.30 (1991) p.1363
非特許文献 2 :寺地他、 New Diamond Vol.17 No.l (2001) p.6
非特許文献 3 : Koizumi et al. Appl. Phys. Lett. Vol.71, No.8 (1997)p.l065 非特許文献 4:蒲生他、 New Diamond Vol.15 No.4 (1999) p.20
発明の開示
発明が解決しょうとする課題
[0008] 発明者らは、従来のダイヤモンド n型半導体について詳細に検討した結果、以下の ような課題を発見した。すなわち、従来のダイヤモンド n型半導体は、室温でのキヤリ ァ濃度が低いば力りでなぐ室温から高温までの温度領域におけるキャリア濃度の変 化量が非常に大きい。そのため、抵抗値の変化量も非常に大き力つた。例えば、 Pが ドーピングされたダイヤモンドでは、通常、キャリア濃度が室温で 1013cm— 3— 1014cm 一3程度である一方、 500。Cの高温では 1017cm— 3— 1018cm— 3程度である。このように 温度によるキャリア濃度の変化が大きいという特性は、ダイヤモンド n型半導体を半導 体素子や電子放出素子へ応用する場合に、それらの素子が広い温度範囲で好適に 動作することを妨げることになる。換言すれば、そのような特性を有するダイヤモンド n 型半導体は、種々の素子への応用可能性が著しく制限されてしまう。
[0009] この発明は、上述のような課題を解決するためになされたものであり、広い温度範 囲においてキャリア濃度の変化量が充分に低減されたダイヤモンド n型半導体、その 製造方法、該ダイヤモンド n型半導体が適用された半導体素子、及び該ダイヤモンド n型半導体が適用された電子放出素子を提供することを目的としている。
課題を解決するための手段
[0010] 上記課題を解決するため、この発明によるダイヤモンド n型半導体は、 n型の導電 型をもつ第 1ダイヤモンド半導体を備える。このダイヤモンド半導体は、少なくとも 0°C 力も 300°Cまでの温度領域内に 100°C以上の温度範囲において伝導体の電子濃度 の温度依存性が負の相関を示すことを特徴としている。
[0011] この発明に係るダイヤモンド n型半導体では、伝導体の電子濃度すなわちキャリア 濃度の温度依存性が負の相関を示す温度領域が存在する。ここで、キャリア濃度の 温度依存性が負の相関を示すとは、温度が高くなるにつれて、キャリア濃度が低くな るということを意味する。 0°Cから 300°Cまでの温度領域内に 100°C以上という温度範 囲に渡ってキャリア濃度の温度依存性が負の相関を示すことにより、キャリア濃度が 温度に対して常に正の相関を示す従来のダイヤモンド n型半導体と比較して、広い 温度範囲におけるキャリア濃度の変化量が小さい。しかも、係る相関が 0°Cから 300 °Cという温度領域で現れるのは、ダイヤモンド n型半導体の応用上、非常に有用なこ とである。なぜなら、一般的に、この温度領域は半導体素子や電子放出素子の使用 温度に含まれるからである。したがって、この発明に係るダイヤモンド n型半導体は、 種々の半導体素子及び電子放出素子への広範な応用が可能である。ここで、キヤリ ァ濃度の変化量とは、考えている温度範囲におけるキャリア濃度の最大値と最小値と の差を意味する。具体的には、当該ダイヤモンド n型半導体について、 0°Cから 500 °Cまでの温度範囲におけるキャリア濃度の変化量は、 3桁未満であり、 1桁未満であ るのがより好ましい。
[0012] また、上記第 1ダイヤモンド半導体は、少なくとも 0°Cから 300°Cまでの温度領域内 に 100°C以上の温度範囲において伝導体のホール係数の温度依存性が正の相関 を示すのが好ましい。この発明に係るダイヤモンド n型半導体では、伝導体のホール 係数が電子濃度すなわちキャリア濃度の逆数に比例する。すなわち、電子のキャリア 濃度の温度依存性が負の相関を示す場合には、伝導体のホール係数は正の相関を 示す。少なくとも 0°Cから 300°Cまでの温度領域内に 100°C以上の温度範囲におい て正の相関を示すことにより、伝導体のホール係数が温度に対して常に負の相関を 示す従来のダイヤモンド n型半導体と比較して、広 、温度範囲におけるホール係数 の変化量が小さい。ここで、ホール係数の変化量とは、考えている温度範囲における ホール係数の最大値と最小値との差を意味する。具体的には、 0°Cから 500°Cまで の温度範囲におけるホール係数の変化量は、 3桁未満であり、 1桁未満であるのがよ り好ましい。
[0013] さらに、上記第 1ダイヤモンド半導体を用いて、該第 1ダイヤモンド半導体よりもドナ 一元素濃度が低い n型層と積層構造が形成された場合、該第 1ダイヤモンド半導体 力も n型層へのキャリアの高 、染み出し効果が得られる。 [0014] 特に、上記温度範囲は、 0°Cから 300°Cまでの温度領域内に 200°C以上に渡って 存在することが好ま U、。このように 200°C以上と!/、う温度範囲に渡ってキャリア濃度 の温度依存性が負の相関を示すとともに、伝導体のホール係数の温度依存性が正 の相関を示すことにより、広い温度範囲におけるキャリア濃度の変化量が充分に小さ くなる。
[0015] また、上記第 1ダイヤモンド半導体は、 0°Cから 300°Cまでの温度領域内の少なくと も何れかの温度にぉ 、て 500 Ω cm以下の抵抗率を有するのが好まし 、。キャリア濃 度の温度依存性が負の相関を示すとともに、ホール係数の温度依存性が正の相関 を示す温度領域にぉ 、て 500 Ω cmと 、う充分に低!、抵抗率を示すことにより、当該 ダイヤモンド n型半導体が半導体素子や電子放出素子に適用された場合、該素子に 電流を供給する電極金属との接触抵抗が小さくなる。
[0016] 上記第 1ダイヤモンド半導体は、 0°Cから 300°Cまでの温度領域において電子濃度 が常に 1016cm— 3以上であるのが好ましい。キャリア濃度の温度依存性が負の相関を 示すとともにホール係数の温度依存性が正の相関を示す温度領域において電子濃 度が常に 1016cm— 3以上、すなわちこの温度領域におけるキャリア濃度の最小値が 1 016cm— 3以上、あるいはホール係数の最大値が 6. 25 X 102C_1cm3であることにより 、当該ダイヤモンド n型半導体が電子放出素子に適用された場合、バイアス印加効 果が顕著となり、それゆえ良好な電子放出特性が得られる。
[0017] 上記第 1ダイヤモンド半導体は、 1種類以上のドナー元素を合計 5 X 1019cm— 3より 多く含有してもよい。 1種類以上のドナー元素が合計 5 X 1019cm— 3より多く高濃度に ドーピングされることにより、充分に高いキャリア濃度をもつダイヤモンド n型半導体を 好適に製造することができる。ダイヤモンドの気相成長においては、原料として水素 ガスと炭素を含むガスを 1. 33 X 103Paから 1. 33 X 104Pa程度の圧力に保った合成 装置 (チャンバ）内に導入し、これらに高いエネルギーを与えることで水素や炭素を含 むラジカルやイオンなどの活性種を発生させ、基板上に炭素の SP3結合が常に維持 されるようにして成長させる。成長の際の基板周囲の温度は 600°C以上であり、チヤ ンバのガス流れはこれら活性種が効率的に基板表面に到達するように設計されて ヽ る。し力しながら、このような装置に同様に、ドナー元素を含むドーピングガスが導入 されても高濃度ドーピングは困難である。なぜなら、これらのガスは 600°C未満で分 解が始まるため、基板上に輸送されるドナー元素は極僅かとなり、残りはチャンバ壁 に付着するか、チャンバ外に排気されてしまうからである。このようなロスは、原子半 径が大き 、ためドーピング効率が悪 、ドナー元素の場合、高濃度ドーピングをしょう とする際、致命的となる。発明者らは、鋭意研究の結果、ダイヤモンドが基板上に成 長しつつ、多くのドナー元素が基板上に到達するように、例えば、ドーピングガスのチ ヤンバへの導入位置を基板支持台に設けられたガス導入口カゝら供給するなどして基 板のごく近傍とし、配管をドーピングガスが分解しな 、温度以下に保つなどのドーピ ングガス導入の最適化を行うことによって、 1種類以上のドナー元素を合計 5 X 1019c m_3より多く含有するダイヤモンドを製造するに至った。
[0018] 上記ドナー元素は、少なくとも Pを含有する元素が好ましい。このように、上記第 1ダ ィャモンド半導体は、ドナー元素として少なくとも Pを含有することにより、充分に高い キャリア濃度をもつダイヤモンド n型半導体を好適に製造することができるという上記 効果が一層顕著に奏される。
[0019] あるいは、上記ドナー元素は、少なくとも Sを含有する元素であってもよい。このよう に、上記第 1ダイヤモンド半導体は、ドナー元素として少なくとも Sを含有することによ つても、充分に高いキャリア濃度をもつダイヤモンド n型半導体を好適に製造すること ができるという上記効果が一層顕著に奏される。
[0020] 上記第 1ダイヤモンド半導体は、ドナー元素と共に、ドナー元素以外の不純物元素 を含有してもよい。このようにドナー元素以外の不純物元素を導入しながらドナー元 素をドーピングすることにより、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素 を非常に高濃度にドーピングできるという効果が奏される。
[0021] 上記第 1ダイヤモンド半導体は、上記不純物元素として Siを 1 X 1017cm— 3以上含 有してもよい。このように、第 1ダイヤモンド半導体は、不純物元素として Siを 1 X 1017 cm— 3以上含有することにより、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素 を非常に高濃度にドーピングできるという上記効果が一層顕著に奏される。この効果 は、 Pドープダイヤモンド半導体を気相成長により作成する場合、気相中の PZC (リ ン原子と炭素原子の個数比）が 5, OOOppm以上で現れる。 [0022] 上記第 1ダイヤモンド半導体は、単結晶ダイヤモンドであるのが好ましい。この場合 、多結晶ダイヤモンドと比較して、 n型半導体として特に優れた特性をもつダイヤモン ド n型半導体が得られる。
[0023] この発明に係るダイヤモンド n型半導体は、上記第 1ダイヤモンド半導体に隣接して 設けられた、 n型判定される第 2ダイヤモンド半導体を更に備えてもよい。この第 2ダイ ャモンド半導体は、伝導体の電子濃度の温度依存性が負の相関を示さず、かつ伝 導体のホール係数の温度依存性が正の相関を示さないのが好ましい。この場合、上 記第 1ダイヤモンド半導体力 隣接する第 2ダイヤモンド半導体にキャリアが染み出し (拡散し)、これら第 1及び第 2ダイヤモンド半導体を備えるダイヤモンド n型半導体全 体としてのキャリア濃度が増加する。この発明では、上述の通り、ダイヤモンド半導体 のキャリア濃度の温度依存性が負の相関を有するとともに、伝導体のホール係数の 温度依存性が正の相関を有するため、キャリアの染み出し効果が特に高くなつている 。なお、ここで第 1ダイヤモンド半導体と第 2ダイヤモンド半導体とは互いに異なる特 性を有するダイヤモンド半導体である。例えば、第 2ダイヤモンド半導体としては、従 来技術に係るダイヤモンド半導体が該当する。
[0024] この発明に係る半導体素子は、上述のような構造を有するダイヤモンド n型半導体（ この発明に係るダイヤモンド n型半導体）により少なくとも一部が構成されている。これ により、広い温度範囲で良好に動作することが可能な半導体素子が得られる。例え ば、ダイヤモンド n型半導体は、半導体素子における電極金属との接触部分に適用 可能である。この場合、良好なォーミック接触が実現される。
[0025] また、この発明に係る電子放出素子は、上述のような構造を有するダイヤモンド n型 半導体 (この発明に係るダイヤモンド n型半導体）により少なくとも電子放出部が構成 されている。これにより、広い温度範囲で良好に動作する電子放出素子が得られる。 また、高い電子放出特性を有する電子放出素子が実現可能になる。
[0026] さらに、この発明に係るダイヤモンド n型半導体の製造方法は、ダイヤモンド基板に ドナー元素以外の不純物元素を人為的に導入しながら、このダイヤモンド基板上に 上記第 1ダイヤモンド半導体をェピタキシャル成長させる工程を備える。これにより、 ダイヤモンドの結晶性が大きく劣化するのを防ぎつつ、ドナー元素が多量にドープさ れたダイヤモンド n型半導体を得ることができる。ここで、不純物元素を人為的に導入 するとは、ドナー元素以外の不純物が自然に或いは偶然に混入するような場合を除 く趣旨である。この製造方法においては、結晶に歪みや欠陥を人為的に導入しなが ら、上記第 1ダイヤモンド半導体を形成することによつても、ダイヤモンドの結晶性が 大きく劣化するのを防ぎつつ、ドナー元素が多量にドープされたダイヤモンド n型半 導体を得ることができる。
[0027] この発明に係るダイヤモンド n型半導体の製造方法にぉ 、てダイヤモンド基板に導 入される不純物元素は、 Siが好ましい。不純物として Siが利用される場合、ダイヤモ ンドの結晶性が大きく劣化するのを防ぎつつ、ドナー元素が多量にドープされたダイ ャモンド n型半導体を得るという上記効果が一層顕著に奏される。
[0028] このように人為的にドナー元素以外の不純物元素を導入するという手法、及び人為 的に結晶歪みや結晶欠陥を与えるという手法は、純度を上げることによりダイヤモン ドの結晶性を良くするという従来技術が目指していた方向性と相反するものであり、 本発明者が鋭意研究の結果として得た知見である。従来技術では、 Pや Sをドナー元 素として高濃度にドーピングできたとしても、これらの元素はダイヤモンドの構成原子 である炭素に比べて大きいために、結晶格子が歪み、結晶性が悪くなる。ダイヤモン ドの結晶性が崩れたり、結晶に欠陥が導入されたりすると、電気抵抗が高くなつたり することが考えられる。導入される欠陥がグラフアイト的にパイ結合を含むような場合 には、電気抵抗が低くなることも考えられるが、導電性が金属的なので、測定'評価 では n型判定されない。
[0029] n型判定されるとともに電気が流れる状態を作るためには、 Pや Sを多量にドーピン グしても、ダイヤモンドの結晶性を崩すことなぐドナー準位近くに導電性の準位を形 成すればよい。この場合、結晶に点欠陥等が導入され、ギャップ内準位で、ホッピン グやその他の欠陥バンドのような機構で電気伝導が可能となる。そして、発明者らは 、上述のように、ドナー元素以外の不純物を導入しながら或いは結晶歪みや結晶欠 陥を与えながら、ドナー元素のドーピングを行えば、このような伝導機構を非常に簡 単に実現できると 、う知見を得たのである。
[0030] なお、この発明に係る各実施例は、以下の詳細な説明及び添付図面によりさらに 十分に理解可能となる。これら実施例は単に例示のために示されるものであって、こ の発明を限定するものと考えるべきではない。
[0031] また、この発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかし ながら、詳細な説明及び特定の事例はこの発明の好適な実施例を示すものではある 力 例示のためにのみ示されているものであって、この発明の思想及び範囲における 様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかで める。
発明の効果
[0032] この本発明によれば、広い温度範囲においてキャリア濃度の変化量が充分に低減 されたダイヤモンド n型半導体及びその製造方法、並びにそのダイヤモンド n型半導 体を用いた半導体素子及び電子放出素子が実現される。
図面の簡単な説明
[0033] [図 1]は、この発明に係るダイヤモンド n型半導体の代表的な実施例の構成を示す断 面図である。
[図 2]は、キャリアの染み出し効果について説明するための図である。
[図 3]は、この発明に係るダイヤモンド n型半導体として製造されたサンプルのキャリア 濃度の温度依存性に関する測定結果を示すグラフである。
[図 4]は、この発明に係るダイヤモンド n型半導体として製造されたサンプルのホール 係数の温度依存性に関する測定結果を示すグラフである。
[図 5]は、この発明に係るダイヤモンド n型半導体として製造されたサンプルの抵抗率 の温度依存性に関する測定結果を示すグラフである。
[図 6]は、この発明に係るダイヤモンド n型半導体が適用された電子放出素子の電子 放出部を示す写真である。
[図 7]は、この発明に係るダイヤモンド n型半導体として製造された複数サンプルにつ V、て、リンドープ層の合成条件及びホール効果の測定結果を示す表である。
[図 8]は、この発明に係るダイヤモンド n型半導体として製造された複数サンプルにつ いて、 Siをガスにより供給したときのリンドープ層の合成条件、 SIMS結果の Si原子 濃度、及びホール効果の測定結果を示す表である。 [図 9]は、この発明に係るダイヤモンド n型半導体として製造された複数サンプルにつ いて、 Siを固体によって供給したときのリンドープ層の合成条件、 SIMS結果の Si原 子濃度、及びホール効果の測定結果を示す表である。
符号の説明
[0034] 1、 2…ダイヤモンド n型半導体、 10…ダイヤモンド基板、 12· ··第 1ダイヤモンド半 導体層、 14a、 14b…第 2ダイヤモンド半導体層。
発明を実施するための最良の形態
[0035] 以下、この発明に係るダイヤモンド n型半導体、その製造方法、半導体素子及び電 子放出素子の各実施例を、図 1一図 9を用いて詳細に説明する。なお、図面の説明 において、同一要素には同一符号を付し、重複する説明を省略する。また、図面の 寸法比率は、説明のものと必ずしも一致して 、な 、。
[0036] 図 1中の領域 (a)は、この発明に係るダイヤモンド n型半導体の第 1実施例の構成を 示す断面図である。この第 1実施例に係るダイヤモンド n型半導体 1は、ダイヤモンド 基板 10及び第 1ダイヤモンド半導体層 12を備える。ダイヤモンド基板 10としては、単 結晶ダイヤモンドが使用される。また、ダイヤモンド基板 10としてはへテロェピタキシ ャル基板或いは多結晶の高配向膜も使用可能である力 単結晶ダイヤモンドを使用 する方がより好ましい。ダイヤモンド基板 10の主面 S1上には、第 1ダイヤモンド半導 体層 12が形成されている。第 1ダイヤモンド半導体層 12の形成は、ドナー濃度の制 御性が良いため、ドーパントガス導入の最適化が行われた装置で、マイクロ波のブラ ズマ CVD法により行うのが好ましい。ただし、その他の形成方法であってもよい。この とき、ドナー元素としては、例えば P (リン)又は S (硫黄)等が用いられる。ドナー元素 の原料としては、フォスフィン (PH )や硫化水素（H S)のような水素化物が好適に使
3 2
用可能であるが、アルコキシドを含む有機化合物やハロゲン化物、酸化物なども使 用可能である。また、主面 S1の面方位は、 Pをドナー元素とする場合には { 111 }、 S の場合には { 100}であるのが好ましい。なお、 { 100}基板上に適宜の加工技術によ つて微細に { 111 }面を形成することによって、面方位が { 111 }の主面 S 1を得てもよ い。
[0037] また、第 1ダイヤモンド半導体層 12は、適宜の半導体評価装置或いは測定装置に よって n型判定されるとともに、その n型判定される温度領域の一部においてキャリア 濃度 (電子濃度)の温度依存性が負の相関を示すとともに伝導体のホール係数の温 度依存性が正の相関を示す。このような相関が現れる温度領域は、少なくとも 0°Cか ら 300°Cまでの温度領域内に存在し、且つ 100°C以上の温度範囲に渡って存在す るのが好ましぐさらには 200°C以上の温度範囲に渡って存在するのが好ましい。こ の場合の例としては、図 3に示されたように、 100°Cから 300°Cまでの温度範囲で上 述の相関が現れる場合である。一方、上記温度領域よりも高温では、従来技術に係 るダイヤモンド n型半導体と同様に、上述の相関関係が、キャリア濃度においては正 、ホール係数においては負であるのが好ましい。例えば、図 3では、室温から 300°C までは温度の増加につれてキャリア濃度が減少し、それよりも高温になると温度の増 加につれてキャリア濃度が増加する場合である。なお、ここで言う室温は 25°Cである
[0038] 第 1ダイヤモンド半導体層 12を形成する際には、ドナー元素が多量にドープされる
19 例えば、第 1ダイヤモンド半導体層 12には 1種類以上のドナー元素が合計 5 X 10 cm "以上含有されるのが好ましい。また、ドナー元素として、少なくとも Pを含有して いることが好ましい。あるいは、ドナー元素として少なくとも Sを含有していてもよい。こ のようにドナー元素を多量にドープするためには、例えば、ドーピングガスのチャンバ への導入位置を基板支持台に設けたガス導入口カゝら供給するなどして基板のごく近 傍とし、配管をドーピングガスが分解しな 、温度以下に保つなどのドーピングガス導 入の最適化を行い、より多くのドナー元素を基板上に到達させるのがよい。さらに、ド ナー元素を多量にドープするためには、上述のマイクロ波プラズマ CVD法における メタン濃度が非常に低いことが好ましい。すなわち、このメタン濃度は、好ましくは 0. 08%以下、より好ましくは 0. 03%以下である。一方、あまりにもメタン濃度が低過ぎ て 0. 003%よりも低くなると、ダイヤモンドの成長速度が遅くなり過ぎて、成膜におい て実用的でないため、メタン濃度は 0. 003%以上であるのが好ましい。
[0039] さらに、ダイヤモンドの結晶性の劣化を抑えつつドナー元素を多量にドープするた めには、第 1ダイヤモンド半導体層 12を形成する際に、ドナー元素と共にドナー元素 以外の不純物を導入するのが好ましい。このような不純物は、上記ドナー元素よりも 低い濃度で導入される。不純物としては、 Siが適しており、その濃度は 1 X 1017cm"3 以上が好ましい。なお、ダイヤモンドの結晶性の劣化を抑えつつ、ドナー元素が非常 に高濃度にドープできるという効果は、 Pドープダイヤモンド半導体を気相成長により 作成する場合、気相中の PZC (リン原子と炭素原子の個数比）が 5, OOOppm以上 で現れる。なお、 A1を不純物としてもよい。また、これらの不純物を導入する代わりに 或いはこれらの不純物の導入と共に、ダイヤモンド結晶に歪みや点欠陥を人為的に 与えながら、ドナー元素をドープしてもよい。
[0040] 第 1ダイヤモンド半導体層 12のキャリア濃度は、 0°Cから 300°Cまでの温度領域に おいて常に、 1016cm— 3以上であるのが好ましぐより好ましくは 5 X 1016cm— 3以上で ある。また、第 1ダイヤモンド半導体層 12の抵抗率は、 0°Cから 300°Cまでの温度領 域内の少なくとも何れかの温度にぉ 、て 500 Ω cm以下であるのがよ!/、。
[0041] 次に、上述の第 1実施例に係るダイヤモンド n型半導体 1の効果について説明する
[0042] この第 1実施例に係るダイヤモンド n型半導体 1は、キャリア濃度の温度依存性が負 の相関を示すとともに、伝導体のホール係数の温度依存性が正の相関を示す温度 領域が存在する。このため、キャリア濃度が温度に対して常に正の相関を示すととも に、ホール係数が温度依存性に対して常に負の相関を示す従来のダイヤモンド n型 半導体と比較して、広い温度範囲におけるキャリア濃度の変化量が小さい。具体的 には、 0°Cから 500°Cまでの温度範囲におけるキャリア濃度の変化量は、 3桁未満で あり、より好ましくは 1桁未満である。これは、異なる移動度を持つ複数のキャリアを考 える場合でも、同様な現象を理解できる。すなわち、一方のキャリアが減少する現象 と、他方のキャリアが増加する現象との重ね合わせになる力もである。したがって、当 該ダイヤモンド n型半導体 1は、種々の半導体素子及び電子放出素子への広範な応 用が可能である。
[0043] さらに、この第 1ダイヤモンド半導体層 12を用いて、該第 1ダイヤモンド半導体層 12 よりもドナー元素濃度が低い n型層と積層構造が形成された場合、該第 1ダイヤモン ド半導体層 12から n型層へのキャリアの高 、染み出し効果が得られる。
[0044] 0°Cから 300°Cまでの温度領域内に上記温度範囲が 100°C以上に渡って存在する 場合、広い温度範囲におけるキャリア濃度の変化量が充分に小さくなる。上記温度 範囲が 200°C以上に渡って存在する場合は、広い温度範囲におけるキャリア濃度の 変化量がさらに充分小さくなる。また、キャリア濃度の温度依存性の負の相関及びホ ール係数の温度依存性の正の相関力 0°Cから 300°Cという温度範囲で現れるのは 、当該ダイヤモンド n型半導体 1の応用上、非常に有用である。なぜなら、一般的に、 この温度範囲は半導体素子や電子放出素子の使用温度に含まれるからである。
[0045] 上記温度領域内の少なくとも何れかの温度にぉ 、て 500 Ω cm以下の抵抗率を有 する場合、当該ダイヤモンド n型半導体 1が半導体素子や電子放出素子に応用され た場合、素子に電流を供給する電極金属との接触抵抗が小さくなる。
[0046] 上記温度領域においてキャリア濃度が常に 1016cm— 3以上である場合、当該ダイヤ モンド n型半導体 1が電子放出素子に応用されると、バイアス印加効果が顕著となり、 それゆえ良好な電子放出特性が得られる。
[0047] 第 1ダイヤモンド半導体層 12が 1種類以上のドナー元素、例えば、 P元素や S元素 を 5 X 1019cm— 3より多く含有している場合、充分に高いキャリア濃度をもつダイヤモン ド n型半導体 1が得られる。
[0048] ドナー元素と共にドナー元素以外の不純物元素を導入しながら第 1ダイヤモンド半 導体層 12が形成される場合、ダイヤモンドの結晶性が大きく劣化するのを防ぎつつ 、ドナー元素が多量にドープされたダイヤモンド n型半導体が得られる。このとき、第 1 ダイヤモンド半導体層 2は、ドナー元素以外の上記不純物元素として、 Siを濃度 I X 1017cm— 3以上含有するのが好ましい。この場合、ダイヤモンドの結晶性の劣化を抑 えつつ、ドナー元素が非常に高濃度にドープできるという上記効果が一層顕著に奏 される。この効果は、 Pドープダイヤモンド半導体を気相成長により作成する場合、気 相中の PZC (リン原子と炭素原子の個数比）が 5, OOOppm以上で現れる。
[0049] 図 1中の領域 (b)は、この発明に係るダイヤモンド n型半導体の第 2実施例の構成 を示す断面図である。この第 2実施例に係るダイヤモンド n型半導体 2は、ダイヤモン ド基板 10、第 1ダイヤモンド半導体層 12、及び第 2ダイヤモンド半導体層 14a、 14b を備える。ダイヤモンド基板 10の主面 S1上には、第 2ダイヤモンド半導体層 14a、第 1ダイヤモンド半導体層 12及び第 2ダイヤモンド半導体層 14bが順に形成されて 、る 。第 1ダイヤモンド半導体層 12についてはドーパントガス導入方法の最適化が行わ れたマイクロ波プラズマ CVD装置を利用して、第 2ダイヤモンド半導体層 14a、 14b については通常のマイクロ波 CVD装置でもェピタキシャル成長させることにより形成 可能である。ダイヤモンド基板 10及び第 1ダイヤモンド半導体層 12については、図 1 中の領域 (a)に示された第 1実施例に関して説明した通りである。一方、第 2ダイヤモ ンド半導体層 14a、 14bは、 n型判定される点は第 1ダイヤモンド半導体層 12と同様 であるが、キャリア濃度の温度依存性が負の相関をもっとともに、伝導体のホール係 数の温度依存性が正の相関をもつことはない。すなわち、第 2ダイヤモンド半導体層 14a、 14bのキャリア濃度は常に、温度に対して正の相関を持つ力、或いは温度に依 らず一定値であるかの何れかである。ここで、第 2ダイヤモンド半導体層 14a、 14bの 名称は、第 1ダイヤモンド半導体層 12と区別するために便宜的に付したものである。
[0050] この第 2実施例に係るダイヤモンド n型半導体 2では、第 1ダイヤモンド半導体層 12 力も該第 1ダイヤモンド半導体層 12に隣接する第 2ダイヤモンド半導体層 14a、 14b にキャリアが染み出す。したがって、当該ダイヤモンド n型半導体 2全体としてのキヤリ ァ濃度が増加する。ここで、第 1ダイヤモンド半導体層 12のキャリア濃度の温度依存 性が上述の通り負の相関を有するため、キャリアの染み出し効果が特に高くなつてい る。
[0051] なお、この第 2実施例では、第 2ダイヤモンド半導体層 14a、 14bのうち何れか一方 のみが設けられていてもよい。すなわち、図 1中の領域 (b)に示された第 2実施例に 係るダイヤモンド n型半導体 2では、第 1ダイヤモンド半導体層 12の両面が第 2ダイヤ モンド半導体層 14a、 14bによって覆われている力 該第 1ダイヤモンド半導体層 12 の一方の面のみが第 2ダイヤモンド半導体層 14a又は第 2ダイヤモンド半導体層 14b によって覆われる構成であってもよい。或いは、図 1中の領域 (b)に示された第 2実施 例に係るダイヤモンド n型半導体 2では、第 1ダイヤモンド半導体層 12の面の略全体 を覆うように第 2ダイヤモンド半導体層 14a、 14bが設けられているが、該第 1ダイヤモ ンド半導体層 12の面の一部のみを覆うように第 2ダイヤモンド半導体層 14a及び Z 又は第 2ダイヤモンド半導体層 14bが設けられた構成であってもよ ヽ。何れの場合で も、第 1ダイヤモンド半導体層 12の少なくとも一部に第 2ダイヤモンド半導体層 14a、 14bが隣接して設けられているので、上述のようなキャリアの染み出しにより、この第 2 実施例に係るダイヤモンド n型半導体 2全体としてキャリア濃度が増加するという効果 が得られる。また、図 1中の領域 (b)に示された第 2実施例に係るダイヤモンド n型半 導体 2では、第 1ダイヤモンド半導体 12がー層のみ設けられているが、該第 1ダイヤ モンド半導体層 12と同様な半導体層が複数層設けられて、複数の第 2ダイヤモンド 半導体層と交互に積層された構成であってもよ ヽことは言うまでもな ヽ。
[0052] 次に、図 2を用いて、第 2実施例に係るダイヤモンド n型半導体 2においてキャリアの 染み出し効果が特に高い点についてより詳しく説明する。なお、図 2中の領域 (c)は 、この第 2実施例に係るダイヤモンド n型半導体に関する図であり、図 2中の領域 (a) 及び (b)は、その比較例に関する図である。図 2中の領域 (a)は、ボロンドープ層 (B -dope層）とアンドープ層（undope層）とが積層されたときのエネルギーバンドである。 一般に、このようなドープ層とアンドープ層とが積層された構造では、図中に矢印で 示されたように、拡散による、ドープ層カもアンドープ層へのキャリアの染み出しが起 こる。し力しながら、ポテンシャル障壁が生じているために、アンドープ層からドープ層 へとキャリアを引き戻そうとする力が働く。このため、拡散によるエントロピー的な力と 固定電荷によるポテンシャル力とが拮抗し合い、染み出し力が低減されてしまうことに なる。
[0053] また、図 2中の領域 (b)は、高濃度ボロンドープ層と低濃度ボロンドープ層とが積層 されたときのエネルギーバンドである。この場合、図 2中の領域（a)に示されたェネル ギーバンドと比べると、ポテンシャル障壁が低いため、キャリアを引き戻そうとする力も 小さくなる。し力しながら、キャリアの染み出しに拮抗する力が働くことに変わりはなぐ やはり染み出し力が低減されてしまう。また、ボロンの場合、多量にドープされると、キ ャリア濃度は、温度に依存しなくなり、すなわち温度変化に依らず一定値をとるように なる。し力も、有効なバンドギャップが小さくなるため、真性半導体へのキャリア注入が 困難となってしまう。
[0054] これらに対して、図 2中の領域 (c)は、高濃度リンドープ層（例えば第 2実施例にお ける第 1ダイヤモンド半導体層 12)と低濃度リンドープ層（例えば第 2実施例における 第 2ダイヤモンド半導体層 14a、 14b)とが積層されたときのエネルギーバンドである。 この場合、高濃度リンドープ層のバンドギャップが小さくなつていないため、低濃度リ ンドープ層との間にはポテンシャル障壁がほとんど生じない。むしろ、フェルミ準位 (E リアの
F )が下がる分だけ、低濃度リンドープ層へのキャ 染み出し効果が増長される。 これが、キャリア濃度の温度依存性が負相関をもつことの利点の一つである。なお、 積層構造が薄い程、上述の効果が発現し易い。
[0055] なお、図 1中の領域 (a)及び領域 (b)にそれぞれ示された第 1及び第 2実施例に係 るダイヤモンド n型半導体 1、 2は、何れも SCR、 GTO、 SIT, IGBT及び MISFET等 の半導体素子に好適に適用可能である。例えば、これらの素子の n型層の一部又は 全部に当該ダイヤモンド n型半導体 1、 2が適用されれば、これらの素子は、広い温 度範囲で良好に動作することが可能になる。特に、電極金属との接触部分に当該ダ ィャモンド n型半導体 1、 2が適用される場合、良好なォーミック接触が得られる。また 、ダイヤモンド n型半導体とダイヤモンド p型半導体とを pn接合させることにより、 pnダ ィオード等の半導体素子を形成することができる。
[0056] また、当該ダイヤモンド n型半導体 1、 2は、ディスプレイ、電子銃、蛍光管及び真空 管等に用いられる電子放出素子にも好適に適用可能である。当該ダイヤモンド n型 半導体 2が電子放出部に適用された電子放出素子は、広い温度範囲で良好に動 作できるとともに、高い電子放出特性を有する。また、電子を受けるターゲット板を設 け、このターゲット板をプラスに帯電させ、ダイヤモンド n型半導体をマイナスに帯電さ せるように電子放出素子を構成してもよ 、。
[0057] (具体例 1)
次に、この発明に係るダイヤモンド n型半導体、その製造方法、半導体素子及 び電子放出素子の具体例について説明する。
[0058] 2mm角の単結晶ダイヤモンド IIa{ l l l }基板上に、ドーパントガス導入の最適化を 行ったマイクロ波プラズマ CVD装置で、下記のような条件でリンドープダイヤモンドを ェピタキシャル成長させた。成長条件は、メタン濃度 (CH /H ) =0. 003%— 1. 0
4 2
%、フォスフィン濃度（PH ZCH ) = 1
3 4 ， OOOppm 200， OOOppm、ノ ヮ一 200W 一 400W、基板温度 850oC 1， 000oC、圧力 lOOTorr . 33 X 104Pa)である。さ らに COガスが CO ZCH =0. 1% 10%添カ卩された。これは COを CHと同程度
2 2 4 2 4 添加すると膜が形成されないが、全く入っていないことに比べると、 Pの取り込みがよ り良くなるからである。これにより、膜厚 1一 2 /z mのェピタキシャル膜が形成された。さ らに、基板上に形成されたェピタキシャル膜の四隅に位置する直径 200 m φの領 域に Arイオン注入が行われ該ェピタキシャル膜がグラフアイトイ匕される。その後、 Ti /PtZAu電極を形成することでォーミック電極が得られる。以上の工程を経てダイ ャモンド n型半導体が製造された。
[0059] なお、上述の具体例 1では種々の合成条件で複数のダイヤモンド n型半導体を製 造したが、それらの全てがこの発明に係るダイヤモンド n型半導体に含まれるというわ けではな!/、。後述するようにキャリア濃度の温度依存性が 0°Cから 300°Cまでの温度 領域内に 100°C以上の温度範囲において負の相関をもっとともに、伝導体のホール 係数の温度依存性が正の相関をもつものだけがこの発明に係るダイヤモンド n型半 導体に含まれる。したがって、上記相関をもたないものは、この発明に含まれるダイヤ モンド n型半導体に対する比較例である。
[0060] AC磁場を利用したホール効果測定によって、 n型判定、抵抗率、キャリア濃度、ホ ール係数、移動度などが評価される。典型的なサンプル (CH /H =0. 05%
4 2 、 PH
/CH = 22, OOOppm)に対して、 0°Cから 500°Cの温度範囲でキャリア濃度、ホー
3 4
ル係数、及び抵抗率の温度依存性について、ホール効果測定により得られた結果が それぞれ図 3、図 4及び図 5に示されている。測定されたサンプルは、 100°C以上に ぉ 、て n型判定され、 100°Cから 300°Cの温度範囲でキャリア濃度の温度依存性が 負の相関を、伝導体のホール係数の温度依存性が正の相関を示した。
[0061] ここで、図 7は、この発明に係るダイヤモンド n型半導体として製造された複数サン プルにつ 、て、それらの合成条件リンドープ層の合成条件及びホール効果の測定結 果を示す表である。
[0062] この図 7の表において、「キャリア濃度の温度との相関」欄、及び「ホール係数の温 度との相関」欄について説明する。例えば一番上のサンプル (CH /H =0. 05%
4 2 、
PH /CH = 200, OOOppm)【こつ！/ヽて ίま、 700。C一 350。Cの温度範囲で、キャリア
3 4
濃度の温度依存性が正の相関があることと、ホール係数の温度依存性が負の相関が あることとを示し、 350°C— 100°Cではそれぞれ負の相関及び正の相関を示したとい う意味である。また、「n型判定」欄について、「キャリア濃度の温度との相関」欄、及び 「ホール係数の温度との相関」欄に記載されている温度範囲において n型と判定され ている場合に「n型」と記載されている。この図 7から判るように、特定のメタン濃度の 条件（CH /H =0. 05%— 0. 005%)で、且つフォスフィン濃度の高い（PH /C
H = 200, OOOppm)サンプノレにつ!/、て、 0oC力ら 300oCまでの温度領域内に 100
°c以上の温度範囲でキャリア濃度の温度に対する負の相関関係、及びホール係数 の温度に対する正の相関関係が得られた。また、メタン濃度の条件が CH /H =0
. 005%— 0. 10/0で、且つフォスフィン濃度力 22, OOOppmのサンプノレにお!ヽても、 0°Cから 300°Cまでの温度領域内に 100°C以上の温度範囲でキャリア濃度の温度に 対する負の相関関係、及びホール係数の温度に対する正の相関関係が得られた。
[0063] 0°Cから 300°Cまでの温度領域内に 100°C以上の温度範囲でキャリア濃度の温度 依存性が負の相関を持つサンプルについて、最小のキャリア濃度はいずれも 1 X 10 16cm— 3以上であることが判った。これは、ある温度以下の温度領域では低温になるに つれてキャリア濃度が増える傾向があるため、キャリア濃度が一定量 (すなわち、正相 関と負相関との境界温度におけるキャリア濃度）以下には減少しないことと関係して いる。また、（CH /H =0. 1% PH /CH = 22, OOOppm)のサンプルは負の相 関が得られたサンプルの中で抵抗率が 300 Ω cmと一番大きぐこのサンプル以外は 0°Cから 300°Cまでの温度領域内に 200°C以上の範囲でキャリア濃度の温度に対す る負の相関関係が得られた。
[0064] P原子濃度を SIMSにより調べると、 200, OOOppmの場合 8. 5 X 1019— 1. 1 X 10 個 Zcm 22, OOOppmの場合 5. 1 X 10 — 8. 3 X 10 個 Zcm 18, OOOppm の場合は 4. 0 X 10 4. 9 X 10 個 Zcm 11, OOOppmの場合 1. 9 X 10 — 3
/m cm /m
. 7 X 10 個 Z 1, OOOppmの場合 6. 1 X 10 — 8. 8 X 10 個 Zcmであった 。一方、 Si原子濃度についても調べると、すべてのサンプルにおいて検出限界値（7 X 1016個 Zcm3)以下であった。
[0065] 次に、上述のダイヤモンド n型半導体を用いて以下のように製造された半導体素子 について言及する。具体的には、 n型であって 0°Cから 300°Cまでの温度領域内に 1 00°C以上の温度範囲でキャリア濃度の温度依存性が負相関を有する層と p型ダイヤ モンド層との pn接合による pnダイオードを得るとともに、 0°Cから 300°Cまでの温度領 域内で 100°C未満の温度範囲でキャリア濃度の温度依存性が負相関を持つ層、ある いは、キャリア濃度の温度依存性が負相関のな 、正相関のみの層と p型ダイヤモンド 層との接合による pnダイオードを得る。そして、両者の特性を比較したところ、それら の温度依存性において顕著な違いがあった。すなわち、 0°Cから 500°Cまでの温度 範囲において、後者の pnダイオードの整流比及び順方向抵抗が 3桁以上変化した のに対し、前者の pnダイオードは 1一 3桁未満しか変化しな力つた。特に 0°Cから 300 °Cまでの温度領域内に 200°C以上の温度範囲でキャリア濃度の温度依存性が負相 関を有する層の場合には 1一 2桁しか変化しな力つた。広い温度範囲で変化量が小 さい特性を実現する上で、素子の温度制御は、 0°Cから 300°Cまでの温度領域内に 100°C以上の温度範囲でキャリア濃度の温度依存性が負相関をもつダイヤモンド n 型半導体を用いて半導体素子が製造された場合の方が、 0°Cから 300°Cまでの温度 領域内に 100°C未満の温度範囲でキャリア濃度の温度依存性が負相関、あるいは、 正相関のみのダイヤモンド n型半導体を用いた場合に比べて遥かに容易であった。 さらに、 0°Cから 300°Cまでの温度領域内に 100°C以上の温度範囲でキャリア濃度 の温度依存性が負相関をもつダイヤモンド n型半導体を電子ェミッタ (電子放出部） に用いて製造された電子放出素子と、 0°Cから 300°Cまでの温度領域内に 100°C未 満の温度範囲でキャリア濃度の温度依存性が負相関、あるいは、キャリア濃度の温 度依存性が正相関のみのダイヤモンド n型半導体を電子ェミッタ (電子放出部）に用 いて製造された電子放出素子それぞれについて言及する。ここで、電子ェミッタには 尖鋭ィ匕処理を行った。以下は、これら電子放出素子の特性の比較結果である。電子 ェミッタとアノード間の距離は 100 mとした。しきい値電圧 (電子放出開始電圧）、及 び最大放出電流値を比較したところ、 0°Cから 300°Cまでの温度領域内に 100°C以 上の温度範囲でキャリア濃度の温度依存性が負相関を持つダイヤモンド n型半導体 を用いた電子放出素子の方がしきい値電圧は 550V以下と低ぐ最大放出電流値は 高かった。特に 0°Cから 300°Cの温度領域内に 200°C以上の温度範囲でキャリア濃 度の温度依存性が負相関を有する場合には、しきい値電圧は 500V以下と低力つた 。図 7の「しきい値電圧」欄にこの発明に係るダイヤモンド n型半導体として製造された 各サンプルにつ ヽてのしき ヽ値電圧測定結果が示されて!/ヽる。
[0067] また、主面に複数の微小突起が形成されたダイヤモンド { 100}単結晶基板上に 0 °Cから 300°Cまでの温度領域内に 100°C以上の温度範囲でキャリア濃度 (電子濃度 )の温度依存性が負相関であるダイヤモンド n型半導体を気相成長させて得られた電 子放出素子、上記ダイヤモンド { 100}単結晶基板上に 0°Cから 300°Cまでの温度領 域内に 100°C未満の温度範囲でキャリア濃度の温度依存性が負相関、あるいは、キ ャリア濃度の温度依存性が正相関のみを有するダイヤモンド n型半導体を気相成長 させて得られた電子放出素子について言及する。なお、図 6は、 0°Cから 300°Cまで の温度領域内に 100°C以上の温度範囲でキャリア濃度の温度依存性が負相関を有 するダイヤモンド n型半導体を用いた電子放出素子における電子放出部の写真であ る。この電子放出部は、電子放出素子を鉛直方向から見た中心軸の周りでの 90度 回転に関して対称性を有するように配置されていた。この対称性を「4回回転対称性 」という。これにより、電子放出素子を規則正しく形成でき、隣接する電子放出部と当 接することが防止することができる。
[0068] さらに、この電子放出素子は、鉛直方向より 10度以内の傾きの軸を中心として、 4 つの連なる { 111}小平面と、これら小平面の中心かつ先端部に配置された { 100}小 平面と、を備えていた。図 6に示された電子放出部以外の電子放出部も、すべて図 6 に示すような形状であった。ここで、電子放出素子を鉛直方向から見た場合における 電子放出部が、鉛直方向より、好ましくは 35度以内の傾きの中心軸を持つ 4回回転 対称性有していることが好ましい。これは、ピラミッド形状の電子放出素子において底 面に対する側壁面の角度が最小 55度となる場合において、突起が傾くことにより、該 側壁面が鉛直にならない限界の角度が 35度であるからである。さらに、電子放出素 子を鉛直方向から見た場合における電子放出部は、鉛直方向から 10度以内傾いた 中心軸を持つ 4回回転対称性有していることが好ましい。これにより、より規則正しく 形成でき、隣接する電子放出素子の突起と当接することをより確実に防止できる。
[0069] なお、ダイヤモンド半導体がドナー元素として Pを含有する場合、気相成長の場合 、上記 { 111}面において、 0°Cから 300°Cまでの温度領域内に 100°C以上の温度範 囲で電子濃度の温度依存性が負の相関とともにホール係数の温度依存性が正の相 関が容易に得られる。これにより、この電子放出部を有する電子放出素子は、広い温 度範囲で良好に動作し、高い電子放出特性が得られる
[0070] (具体例 2)
この具体例 2では、上述の具体例 1と同様な方法において、 P以外に Siが SiH
4 ガス（SiH ZCH )として 50ppm添加され、リンドープ層の合成によりダイヤモンド n
4 4
型半導体を得る。また、この具体例 2では、これとは別に、ダイヤモンド基板近くに Si の固体供給源 (Si半導体基板)を置き、 Siの混入を試み、リンドープ層の合成によつ てもダイヤモンド n型半導体を得る。なお、この具体例 2では、具体例 1のような COガ
2 スの添加は行われて!/ヽな 、。
[0071] ここで、図 8は、 Siをガスによって供給したときのリンドープ層（ダイヤモンド半導体 層）の合成条件、 SIMS結果の Si原子濃度、及び製造されたサンプル (ダイヤモンド n型半導体)のホール効果の測定結果を示す表である。また、図 9は、 Siを固体によ つて供給したときのリンドープ層の合成条件、 SIMS結果の Si原子濃度、及び製造さ れたサンプル (ダイヤモンド n型半導体)のホール効果の測定結果を示す表である。 なお、図 9において、上段の 2つのサンプルは SiOが固体供給されたサンプルを示
2
している。下段の 3つのサンプルは Siが固体供給されたサンプルを示している。
[0072] 図 8の結果力 判るように、 Siが原子濃度 1 X 1017個 Zcm3以上混入すると、 0°Cか ら 300°Cまでの温度領域内において、 100°C以上の温度範囲でキャリア濃度の温度 依存性が負の相関とともに、ホール係数の温度依存性が正の相関を持つ特性を発 現するサンプル形成条件の範囲が広くなつた。すなわち、上述の具体例 1ではフォス フィン濃度が 22, OOOppm以上のサンプルでしか上述の相関を持つ特性が発現しな かったのに対し（図 7参照）、この具体例 2では、図 8に示されたように 20, OOOppm以 下（図 8では 10, OOOppm及び 5, OOOppm)のサンプルでも上述の特性が発現した
[0073] このような相関を持つサンプルの中で、一番抵抗率の高かったサンプルは、 SiH
4 ガスが添カ卩されたサンプル（CH /H =0. 1%、 PH /CH = 5, OOOppm)と、 Siが
4 2 3 4
固体によって供給されたサンプル（CH /H =0. 05%、 PH /CH = 5, OOOppm)
4 2 3 4
で、それぞれ 500 Ω cmであった。また、二番目に抵抗率の高かったサンプルは、 Si Hガスが添カ卩されたサンプル（CH /H =0. 1%、 PH /CH = 10, OOOppm)、 4
4 4 2 3 4
00 Ω cmであった。この条件でのダイヤモンド n型半導体を用いたダイオードや電子 放出素子においても、これらの素子特性の温度に対する変化量が少ないという効果 が具体例 1と同様に得られた。これらのサンプル以外は 0°Cから 300°Cまでの温度領 域内に 200°C以上の範囲でキャリア濃度の温度に対する負の相関関係が得られた。 具体例 1と同様に電子放出特性の測定結果であるしきい値電圧が、図 8の「しきい値 電圧」欄に示されている。 0°Cから 300°Cの温度領域内で 100°C以上の温度範囲で キャリア濃度温度依存性が負相関を持つ場合の方がしきい値電圧は 700V以下と低 ぐ最大放出電流値も高力つた。特に、 0°Cから 300°Cの温度領域内に 200°C以上の 温度範囲でキャリア濃度の温度依存性が負相関を有する場合、しきい値電圧は 500 V以下と低力つた。
[0074] なお、 SIMS結果の P原子濃度については、フォスフィン濃度が 22, OOOppmの場 合 9. 0 X 1(T9—1. 3 X 1020個 Zcm3、 10, OOOppmの場合 7. 3 X 1019— 8. 8 X 10 19個 Zcm3、 5, OOOppmの場合は 5. 1 X 1019— 6. 5 X 1019個 Zcm3、 1, OOOppm の場合 9. 1 X 1018— 2. 2 X 1019個/ cm3であった。
[0075] 図 9から判るように、 Siや SiOが固体供給された場合も、図 8と同様な傾向の結果
2
が得られた。ガス添カ卩に比べると効率性、制御性には劣るものの、添加が可能であつ た。
[0076] 2mm角の単結晶ダイヤモンド IIa{ 100}基板上に、ドーパントガス導入の最適化が 行われたマイクロ波プラズマ CVD装置で、下記のような条件で硫黄ドープダイヤモン ドをェピタキシャル成長させた。成長条件は、メタン濃度 (CH /H ) =0. 03%— 2
4 2
. 0%、硫ィ匕水素濃度（H S/H ) = 20, OOOppm
2 2 一 2, 000, OOOppm,ノ ヮ一 200
W— 400W、基板温度 850。C一 1, 000。C、圧力 lOOTorr . 33 X 104Pa)である。 これにより、膜厚 1一 2 mのェピタキシャル膜が形成され、具体例 1と同様に評価し た結果、上記条件で製造されたすベてのサンプルにおいて、少なくとも 100°Cから 3 00°Cの温度範囲で n型判定が得られ、キャリア濃度の温度依存性が負の相関を、伝 導体のホール係数の温度依存性が正の相関を示し、抵抗率は 480 Ω cm以下、電子 濃度は 1. 3 X 1016cm— 3以上であった。また、 S原子濃度を SIMSにより調べた結果、 製造されたすベてのサンプルにおいて、 6. 0 X 1019個/ cm3以上であった。さらに、 具体例 1と同様に製造された pnダイオードに対し、整流比及び順方向抵抗の温度依 存性を測定した結果、すべてのサンプルで 1一 2桁しか変化しな力つた。また、具体 例 1と同様に製造された電子放出素子に対してしきい値電圧を測定した結果、すべ てのサンプル 700V以下と低かった。
[0077] 以上の具体例力 も判るように、この発明に係るダイヤモンド n型半導体は広 、温 度範囲においてキャリア濃度の変化量が小さぐしたがってダイオード等の半導体素 子や電子放出素子に適用された場合に、素子特性の温度に対する変化量が小さい 素子が得られる。それゆえ、この発明に係るダイヤモンド n型半導体は、発光素子ゃト ランジスタ等に公的に適用可能である。
[0078] 以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのよう な変形は、本発明の思想および範囲力 逸脱するものとは認めることはできず、すべ ての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。 産業上の利用可能性
[0079] この発明は、 SCR、 GTO、 SIT, IGBT及び MISFET等の半導体素子や、デイス プレイ、電子銃、蛍光管及び真空管等の一部を構成する電子放出素子への適用が 可能である。

Claims

請求の範囲
[1] n型の導電性をもつ第 1ダイヤモンド半導体を備え、
前記第 1ダイヤモンド半導体は、少なくとも 0°Cから 300°Cまでの温度領域内に 100 °C以上の温度範囲において伝導体の電子濃度の温度依存性が負の相関を示すダ ィャモンド n型半導体。
[2] 請求項 1記載のダイヤモンド n型半導体にぉ 、て、
前記第 1ダイヤモンド半導体は、少なくとも 0°Cから 300°Cまでの温度領域内に 100 °C以上の温度範囲において前記伝導体のホール係数の温度依存性が正の相関を 示す。
[3] 請求項 1又は 2記載のダイヤモンド n型半導体にぉ 、て、
前記温度範囲は、 0°Cから 300°Cまでの温度領域内に 200°C以上に渡って存在す る。
[4] 請求項 1一 3の何れか一項記載のダイヤモンド n型半導体にぉ ヽて、
前記第 1ダイヤモンド半導体は、前記 0°Cから 300°Cまでの温度領域内の少なくとも 何れかの温度にお!、て 500 Ω cm以下の抵抗率を有する。
[5] 請求項 1一 4の何れか一項記載のダイヤモンド n型半導体にぉ 、て、
前記第 1ダイヤモンド半導体は、前記 0°Cから 300°Cまでの温度領域にお!、て前記 電子濃度が常に 1016cm— 3以上である。
[6] 請求項 1一 5の何れか一項記載のダイヤモンド n型半導体にぉ ヽて、
前記第 1ダイヤモンド半導体は、 1種類以上のドナー元素を合計 5 X 1019cm— 3より 多く含有している。
[7] 請求項 6記載のダイヤモンド n型半導体にぉ 、て、
前記第 1ダイヤモンド半導体は、前記ドナー元素として少なくとも P (リン)を含有して いる。
[8] 請求項 6記載のダイヤモンド n型半導体にぉ 、て、
前記第 1ダイヤモンド半導体は、前記ドナー元素として少なくとも S (硫黄)を含有し ている。
[9] 請求項 1一 8の何れか一項記載のダイヤモンド n型半導体にぉ ヽて、 前記第 1ダイヤモンド半導体は、ドナー元素と共に、当該ドナー元素以外の不純物 元素を含有している。
[10] 請求項 9記載のダイヤモンド n型半導体において、
前記第 1ダイヤモンド半導体は、前記不純物元素として Siを 1 X 1017cm— 3以上含 有している。
[11] 請求項 1一 10の何れか一項記載のダイヤモンド n型半導体において、
前記第 1ダイヤモンド半導体は、単結晶ダイヤモンドである。
[12] 請求項 1一 11の何れか一項記載のダイヤモンド n型半導体は、さらに、
前記第 1ダイヤモンド半導体に隣接して設けられた、 n型判定される第 2ダイヤモン ド半導体を備え、
前記第 2ダイヤモンド半導体は、伝導体の電子濃度の温度依存性が負の相関を示 さず、かつ前記伝導体のホール係数の温度依存性が正の相関を示さな 、。
[13] 請求項 1一 12の何れか一項記載のダイヤモンド n型半導体が少なくとも一部に適用 された半導体素子。
[14] 請求項 1一 12の何れか一項記載のダイヤモンド n型半導体が少なくとも電子放出部 に適用された電子放出素子。
[15] 請求項 1一 12の何れか一項記載のダイヤモンド n型半導体を製造する方法であって ダイヤモンド基板を用意し、そして、
前記ダイヤモンド基板にドナー元素以外の不純物元素を人為的に導入しながら、 当該ダイヤモンド基板上に前記第 1ダイヤモンド半導体をェピタキシャル成長させる ダイヤモンド n型半導体の製造方法。
[16] 請求項 15記載のダイヤモンド n型半導体の製造方法において、
前記ダイヤモンド基板には、前記不純物元素として Siが人為的に導入される。
PCT/JP2004/017077 2003-11-25 2004-11-17 ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子 WO2005053029A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005515760A JP4835157B2 (ja) 2003-11-25 2004-11-17 ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子
US10/580,346 US20070272929A1 (en) 2003-11-25 2004-11-17 Diamond N-Type Semiconductor, Method of Manufacturing the Same, Semiconductor Device, and Electron Emitting Device
EP04819316A EP1693895B1 (en) 2003-11-25 2004-11-17 DIAMOND n-TYPE SEMICONDUCTOR, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR ELEMENT, AND ELECTRON EMITTING ELEMENT
US13/426,375 US20120175641A1 (en) 2003-11-25 2012-03-21 Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-394183 2003-11-25
JP2003394183 2003-11-25
JP2004087812 2004-03-24
JP2004-087812 2004-03-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/426,375 Continuation US20120175641A1 (en) 2003-11-25 2012-03-21 Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device

Publications (1)

Publication Number Publication Date
WO2005053029A1 true WO2005053029A1 (ja) 2005-06-09

Family

ID=34635597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/017077 WO2005053029A1 (ja) 2003-11-25 2004-11-17 ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子

Country Status (5)

Country Link
US (2) US20070272929A1 (ja)
EP (1) EP1693895B1 (ja)
JP (1) JP4835157B2 (ja)
KR (1) KR20060122868A (ja)
WO (1) WO2005053029A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
JP2008543718A (ja) * 2005-06-22 2008-12-04 エレメント シックス リミテッド ハイカラーのダイヤモンド層
JP2009518273A (ja) * 2005-12-09 2009-05-07 エレメント シックス テクノロジーズ （プロプライアタリー） リミテッド 高結晶品質の合成ダイヤモンド
JP2012248369A (ja) * 2011-05-26 2012-12-13 Denso Corp 電子放出素子
JP2015030645A (ja) * 2013-08-05 2015-02-16 住友電気工業株式会社 ナノ多結晶ダイヤモンドおよびこれを備える電子銃
JP2015056995A (ja) * 2013-09-13 2015-03-23 株式会社デンソー 熱電子発電素子
EP2605282B1 (en) * 2006-06-13 2017-11-15 Evince Technology Limited Diamond electrical switching device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004016394D1 (de) 2003-12-12 2008-10-16 Element Six Ltd Verfahren zum einbringen einer markierung in einen cvd-diamanten
US20080193366A1 (en) * 2005-02-03 2008-08-14 National Institue Of Advanced Industrial Science And Technology Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same
JP5273635B2 (ja) * 2006-08-25 2013-08-28 独立行政法人産業技術総合研究所 高効率間接遷移型半導体紫外線発光素子
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
CN118039466A (zh) * 2024-04-12 2024-05-14 山东大学 一种具有Si掺杂金刚石改质层的复合衬底及半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468966A (en) * 1987-09-09 1989-03-15 Tech Res Assoc Conduct Inorg Compo Field-effect transistor and manufacture thereof
JPH04238895A (ja) * 1991-01-10 1992-08-26 Sumitomo Electric Ind Ltd ダイヤモンド膜及びその製造方法
JPH04352365A (ja) * 1991-05-29 1992-12-07 Canon Inc 半導体電子放出素子
JPH0621084A (ja) * 1992-05-04 1994-01-28 Motorola Inc ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置
JPH10189939A (ja) * 1996-12-26 1998-07-21 Agency Of Ind Science & Technol ｐ型ダイヤモンド半導体
WO2000058534A1 (fr) * 1999-03-26 2000-10-05 Japan Science And Technology Corporation Diamant semi-conducteur de type n et son procede de fabrication
JP2001068687A (ja) * 1999-08-31 2001-03-16 Agency Of Ind Science & Technol ダイヤモンドｐｎ接合ダイオードおよびその作製方法
JP2003303954A (ja) * 2002-02-07 2003-10-24 Sumitomo Electric Ind Ltd ｎ型ダイヤモンド半導体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818719C2 (de) * 1987-06-02 2000-03-23 Sumitomo Electric Industries Halbleitender Diamant vom n-Typ und Verfahren zu dessen Herstellung
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
JP3568394B2 (ja) * 1998-07-07 2004-09-22 独立行政法人 科学技術振興機構 低抵抗ｎ型ダイヤモンドの合成法
JP2001035804A (ja) * 1999-07-21 2001-02-09 Agency Of Ind Science & Technol ダイヤモンド半導体およびその作製方法
US6337513B1 (en) * 1999-11-30 2002-01-08 International Business Machines Corporation Chip packaging system and method using deposited diamond film
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468966A (en) * 1987-09-09 1989-03-15 Tech Res Assoc Conduct Inorg Compo Field-effect transistor and manufacture thereof
JPH04238895A (ja) * 1991-01-10 1992-08-26 Sumitomo Electric Ind Ltd ダイヤモンド膜及びその製造方法
JPH04352365A (ja) * 1991-05-29 1992-12-07 Canon Inc 半導体電子放出素子
JPH0621084A (ja) * 1992-05-04 1994-01-28 Motorola Inc ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置
JPH10189939A (ja) * 1996-12-26 1998-07-21 Agency Of Ind Science & Technol ｐ型ダイヤモンド半導体
WO2000058534A1 (fr) * 1999-03-26 2000-10-05 Japan Science And Technology Corporation Diamant semi-conducteur de type n et son procede de fabrication
JP2001068687A (ja) * 1999-08-31 2001-03-16 Agency Of Ind Science & Technol ダイヤモンドｐｎ接合ダイオードおよびその作製方法
JP2003303954A (ja) * 2002-02-07 2003-10-24 Sumitomo Electric Ind Ltd ｎ型ダイヤモンド半導体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543718A (ja) * 2005-06-22 2008-12-04 エレメント シックス リミテッド ハイカラーのダイヤモンド層
JP2013189373A (ja) * 2005-06-22 2013-09-26 Element Six Ltd ハイカラーのダイヤモンド層
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
JP2009518273A (ja) * 2005-12-09 2009-05-07 エレメント シックス テクノロジーズ （プロプライアタリー） リミテッド 高結晶品質の合成ダイヤモンド
US9133566B2 (en) 2005-12-09 2015-09-15 Element Six Technologies Limited High crystalline quality synthetic diamond
EP2605282B1 (en) * 2006-06-13 2017-11-15 Evince Technology Limited Diamond electrical switching device
JP2012248369A (ja) * 2011-05-26 2012-12-13 Denso Corp 電子放出素子
JP2015030645A (ja) * 2013-08-05 2015-02-16 住友電気工業株式会社 ナノ多結晶ダイヤモンドおよびこれを備える電子銃
JP2015056995A (ja) * 2013-09-13 2015-03-23 株式会社デンソー 熱電子発電素子

Also Published As

Publication number Publication date
JPWO2005053029A1 (ja) 2007-12-06
US20070272929A1 (en) 2007-11-29
JP4835157B2 (ja) 2011-12-14
EP1693895B1 (en) 2013-03-13
KR20060122868A (ko) 2006-11-30
EP1693895A1 (en) 2006-08-23
US20120175641A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
US20120175641A1 (en) Diamond n-type semiconductor, method of manufacturing the same, semiconductor device, and electron emitting device
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US6852602B2 (en) Semiconductor crystal film and method for preparation thereof
JP4060580B2 (ja) ヘテロ接合バイポーラトランジスタ
Kato et al. Diamond bipolar junction transistor device with phosphorus-doped diamond base layer
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
US9793355B2 (en) Epitaxial wafer and switch element and light-emitting element using same
Kato et al. Selective growth of buried n+ diamond on (001) phosphorus-doped n-type diamond film
JP2005011915A (ja) 半導体装置、半導体回路モジュールおよびその製造方法
US8502347B1 (en) Bipolar junction transistor with epitaxial contacts
JP2011035065A (ja) 半導体装置
JP2016213473A (ja) 炭化珪素半導体装置
CN115552630B (zh) SiC层叠体、其制造方法和半导体器件
JP6584976B2 (ja) 半導体装置およびその製造方法
CN210723043U (zh) 一种浮结型肖特基势垒二极管
JP4770105B2 (ja) ｎ型ダイヤモンド半導体
JP2005285955A (ja) 能動的高抵抗半導体層を有する半導体装置及びその製造方法
EP1274133A2 (en) Thin-film crystal wafer having a pn junction and its manufacturing method
JP6727928B2 (ja) 半導体装置
CN100456490C (zh) 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
JP4140487B2 (ja) ｎ型半導体ダイヤモンド及びその製造方法
JP4241174B2 (ja) 低抵抗ｎ型半導体ダイヤモンド
CN117457748B (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
JP4823154B2 (ja) へテロ接合バイポーラトランジスタ
CN117219660A (zh) 一种基于栅极掩埋的mosfet器件及制备方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480033959.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005515760

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067010086

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 2004819316

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004819316

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067010086

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10580346

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10580346

Country of ref document: US