JPH05166456A - 半導体電子放出素子の製造方法 - Google Patents
半導体電子放出素子の製造方法Info
- Publication number
- JPH05166456A JPH05166456A JP33075991A JP33075991A JPH05166456A JP H05166456 A JPH05166456 A JP H05166456A JP 33075991 A JP33075991 A JP 33075991A JP 33075991 A JP33075991 A JP 33075991A JP H05166456 A JPH05166456 A JP H05166456A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- film
- semiconductor
- emitting device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【構成】 金属膜１０８とＰ型半導体層１０２とのショ
トキ障壁接合に逆方向電圧を印加することにより、その
Ｐ型半導体層１０２に形成されたＰ型活性領域１０３に
おいて生じるアバランシェ降伏により生成された電子
を、固体表面より外部へと電子放出する半導体電子放出
素子の金属膜１０８の成分を含有する原料ガス１１０を
真空装置内に導入する。次に、電子ビーム１１１の照射
によりその原料ガス１１０を分解し、かつ、その金属材
料をＰ型半導体層１０２表面に堆積することにより、金
属膜を形成する。 【効果】 製造工程の簡略化が可能となり、さらに、シ
ョットキ電極の断面構造を最適な形状とすることが可能
となる。
トキ障壁接合に逆方向電圧を印加することにより、その
Ｐ型半導体層１０２に形成されたＰ型活性領域１０３に
おいて生じるアバランシェ降伏により生成された電子
を、固体表面より外部へと電子放出する半導体電子放出
素子の金属膜１０８の成分を含有する原料ガス１１０を
真空装置内に導入する。次に、電子ビーム１１１の照射
によりその原料ガス１１０を分解し、かつ、その金属材
料をＰ型半導体層１０２表面に堆積することにより、金
属膜を形成する。 【効果】 製造工程の簡略化が可能となり、さらに、シ
ョットキ電極の断面構造を最適な形状とすることが可能
となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体電子放出素子の製
造方法に係り、特にアバランシェ降伏を起こさせホット
化した電子を放出させる半導体電子放出素子の製造方法
に関する。
造方法に係り、特にアバランシェ降伏を起こさせホット
化した電子を放出させる半導体電子放出素子の製造方法
に関する。
【０００２】
【従来の技術】従来半導体電子放出素子としては、例え
ば特開平０１−２２０３２８号公報に示されているよう
に、Ｐ型半導体と金属膜あるいはＰ型半導体と金属化合
物とによりショットキ障壁接合を形成し、そのショット
キ障壁接合の両端に逆バイアス電圧を印加してアバラン
シェ降伏を起こすことにより電子をホット化し、電子放
出部より半導体基板表面に垂直な方向に電子放出を行う
ものがある。ここで、その金属膜あるいは金属化合物膜
の形成方法としては、通常の半導体プロセスで実施され
ているような、例えば、抵抗加熱（ＲＨ）蒸着法、電子
ビーム（ＥＢ）蒸着法、スパッタ堆積法、あるいは化学
的気相堆積（ＣＶＤ）法等が行われていた。
ば特開平０１−２２０３２８号公報に示されているよう
に、Ｐ型半導体と金属膜あるいはＰ型半導体と金属化合
物とによりショットキ障壁接合を形成し、そのショット
キ障壁接合の両端に逆バイアス電圧を印加してアバラン
シェ降伏を起こすことにより電子をホット化し、電子放
出部より半導体基板表面に垂直な方向に電子放出を行う
ものがある。ここで、その金属膜あるいは金属化合物膜
の形成方法としては、通常の半導体プロセスで実施され
ているような、例えば、抵抗加熱（ＲＨ）蒸着法、電子
ビーム（ＥＢ）蒸着法、スパッタ堆積法、あるいは化学
的気相堆積（ＣＶＤ）法等が行われていた。
【０００３】
【発明が解決しようとする課題】上記従来の半導体電子
放出素子の金属膜あるいは金属化合物膜の形成方法は、
半導体基体表面全面に、かつ、ほぼ均一に金属膜あるい
は金属化合物膜を堆積するものである。しかしながら、
半導体電子放出素子において、その金属膜あるいは金属
化合物膜は一部分にのみ必要であり、他の箇所にあって
はならない。したがって、その金属膜あるいは金属化合
物膜を試料表面に堆積後、フォトリソ・エッチング法あ
るいはリフトオフ法等の工程により、不要箇所の膜の除
去が必須であった。また、上記従来の技術により堆積し
た膜はその厚さが面内においてほぼ均一であり、局所的
にその厚さ（断面形状）を変えることは困難であった。
放出素子の金属膜あるいは金属化合物膜の形成方法は、
半導体基体表面全面に、かつ、ほぼ均一に金属膜あるい
は金属化合物膜を堆積するものである。しかしながら、
半導体電子放出素子において、その金属膜あるいは金属
化合物膜は一部分にのみ必要であり、他の箇所にあって
はならない。したがって、その金属膜あるいは金属化合
物膜を試料表面に堆積後、フォトリソ・エッチング法あ
るいはリフトオフ法等の工程により、不要箇所の膜の除
去が必須であった。また、上記従来の技術により堆積し
た膜はその厚さが面内においてほぼ均一であり、局所的
にその厚さ（断面形状）を変えることは困難であった。
【０００４】本発明は、製造工程を簡略化でき、膜厚を
変えることができる半導体電子放出素子の製造方法を提
供することを目的とする。
変えることができる半導体電子放出素子の製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、金属膜あるい
は金属化合物膜とＰ型半導体とのショットキ障壁接合に
逆方向電圧を印加することにより、そのＰ型半導体に形
成された高濃度Ｐ型半導体領域において生じるアバラン
シェ降伏により生成された電子を、固体表面より外部へ
と電子放出する半導体電子放出素子の製造方法におい
て、その金属膜あるいは金属化合物膜の成分を含有する
原料ガスを真空装置内に導入し、電子ビーム照射により
その原料ガスを分解し、かつ、その金属材料あるいは金
属化合物材料をＰ型半導体基体表面に堆積することによ
り、前記金属膜あるいは金属化合物膜を形成することを
特徴とする。
は金属化合物膜とＰ型半導体とのショットキ障壁接合に
逆方向電圧を印加することにより、そのＰ型半導体に形
成された高濃度Ｐ型半導体領域において生じるアバラン
シェ降伏により生成された電子を、固体表面より外部へ
と電子放出する半導体電子放出素子の製造方法におい
て、その金属膜あるいは金属化合物膜の成分を含有する
原料ガスを真空装置内に導入し、電子ビーム照射により
その原料ガスを分解し、かつ、その金属材料あるいは金
属化合物材料をＰ型半導体基体表面に堆積することによ
り、前記金属膜あるいは金属化合物膜を形成することを
特徴とする。
【０００６】
【作用】本発明は前記従来の製造方法における課題を解
決するために、以下の手段を講ずるものである。
決するために、以下の手段を講ずるものである。
【０００７】金属膜あるいは金属化合物膜をＰ型半導体
（基体）表面に堆積するにあたり、基体を真空装置（真
空チャンバ）内にセットする。予め基体表面に形成して
あったマークを、原料ガスを分解および堆積する電子ビ
ームで検知する。基体表面に例えばノズルによりその原
料ガスを吹き付け、同時に、金属膜あるいは金属化合物
膜を堆積したい箇所を電子ビームで走査する。原料ガス
は、その電子ビームの運動エネルギーにより、あるいは
電子ビームを照射することにより発熱した基体表面にお
いて、分解反応を生じ、基体表面に堆積する。このと
き、原料ガスの濃度、電子ビームの電流密度、電子ビー
ムの照射時間等により堆積する金属膜あるいは金属化合
物膜の厚さを制御可能である。また、電子ビームの走査
条件により金属膜あるいは金属化合物膜の膜厚分布を制
御可能である。また、上記電子ビームをイオンビームあ
るいはレーザー光に換えても同様の結果が得られる。
（基体）表面に堆積するにあたり、基体を真空装置（真
空チャンバ）内にセットする。予め基体表面に形成して
あったマークを、原料ガスを分解および堆積する電子ビ
ームで検知する。基体表面に例えばノズルによりその原
料ガスを吹き付け、同時に、金属膜あるいは金属化合物
膜を堆積したい箇所を電子ビームで走査する。原料ガス
は、その電子ビームの運動エネルギーにより、あるいは
電子ビームを照射することにより発熱した基体表面にお
いて、分解反応を生じ、基体表面に堆積する。このと
き、原料ガスの濃度、電子ビームの電流密度、電子ビー
ムの照射時間等により堆積する金属膜あるいは金属化合
物膜の厚さを制御可能である。また、電子ビームの走査
条件により金属膜あるいは金属化合物膜の膜厚分布を制
御可能である。また、上記電子ビームをイオンビームあ
るいはレーザー光に換えても同様の結果が得られる。
【０００８】以上説明した堆積法により、従来の堆積法
では困難であった、必要な箇所のみ選択的に金属膜ある
いは金属化合物膜を堆積すること、あるいはその膜厚分
布（断面形状）を制御することが可能となり、製造工程
の簡略化が可能となる。
では困難であった、必要な箇所のみ選択的に金属膜ある
いは金属化合物膜を堆積すること、あるいはその膜厚分
布（断面形状）を制御することが可能となり、製造工程
の簡略化が可能となる。
【０００９】
実施例１ 図１は本発明の第１の実施例に係るショットキ障壁接合
型電子放出素子を模式的に示し、（ａ）は作製時の素子
を示す断面図、（ｂ）は完成時の素子を示す断面図であ
る。素子は回転対称構造をしている。この半導体電子放
出素子は、高濃度Ｐ型半導体基板１０１、Ｐ型半導体層
１０２、アバランシェ降伏により熱電子を生成するＰ型
活性領域１０３、Ｎ型のガードリング１０４、絶縁膜１
０５、Ｐ型半導体に対するオーム性接合電極１０６、Ｎ
型半導体に対するオーム性接合電極１０７およびＰ型半
導体とショットキ障壁接合を形成する薄い金属膜１０８
からなり、原料ガスを導入するためのノズル１０９、原
料ガス１１０および電子ビーム１１１により作製され、
完成後は電源１１２に接続される。
型電子放出素子を模式的に示し、（ａ）は作製時の素子
を示す断面図、（ｂ）は完成時の素子を示す断面図であ
る。素子は回転対称構造をしている。この半導体電子放
出素子は、高濃度Ｐ型半導体基板１０１、Ｐ型半導体層
１０２、アバランシェ降伏により熱電子を生成するＰ型
活性領域１０３、Ｎ型のガードリング１０４、絶縁膜１
０５、Ｐ型半導体に対するオーム性接合電極１０６、Ｎ
型半導体に対するオーム性接合電極１０７およびＰ型半
導体とショットキ障壁接合を形成する薄い金属膜１０８
からなり、原料ガスを導入するためのノズル１０９、原
料ガス１１０および電子ビーム１１１により作製され、
完成後は電源１１２に接続される。
【００１０】以下、図１に示した素子の製造工程につい
て説明する。
て説明する。
【００１１】（１）亜鉛（Ｚｎ）濃度が５×１０18ｃｍ
-3の高濃度Ｐ型ＧａＡｓ半導体基板１０１上に分子線エ
ピタキシャル成長（ＭＢＥ）法により、ベリリウム（Ｂ
ｅ）濃度が５×１０16ｃｍ-3以下のＰ型ＧａＡｓ半導体
層１０２を厚さ０．６μｍ成長した。
-3の高濃度Ｐ型ＧａＡｓ半導体基板１０１上に分子線エ
ピタキシャル成長（ＭＢＥ）法により、ベリリウム（Ｂ
ｅ）濃度が５×１０16ｃｍ-3以下のＰ型ＧａＡｓ半導体
層１０２を厚さ０．６μｍ成長した。
【００１２】（２）Ｐ型活性領域１０３には、Ｐ型半導
体層１０２表面より深さ約０．２μｍにわたり不純物濃
度が１×１０18ｃｍ-3程度となるように、集束イオンビ
ーム（ＦＩＢ）注入法により４０ｋｅＶに加速したＢｅ
イオンを３×１０13ｃｍ-2注入した。
体層１０２表面より深さ約０．２μｍにわたり不純物濃
度が１×１０18ｃｍ-3程度となるように、集束イオンビ
ーム（ＦＩＢ）注入法により４０ｋｅＶに加速したＢｅ
イオンを３×１０13ｃｍ-2注入した。
【００１３】（３）Ｎ型ガードリング１０４には、不純
物濃度が１×１０18ｃｍ-3以上となるように、ＦＩＢ注
入法により２００ｋｅＶに加速したシリコン（Ｓｉ）イ
オンを注入した。
物濃度が１×１０18ｃｍ-3以上となるように、ＦＩＢ注
入法により２００ｋｅＶに加速したシリコン（Ｓｉ）イ
オンを注入した。
【００１４】（４）絶縁膜として、ＳｉＯ2 をスパッタ
リング法により厚さ約０．３μｍ堆積後、８５０℃、１
０秒間の熱処理により注入部を活性化した。
リング法により厚さ約０．３μｍ堆積後、８５０℃、１
０秒間の熱処理により注入部を活性化した。
【００１５】（５）基板１０１の裏面にクロム（Ｃｒ）
および金（Ａｕ）をそれぞれ厚さ０．０５μｍおよび
０．５μｍとなるように順次真空蒸着した。また、オー
ム性接合電極１０７の反転パターンをフォトレジストで
形成後、ゲルマニウム（Ｇｅ）金（Ａｕ）合金を厚さ
０．５μｍとなるように真空蒸着し、リフトオフした。
３５０℃、５分の熱処理によりオーム性接合電極１０６
および１０７を形成した。 （６）Ｐ型ＧａＡｓ半導体に対してショットキ障壁接合
を形成するタングステン（Ｗ）の薄膜を堆積するため
に、その原料ガスとして６フッ化タングステン（ＷＦ
6 ）を選択した。上記試料を直径０．１μｍ以下に集束
可能で、かつ、パターン描画可能な電子ビーム走査装置
内にセットした。チャンバーの真空度が１×１０-6Ｔｏ
ｒｒ以下となるように排気しながら、ノズル１０９によ
るＷＦ6 を基板表面に吹き付け、ビーム径を約０．１μ
ｍに集束した電子ビームを照射した。Ｗは電子ビームの
照射された基板表面にのみ堆積された。このようにし
て、厚さ約１００ｎｍのショットキ電極１０８を形成し
た。以上のプロセスにより図１に示した素子を完成し
た。したがって従来の製造方法のように、ショットキ電
極を形成するために、真空蒸着法とフォトリソ・エッチ
ング法とを行うことなく１プロセスで作製可能となっ
た。
および金（Ａｕ）をそれぞれ厚さ０．０５μｍおよび
０．５μｍとなるように順次真空蒸着した。また、オー
ム性接合電極１０７の反転パターンをフォトレジストで
形成後、ゲルマニウム（Ｇｅ）金（Ａｕ）合金を厚さ
０．５μｍとなるように真空蒸着し、リフトオフした。
３５０℃、５分の熱処理によりオーム性接合電極１０６
および１０７を形成した。 （６）Ｐ型ＧａＡｓ半導体に対してショットキ障壁接合
を形成するタングステン（Ｗ）の薄膜を堆積するため
に、その原料ガスとして６フッ化タングステン（ＷＦ
6 ）を選択した。上記試料を直径０．１μｍ以下に集束
可能で、かつ、パターン描画可能な電子ビーム走査装置
内にセットした。チャンバーの真空度が１×１０-6Ｔｏ
ｒｒ以下となるように排気しながら、ノズル１０９によ
るＷＦ6 を基板表面に吹き付け、ビーム径を約０．１μ
ｍに集束した電子ビームを照射した。Ｗは電子ビームの
照射された基板表面にのみ堆積された。このようにし
て、厚さ約１００ｎｍのショットキ電極１０８を形成し
た。以上のプロセスにより図１に示した素子を完成し
た。したがって従来の製造方法のように、ショットキ電
極を形成するために、真空蒸着法とフォトリソ・エッチ
ング法とを行うことなく１プロセスで作製可能となっ
た。
【００１６】このようにして作製した電子放出素子を真
空度が約１×１０-7Ｔｏｒｒに保たれた真空チャンバ内
に設置し、電源１１２により７Ｖを印加したところ（第
１図ｂ）、Ｐ型活性領域１０３の上部のＷ表面より約１
５ｐＡの電子放出が観測された。また、印加電圧を１０
Ｖまで順次増大したところ、電子放出量（エミッション
電流）も約１００ｐＡまで順次増大した。
空度が約１×１０-7Ｔｏｒｒに保たれた真空チャンバ内
に設置し、電源１１２により７Ｖを印加したところ（第
１図ｂ）、Ｐ型活性領域１０３の上部のＷ表面より約１
５ｐＡの電子放出が観測された。また、印加電圧を１０
Ｖまで順次増大したところ、電子放出量（エミッション
電流）も約１００ｐＡまで順次増大した。
【００１７】本発明のように、電子ビームあるいはイオ
ンビーム照射により、金属膜あるいは金属化合物膜を基
板表面に形成する原料ガスとしては、ＷＦ6 の他に表１
に示すもの等、所望の金属材料を有する有機化合物材料
を適用可能である。
ンビーム照射により、金属膜あるいは金属化合物膜を基
板表面に形成する原料ガスとしては、ＷＦ6 の他に表１
に示すもの等、所望の金属材料を有する有機化合物材料
を適用可能である。
【００１８】
【表１】 ここで、図１および図２を用いて、本発明の半導体電子
放出素子の動作原理を説明する。図１において半導体材
料としては、原理的には例えばＳｉ，Ｇｅ，ＧａＡｓ，
ＧａＰ，ＡｌＡｓ，ＧａＡｓＰ，ＡｌＧａＡｓ，Ｓｉ
Ｃ，ＢＰ，ＡｌＮ，ダイヤモンド等が適用可能であり、
特に間接遷移型でバンドギャップの大きい材料が適して
いる。また、電極１０８の材料としては、Ｗの他にＡ
ｌ，Ａｕ，ＬａＢ6 等一般に知られている前記Ｐ型半導
体に対してショットキ障壁接合を形成するものであれば
よい。ただし、この電極表面の仕事関数は小さいほど電
子放出効率が増大するので、その材料の仕事関数が大き
い場合は表面Ｃｓ等の低仕事関数材料を薄く被覆するこ
とにより電子放出効率が向上する。
放出素子の動作原理を説明する。図１において半導体材
料としては、原理的には例えばＳｉ，Ｇｅ，ＧａＡｓ，
ＧａＰ，ＡｌＡｓ，ＧａＡｓＰ，ＡｌＧａＡｓ，Ｓｉ
Ｃ，ＢＰ，ＡｌＮ，ダイヤモンド等が適用可能であり、
特に間接遷移型でバンドギャップの大きい材料が適して
いる。また、電極１０８の材料としては、Ｗの他にＡ
ｌ，Ａｕ，ＬａＢ6 等一般に知られている前記Ｐ型半導
体に対してショットキ障壁接合を形成するものであれば
よい。ただし、この電極表面の仕事関数は小さいほど電
子放出効率が増大するので、その材料の仕事関数が大き
い場合は表面Ｃｓ等の低仕事関数材料を薄く被覆するこ
とにより電子放出効率が向上する。
【００１９】図２を用いて、本発明のショットキ障壁接
合を用いた半導体電子放出素子における電子放出過程に
ついて説明する。Ｐ型半導体とショットキ障壁接合を形
成するショットキダイオードに逆バイアス電圧を印加す
ることにより、Ｐ型半導体の伝導帯の底ＥC はショット
キ障壁を形成する電極の真空準位ＥVAC よりも高いエネ
ルギー準位となる。アバランシェ降伏によって生成され
た電子は、半導体−金属電極界面に生ずる空乏層内の電
界によって格子温度よりも高いエネルギーを得て、ショ
ットキ障壁接合を形成する電極へと注入される。ショッ
トキ障壁接合を形成する電極表面の仕事関数よりも大き
なエネルギーを持った電子は、真空中へ放出される。し
たがって前述のように、電極表面を低仕事関数処理する
ことは電子放出量の増加につながる。
合を用いた半導体電子放出素子における電子放出過程に
ついて説明する。Ｐ型半導体とショットキ障壁接合を形
成するショットキダイオードに逆バイアス電圧を印加す
ることにより、Ｐ型半導体の伝導帯の底ＥC はショット
キ障壁を形成する電極の真空準位ＥVAC よりも高いエネ
ルギー準位となる。アバランシェ降伏によって生成され
た電子は、半導体−金属電極界面に生ずる空乏層内の電
界によって格子温度よりも高いエネルギーを得て、ショ
ットキ障壁接合を形成する電極へと注入される。ショッ
トキ障壁接合を形成する電極表面の仕事関数よりも大き
なエネルギーを持った電子は、真空中へ放出される。し
たがって前述のように、電極表面を低仕事関数処理する
ことは電子放出量の増加につながる。
【００２０】実施例２ 図３は本発明の第２の実施例に係るショットキ障壁接合
型電子放出素子を模式的に示し、（ａ）は全体像を示す
断面図、（ｂ）はショットキ障壁金属膜の拡大図であ
る。素子は回転対称構造をしている。この半導体電子放
出素子は、高濃度Ｐ型半導体基板３０１、Ｐ型半導体層
３０２、アバランシェ降伏により熱電子を生成するＰ型
活性領域３０３、Ｎ型のガードリング３０４、絶縁膜３
０５、Ｐ型半導体に対するオーム性接合電極３０６、Ｎ
型半導体に対するオーム性接合電極３０７、Ｐ型半導体
とショットキ障壁接合を形成する薄い金属膜３０８から
なり電源３０９が接続されている。
型電子放出素子を模式的に示し、（ａ）は全体像を示す
断面図、（ｂ）はショットキ障壁金属膜の拡大図であ
る。素子は回転対称構造をしている。この半導体電子放
出素子は、高濃度Ｐ型半導体基板３０１、Ｐ型半導体層
３０２、アバランシェ降伏により熱電子を生成するＰ型
活性領域３０３、Ｎ型のガードリング３０４、絶縁膜３
０５、Ｐ型半導体に対するオーム性接合電極３０６、Ｎ
型半導体に対するオーム性接合電極３０７、Ｐ型半導体
とショットキ障壁接合を形成する薄い金属膜３０８から
なり電源３０９が接続されている。
【００２１】このＧａＡｓ半導体電子放出素子の製造方
法の内、ショットキ障壁金属膜３０８に関する以外の工
程および条件（１）〜（５）は実施例１と同様であるの
で省略し、その次の工程（６）について説明する。
法の内、ショットキ障壁金属膜３０８に関する以外の工
程および条件（１）〜（５）は実施例１と同様であるの
で省略し、その次の工程（６）について説明する。
【００２２】（６）Ｐ型ＧａＡｓ半導体に対してショッ
トキ障壁接合を形成するタングステン（Ｗ）の薄膜を堆
積するために、その原料ガスとして６フッ化タングステ
ン（ＷＦ6 ）を選択した。上記試料を直径０．１μｍ以
下に集束可能で、かつ、パターン描画可能な電子ビーム
走査装置内にセットした。チャンバーの真空度が１×１
０-6Ｔｏｒｒ以下となるように排気しながら、ノズルに
よりＷＦ6 を基板表面に吹き付け、電子ビームを照射し
た。Ｗは電子ビームの照射された基板表面にのみ堆積さ
れた。このとき電子ビームをＰ型活性領域３０３の上部
のみ少なく、それ以外のＰ型半導体層３０２表面には多
く走査することにより、そのＰ型活性領域の上部は薄く
（５ｎｍ程度）、それ以外のＰ型半導体層３０２表面に
は厚く（１００ｎｍ以上）となるように堆積した。この
ようにして、第３図（ｂ）に示したような断面構造を有
するショットキ電極３０８を形成した。
トキ障壁接合を形成するタングステン（Ｗ）の薄膜を堆
積するために、その原料ガスとして６フッ化タングステ
ン（ＷＦ6 ）を選択した。上記試料を直径０．１μｍ以
下に集束可能で、かつ、パターン描画可能な電子ビーム
走査装置内にセットした。チャンバーの真空度が１×１
０-6Ｔｏｒｒ以下となるように排気しながら、ノズルに
よりＷＦ6 を基板表面に吹き付け、電子ビームを照射し
た。Ｗは電子ビームの照射された基板表面にのみ堆積さ
れた。このとき電子ビームをＰ型活性領域３０３の上部
のみ少なく、それ以外のＰ型半導体層３０２表面には多
く走査することにより、そのＰ型活性領域の上部は薄く
（５ｎｍ程度）、それ以外のＰ型半導体層３０２表面に
は厚く（１００ｎｍ以上）となるように堆積した。この
ようにして、第３図（ｂ）に示したような断面構造を有
するショットキ電極３０８を形成した。
【００２３】このようにして作製した電子放出素子を真
空度が約１×１０-7Ｔｏｒｒに保たれた真空チャンバ内
に設置し、電源３０９により７Ｖを印加したところ、Ｐ
型活性領域３０３の上部のＷ表面より約１００ｐＡの電
子放出が観測された。また、印加電圧を１０Ｖまで順次
増大したところ、電子放出量（エミッション電流）も約
８００ｐＡまで順次増大した。
空度が約１×１０-7Ｔｏｒｒに保たれた真空チャンバ内
に設置し、電源３０９により７Ｖを印加したところ、Ｐ
型活性領域３０３の上部のＷ表面より約１００ｐＡの電
子放出が観測された。また、印加電圧を１０Ｖまで順次
増大したところ、電子放出量（エミッション電流）も約
８００ｐＡまで順次増大した。
【００２４】ここで、実施例１に示した素子よりも電子
放出量が向上したのは、ショットキ電極３０８（実施例
１では１０８）の断面構造を図３（ｂ）に示したよう
に、Ｐ型活性領域３０３の上部のみ薄く形成したことに
よる。薄く形成したことにより、Ｐ型活性領域において
アバランシェ増幅により生成された熱電子はショットキ
電極内部で散乱によりエネルギーを損失しにくくなる。
したがって、活性領域内部で生成される電子の特性が同
じであっても、放出量が向上するために、電子放出効率
が向上する。しかしながらショットキ電極を均一に薄く
形成すると、その膜の抵抗値が上昇するためにジュール
熱の発生等素子特性を悪化することになる。
放出量が向上したのは、ショットキ電極３０８（実施例
１では１０８）の断面構造を図３（ｂ）に示したよう
に、Ｐ型活性領域３０３の上部のみ薄く形成したことに
よる。薄く形成したことにより、Ｐ型活性領域において
アバランシェ増幅により生成された熱電子はショットキ
電極内部で散乱によりエネルギーを損失しにくくなる。
したがって、活性領域内部で生成される電子の特性が同
じであっても、放出量が向上するために、電子放出効率
が向上する。しかしながらショットキ電極を均一に薄く
形成すると、その膜の抵抗値が上昇するためにジュール
熱の発生等素子特性を悪化することになる。
【００２５】
【発明の効果】以上説明したように、本発明の半導体電
子放出素子の製造方法によれば従来の製造方法に対して
製造工程が簡略になる。さらに、その素子の電位放出特
性（効率）を向上させるのに都合のよいショットキ障壁
接合電極の断面形状（膜厚）が、容易に形成可能となる
効果がある。
子放出素子の製造方法によれば従来の製造方法に対して
製造工程が簡略になる。さらに、その素子の電位放出特
性（効率）を向上させるのに都合のよいショットキ障壁
接合電極の断面形状（膜厚）が、容易に形成可能となる
効果がある。
【図１】本発明を実施したショットキ障壁接合型電子放
出素子の断面を概略的に示し、（ａ）は作製時の素子を
示す断面図、（ｂ）は完成時の素子を示す断面図であ
る。
出素子の断面を概略的に示し、（ａ）は作製時の素子を
示す断面図、（ｂ）は完成時の素子を示す断面図であ
る。
【図２】ショットキ障壁接合を用いた素子の動作原理を
説明するためのバンド図である。
説明するためのバンド図である。
【図３】本発明を実施した高効率のショットキ障壁接合
型電子放出素子の断面を概略的に示し、（ａ）は全体像
を示す断面図、（ｂ）はショットキ障壁金属膜の拡大図
である。
型電子放出素子の断面を概略的に示し、（ａ）は全体像
を示す断面図、（ｂ）はショットキ障壁金属膜の拡大図
である。
１０１ 高濃度Ｐ型半導体基板 １０２ Ｐ型半導体層 １０３ アバランシェ降伏を生じるＰ型活性領域 １０４ Ｎ型のガードリング １０５ 絶縁膜 １０６ オーム性接合電極 １０７ オーム性接合電極 １０８ ショットキ障壁接合電極 １０９ 原料ガスを導入するためのノズル １１０ 原料ガス １１１ 電子ビーム １１２ 電源
Claims (10)
- 【請求項１】 金属膜あるいは金属化合物膜とＰ型半導
体とのショットキ障壁接合に逆方向電圧を印加すること
により、そのＰ型半導体に形成された高濃度Ｐ型半導体
領域において生じるアバランシェ降伏により生成された
電子を、固体表面より外部へと電子放出する半導体電子
放出素子の製造方法において、 その金属膜あるいは金属化合物膜の成分を含有する原料
ガスを真空装置内に導入し、電子ビーム照射によりその
原料ガスを分解し、かつ、その金属材料あるいは金属化
合物材料をＰ型半導体基体表面に堆積することにより、
前記金属膜あるいは金属化合物膜を形成することを特徴
とする半導体電子放出素子の製造方法。 - 【請求項２】 直径が１０μｍ以下に集束された電子ビ
ームを用いることを特徴とする請求項１に記載の半導体
電子放出素子の製造方法。 - 【請求項３】 電子ビームをＰ型半導体表面の任意の箇
所に走査することにより、金属膜あるいは金属化合物膜
をその箇所にのみ選択的に堆積することを特徴とする請
求項１あるいは２に記載の半導体電子放出素子の製造方
法。 - 【請求項４】 金属膜あるいは金属化合物膜の厚さを、
電子ビームを照射する時間により制御することを特徴と
する請求項１，２あるいは３に記載の半導体電子放出素
子の製造方法。 - 【請求項５】 金属膜あるいは金属化合物の厚さを、照
射する電子ビームの電流値により制御することを特徴と
する請求項１，２あるいは３に記載の半導体電子放出素
子の製造方法。 - 【請求項６】 金属膜あるいは金属化合物の厚さを、Ｐ
型半導体基体表面における原料ガスの濃度により制御す
ることを特徴とする請求項１，２あるいは３に記載の半
導体電子放出素子の製造方法。 - 【請求項７】 金属膜あるいは金属化合物膜のＰ型半導
体表面方向における膜厚分布を、照射する電子ビームの
走査条件により制御することを特徴とする請求項３に記
載の半導体電子放出素子の製造方法。 - 【請求項８】 金属膜あるいは金属化合物膜の膜厚分布
を、照射する電子ビームの走査条件により、前記高濃度
Ｐ型半導体領域の部分のみ薄く形成することを特徴とす
る請求項７に記載の半導体電子放出素子の製造方法。 - 【請求項９】 請求項１から８に記載の製造方法におい
て、電子ビームの代わりにイオンビームを用いたことを
特徴とする半導体電子放出素子の製造方法。 - 【請求項１０】 請求項１から８に記載の製造方法にお
いて、電子ビームの代わりにレーザー光を用いたことを
特徴とする半導体電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33075991A JPH05166456A (ja) | 1991-12-13 | 1991-12-13 | 半導体電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33075991A JPH05166456A (ja) | 1991-12-13 | 1991-12-13 | 半導体電子放出素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166456A true JPH05166456A (ja) | 1993-07-02 |
Family
ID=18236231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33075991A Pending JPH05166456A (ja) | 1991-12-13 | 1991-12-13 | 半導体電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166456A (ja) |
-
1991
- 1991-12-13 JP JP33075991A patent/JPH05166456A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6139760A (en) | Short-wavelength optoelectronic device including field emission device and its fabricating method | |
| EP0532019B1 (en) | Semiconductor electron emission device | |
| US6008502A (en) | Diamond electron emitting device having an insulative electron supply layer | |
| US6554673B2 (en) | Method of making electron emitters | |
| US5814832A (en) | Electron emitting semiconductor device | |
| JPH0512988A (ja) | 半導体電子放出素子 | |
| US20070007872A1 (en) | Field emission device (FED) having ring-shaped emitter and its method of manufacture | |
| JPH0689657A (ja) | 半導体電子放出素子の製造方法 | |
| JPH05166456A (ja) | 半導体電子放出素子の製造方法 | |
| US20060244352A1 (en) | Diamond electron emitter and electron beam source using same | |
| JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
| JP3137267B2 (ja) | 半導体電子放出素子 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| US6124147A (en) | Method for fabricating optoelectronic device in low-temperature deposition and thermal treatment | |
| JP3135070B2 (ja) | 半導体電子放出素子 | |
| EP0416626B1 (en) | Electron emitting semiconductor device | |
| JPH06162918A (ja) | 半導体電子放出素子並びにその製造方法 | |
| JP2820450B2 (ja) | 半導体電子放出素子 | |
| JP3403165B2 (ja) | 電子放出素子の製造方法 | |
| JPH04319225A (ja) | 半導体電子放出素子の製造方法 | |
| JPH0574332A (ja) | 半導体電子放出素子 | |
| JP2891114B2 (ja) | 半導体のパターン形成方法 | |
| JPH10241549A (ja) | 電界放出型陰極 | |
| JPH0574329A (ja) | 半導体電子放出素子 | |
| JPH04102373A (ja) | 半導体電子放出素子 |