JPH04319225A - 半導体電子放出素子の製造方法 - Google Patents
半導体電子放出素子の製造方法Info
- Publication number
- JPH04319225A JPH04319225A JP3110700A JP11070091A JPH04319225A JP H04319225 A JPH04319225 A JP H04319225A JP 3110700 A JP3110700 A JP 3110700A JP 11070091 A JP11070091 A JP 11070091A JP H04319225 A JPH04319225 A JP H04319225A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- emitting device
- electron
- metal electrode
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 170
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 66
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 25
- 238000010884 ion-beam technique Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 15
- 230000015556 catabolic process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 7
- 150000002736 metal compounds Chemical class 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 89
- 239000000758 substrate Substances 0.000 description 29
- 230000005684 electric field Effects 0.000 description 15
- 238000009826 distribution Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 238000007738 vacuum evaporation Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005275 alloying Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910025794 LaB6 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体電子放出素子の製
造方法に関する。
造方法に関する。
【0002】
【従来の技術】半導体電子放出素子のうち、アバランシ
ェ降伏を用いたものとしては、例えば米国特許第425
9678号公報および米国特許第4303930号公報
にそれぞれ記載されているものが知られている。これら
の半導体電子放出素子は、半導体基板上にP型半導体層
とN型半導体層とのPN接合を形成し、そのn型半導体
層の表面にセシウム等を付着させて表面の仕事関数を低
下させることにより電子放出部を形成したものである。 そして、これらの半導体電子放出素子は、前記PN接合
を形成するP型半導体層表面の中心部に高濃度P型半導
体領域を形成して、PN接合に逆方向電圧を印加して前
記高濃度P型半導体領域においてアバランシェ降伏を起
こすことにより電子をホット化し、素子表面の仕事関数
より大きなエネルギを有する電子を外部へと放出するも
のである。
ェ降伏を用いたものとしては、例えば米国特許第425
9678号公報および米国特許第4303930号公報
にそれぞれ記載されているものが知られている。これら
の半導体電子放出素子は、半導体基板上にP型半導体層
とN型半導体層とのPN接合を形成し、そのn型半導体
層の表面にセシウム等を付着させて表面の仕事関数を低
下させることにより電子放出部を形成したものである。 そして、これらの半導体電子放出素子は、前記PN接合
を形成するP型半導体層表面の中心部に高濃度P型半導
体領域を形成して、PN接合に逆方向電圧を印加して前
記高濃度P型半導体領域においてアバランシェ降伏を起
こすことにより電子をホット化し、素子表面の仕事関数
より大きなエネルギを有する電子を外部へと放出するも
のである。
【0003】また、特開平1−220328号公報に記
載されているように、P型半導体と金属材料または金属
化合物とにより形成されたショットキ障壁接合のP型半
導体表面の中心部に高濃度P型半導体領域においてアバ
ランシェ降伏を起こすことにより電子をホット化し、素
子表面の仕事関数より大きなエネルギを有する電子を外
部へと放出するものも知られている。
載されているように、P型半導体と金属材料または金属
化合物とにより形成されたショットキ障壁接合のP型半
導体表面の中心部に高濃度P型半導体領域においてアバ
ランシェ降伏を起こすことにより電子をホット化し、素
子表面の仕事関数より大きなエネルギを有する電子を外
部へと放出するものも知られている。
【0004】これらの半導体電子放出素子は、いずれの
ものにおいても、アバランシェ降伏により生成された電
子は固体内部において散乱するので、固体外部へ放出し
た電子は放出角度分布やエネルギ分布を有する。したが
って、電子を放出させるときは、放出電子の飛行方向ま
たは運動エネルギを規定するために、放出後の空間に電
界(以降、空間電界と記す)を形成している。この空間
電界の形成のために、素子表面に絶縁層を介して開口部
を有する金属材料の膜による金属電極膜を形成し、その
金属電極膜に電圧を印加している。
ものにおいても、アバランシェ降伏により生成された電
子は固体内部において散乱するので、固体外部へ放出し
た電子は放出角度分布やエネルギ分布を有する。したが
って、電子を放出させるときは、放出電子の飛行方向ま
たは運動エネルギを規定するために、放出後の空間に電
界(以降、空間電界と記す)を形成している。この空間
電界の形成のために、素子表面に絶縁層を介して開口部
を有する金属材料の膜による金属電極膜を形成し、その
金属電極膜に電圧を印加している。
【0005】従来、このような半導体電子放出素子の製
造方法は、開口部を有する有機材料または無機材料の注
入マスクを半導体基板上に被覆し、この半導体基板にイ
オンを注入して高濃度P型半導体領域した後、開口部を
有する金属電極膜を形成していた。
造方法は、開口部を有する有機材料または無機材料の注
入マスクを半導体基板上に被覆し、この半導体基板にイ
オンを注入して高濃度P型半導体領域した後、開口部を
有する金属電極膜を形成していた。
【0006】
【発明が解決しようとする課題】上記従来の半導体電子
放出素子の製造方法では、高濃度P型半導体領域と金属
電極膜の開口部との位置ずれが生じる。この位置ずれに
より空間電界が歪み、放出した電子の飛行方向または運
動エネルギが所望の規定を受けないので、高精度の位置
合わせ技術が望まれていた。また、上記従来の半導体電
子放出素子の製造方法は、製造工程が複雑であり、その
簡略化が望まれていた。
放出素子の製造方法では、高濃度P型半導体領域と金属
電極膜の開口部との位置ずれが生じる。この位置ずれに
より空間電界が歪み、放出した電子の飛行方向または運
動エネルギが所望の規定を受けないので、高精度の位置
合わせ技術が望まれていた。また、上記従来の半導体電
子放出素子の製造方法は、製造工程が複雑であり、その
簡略化が望まれていた。
【0007】本発明は、高濃度P型半導体領域と金属電
極膜の開口部との位置ずれをなくし、かつ製造工程の簡
略化を可能にする半導体電子放出素子の製造方法を提供
することを目的とする。
極膜の開口部との位置ずれをなくし、かつ製造工程の簡
略化を可能にする半導体電子放出素子の製造方法を提供
することを目的とする。
【0008】
【課題を解決するための手段】本発明の半導体電子放出
素子の製造方法は、金属材料または金属化合物材料とP
型半導体とのショットキ障壁接合に逆方向電圧を印加す
ることにより、前記P型半導体に形成された高濃度P型
半導体領域において生じるアバランシェ降伏により生成
された電子を固体表面より外部へと放出し、その放出し
た電子の飛行を規定するための開口部を有する金属電極
膜を構成する半導体電子放出素子の製造方法において、
前記開口部を有する金属電極膜を前記高濃度P型半導体
領域を形成するためのイオン注入のマスクとして用いる
ことを特徴とするものである。
素子の製造方法は、金属材料または金属化合物材料とP
型半導体とのショットキ障壁接合に逆方向電圧を印加す
ることにより、前記P型半導体に形成された高濃度P型
半導体領域において生じるアバランシェ降伏により生成
された電子を固体表面より外部へと放出し、その放出し
た電子の飛行を規定するための開口部を有する金属電極
膜を構成する半導体電子放出素子の製造方法において、
前記開口部を有する金属電極膜を前記高濃度P型半導体
領域を形成するためのイオン注入のマスクとして用いる
ことを特徴とするものである。
【0009】また、本発明の半導体電子放出素子の製造
方法は、P型半導体とN型半導体とのPN接合に逆方向
電圧を印加することにより、前記形成した高濃度P型半
導体領域において生じるアバランシェ降伏により生成さ
れた電子を固体表面より外部へと放出し、その放出した
電子の飛行を規定するための開口部を有する金属電極膜
を構成する半導体電子放出素子の製造方法において、前
記開口部を有する金属電極膜を前記高濃度P型半導体領
域を形成するためのイオン注入のマスクとして用いるこ
とを特徴とするものである。
方法は、P型半導体とN型半導体とのPN接合に逆方向
電圧を印加することにより、前記形成した高濃度P型半
導体領域において生じるアバランシェ降伏により生成さ
れた電子を固体表面より外部へと放出し、その放出した
電子の飛行を規定するための開口部を有する金属電極膜
を構成する半導体電子放出素子の製造方法において、前
記開口部を有する金属電極膜を前記高濃度P型半導体領
域を形成するためのイオン注入のマスクとして用いるこ
とを特徴とするものである。
【0010】イオン注入を行うイオンビームの照射方向
と半導体電子放出素子の金属電極膜の面とが形成する角
度が、垂直でない角度であることが可能である。
と半導体電子放出素子の金属電極膜の面とが形成する角
度が、垂直でない角度であることが可能である。
【0011】金属電極膜の開口部を中心として、半導体
電子放出素子の基体をその金属電極膜の面に水平に回転
させながらイオン注入を行うことが好ましい。
電子放出素子の基体をその金属電極膜の面に水平に回転
させながらイオン注入を行うことが好ましい。
【0012】ショットキ障壁接合を形成する金属膜また
は金属化合物膜をP型半導体層に堆積した後に前記P型
半導体層にイオン注入を行うことも好ましい。
は金属化合物膜をP型半導体層に堆積した後に前記P型
半導体層にイオン注入を行うことも好ましい。
【0013】
【作用】金属電極膜の開口部と高濃度P型半導体との位
置合わせがセルフアライメントとなり、極めて高い精度
で位置合わせされたことになる。位置合わせ精度が高い
と、理想状態に近い空間電界が形成可能となる。したが
って、素子表面から放出された電子は、前記空間電界に
よりビームの角度分布やエネルギ分布の所望の規程が可
能となる。
置合わせがセルフアライメントとなり、極めて高い精度
で位置合わせされたことになる。位置合わせ精度が高い
と、理想状態に近い空間電界が形成可能となる。したが
って、素子表面から放出された電子は、前記空間電界に
よりビームの角度分布やエネルギ分布の所望の規程が可
能となる。
【0014】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0015】図1は本発明の第1の実施例に係るショッ
トキ障壁接合型の半導体電子放出素子を示し、(a)は
イオン注入工程における半導体電子放出素子の断面図、
(b)は完成した半導体電子放出素子の断面図である。
トキ障壁接合型の半導体電子放出素子を示し、(a)は
イオン注入工程における半導体電子放出素子の断面図、
(b)は完成した半導体電子放出素子の断面図である。
【0016】まず、本実施例の半導体電子放出素子の製
造工程について説明する。
造工程について説明する。
【0017】(1)高濃度P型半導体基板101上に、
低濃度P型半導体層102を成長させる。
低濃度P型半導体層102を成長させる。
【0018】(2)低濃度P型半導体層102には、リ
ング状の高濃度N型半導体によるガードリング103を
形成し、このガードリング103には、イオンを注入し
た後、熱処理により注入部を活性化する。
ング状の高濃度N型半導体によるガードリング103を
形成し、このガードリング103には、イオンを注入し
た後、熱処理により注入部を活性化する。
【0019】(3)低濃度P型半導体層102とショッ
トキ障壁接合を形成する金属を低濃度P型半導体層10
2上に真空蒸着した後、ショットキ障壁接合電極104
を形成する。ショットキ障壁接合電極104上に、絶縁
膜105および金属電極膜106を順次真空蒸着し、開
口部を形成する。この際、絶縁膜105をオーバーエッ
チングし、図1(a)に示すように、絶縁膜105の開
口が金属電極膜106の開口より大きい形状とする。
トキ障壁接合を形成する金属を低濃度P型半導体層10
2上に真空蒸着した後、ショットキ障壁接合電極104
を形成する。ショットキ障壁接合電極104上に、絶縁
膜105および金属電極膜106を順次真空蒸着し、開
口部を形成する。この際、絶縁膜105をオーバーエッ
チングし、図1(a)に示すように、絶縁膜105の開
口が金属電極膜106の開口より大きい形状とする。
【0020】(4)高濃度P型半導体基板101に対し
て垂直にイオンビーム107を照射してイオン注入を行
い、熱処理を行って、図1(b)に示すように、高濃度
P型半導体領域108を形成する。この時、イオンビー
ム107は金属電極膜106の開口部以外の場所にも照
射され、金属電極膜106内に注入されるが、素子の特
性上何等問題は生じない。また、イオンはショットキ障
壁接合電極104中にも注入されるが、イオンの質量が
小さいことと、ショットキ障壁接合電極104の膜厚が
薄いために、ほとんどが通過してしまい、ショットキ障
壁接合電極104中に分布するのはわずかな量であり、
素子の特性には影響しない。
て垂直にイオンビーム107を照射してイオン注入を行
い、熱処理を行って、図1(b)に示すように、高濃度
P型半導体領域108を形成する。この時、イオンビー
ム107は金属電極膜106の開口部以外の場所にも照
射され、金属電極膜106内に注入されるが、素子の特
性上何等問題は生じない。また、イオンはショットキ障
壁接合電極104中にも注入されるが、イオンの質量が
小さいことと、ショットキ障壁接合電極104の膜厚が
薄いために、ほとんどが通過してしまい、ショットキ障
壁接合電極104中に分布するのはわずかな量であり、
素子の特性には影響しない。
【0021】(5)絶縁膜105と金属電極膜106と
を加工し、絶縁膜105の一部を絶縁膜109として残
し、ガードリング103の一部を露出させる。ガードリ
ング103に対するオーム性接合電極110および高濃
度P型半導体基板101に対するオーム性接合電極11
1を、それぞれ真空蒸着により堆積した後、アロイ化処
理をする。
を加工し、絶縁膜105の一部を絶縁膜109として残
し、ガードリング103の一部を露出させる。ガードリ
ング103に対するオーム性接合電極110および高濃
度P型半導体基板101に対するオーム性接合電極11
1を、それぞれ真空蒸着により堆積した後、アロイ化処
理をする。
【0022】本実施例のように、セルフアライメントで
形成された高濃度P型半導体領域108と金属膜106
の開口部とは、極めて高い精度で位置合わせされたこと
になり、その空間の電界(電位分布)は理想状態に近い
ものが形成可能となる。したがって、従来のアライメン
ト技術によって形成された高濃度P型半導体領域と金属
膜の開口部との位置ずれに伴う電子放出効率の低下等の
問題が解決される。
形成された高濃度P型半導体領域108と金属膜106
の開口部とは、極めて高い精度で位置合わせされたこと
になり、その空間の電界(電位分布)は理想状態に近い
ものが形成可能となる。したがって、従来のアライメン
ト技術によって形成された高濃度P型半導体領域と金属
膜の開口部との位置ずれに伴う電子放出効率の低下等の
問題が解決される。
【0023】ここで、本実施例に係る半導体電子放出素
子の材料について説明する。
子の材料について説明する。
【0024】原理的に半導体材料としては、例えばSi
,Ge,GaAs,GaP,AlAs,GaAsP,A
lGaAs,SiC,BP,AlN,ダイヤモンド等が
適用可能であり、特に間接遷移型でバンドギャップの大
きい材料が適している。また、ショットキ障壁接合電極
104の材料としては、W,Al,Au,LaB6等一
般に知られているP型半導体に対してショットキ障壁接
合を形成するものであればよい。ただし、ショットキ障
壁接合電極104の表面の仕事関数は小さいほど電子放
出効率が増大するので、その材料の仕事関数が大きい場
合は表面にCs等の低仕事関数材料を薄く被覆(以降、
低仕事関数処理と記す)することにより電子放出効率が
向上する。
,Ge,GaAs,GaP,AlAs,GaAsP,A
lGaAs,SiC,BP,AlN,ダイヤモンド等が
適用可能であり、特に間接遷移型でバンドギャップの大
きい材料が適している。また、ショットキ障壁接合電極
104の材料としては、W,Al,Au,LaB6等一
般に知られているP型半導体に対してショットキ障壁接
合を形成するものであればよい。ただし、ショットキ障
壁接合電極104の表面の仕事関数は小さいほど電子放
出効率が増大するので、その材料の仕事関数が大きい場
合は表面にCs等の低仕事関数材料を薄く被覆(以降、
低仕事関数処理と記す)することにより電子放出効率が
向上する。
【0025】次に、図2を参照して、本実施例の半導体
電子放出素子における電子放出過程について説明する。
電子放出素子における電子放出過程について説明する。
【0026】P型半導体とショットキ障壁接合を形成す
るショットキダイオードに逆方向電圧を印加することに
より、P型半導体の伝導帯端EC はショットキ障壁を
形成する電極の真空準位EVAC よりも高いエネルギ
準位となる。図中、EV は価電子帯、EF はフェル
ミ準位をそれぞれ表す。アバランシェ降伏によって生成
された電子は、半導体−金属電極界面に生ずる空乏層内
の電界によって格子温度よりも高いエネルギを得て、シ
ョットキ障壁接合を形成する電極へと注入される。ショ
ットキ障壁接合を形成する電極表面の仕事関数よりも大
きなエネルギを持った電子は、真空中へ放出される。し
たがって、前述のように、電極表面を低仕事関数処理す
ることは電子放出量の増加につながる。また、固体表面
より外部へと放出された電子は、アバランシェ降伏によ
り生成されてから放出されるまでの間に半導体内または
ショットキ障壁接合電極内において散乱するために、そ
のエネルギは低く、放出方向は広い分布を示す。したが
って、素子表面付近に電界を形成することにより、放出
した電子の方向を規定したり運動エネルギを与えたりす
ることが必要である。その電界を理想状態に形成するた
めに金属電極膜106の開口部とアバランシェ降伏を起
こす高濃度P型半導体領域108との位置合わせ精度が
重要となる。
るショットキダイオードに逆方向電圧を印加することに
より、P型半導体の伝導帯端EC はショットキ障壁を
形成する電極の真空準位EVAC よりも高いエネルギ
準位となる。図中、EV は価電子帯、EF はフェル
ミ準位をそれぞれ表す。アバランシェ降伏によって生成
された電子は、半導体−金属電極界面に生ずる空乏層内
の電界によって格子温度よりも高いエネルギを得て、シ
ョットキ障壁接合を形成する電極へと注入される。ショ
ットキ障壁接合を形成する電極表面の仕事関数よりも大
きなエネルギを持った電子は、真空中へ放出される。し
たがって、前述のように、電極表面を低仕事関数処理す
ることは電子放出量の増加につながる。また、固体表面
より外部へと放出された電子は、アバランシェ降伏によ
り生成されてから放出されるまでの間に半導体内または
ショットキ障壁接合電極内において散乱するために、そ
のエネルギは低く、放出方向は広い分布を示す。したが
って、素子表面付近に電界を形成することにより、放出
した電子の方向を規定したり運動エネルギを与えたりす
ることが必要である。その電界を理想状態に形成するた
めに金属電極膜106の開口部とアバランシェ降伏を起
こす高濃度P型半導体領域108との位置合わせ精度が
重要となる。
【0027】図3は本発明の第2の実施例に係るPN接
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
【0028】本実施例の半導体電子放出素子の製造工程
について説明する。
について説明する。
【0029】(1)高濃度P型半導体基板301上に、
低濃度P型半導体層302を成長させる。
低濃度P型半導体層302を成長させる。
【0030】(2)低濃度P型半導体層302には、リ
ング状の高濃度N型半導体によるガードリング303お
よび薄い高濃度N型半導体領域304をそれぞれ形成す
る。これらのガードリング303および高濃度N型半導
体領域304には、それぞれイオンの加速電圧を変えて
注入した後、熱処理により注入部を活性化する。
ング状の高濃度N型半導体によるガードリング303お
よび薄い高濃度N型半導体領域304をそれぞれ形成す
る。これらのガードリング303および高濃度N型半導
体領域304には、それぞれイオンの加速電圧を変えて
注入した後、熱処理により注入部を活性化する。
【0031】(3)ガードリング303上に、絶縁膜3
05および金属電極膜306を順次真空蒸着し、開口部
を形成する。この際、絶縁膜305をオーバーエッチン
グし、図3(a)に示すように、絶縁膜305の開口が
金属電極膜306の開口より大きい形状とする。
05および金属電極膜306を順次真空蒸着し、開口部
を形成する。この際、絶縁膜305をオーバーエッチン
グし、図3(a)に示すように、絶縁膜305の開口が
金属電極膜306の開口より大きい形状とする。
【0032】(4)高濃度P型半導体基板301に対し
て垂直にイオンビーム307を照射してイオン注入を行
い、熱処理を行って、図3(b)に示すように、高濃度
P型半導体領域308を形成する。この時、イオンビー
ム307は金属電極膜306の開口部以外の場所にも照
射され、金属電極膜306内に注入されるが、素子の特
性上何等問題は生じない。また、イオンは高濃度N型半
導体領域304中にも注入されるが、イオンの質量が小
さいことと、高濃度N型半導体領域304の膜厚が薄い
ために、ほとんどが通過してしまい、高濃度N型半導体
領域304中に分布するのはわずかな量であり、素子の
特性には影響しない。
て垂直にイオンビーム307を照射してイオン注入を行
い、熱処理を行って、図3(b)に示すように、高濃度
P型半導体領域308を形成する。この時、イオンビー
ム307は金属電極膜306の開口部以外の場所にも照
射され、金属電極膜306内に注入されるが、素子の特
性上何等問題は生じない。また、イオンは高濃度N型半
導体領域304中にも注入されるが、イオンの質量が小
さいことと、高濃度N型半導体領域304の膜厚が薄い
ために、ほとんどが通過してしまい、高濃度N型半導体
領域304中に分布するのはわずかな量であり、素子の
特性には影響しない。
【0033】(5)絶縁膜305と金属電極膜306と
を加工し、絶縁膜305の一部を絶縁膜309として残
し、ガードリング303の一部を露出させる。ガードリ
ング303に対するオーム性接合電極310および高濃
度P型半導体基板301に対するオーム性接合電極31
1を、それぞれ真空蒸着により堆積した後、アロイ化処
理をする。
を加工し、絶縁膜305の一部を絶縁膜309として残
し、ガードリング303の一部を露出させる。ガードリ
ング303に対するオーム性接合電極310および高濃
度P型半導体基板301に対するオーム性接合電極31
1を、それぞれ真空蒸着により堆積した後、アロイ化処
理をする。
【0034】(6)高濃度N型半導体領域304上に低
仕事関数材料の単原子層膜314を真空蒸着法により堆
積する。
仕事関数材料の単原子層膜314を真空蒸着法により堆
積する。
【0035】図4は本発明の第1の実施例に係るショッ
トキ障壁接合型の半導体電子放出素子を示し、(a)は
イオン注入工程における半導体電子放出素子の断面図、
(b)は完成した半導体電子放出素子の断面図である。
トキ障壁接合型の半導体電子放出素子を示し、(a)は
イオン注入工程における半導体電子放出素子の断面図、
(b)は完成した半導体電子放出素子の断面図である。
【0036】本実施例において、図4に示す高濃度P型
半導体基板401、低濃度P型半導体層402、ガード
リング403、ショットキ障壁接合電極404、絶縁膜
405、金属電極膜406、絶縁膜409、オーム性接
合電極410およびオーム性接合電極411の各製造工
程は、図1に示す高濃度P型半導体基板101、低濃度
P型半導体層102、ガードリング103、ショットキ
障壁接合電極104、絶縁膜105、金属電極膜106
、絶縁膜109、オーム性接合電極110およびオーム
性接合電極111の各製造工程とそれぞれ同様である。
半導体基板401、低濃度P型半導体層402、ガード
リング403、ショットキ障壁接合電極404、絶縁膜
405、金属電極膜406、絶縁膜409、オーム性接
合電極410およびオーム性接合電極411の各製造工
程は、図1に示す高濃度P型半導体基板101、低濃度
P型半導体層102、ガードリング103、ショットキ
障壁接合電極104、絶縁膜105、金属電極膜106
、絶縁膜109、オーム性接合電極110およびオーム
性接合電極111の各製造工程とそれぞれ同様である。
【0037】そして、図4(a)に示すように、高濃度
P型半導体基板401を回転させながら、不純物濃度が
所定の値になるように高濃度P型半導体基板401に対
して所定の角度θを形成するように、イオンビーム40
7を傾けてイオン注入を行い、熱処理を行って、図4(
b)に示すように、高濃度P型半導体領域408を形成
する。
P型半導体基板401を回転させながら、不純物濃度が
所定の値になるように高濃度P型半導体基板401に対
して所定の角度θを形成するように、イオンビーム40
7を傾けてイオン注入を行い、熱処理を行って、図4(
b)に示すように、高濃度P型半導体領域408を形成
する。
【0038】本実施例では、イオンビーム407と基板
面および金属電極膜406の面とが形成する角度θによ
り、形成される高濃度P型半導体領域408の大きさを
規定することが可能である。また、高濃度P型半導体基
板401を回転させることにより、任意の角度θにおい
て、形成される高濃度P型半導体領域408の中心と金
属電極膜408の開口部の中心とは一致し、半導体表面
には金属電極膜408の開口部より広い領域にイオンビ
ーム407が照射するが、注入されたイオンの半導体内
部での濃度分布は前記開口部の中心位置に最大値を有す
るガウス分布を示し、必要な濃度領域の大きさは前記開
口部よりも小さく形成することが可能である。また、イ
オンビーム407は金属電極膜406の開口部以外の場
所にも照射され、金属電極膜406内に注入されるが、
素子の特性上何等問題は生じない。また、イオンはショ
ットキ障壁接合電極404中にも注入されるが、イオン
の質量が小さいことと、ショットキ障壁接合電極404
の膜厚が薄いために、ほとんどが通過してしまい、ショ
ットキ障壁接合電極404中に分布するのはわずかな量
であり、素子の特性には影響しない。
面および金属電極膜406の面とが形成する角度θによ
り、形成される高濃度P型半導体領域408の大きさを
規定することが可能である。また、高濃度P型半導体基
板401を回転させることにより、任意の角度θにおい
て、形成される高濃度P型半導体領域408の中心と金
属電極膜408の開口部の中心とは一致し、半導体表面
には金属電極膜408の開口部より広い領域にイオンビ
ーム407が照射するが、注入されたイオンの半導体内
部での濃度分布は前記開口部の中心位置に最大値を有す
るガウス分布を示し、必要な濃度領域の大きさは前記開
口部よりも小さく形成することが可能である。また、イ
オンビーム407は金属電極膜406の開口部以外の場
所にも照射され、金属電極膜406内に注入されるが、
素子の特性上何等問題は生じない。また、イオンはショ
ットキ障壁接合電極404中にも注入されるが、イオン
の質量が小さいことと、ショットキ障壁接合電極404
の膜厚が薄いために、ほとんどが通過してしまい、ショ
ットキ障壁接合電極404中に分布するのはわずかな量
であり、素子の特性には影響しない。
【0039】このようにして製造した半導体電子放出素
子は、電源412によりショットキ電極404からの電
子放出量を制御され、電源413によりその放出電子の
飛行方向や運動エネルギを制御されるものである。本実
施例のように、金属電極膜の開口部を利用したセルフア
ライメント注入法で高濃度P型半導体領域を形成するこ
とにより、その電子放出後の空間電界を理想状態に近く
形成可能となる。
子は、電源412によりショットキ電極404からの電
子放出量を制御され、電源413によりその放出電子の
飛行方向や運動エネルギを制御されるものである。本実
施例のように、金属電極膜の開口部を利用したセルフア
ライメント注入法で高濃度P型半導体領域を形成するこ
とにより、その電子放出後の空間電界を理想状態に近く
形成可能となる。
【0040】次に、本発明を具体例により説明する。
【0041】具体例1
図1に示す第1実施例の半導体電子放出素子を以下のよ
うに製造した。
うに製造した。
【0042】(1)キャリア濃度が5×1018cm−
3のZnドープのGaAsからなる高濃度P型半導体基
板101上に、分子線エピタキシャル成長(MBE)法
によりキャリア濃度が2×1016cm−3となるよう
にBeをドープしたP型GaAsからなる低濃度P型半
導体層102を成長させた。
3のZnドープのGaAsからなる高濃度P型半導体基
板101上に、分子線エピタキシャル成長(MBE)法
によりキャリア濃度が2×1016cm−3となるよう
にBeをドープしたP型GaAsからなる低濃度P型半
導体層102を成長させた。
【0043】(2)ガードリング103には、集束イオ
ンビーム(FIB)注入法によりキャリア濃度が8×1
018cm−3となるようにSiイオンを注入した後、
850℃、10秒間の熱処理により注入部を活性化した
。
ンビーム(FIB)注入法によりキャリア濃度が8×1
018cm−3となるようにSiイオンを注入した後、
850℃、10秒間の熱処理により注入部を活性化した
。
【0044】(3)低濃度P型半導体層102とショッ
トキ障壁接合を形成する金属として、W(タングステン
)を選択し、低濃度P型半導体層102上に真空蒸着し
た後、通常のフォトリソグラフィエッチング技術により
ショットキ障壁接合電極104を形成した。絶縁膜10
5としてSiO2 を、金属電極膜106としてWを順
次真空蒸着し、通常のフォトリソグラフィエッチング技
術により開口部を形成した。この際、絶縁膜105をオ
ーバーエッチングし、絶縁膜105の開口が金属電極膜
106の開口より大きい形状とする。
トキ障壁接合を形成する金属として、W(タングステン
)を選択し、低濃度P型半導体層102上に真空蒸着し
た後、通常のフォトリソグラフィエッチング技術により
ショットキ障壁接合電極104を形成した。絶縁膜10
5としてSiO2 を、金属電極膜106としてWを順
次真空蒸着し、通常のフォトリソグラフィエッチング技
術により開口部を形成した。この際、絶縁膜105をオ
ーバーエッチングし、絶縁膜105の開口が金属電極膜
106の開口より大きい形状とする。
【0045】(4)通常のイオン注入装置を用いて、B
eの不純物濃度が2×1018cm−3となるように高
濃度P型半導体基板101に対して垂直にイオンビーム
107によるイオン注入を行い、650℃、10秒間の
熱処理を行って、高濃度P型半導体領域108を形成し
た。
eの不純物濃度が2×1018cm−3となるように高
濃度P型半導体基板101に対して垂直にイオンビーム
107によるイオン注入を行い、650℃、10秒間の
熱処理を行って、高濃度P型半導体領域108を形成し
た。
【0046】(5)絶縁膜105と金属電極膜106と
を通常のフォトリソグラフィエッチング技術により加工
し、絶縁膜105の一部を絶縁膜109として残し、ガ
ードリング103の一部を露出させた。ガードリング1
03に対するオーム性接合電極110としてはAu/G
eを、高濃度P型半導体基板101に対するオーム性接
合電極111としてはAu/Crを、それぞれ真空蒸着
により堆積した後、350℃、5分間のアロイ化処理を
した。
を通常のフォトリソグラフィエッチング技術により加工
し、絶縁膜105の一部を絶縁膜109として残し、ガ
ードリング103の一部を露出させた。ガードリング1
03に対するオーム性接合電極110としてはAu/G
eを、高濃度P型半導体基板101に対するオーム性接
合電極111としてはAu/Crを、それぞれ真空蒸着
により堆積した後、350℃、5分間のアロイ化処理を
した。
【0047】このようにして製造した半導体電子放出素
子を真空度1×10−7Torrに保たれた真空チャン
バ内に設置した。電源112の正極をガードリング10
3に対するオーム性接合電極110に、電源112の負
極を高濃度P型半導体基板101に対するオーム性接合
電極111にそれぞれ接続することにより素子に逆方向
電圧7Vを印加し、また、電源113の正極を金属電極
膜106に、電源113の負極をガードリング103に
対するオーム性接合電極110にそれぞれ接続すること
に両者間に10Vを印加したところ、高濃度P型半導体
領域108においてアバランシェ降伏が発生した。ショ
ットキ障壁電極104表面より外部へと放出した電子は
、素子表面と金属電極膜106との空間に形成された電
界により金属電極膜106の外側へ引き出され約0.2
nAの電子放出が確認された。
子を真空度1×10−7Torrに保たれた真空チャン
バ内に設置した。電源112の正極をガードリング10
3に対するオーム性接合電極110に、電源112の負
極を高濃度P型半導体基板101に対するオーム性接合
電極111にそれぞれ接続することにより素子に逆方向
電圧7Vを印加し、また、電源113の正極を金属電極
膜106に、電源113の負極をガードリング103に
対するオーム性接合電極110にそれぞれ接続すること
に両者間に10Vを印加したところ、高濃度P型半導体
領域108においてアバランシェ降伏が発生した。ショ
ットキ障壁電極104表面より外部へと放出した電子は
、素子表面と金属電極膜106との空間に形成された電
界により金属電極膜106の外側へ引き出され約0.2
nAの電子放出が確認された。
【0048】比較例1
先に高濃度P型半導体領域を形成して次に金属電極膜の
開口部を形成する従来の方法で、図1に示す半導体電子
放出素子と同様のものを製造したところ、具体例1と同
様の駆動条件における電子放出量は、金属電極膜に放出
電子が吸収されてしまうために、0.1nA以下であっ
た。
開口部を形成する従来の方法で、図1に示す半導体電子
放出素子と同様のものを製造したところ、具体例1と同
様の駆動条件における電子放出量は、金属電極膜に放出
電子が吸収されてしまうために、0.1nA以下であっ
た。
【0049】具体例2
図3に示す第2実施例の半導体電子放出素子を以下のよ
うに製造した。
うに製造した。
【0050】(1)キャリア濃度が5×1018cm−
3のZnドープのGaAsからなる高濃度P型半導体基
板301上に、分子線エピタキシャル成長(MBE)法
によりキャリア濃度が2×1016cm−3となるよう
にBeをドープしたP型GaAsからなる低濃度P型半
導体層302を成長させた。
3のZnドープのGaAsからなる高濃度P型半導体基
板301上に、分子線エピタキシャル成長(MBE)法
によりキャリア濃度が2×1016cm−3となるよう
にBeをドープしたP型GaAsからなる低濃度P型半
導体層302を成長させた。
【0051】(2)ガードリング303高濃度N型半導
体領域304には、集束イオンビーム(FIB)注入法
により濃度がそれぞれ2×1018cm−3となり、ま
た深さがそれぞれ400nmおよび10nmとなるよう
にSiイオンイオンの加速電圧を変えて注入した後、8
50℃、10秒間の熱処理により注入部を活性化した。
体領域304には、集束イオンビーム(FIB)注入法
により濃度がそれぞれ2×1018cm−3となり、ま
た深さがそれぞれ400nmおよび10nmとなるよう
にSiイオンイオンの加速電圧を変えて注入した後、8
50℃、10秒間の熱処理により注入部を活性化した。
【0052】(3)絶縁膜305としてSiO2 を、
金属電極膜306としてWを順次真空蒸着し、通常のフ
ォトリソグラフィエッチング技術により開口部を形成し
た。この際、絶縁膜305をオーバーエッチングし、絶
縁膜305の開口が金属電極膜306の開口より大きい
形状とする。
金属電極膜306としてWを順次真空蒸着し、通常のフ
ォトリソグラフィエッチング技術により開口部を形成し
た。この際、絶縁膜305をオーバーエッチングし、絶
縁膜305の開口が金属電極膜306の開口より大きい
形状とする。
【0053】(4)通常のイオン注入装置を用いて、B
eの不純物濃度が2×1018cm−3となるように高
濃度P型半導体基板301に対して垂直にイオンビーム
307によるイオン注入を行い、650℃、10秒間の
熱処理を行って、高濃度P型半導体領域308を形成し
た。
eの不純物濃度が2×1018cm−3となるように高
濃度P型半導体基板301に対して垂直にイオンビーム
307によるイオン注入を行い、650℃、10秒間の
熱処理を行って、高濃度P型半導体領域308を形成し
た。
【0054】(5)絶縁膜305と金属電極膜306と
を通常のフォトリソグラフィエッチング技術により加工
し、絶縁膜305の一部を絶縁膜309として残し、ガ
ードリング303の一部を露出させた。ガードリング3
03に対するオーム性接合電極310としてはAu/G
eを、高濃度P型半導体基板301に対するオーム性接
合電極311としてはAu/Crを、それぞれ真空蒸着
により堆積した後、350℃、5分間のアロイ化処理を
した。
を通常のフォトリソグラフィエッチング技術により加工
し、絶縁膜305の一部を絶縁膜309として残し、ガ
ードリング303の一部を露出させた。ガードリング3
03に対するオーム性接合電極310としてはAu/G
eを、高濃度P型半導体基板301に対するオーム性接
合電極311としてはAu/Crを、それぞれ真空蒸着
により堆積した後、350℃、5分間のアロイ化処理を
した。
【0055】(6)低仕事関数材料の単原子層膜314
として、Cs(セシウム)を真空蒸着法により堆積した
。
として、Cs(セシウム)を真空蒸着法により堆積した
。
【0056】このようにして製造した半導体電子放出素
子を真空度1×10−10 Torrに保たれた真空チ
ャンバ内に設置した。電源312の正極をガードリング
303に対するオーム性接合電極310に、電源312
の負極を高濃度P型半導体基板301に対するオーム性
接合電極311にそれぞれ接続することにより素子に逆
方向電圧7Vを印加し、また、電源313の正極を金属
電極膜306に、電源313の負極をガードリング30
3に対するオーム性接合電極310にそれぞれ接続する
ことに両者間に10Vを印加したところ、高濃度P型半
導体領域308においてアバランシェ降伏が発生した。 単原子層膜314表面より外部へと放出した電子は、電
界により金属電極膜306の外側へ引き出され約0.1
μAの電子放出が確認された。
子を真空度1×10−10 Torrに保たれた真空チ
ャンバ内に設置した。電源312の正極をガードリング
303に対するオーム性接合電極310に、電源312
の負極を高濃度P型半導体基板301に対するオーム性
接合電極311にそれぞれ接続することにより素子に逆
方向電圧7Vを印加し、また、電源313の正極を金属
電極膜306に、電源313の負極をガードリング30
3に対するオーム性接合電極310にそれぞれ接続する
ことに両者間に10Vを印加したところ、高濃度P型半
導体領域308においてアバランシェ降伏が発生した。 単原子層膜314表面より外部へと放出した電子は、電
界により金属電極膜306の外側へ引き出され約0.1
μAの電子放出が確認された。
【0057】比較例2
先に高濃度P型半導体領域を形成して次に金属電極膜の
開口部を形成する従来の方法で、図3に示す半導体電子
放出素子と同様のものを製造したところ、具体例2と同
様の駆動条件における電子放出量は、金属電極膜に放出
電子が吸収されてしまうために、0.05μA以下であ
った。
開口部を形成する従来の方法で、図3に示す半導体電子
放出素子と同様のものを製造したところ、具体例2と同
様の駆動条件における電子放出量は、金属電極膜に放出
電子が吸収されてしまうために、0.05μA以下であ
った。
【0058】
【発明の効果】以上説明したように本発明によれば、半
導体電子放出素子の金属電極膜の開口部をマスクとして
イオン注入により高濃度P型半導体領域を形成すること
により、金属電極膜の開口部と高濃度P型半導体領域と
の位置ずれがなくなり、電子放出後に形成される空間電
界は理想状態に近いものとすることが可能である。した
がって、素子表面から放出された電子は、前記空間電界
によりビームの角度分布やエネルギ分布の所望の規程が
可能となり、電子放出量の増加が可能である。また、従
来必要であった、高濃度P型半導体領域をイオン注入に
より形成する時の注入マスクが不要となり、製造工程の
簡略化も可能であるという効果がある。
導体電子放出素子の金属電極膜の開口部をマスクとして
イオン注入により高濃度P型半導体領域を形成すること
により、金属電極膜の開口部と高濃度P型半導体領域と
の位置ずれがなくなり、電子放出後に形成される空間電
界は理想状態に近いものとすることが可能である。した
がって、素子表面から放出された電子は、前記空間電界
によりビームの角度分布やエネルギ分布の所望の規程が
可能となり、電子放出量の増加が可能である。また、従
来必要であった、高濃度P型半導体領域をイオン注入に
より形成する時の注入マスクが不要となり、製造工程の
簡略化も可能であるという効果がある。
【図1】本発明の第1の実施例に係るショットキ障壁接
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
【図2】本実施例の電子放出過程を説明するためのエネ
ルギバンド図である。
ルギバンド図である。
【図3】本発明の第2の実施例に係るショットキ障壁接
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
【図4】本発明の第3の実施例に係るショットキ障壁接
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
合型の半導体電子放出素子を示し、(a)はイオン注入
工程における半導体電子放出素子の断面図、(b)は完
成した半導体電子放出素子の断面図である。
101 高濃度P型半導体基板10
2 低濃度P型半導体層103
高濃度N型半導体領域104
ショットキ障壁接合電極105,109
絶縁膜 106 金属電極膜107
イオンビーム108
高濃度P型半導体領域110,111 オーム性接合
電極 112,113 電源
2 低濃度P型半導体層103
高濃度N型半導体領域104
ショットキ障壁接合電極105,109
絶縁膜 106 金属電極膜107
イオンビーム108
高濃度P型半導体領域110,111 オーム性接合
電極 112,113 電源
Claims (5)
- 【請求項1】 金属材料または金属化合物材料とP型
半導体とのショットキ障壁接合に逆方向電圧を印加する
ことにより、前記P型半導体形成された高濃度P型半導
体領域において生じるアバランシェ降伏により生成され
た電子を固体表面より外部へと放出し、その放出した電
子の飛行を規定するための開口部を有する金属電極膜を
構成する半導体電子放出素子の製造方法において、前記
開口部を有する金属電極膜を前記高濃度P型半導体領域
を形成するためのイオン注入のマスクとして用いること
を特徴とする半導体電子放出素子の製造方法。 - 【請求項2】 P型半導体とN型半導体とのPN接合
に逆方向電圧を印加することにより、前記形成した高濃
度P型半導体領域において生じるアバランシェ降伏によ
り生成された電子を固体表面より外部へと放出し、その
放出した電子の飛行を規定するための開口部を有する金
属電極膜を構成する半導体電子放出素子の製造方法にお
いて、前記開口部を有する金属電極膜を前記高濃度P型
半導体領域を形成するためのイオン注入のマスクとして
用いることを特徴とする半導体電子放出素子の製造方法
。 - 【請求項3】 イオン注入を行うイオンビームの照射
方向と半導体電子放出素子の金属電極膜の面とが形成す
る角度が、垂直でない角度である請求項1または2に記
載の半導体電子放出素子の製造方法。 - 【請求項4】 金属電極膜の開口部を中心として、半
導体電子放出素子の基体をその金属電極膜の面に水平に
回転させながらイオン注入を行う請求項1、2または3
に記載の半導体電子放出素子の製造方法。 - 【請求項5】 ショットキ障壁接合を形成する金属膜
または金属化合物膜をP型半導体層に堆積した後に前記
P型半導体層にイオン注入を行う請求項1、2、3また
は4に記載の半導体電子放出素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3110700A JPH04319225A (ja) | 1991-04-17 | 1991-04-17 | 半導体電子放出素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3110700A JPH04319225A (ja) | 1991-04-17 | 1991-04-17 | 半導体電子放出素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04319225A true JPH04319225A (ja) | 1992-11-10 |
Family
ID=14542239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3110700A Pending JPH04319225A (ja) | 1991-04-17 | 1991-04-17 | 半導体電子放出素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04319225A (ja) |
-
1991
- 1991-04-17 JP JP3110700A patent/JPH04319225A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6477897B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US4096622A (en) | Ion implanted Schottky barrier diode | |
JP2788243B2 (ja) | 半導体電子放出素子及び半導体電子放出装置 | |
EP0532019B1 (en) | Semiconductor electron emission device | |
EP0301762B1 (en) | Ion implantation into In-based group III-V compound semiconductors | |
EP0481419B1 (en) | Semiconductor electron emission element | |
JPH04319225A (ja) | 半導体電子放出素子の製造方法 | |
US4570324A (en) | Stable ohmic contacts for gallium arsenide semiconductors | |
JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
US5096840A (en) | Method of making a polysilicon emitter bipolar transistor | |
JPH06162918A (ja) | 半導体電子放出素子並びにその製造方法 | |
JPH0689657A (ja) | 半導体電子放出素子の製造方法 | |
US5233196A (en) | Electron beam apparatus and method for driving the same | |
JP2820450B2 (ja) | 半導体電子放出素子 | |
JP3135070B2 (ja) | 半導体電子放出素子 | |
JP3403165B2 (ja) | 電子放出素子の製造方法 | |
JP3137267B2 (ja) | 半導体電子放出素子 | |
JP2774155B2 (ja) | 電子放出素子 | |
JPH0618280B2 (ja) | ショットキバリア半導体装置 | |
JPH0395824A (ja) | 半導体電子放出素子 | |
JP2675867B2 (ja) | 半導体光放出素子 | |
JPH0574328A (ja) | 半導体電子放出素子 | |
JPH0574329A (ja) | 半導体電子放出素子 | |
JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
JPH05166456A (ja) | 半導体電子放出素子の製造方法 |