JPH08250017A

JPH08250017A - 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法

Info

Publication number: JPH08250017A
Application number: JP7940495A
Authority: JP
Inventors: Katsuhiko Shinjo; 克彦新庄; Mitsuru Otsuka; 満大塚
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-03-13
Filing date: 1995-03-13
Publication date: 1996-09-27

Abstract

(57)【要約】（修正有）【目的】電子放出特性が均一で、電子放出効率の高い
表面伝導型電子放出素子を提供する。【構成】対向する素子電極４０１，４０２間又は４０
６，４０７間に、電子放出部を有する導電性膜を有する
電子放出素子において、素子電極の間隔が周期的に異な
っている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子放出素子、これを
用いた電子源、表示装置や露光装置等の画像形成装置、
更には該電子放出素子、電子源及び画像形成装置の製造
方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子源と冷陰極電子源の２種類が知られている。冷
陰極電子源には電界放出型（ＦＥ型）、金属／絶縁層／
金属型や表面伝導型電子放出素子等がある。

【０００３】これらの内、例えば表面伝導型電子放出素
子は、絶縁性の基板上に形成された導電性薄膜に、膜面
に平行に電流を流すことにより電子放出が生ずる現象を
利用するものである。

【０００４】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば１
Ｖ／１分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。

【０００５】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。

【０００６】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開平１−３１３３２号公報、同１−２８３７
４９号公報、同２−２５７５５２号公報）。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている（アメリカ特許第５０６６
８８３号明細書）。

【０００７】

【発明が解決しようとする課題】ところで、上記電子
源、画像形成装置等に用いられる電子放出素子には、電
子放出特性が安定で素子間にバラツキが少ないことが望
まれる。しかし、従来の表面伝導型電子放出素子にあっ
ては、導電性薄膜の膜厚、抵抗の変動及び配線抵抗の違
いがフォーミング工程に強く影響し、均一な電子放出源
の作製を困難にしていた。

【０００８】また、表面伝導型電子放出素子の真空中の
挙動は、殆ど判っておらず、安定で制御された電子放出
特性、及びその効率の向上が望まれてきた。ここで効率
とは、一対の対向する素子電極に電圧を印加したとき、
流れる電流（以下、「素子電流Ｉｆ」という。）に対す
る真空中に放出される電流（以下、「放出電流Ｉｅ」と
いう。）との電流比を指す。即ち、素子電流Ｉｆはでき
るだけ小さく、放出電流Ｉｅはできるだけ大きいことが
望ましい。しかし、従来の表面伝導型電子放出素子にあ
っては、その構造から明らかなように、一旦真空中に放
出された電子も射出位置のごく近傍にある高電位側の素
子電極に再び吸い込まれる割合が高く、効率が低下する
要因の一つになっている。

【０００９】本発明は、導電性薄膜の膜厚、抵抗の変動
及び配線抵抗の違いに影響されず、電子放出特性の均一
で、効率の高い電子放出素子、これを用いた電子源及び
画像形成装置を得ることを目的とする。

【００１０】

【課題を解決するための手段及び作用】請求項１〜１３
の発明は、電子放出素子に関する発明で、電極間に、電
子放出部を有する導電性膜を有する電子放出素子におい
て、前記電極間隔が周期的に異なっている点に特徴を有
するものである。

【００１１】請求項１４〜２０の発明は、電子放出素子
の製造方法に関する発明で、電極間に、電子放出部が形
成された導電性膜を有する電子放出素子の製造方法にお
いて、導電性膜に電子放出部を形成するためのフォーミ
ング工程が、周期的に異なった間隔を有する一対の電極
を用いて、導電性膜に電圧を印加する工程を有する点に
特徴を有するものである。

【００１２】請求項２１〜２７の発明は、上記電子放出
素子を複数個備えた電子源の製造方法に関する発明で、
電極間に電子放出部が形成された導電性膜を有する電子
放出素子を複数備えた電子源の製法において、導電性膜
に電子放出部を形成するためのフォーミング工程が、周
期的に異なった間隔を有する一対の電極を用いて、導電
性膜に電圧を印加する工程を有する点に特徴を有するも
のである。

【００１３】請求項２８〜３２の発明は、上記製造方法
で得られる電子源に関する発明である。

【００１４】更に、請求項３３〜３６の発明は、上記電
子源を用いた画像形成装置及びその製造方法に関する発
明である。

【００１５】上記のように、本発明は、新規な電子放出
素子、この電子放出素子を複数個備えた新規な電子源、
これを用いた新規な画像形成装置及びこれらの製造方法
に係るもので、各発明の構成及び作用を以下に更に説明
する。

【００１６】本発明の第１に意図するところは、一対の
電極（以下、「素子電極」と称す。）の周期的構造によ
ってフォーミング工程のバラツキを抑える点である。即
ち、フォーミング工程において、亀裂は多量のジュール
熱が発生する電界集中部で最初に生成される。一旦亀裂
が生成されると、亀裂先端部に電界が集中することによ
り、亀裂が進行していくと考えられる。素子電極形状が
直線的でかつ素子電極間隔が一様な従来の素子形状にお
いては、最初に生成される亀裂の位置及びその進行は導
電性膜の膜厚変動等種々の揺らぎの結果として決まり、
必ずしも十分に制御されていない。そのため、素子間で
電子放出特性のバラツキも多くなってしまう。

【００１７】この欠点を解決するために、本発明は、電
極間に、電子放出部を有する導電性膜を有する電子放出
素子において、前記電極間隔が周期的に異なっているこ
とを特徴とする。このような電極形状を有する電子放出
素子に電圧を印加すると、電極形状に依存した電界の強
度分布が導電性膜面内に形成されるため、亀裂の発生点
とその進行を制御することが可能となる。

【００１８】図４及び図５を用いて、その原理を説明す
る。フォーミング処理における亀裂形状は、通電に伴っ
て発生するジュール熱によって引き起こされる。単位面
積当たりのジュール熱は電界強度の２乗に比例するが、
一旦亀裂が生成されると、亀裂の先端部で電界集中が生
じるため、比較的小さな印加電圧でも亀裂の進行が可能
である。一方、亀裂の初期発生時には、亀裂先端部ほど
電界集中が生じる要因が無いため、十分なジュール熱を
発生させるためには、比較的大きな印加電圧が必要とな
る。即ち、亀裂の進行に必要な印加電圧をＶｐとし、亀
裂の初期生成に必要な電圧をＶｃとすると、一般的に次
の関係が成立する。

【００１９】Ｖｐ＜Ｖｃ …（１）

【００２０】一対の平行電極を用いたフォーミング処理
を考えると、亀裂の初期生成に必要な電圧Ｖｃを印加す
ることにより、亀裂発生直後に亀裂の進行に対しては過
剰な電圧が印加されてしまうことを（１）式は意味して
いる。実際の電子放出素子においては、導電性膜面内に
存在する不均一性のために電界集中が生じ、亀裂が発生
すると考えられる。しかし、このような不均一性は制御
が困難であり、素子間におけるバラツキの大きな要因と
なる。

【００２１】図４（ａ）では、一方の素子電極４０１は
櫛形形状を有し、対向する素子電極４０２は直線的形状
を有している。このような電子放出素子に対して電圧を
印加すると、薄膜領域４０３における櫛形先端部４０４
で電界が集中し、谷の部分４０５で最も弱い電界強度を
示す周期的な電界分布が形成される。電界集中の度合い
は、櫛形先端部４０４の曲率や周期形状の振幅および周
期を調節することにより十分大きくできる。

【００２２】その結果、印加電圧を上昇させていくと、
まず櫛形先端部４０４で亀裂が発生するが、そのままの
電圧では亀裂の進行は櫛形先端部４０４のごく近傍で抑
えられる。さらに、印加電圧を上げていくと、亀裂は徐
々に谷側に進行し、谷の領域で亀裂が合体することによ
り、フォーミングが終了する。印加電圧の上昇速度が十
分小さいならば、亀裂発生点近傍を除いては必要最小限
のジュール熱を与えられながら亀裂が進行することにな
る。

【００２３】この事実は、電子放出素子の抵抗等に基本
的に依存しない。例えば抵抗が異なる場合、亀裂発生お
よび終了の電圧値に違いはあるものの、形成された亀裂
構造には殆ど差異がない。

【００２４】次に、画像形成装置等において構造上避け
ることのできない配線抵抗の影響について考える。直列
の配線抵抗Ｒｃが存在するとき、印加電圧Ｖａに対して
素子電極間電圧Ｖは次式で表される。

【００２５】Ｖ＝Ｖａ・（Ｒ／（Ｒｃ＋Ｒ）） …（２）

【００２６】ここで、Ｒは亀裂進行仮定における素子電
極間の抵抗であり、亀裂の進行とともに増加し、亀裂形
成終了後においてはＲ＞＞Ｒｃを満たす。図５に示すよ
うな印加電圧５０１を時間とともに増加させていくと、
従来の平行電極では亀裂の発生時点５０２直後の急激な
亀裂進行に伴う抵抗Ｒの増加によって、さらに過剰な電
圧Ｖが生じてしまう。その結果、幅が広く電子放出特性
の悪い亀裂が形成される。

【００２７】一方、本発明では、配線抵抗がある場合で
あっても、亀裂の進行とともに素子電極間電圧Ｖが連続
的に変化するだけであるから、電圧変化のパスに沿って
同一の亀裂が形成されるという事実に変わりはない。即
ち、亀裂発生時５０３における僅かな電圧上昇により、
広い亀裂の領域が若干伸びるものの、全体の亀裂領域に
比べれば殆ど無視できる。亀裂発生後は素子電極間電圧
Ｖは連続的に印加電圧Ｖａに近付いて、５０４において
フォーミング処理が終了する。その結果、配線抵抗の有
無、大小によらずに、細く良質な亀裂が形成される。

【００２８】図４（ｂ）では、周期形状を有する一方の
素子電極形状４０６は、図４（ａ）の場合と同様である
が、対向する他方の素子電極４０７が傾斜している。こ
のような電子放出素子に電圧を印加すると、各櫛形先端
部４０９等の電界強度は素子電極間隔の狭い側の方が大
きくなる。印加電圧を上昇させていくと、素子電極間隔
の狭い側の櫛形先端部４０９から時系列的に亀裂が発生
するため、亀裂発生に伴う電圧上昇がさらに緩和され
る。

【００２９】尚、電極形状の周期は、導電性膜の抵抗
率、厚み、印加電圧等で最適化が可能であり、一般に画
像形成装置に応用する場合、一画素は数μｍ〜数百μｍ
であるので、一画素内に均一に複数の電子放出点を作る
ためには周期は０．０５μｍ〜５０μｍが好ましい。

【００３０】次に、本発明の第２に意図するところは、
一旦真空中に放出された電子を有効に引き出す点であ
る。ここで、図１、図２及び図３を用いてその原理につ
いて説明する。図１は、本発明の電子放出素子の基本的
構成を示す平面図である。尚、ここでは本発明の第２に
意図する点を強調するために、電子放出部は１点のみを
表示している。図中、１は基板、４，５は素子電極であ
って、対向する一部分が極めて細くなっている。素子電
極４，５上にはある程度の抵抗を有する導電性膜３が形
成されており、フォーミング工程を経て亀裂６が形成さ
れている。ここで素子電極４，５間に駆動電圧Ｖｆを印
加することにより、電子放出部２から電子が射出される
ことになる。

【００３１】次に、図１におけるａ−ａ’断面における
素子構成を図２（ａ）に、また同断面における電位分布
を図２（ｂ）に示す。ここで、８はアノード電極であっ
て、高電圧Ｖａによって射出電子を引き上げる。この場
合、電子は素子電極の高電位側に落ちてしまう割合が大
きい。７は放出電子の軌道を表している。

【００３２】一方、図１におけるｂ−ｂ’断面の同様な
図を図３（ａ），（ｂ）に示す。この場合、素子電極
４，５の間隔が大きく、また導電性膜３の抵抗がある程
度大きいので、アノード電極８に到達できる割合を大幅
に大きくすることが可能になる。このことは、導電性膜
３の一部分を高抵抗化あるいは低抵抗化して、低抵抗部
分を給電部として形成し、実質的に横方向の電界を変化
させても同様である。尚、本明細書において、上記低抵
抗部分からなる給電部を導電性膜の一部に周期的に形成
した素子にあっては、この給電部も含めて素子電極とし
ているものである。

【００３３】次に、本発明の電子放出素子における素子
電極間の抵抗体部分（電子放出部２を含む導電性膜３）
の抵抗値について考える。等価回路は、図６のように考
える。ここで、Ｒは抵抗体部分の抵抗値で、幅をＷ２、
厚みをｄ、素子電極間隔（広い部分）をＬ２、抵抗率を
ｒとした場合、Ｒ＝（ｒ・Ｌ２）／（Ｗ２・ｄ）であ
る。

【００３４】また、ＲＯは素子電極間隔の狭い部分に対
応する亀裂部分の抵抗値、Ｒ１は素子電極間隔の広い部
分に対応する亀裂部分の抵抗値で、素子電極間隔の狭い
部分の幅をＷ３とした場合、ＲＯ≒（Ｗ２／Ｗ３）・Ｒ
１である。

【００３５】ここで、素子電極に印加した電圧のうち、
Ｒ１に掛かる電圧の割合をｆとすると、ｆ＝Ｒ１／（Ｒ
１＋Ｒ）となる。

【００３６】また、実際に測定可能な量として素子全体
の抵抗値Ｒｔをとると、Ｒｔ＝（ｆ・Ｗ２／（１−ｆ）
／Ｗ３）・Ｒ／（Ｗ２・ｆ／Ｗ３＋１）となる。今、Ｗ
３／Ｗ２、Ｒ／Ｒｔが１より小さいとして良い。従っ
て、ｆ≒１−Ｒ／Ｒｔである。本発明においてはｆは
０．９以下が好ましく、より好ましくは０．５以下であ
る。従って、好ましくはＲｔ＜１０・（ｒ・Ｌ２／Ｗ２
／ｄ）であって、より好ましくはＲｔ＜２・（ｒ・Ｌ２
／Ｗ２／ｄ）となるように各値を設定すれば良い。

【００３７】本発明の電子放出素子には平面型と垂直型
がある。まず、平面型の電子放出素子の基本的な構成に
ついて、図１の平面型の表面伝導型電子放出素子を用い
て説明する。

【００３８】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００３９】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００４０】素子電極間隔Ｌ２は、数百オングストロー
ムから数百マイクロメートルであることが好ましく、給
電部９，１０の間隔Ｌ１は数百オングストロームから数
百マイクロメートルであることが好ましい。また、Ｌ２
／Ｌ１は２〜１００程度である。これらの値は、素子電
極の製法の基本となるフォトリソグラフィー技術、即
ち、露光機の性能とエッチング方法等、及び素子電極
４，５間に印加する電圧等により設定されるが、より好
ましくは数マイクロメートルから数十マイクロメートル
である。

【００４１】素子電極長さＷ１、素子電極厚ｄは、電極
の抵抗値、配線との結線、多数配置された電子源の配置
上の問題等を考慮して適宜設計される。素子電極長さＷ
１、給電部の幅Ｗ３は、数百オングストロームから数十
マイクロメートルであることが好ましく、Ｗ１／Ｗ３は
１０〜数百程度である。素子電極厚ｄは、数百オングス
トロームから数マイクロメートルであることが好まし
い。

【００４２】尚、図１に示される電子放出素子は、基板
１上に、素子電極４，５、導電性膜３の順に積層された
ものとなっているが、基板１上に、導電性膜３、素子電
極４，５の順に積層したものとしてもよい。

【００４３】導電性膜３は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極４，５へのステップ
カバレージ、素子電極４，５間の抵抗値、電子放出部２
の導電性微粒子の粒径、及び後述するフォーミング条件
等によって適宜選択される。この導電性膜３の膜厚は、
好ましくは数オングストロームから数千オングストロー
ムで、特に好ましくは１０オングストロームから５００
オングストロームであり、その抵抗値は、１０の３乗か
ら１０の７乗オーム／□のシート抵抗値である。また、
給電部９，１０の抵抗値は、１０の１乗オーム／□以下
のシート抵抗値になるようにする。

【００４４】導電性膜３を構成する材料としては、例え
ばＰｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、
Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、
ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ₃ 等の酸化
物、ＨｆＢ₂ 、ＺｒＢ₂ 、ＬａＢ₆ 、ＣｅＢ₆ 、ＹＢ
₄ 、ＧｄＢ₄ 等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、Ｔ
ａＣ、ＳｉＣ、ＷＣなどの炭化物、ＴｉＮ、ＺｒＮ、Ｈ
ｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン微粒
子等が挙げられる。

【００４５】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは１０オングストロームから２００オングス
トロームである。

【００４６】電子放出部２は、好ましくは数オングスト
ロームから数百オングストローム、特に好ましくは１０
オングストロームから５００オングストロームの粒径の
導電性微粒子多数個からなり、導電性膜３の膜厚及び後
述するフォーミング条件等の製法に依存しており、適宜
選択される。電子放出部２を構成する材料は、導電性膜
３の元素の一部あるいは全てと同様のものである。ま
た、亀裂を含む電子放出部２及びその近傍の導電性膜３
は炭素及び炭素化合物を有することもある。

【００４７】次に、垂直型の電子放出素子の基本的な構
成について説明する。

【００４８】図７は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中２１は段差形成部材
で、その他図１と同じ符号は同じ部材を示すものであ
る。

【００４９】基板１、電子放出部２、導電性膜３及び素
子電極４，５は、前述した平面型の表面伝導型電子放出
素子と同様の材料で構成されたものである。

【００５０】段差形成部材２１は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔Ｌ２（図１参照）に対応するもので、段差
形成部材２１の作成法や素子電極４，５間に印加する電
圧等により設定されるが、好ましくは数百オングストロ
ームから数十マイクロメートルであり、特に好ましくは
数百オングストロームから数マイクロメートルである。

【００５１】導電性膜３は、通常、素子電極４，５の作
成後に形成されるので、素子電極４，５の上に積層され
るが、導電性膜３の形成後に素子電極４，５を作成し、
導電性膜３の上に素子電極４，５が積層されるようにす
ることも可能である。

【００５２】尚、以下の説明は、上述の平面型の電子放
出素子と垂直型の電子放出素子の内、平面型を例にして
説明するが、平面型の電子放出素子に代えて垂直型の電
子放出素子としてもよい。

【００５３】本発明の電子放出素子の製法としては様々
な方法が考えられるが、その一例を図８ないし図１１に
基づいて説明する。尚、図８において図１と同じ符号は
同じ部材を示すものである。

【００５４】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板１の面上に素子電極４，５を形成する（図
８（ａ））。

【００５５】２）素子電極４，５を設けた基板１上に有
機金属溶液を塗布して放置することにより、素子電極４
と素子電極５間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述のＰｄ、Ｒｕ、Ａｇ、Ａ
ｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔ
ａ、Ｗ、Ｐｄ等の導電性膜３の構成材料の金属を主元素
とする有機化合物の溶液である。この後、有機金属薄膜
を加熱焼成処理し、リフトオフ、エッチング等によりパ
ターニングされた導電性膜３を形成する（図８
（ｂ））。

【００５６】本発明においては、上記加熱焼成時に加熱
温度を所定の温度に制御することにより、導電性膜３の
構成材料が、酸化物と金属の２相混合状態か、あるいは
非化学量論組成を有する酸化物を有する状態にすること
が好ましい。これは再酸化又は再還元によって抵抗値の
調整を広範囲で行えるためである。

【００５７】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。

【００５８】３）続いて、フォーミングと呼ばれる通電
処理を施す。素子電極４，５間に不図示の電源よりパル
ス状、あるいは昇電圧による通電処理が行われると、導
電性膜３の部位に構造の変化した亀裂６（図１参照）が
形成される。この通電処理により導電性膜３を局所的に
破壊、変形もしくは変質せしめ、構造の変化した部位が
電子放出部２である（図８（ｃ））。

【００５９】フォーミングの電圧波形の例を図９に示
す。

【００６０】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図９（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図９（ｂ））とがあ
る。

【００６１】まず、パルス波高値を定電圧とした場合に
ついて図９（ａ）で説明する。

【００６２】図９（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ１を１マ
イクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００
ミリ秒とし、波高値（フォーミング時のピーク電圧）を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度、１０の−５乗ｔｏｒｒ程度の真
空雰囲気下で、数秒から数十分印加する。尚、印加する
電圧波形は、図示される三角波に限定されるものではな
く、矩形波等の所望の波形を用いることができ、その波
高値及びパルス幅、パルス間隔等についても上述値に限
ることなく、電子放出部が良好に形成されるように、電
子放出素子の抵抗値等に合わせて所望の値を用いること
ができる。

【００６３】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図９（ｂ）で説明する。

【００６４】図９（ｂ）におけるＴ１及びＴ２は図９
（ａ）と同様であり、波高値（フォーミング時のピーク
電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、
図９（ａ）の説明と同様の適当な真空雰囲気下で印加す
る。

【００６５】尚、パルス間隔Ｔ２中に、導電性膜３を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を
求め、例えば１Ｍオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。

【００６６】４）さらに、水素０．５％程度を含む窒素
雰囲気中で、数ｍｍＷ程度のアルゴンレーザー等で給電
部９，１０（図１参照）に対応する部分に照射し、抵抗
値を低下させて、給電部９，１０を形成する。尚、亀裂
６（図１参照）中最も電界の強い給電部が電子放出部２
となり、先に説明したように、電子放出部は導電性微粒
子で構成されていることを、本発明者等は観察してい
る。

【００６７】上記フォーミング工程からそれ以降の工程
は、図１０に示されるような測定評価系内で行われるも
のである。この測定評価系について説明する。

【００６８】図１０において、図１と同じ符号は同じ部
材を示す。また、５１は素子に素子電圧Ｖｆを印加する
ための電源、５０は素子電極４，５間の導電性膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノード電極、５３はアノード電極５４に電圧を印加す
るための高圧電源、５２は電子放出部２より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプである。

【００６９】電子放出素子及びアノード電極５４等は真
空装置５５内に設置され、この真空装置５５には不図示
の真空計等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。

【００７０】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び電子放出素子の基板１は、
ヒーターにより２００℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネルの組み立て段階において、表示パネル及びその内部
を真空装置５５及びその内部として構成することで、フ
ォーミング工程及び後述するそれ以後の工程における測
定評価及び処理に応用されるものである。

【００７１】５）本発明の電子放出素子の場合、更に活
性化工程を施すことが好ましい。

【００７２】活性化工程とは、例えば１０の−４乗〜１
０の−５乗ｔｏｒｒ程度の真空度で、フォーミング工程
での説明と同様に、パルス波高値を一定にしたパルスの
印加を繰り返す処理のことを言い、真空中に存在する有
機物質から炭素及び炭素化合物を電子放出部２に堆積さ
せることで、素子電流Ｉｆ、放出電流Ｉｅの状態を著し
く向上させることができる工程である。この活性化工程
は、例えば素子電流Ｉｆや放出電流Ｉｅを測定しながら
行って、例えば放出電流Ｉｅが飽和した時点で終了する
ようにすれば効果的であるので好ましい。また、活性化
工程でのパルス波高値は、好ましくは素子を駆動する際
に印加する駆動電圧の波高値である。

【００７３】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００オングストローム以下、より好ましくは３
００オングストローム以下である。

【００７４】６）このようにして作成した電子放出素子
を、フォーミング工程、活性化工程での真空度より高い
真空度の真空雰囲気下で動作駆動する、安定化工程を施
すことが好ましい。

【００７５】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約１０の−
６乗ｔｏｒｒ以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。

【００７６】即ち、電子放出素子を上記真空雰囲気中に
封入してしまうことにより、これ以上の炭素及び炭素化
合物の堆積を抑制することが可能となり、これによって
素子電流Ｉｆ、放出電流Ｉｅが安定する。

【００７７】このようにして得られる電子放出素子の基
本特性を以下に説明する。

【００７８】以下に述べる表面伝導型電子放出素子の基
本特性は、図１０の測定評価系のアノード電極５４の電
圧を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝
導型電子放出素子の距離Ｈを２〜８ｍｍとして行った測
定に基づくものである。

【００７９】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆとの関係の典型的な例を図１１に示す。
尚、図１１の（ａ）において、放出電流Ｉｅは素子電流
Ｉｆに比べて著しく小さいので、任意単位で示されてい
る。

【００８０】図１１から明らかなように、表面伝導型電
子放出素子は、放出電流Ｉｅに対する次の３つの特徴的
特性を有する。

【００８１】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図１１の（ａ）中のＶｔ
ｈ）を超える素子電圧Ｖｆを印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電
流Ｉｅが殆ど検出されない。即ち、放出電流Ｉｅに対す
る明確なしきい値電圧Ｖｔｈを持った非線形素子であ
る。

【００８２】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００８３】第３に、アノード電極５４（図１０参照）
に補足される放出電荷は、素子電圧Ｖｆを印加する時間
に依存する。即ち、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。

【００８４】放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ
特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図１１の（ａ）で示す特
性である。一方、図１１の（ｂ）で示すように、素子電
流Ｉｆは素子電圧Ｖｆに対して電圧制御型負性抵抗特性
（ＶＣＮＲ特性と呼ぶ）を示す場合もある。いずれの特
性を示すかは、表面伝導型電子放出素子の製法及び測定
時の測定条件等に依存する。また、ＶＣＮＲ特性を示す
境界電圧をＶｐと呼ぶ。但し、素子電流Ｉｆが素子電圧
Ｖｆに対してＶＣＮＲ特性を有する素子でも、放出電流
Ｉｅは素子電圧Ｖｆに対してＭＩ特性を有する。

【００８５】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。

【００８６】次に、本発明の電子源における電子放出素
子の配列について、表面伝導型電子放出素子を用いた場
合を例に説明する。

【００８７】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。

【００８８】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。

【００８９】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図１２に基づいて
更に説明する。

【００９０】図１２において基板１は既に説明したよう
なガラス板等であり、この基板１上に配列された本発明
の表面伝導型電子放出素子１０４の個数及び形状は用途
に応じて適宜設定されるものである。

【００９１】ｍ本のＸ方向配線１０２は、夫々外部端子
Ｄｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。

【００９２】ｎ本のＹ方向配線１０３は、夫々外部端子
Ｄｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００９３】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００９４】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。Ｘ方向配線１０２とＹ方向
配線１０３は、それぞれ外部端子として引き出されてい
る。

【００９５】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。

【００９６】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極の導電性金属は、その構成元素の一部あるいは全部が
同一であっても、また夫々異なっていてもよく、Ｎｉ、
Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ
等の金属、あるいは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ
₂ 、Ｐｄ−Ａｇ等の金属、あるいは金属酸化物とガラス
等から構成される印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の
透明導体及びポリシリコン等の半導体材料等より適宜選
択される。これら素子電極への配線は、素子電極と材料
が同一である場合は素子電極と総称する場合もある。ま
た、表面伝導型電子放出素子１０４は、基板１あるいは
不図示の層間絶縁層上どちらに形成してもよい。

【００９７】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００９８】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子１０４に印加される駆動
電圧は、当該表面伝導型電子放出素子１０４に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。

【００９９】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図１３〜図１５を用いて説明する。尚、図１３は表
示パネル２０１の基本構成図であり、図１４は蛍光膜１
１４を示す図であり、図１５は図１３の表示パネル２０
１で、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン
表示を行うための駆動回路の一例を示すブロック図であ
る。

【０１００】図１３において、１は上述のようにして本
発明の表面伝導型電子放出素子を配置した電子源の基
板、１１１は基板１を固定したリアプレート、１１６は
ガラス基板１１３の内面に蛍光膜１１４とメタルバック
１１５等が形成されたフェースプレート、１１２は支持
枠であり、リアプレート１１１、支持枠１１２及びフェ
ースプレート１１６にフリットガラス等を塗布し、大気
中あるいは窒素中で、４００〜５００℃で１０分以上焼
成することで封着して外囲器１１８を構成している。

【０１０１】図１３において、２は図１における電子放
出部に相当する。１０２、１０３は、表面伝導型電子放
出素子１０４の一対の素子電極４，５と接続されたＸ方
向配線及びＹ方向配線で、夫々外部端子Ｄｘ１ないしＤ
ｘｍ，Ｄｙ１ないしＤｙｎを有している。

【０１０２】外囲器１１８は、上述の如く、フェースー
プレート１１６、支持枠１１２、リアプレート１１１で
構成されている。しかし、リアプレート１１１は主に基
板１の強度を補強する目的で設けられるものであり、基
板１自体で十分な強度を持つ場合は別体のリアプレート
１１１は不要で、基板１に直接支持枠１１２を封着し、
フェースプレート１１６、支持枠１１２、基板１にて外
囲器１１８を構成してもよい。また、フェースプレート
１１６、リアプレート１１１の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器１１８とすることもでき
る。

【０１０３】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、カラーの蛍光膜１１４の場
合は、蛍光体１２２の配列により、ブラックストライプ
（図１４（ａ））あるいはブラックマトリクス（図１４
（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体１２２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜１１４におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材１２１の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。

【０１０４】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。

【０１０５】また、図１３に示されるように、蛍光膜１
１４の内面側には通常メタルバック１１５が設けられ
る。メタルバック１１５の目的は、蛍光体１２２（図１
４参照）の発光のうち内面側への光をフェースプレート
１１６側へ鏡面反射することにより輝度を向上するこ
と、電子ビーム加速電圧を印加するための電極として作
用すること、外囲器１１８内で発生した負イオンの衝突
によるダメージからの蛍光体１２２の保護等である。メ
タルバック１１５は、蛍光膜１１４の作製後、蛍光膜１
１４の内面側表面の平滑化処理（通常フィルミングと呼
ばれる）を行い、その後Ａｌを真空蒸着等で堆積するこ
とで作製できる。

【０１０６】フェースプレート１１６には、更に蛍光膜
１１４の導伝性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【０１０７】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。

【０１０８】外囲器１１８内は、不図示の排気管を通
じ、１０の−６乗ｔｏｒｒ程度の真空度にされ、封止さ
れる。尚、不図示の排気管を通じ、例えばロータリーポ
ンプ、ターボポンプをポンプ系とする様な通常の真空装
置系で、１０の−６乗ｔｏｒｒ程度の真空中で、容器外
端子Ｄｘ１ないしＤｘｍとＤｙ１ないしＤｙｎを通じ素
子電極４，５間に電圧を印加し、上述のフォーミング処
理を行った後、活性化処理をして電子放出部２を形成す
る。その後、８０℃〜１５０℃でベーキングを３〜１５
時間行いながら、例えばイオンポンプ等をポンプ系とす
る超高真空装置系に切り替える。超高真空装置系の切り
替え、及びベーキングは、前述の表面伝導型電子放出素
子の素子電流Ｉｆ、放出電流Ｉｅの単調増加特性（ＭＩ
特性）を満足するためであり、その方法、条件は、これ
に限るものではない。

【０１０９】また、外囲器１１８の封止後の真空度を維
持するために、ゲッター処理を行うこともある。これ
は、外囲器１１８の封止を行う直前あるいは封止後に、
抵抗加熱あるいは高周波加熱等の加熱法により、外囲器
１１８内の所定の位置に配置したゲッター（不図示）を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例
えば１×１０の−５乗ないしは１×１０の−７乗ｔｏｒ
ｒの真空度を維持するためのものである。

【０１１０】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
１１８の封止直前又は封止後に行われるもので、その内
容は前述の通りである。

【０１１１】上述の表示パネル２０１は、例えば図１５
に示されるような駆動回路で駆動することができる。
尚、図１５において、２０１は表示パネル、２０２は走
査回路、２０３は制御回路、２０４はシフトレジスタ、
２０５はラインメモリ、２０６は同期信号分離回路、２
０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源であ
る。

【０１１２】図１５に示されるように、表示パネル２０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ及び高圧端子Ｈｖを介して外部の電気回路と
接続されている。この内、外部端子Ｄｘ１ないしＤｘｍ
には前記表示パネル２０１内に設けられている表面伝導
型電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配
置された表面伝導型電子放出素子群を１行（ｎ素子ず
つ）順次駆動して行くための走査信号が印加される。

【０１１３】一方、端子Ｄｙ１ないし外部端子Ｄｙｎに
は、前記走査信号により選択された１行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Ｈｖには、直流電圧源
Ｖａより、例えば１０ｋＶの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。

【０１１４】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１５中Ｓ１ないしＳｍで模式的に示す）を
備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流
電圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル２０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。

【０１１５】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【０１１６】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。

【０１１７】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。

【０１１８】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて作
動する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えてもよい。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。

【０１１９】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路２０３より送られる制御信号Ｔｍｒｙに従って
適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された
内容は、Ｉｄ’１ないしＩｄ’ｎとして出力され、変調
信号発生器２０７に入力される。

【０１２０】変調信号発生器２０７は、前記画像データ
Ｉｄ’１ないしＩｄ’ｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の表面伝導型電子放出素子に印加さ
れる。

【０１２１】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。

【０１２２】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【０１２３】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【０１２４】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１２５】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１２６】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１２７】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１２８】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１２９】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘ
ｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Ｈｖを通じて、メタルバック１１５
あるいは透明電極（不図示）に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜１１４に衝
突させることで生じる励起・発光によって、ＮＴＳＣ方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。

【０１３０】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとす
る高品位ＴＶ方式でもよい。

【０１３１】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図１６及び
図１７を用いて説明する。

【０１３２】図１６において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ１〜Ｄ１０を有している。

【０１３３】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。

【０１３４】各素子行の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、夫々
相隣接する共通配線３０４、即ち夫々相隣接する外部端
子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の
共通配線３０４を一体の同一配線としても行うことがで
きる。

【０１３５】図１７は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル３０１の
構造を示す図である。

【０１３６】図１７中３０２はグリッド電極、３０３は
電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型
電子放出素子に電圧を印加するための外部端子、Ｇ１〜
Ｇｎはグリッド電極３０２に接続された外部端子であ
る。また、各素子行間の共通配線３０４は一体の同一配
線として基板１上に形成されている。

【０１３７】尚、図１７において図１３と同じ符号は同
じ部材を示すものであり、図１３に示される単純マトリ
クス配置の電子源を用いた表示パネル２０１との大きな
違いは、基板１とフェースプレート１１６の間にグリッ
ド電極３０２を備えている点である。

【０１３８】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個ずつ円
形の開口３０３を設けたものとなっている。

【０１３９】グリッド電極３０２の形状や配置位置は、
必ずしも図１７に示すようなものでなければならないも
のではなく、開口３０３をメッシュ状に多数設けること
もあり、またグリッド電極３０２を、例えば表面伝導型
電子放出素子１０４の周囲や近傍に設けてもよい。

【０１４０】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極３０２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜１１４への照射を制御
し、画像を１ラインずつ表示することができる。

【０１４１】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。

【０１４２】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【０１４３】実施例１図１８（ａ）に本実施例の電子放出素子を示す。

【０１４４】図１８（ａ）において１は基板、２は電子
放出部、３は導電性膜、４と５は素子電極、６は亀裂で
ある。素子電極４，５は櫛歯状に形成されており、その
櫛歯の先端部は相対向している。ここで、各部の寸法
は、Ｗ１が３００マイクロメートル、Ｗ３が３マイクロ
メートル、ｇが１２マイクロメートル、Ｌ１が３マイク
ロメートル、Ｌ２が３０マイクロメートルである。尚、
櫛歯の数は、片側２０組作製したが、図中では分かり易
くするために少数のみ表示した。

【０１４５】電子放出素子の製法は、基本的には図８で
説明した方法と同様である。以下、図１８（ａ）及び図
８を用いて、本実施例で用いた電子放出素子の基本的な
構成及び製造法を説明する。

【０１４６】以下、製造手順を図１８（ａ）及び図８に
基づいて説明する。

【０１４７】工程−ａ清浄化した青板ガラス上に厚さ０．５マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板１上に、
所望の電極形状開口を有するパターンをホトレジスト
（ＲＤ−２０００Ｎ−４１・日立化成社製）で形成し、
真空蒸着法により、厚さ５０オングストロームのＴｉ、
厚さ１０００オングストロームのＮｉを順次堆積した。
ホトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ
堆積膜をリフトオフして、素子電極４，５を形成した。

【０１４８】工程−ｂ次に、電子放出部２を形成するための導電性膜３を所定
の形状にパターニングするために、通常よく用いられる
蒸着マスクを素子電極４，５上に配置し、膜厚１０００
オングストロームのＣｒ膜を真空蒸着により堆積、パタ
ーニングし、その上に有機Ｐｄ（ｃｃｐ４２３０奥野製
薬（株）製）をスピンナーにより回転塗布し、３００℃
で１０分間の加熱焼成処理をした。ここで、Ｗ２は２０
０マイクロメートルであった。また、こうして形成され
た主として酸化パラジウムの微粒子からなる導電性膜３
の膜厚は１００オングストローム、シート抵抗値は２×
１０の４乗Ω／□であった。尚、ここで述べる微粒子膜
とは、前述したように、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散配置した
状態のみならず、微粒子が互いに隣接、あるいは、重な
り合った状態（島状も含む）の膜をさし、その粒径と
は、この状態で粒子形状が認識可能な微粒子ついての径
をいう。

【０１４９】工程−ｃＣｒ膜及び焼成後の導電性膜３を酸エッチャントにより
エッチングして所望のパターンを形成した。

【０１５０】以上の工程により、基板１上に素子電極
４，５及び導電性膜３等を形成した。

【０１５１】工程−ｄ上記工程を経た基板１を図１０の測定評価系に設置し、
真空ポンプにて排気して、２×１０の−５乗ｔｏｒｒの
真空度に達した後、素子電圧Ｖｆを印加するための電源
５１より、３素子のうち２素子の素子電極４，５間に夫
々電圧を印加し、通電処理（フォーミング処理）を施し
た。フォーミング処理の電圧波形は図９（ｂ）に示され
るような波形とした。

【０１５２】図９（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォー
ミング時のピーク電圧）は０．１Ｖステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、０．１Ｖの電圧でＴ２間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約１Ｍオーム以
上になった時とし、同時に、電子放出素子への電圧の印
加を終了した。夫々の電子放出素子のフォーミング電圧
ＶＦは５．１Ｖと５．０Ｖであった。

【０１５３】工程−ｅ続いて、フォーミング処理した電子放出素子に、上記工
程−ｄにおけるＴ２と同じ周期でパルス幅Ｔ１の矩形波
を印加して活性化処理をした。ここで、矩形波の波高値
を１４Ｖとした。

【０１５４】尚、この時の図１０の測定評価装置内の真
空度は１．５×１０の−５乗ｔｏｒｒであった。放出電
流Ｉｅが、約３０分で最大となったので、活性化処理を
終了した。こうして電子放出部２を形成し、電子放出素
子を作製した。以下、これを素子Ａと呼ぶ。

【０１５５】また、比較のため、上記工程−ａから工程
−ｅまでは同様にして、素子電極の形状を変えたものを
作製した。これは、Ｗ３を１００マイクロメートルとし
たものである。以下、これを素子Ｂと呼ぶ。

【０１５６】さらに、素子Ａと全く同じ形態で、工程−
ｅの活性化の前に１０の−４乗ｔｏｒｒ程度の真空中で
４００℃に加熱処理した後に、活性化処理を行ったもの
を作製した。以下、これを素子Ｃと呼ぶ。上記加熱処理
によって、素子電極間の抵抗値が約２００Ω／□と減少
した。これは、初期に作製された酸化パラジウムの微粒
子膜が還元されたためであると思われる。

【０１５７】上述の工程で作成した素子Ａ，Ｂ，Ｃの電
子放出特性を、上述の図１０の測定評価系を用いて測定
した。この測定は、真空オイルを使用しないイオンポン
プ等の超高真空排気装置を用いて排気し、有機物質の混
入を極力防止した条件下で行った。

【０１５８】尚、図１０におけるアノード電極５４と電
子放出素子の距離を４ｍｍ、アノード電極５４の電位を
１ｋＶ、電子放出特性測定時の真空装置内の真空度は１
×１０の−６．５乗ｔｏｒｒとした。

【０１５９】素子Ａ，Ｂ，Ｃ共に素子電極４，５間に１
４Ｖの素子電圧を印加し、その時に流れる素子電流Ｉｆ
及び放出電流Ｉｅを測定した。素子Ａ，Ｂ，Ｃ共に、測
定初期より安定した素子電流Ｉｆ及び放出電流Ｉｅが観
察され、素子Ａでは素子電圧１４Ｖで素子電流Ｉｆが
０．１ミリアンペア、放出電流Ｉｅが１．０マイクロア
ンペアとなり、電子放出効率は１％であった。また、素
子Ｂでは素子電流Ｉｆが２．９ミリアンペア、放出電流
Ｉｅが６．０マイクロアンペアと測定され、電子放出効
率は０．２％であった。さらに、素子Ｃでは素子電流Ｉ
ｆが４．２ミリアンペア、放出電流Ｉｅが０．６マイク
ロアンペアと測定され、電子放出効率は０．０１％と小
さかった。以上より、素子Ａは、素子Ｂに比べて電子放
出部の長さが約３０分の１であるにもかかわらず、放出
電流Ｉｅは６分の１であって、素子電流Ｉｆは約３０分
の１であった。即ち、素子Ａでは、一旦真空中に放出さ
れた電子のうち、再び素子電極に落ちてしまう部分を抑
えることができたと考えられる。また、素子Ｃでは、素
子電極間が低抵抗なので、本発明の意図とするところの
電子放出部近傍において、亀裂６に垂直で基板１に平行
な電界成分が基板１に垂直な電界成分に比べて小さい、
ということが達成されていなかったものと思われる。

【０１６０】実施例２図１８（ｂ）に本実施例の電子放出素子を示す。

【０１６１】図１８（ｂ）において、１は基板、２は電
子放出部、３は導電性膜、４，５は素子電極、６は亀
裂、９，１０は給電部である。給電部９，１０は櫛歯状
に形成されており、その歯の先端部は相対向している。
ここで各部の寸法は、Ｗ１が３００マイクロメートル、
Ｗ３が３マイクロメートル、ｇが１２マイクロメート
ル、Ｌ１が３マイクロメートル、Ｌ２が３０マイクロメ
ートルである。尚、櫛歯の数は、片側２０組作製した
が、図中では分かり易くするために少数のみ表示した。

【０１６２】電子放出素子の製法は、基本的には図８で
説明した方法と同様である。以下、図１８（ｂ）及び図
８を用いて、本実施例で用いた電子放出素子の基本的な
構成及び製造法を説明する。

【０１６３】以下、製造手順を図１８（ｂ）及び図８に
基づいて説明する。

【０１６４】工程−ａ清浄化した青板ガラス上に厚さ０．５マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板１上に、
所望の電極形状開口を有するパターンをホトレジスト
（ＲＤ−２０００Ｎ−４１・日立化成社製）で形成し、
真空蒸着法により、厚さ５０オングストロームのＴｉ、
厚さ１０００オングストロームのＮｉを順次堆積した。
ホトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ
堆積膜をリフトオフして、素子電極４，５を形成した。

【０１６５】工程−ｂ次に、電子放出部２を形成するための導電性膜３を所定
の形状にパターニングするために、通常よく用いられる
蒸着マスクを素子電極４，５上に配置し、膜厚１０００
オングストロームのＣｒ膜を真空蒸着により堆積、パタ
ーニングし、その上に有機Ｐｄ（ｃｃｐ４２３０奥野製
薬（株）製）をスピンナーにより回転塗布し、３００℃
で１０分間の加熱焼成処理をした。また、こうして形成
された主として酸化パラジウムの微粒子からなる導電性
膜３の膜厚は１００オングストローム、シート抵抗値は
２×１０の４乗Ω／□であった。尚、ここで述べる微粒
子膜とは、前述したように、複数の微粒子が集合した膜
であり、その微細構造として、微粒子が個々に分散配置
した状態のみならず、微粒子が互いに隣接、あるいは、
重なり合った状態（島状も含む）の膜をさし、その粒径
とは、この状態で粒子形状が認識可能な微粒子ついての
径をいう。

【０１６６】工程−ｃＣｒ膜及び焼成後の導電性膜３を酸エッチャントにより
エッチングして所望のパターンを形成した。

【０１６７】以上の工程により、基板１上に素子電極
４，５及び導電性膜３等を形成した。

【０１６８】工程−ｄ次に、図１０の測定評価系の真空装置５５内に０．５％
水素を含む窒素ガスを導入し、５ｍｍＷの出力のアルゴ
ンレーザーを照射することによって、導電性膜３の一部
を還元し、抵抗値を下げ、給電部９，１０を形成した。

【０１６９】工程−ｅ上記工程を経た基板１を図１０の測定評価系に設置し、
真空ポンプにて排気して、２×１０の−５乗ｔｏｒｒの
真空度に達した後、素子電圧Ｖｆを印加するための電源
５１より、３素子のうち２素子の素子電極４，５間に夫
々電圧を印加し、通電処理（フォーミング処理）を施し
た。フォーミング処理の電圧波形は図９（ｂ）に示され
るような波形とした。

【０１７０】図９（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォー
ミング時のピーク電圧）は０．１Ｖステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、０．１Ｖの電圧でＴ２間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約１Ｍオーム以
上になった時とし、同時に、電子放出素子への電圧の印
加を終了した。夫々の電子放出素子のフォーミング電圧
ＶＦは５．１Ｖと５．０Ｖであった。

【０１７１】工程−ｆ続いて、フォーミング処理した電子放出素子に、上記工
程−ｄにおけるＴ２と同じ周期でパルス幅Ｔ１の矩形波
を印加して活性化処理をした。ここで、矩形波の波高値
を１４Ｖとした。

【０１７２】尚、この時の図１０の測定評価装置内の真
空度は１．５×１０の−５乗ｔｏｒｒであった。放出電
流Ｉｅが、約３０分で最大となったので、活性化処理を
終了した。こうして電子放出部２を形成し、電子放出素
子を作製した。以下、これを素子Ａと呼ぶ。

【０１７３】また、比較のため、上記工程−ａから工程
−ｆまでは同様にして、給電部の形状を変えたものを作
製した。これは、Ｗ３を６０マイクロメートルとしたも
のである。以下、これを素子Ｂと呼ぶ。

【０１７４】さらに、素子Ａと全く同じ形態で、工程−
ｆの活性化の前に１０の−４乗ｔｏｒｒ程度の真空中で
４００℃に加熱処理した後に、活性化処理を行ったもの
を作製した。以下、これを素子Ｃと呼ぶ。上記加熱処理
によって、素子電極間の抵抗値が約２００Ω／□と減少
した。これは、初期に作製された酸化パラジウムの微粒
子膜が還元されたためであると思われる。

【０１７５】上述の工程で作成した素子Ａ，Ｂ，Ｃの電
子放出特性を、上述の図１０の測定評価系を用いて測定
した。この測定は、真空オイルを使用しないイオンポン
プ等の超高真空排気装置を用いて排気し、有機物質の混
入を極力防止した条件下で行った。

【０１７６】尚、図１０におけるアノード電極５４と電
子放出素子の距離を４ｍｍ、アノード電極５４の電位を
１ｋＶ、電子放出特性測定時の真空装置内の真空度は１
×１０の−６．５乗ｔｏｒｒとした。

【０１７７】素子Ａ，Ｂ，Ｃ共に素子電極４，５間に１
４Ｖの素子電圧を印加し、その時に流れる素子電流Ｉｆ
及び放出電流Ｉｅを測定した。素子Ａ，Ｂ，Ｃ共に、測
定初期より安定した素子電流Ｉｆ及び放出電流Ｉｅが観
察され、素子Ａでは素子電圧１４Ｖで素子電流Ｉｆが
０．１ミリアンペア、放出電流Ｉｅが１．０マイクロア
ンペアとなり、電子放出効率は１％であった。また、素
子Ｂでは素子電流Ｉｆが３．０ミリアンペア、放出電流
Ｉｅが３．０マイクロアンペアと測定され、電子放出効
率は０．１％であった。さらに、素子Ｃでは素子電流Ｉ
ｆが４．２ミリアンペア、放出電流Ｉｅが０．６マイク
ロアンペアと測定され、電子放出効率は０．０１％と小
さかった。以上より、素子Ａは、素子Ｂに比べて電子放
出部の長さが約２０分の１であるにもかかわらず、放出
電流Ｉｅは３分の１であって、素子電流Ｉｆは約３０分
の１であった。即ち、素子Ａでは、一旦真空中に放出さ
れた電子のうち、再び素子電極に落ちてしまう部分を抑
えることができたと考えられる。また、素子Ｃでは、素
子電極間が低抵抗なので、本発明の意図とするところの
電子放出部近傍において、亀裂６に垂直で基板１に平行
な電界成分が基板１に垂直な電界成分に比べて小さい、
ということが達成されていなかったものと思われる。

【０１７８】実施例３本実施例は、実施例２と同様な形態の電子放出素子であ
って、導電性膜３としてＲＦスパッタ法によってＰｄ薄
膜を１３０オングストローム堆積させたものを用いた。
それを、フォーミング処理の前に、酸素雰囲気中で給電
部以外の領域にアルゴンレーザ照射し、給電部９，１０
を形成した。

【０１７９】この時、素子電極４，５間の抵抗値は、約
１０ｋΩ／□であった。その後、フォーミング処理、活
性化処理を行って電子放出素子を作製したところ、実施
例２の素子Ａと略同等の特性を得ることができた。

【０１８０】実施例４本実施例は、多数の電子放出素子を単純マトリクス配置
した電子源を用いた画像形成装置の例である。

【０１８１】電子源の一部の平面図を図１９に示す。ま
た、図中のＡ−Ａ’断面図を図２０に、製造手順を図２
１及び図２２に示す。但し、図１９、図２０、図２１及
び図２２において同じ符号は同じ部材を示す。

【０１８２】ここで１は基板、１０２はＸ方向配線（下
配線とも呼ぶ）、１０３はＹ方向配線（上配線とも呼
ぶ）、３は導電性膜、４，５は素子電極、１５１は層間
絶縁層、１５２は素子電極５と下配線１０２と電気的接
続のためのコンタクトホールである。

【０１８３】次に製造方法を、図２１及び図２２に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程ａ〜ｈは図２１及び図２２の（ａ）〜（ｈ）に対応す
るものである。

【０１８４】工程−ａ清浄化した青板ガラス上に厚さ０．５マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板１上に、
真空蒸着により、厚さ５０オングストロームのＣｒ、厚
さ６０００オングストロームのＡｕを順次積層した後、
ホトレジスト（ＡＺ１３７０・ヘキスト社製）をスピン
ナーにより回転塗布し、ベークした後、ホトマスク像を
露光、現像して、下配線１０２のレジストパターンを形
成し、Ａｕ／Ｃｒ堆積膜をウエットエッチングして、所
望の形状の下配線１０２を形成した。

【０１８５】工程−ｂ次に、厚さ１．０マイクロメートルのシリコン酸化膜か
らなる層間絶縁層１５１をＲＦスパッタ法により堆積し
た。

【０１８６】工程−ｃ工程ｂで堆積したシリコン酸化膜にコンタクトホール１
５２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１５１をエッチングしてコ
ンタクトホール１５２を形成した。エッチングはＣＦ₄
とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ
・Ｅｔｃｈｉｎｇ）法によった。

【０１８７】工程−ｄその後、素子電極４，５と素子電極間ギャップＧとなる
べきパターンをホトレジスト（ＲＤ−２０００Ｎ−４１
・日立化成社製）で形成し、真空蒸着法により、厚さ５
０オングストロームのＴｉ、厚さ１０００オングストロ
ームのＮｉを順次堆積した。ホトレジストパターンを有
機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素
子電極４，５を形成した。尚、ここでギャップの形状は
実施例１と同様とした。

【０１８８】工程−ｅ素子電極４，５の上に上配線１０３のホトレジストパタ
ーンを形成した後、厚さ５０オングストロームのＴｉ、
厚さ５０００オングストロームのＡｕを順次真空蒸着に
より堆積し、リフトオフにより不要の部分を除去して、
所望の形状の上配線１０３を形成した。

【０１８９】工程−ｆ次に、膜厚１０００オングストロームのＣｒ膜１５３を
真空蒸着により堆積・パターニングし、その上に有機Ｐ
ｄ（ｃｃｐ４２３０・奥野製薬（株）製）をスピンナー
により回転塗布し、３００℃で１０分間の加熱焼成処理
をした。また、こうして形成された主として酸化パラジ
ウムの微粒子からなる導電性膜３の膜厚は１００オング
ストローム、シート抵抗値は５×１０の４乗Ω／□であ
った。尚、ここで述べる微粒子膜とは、上述したよう
に、複数の微粒子が集合した膜であり、その微細構造と
して、微粒子が個々に分散配置した状態のみならず、微
粒子が互いに隣接、あるいは、重なり合った状態（島状
も含む）の膜をさし、その粒径とは、上記状態で粒子形
状が認識可能な微粒子ついての径をいう。

【０１９０】工程−ｇＣｒ膜１５３及び焼成後の導電性膜３を酸エッチャント
によりエッチングして所望のパターンを形成した。

【０１９１】工程−ｈコンタクトホール１５２部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ５０オングスト
ロームのＴｉ、厚さ５０００オングストロームのＡｕを
順次堆積した。リフトオフにより不要の部分を除去する
ことにより、コンタクトホール１５２を埋め込んだ。

【０１９２】次に、以上のようにして作成した未フォー
ミングの電子源を用いて画像形成装置を構成した例を、
図１３と図１４を用いて説明する。

【０１９３】上述のようにして多数の電子放出素子１０
４を設けた基板１をリアプレート１１１上に固定した
後、基板１の５ｍｍ上方に、フェースプレート１１６
（ガラス基板１１３の内面に蛍光膜１１４とメタルバッ
ク１１５が形成されて構成される）を支持枠１１２を介
して配置し、フェースプレート１１６、支持枠１１２、
リアプレート１１１の接合部にフリットガラスを塗布
し、大気中で４００℃で１０分焼成することで封着し
た。またリアプレート１１１への基板１の固定もフリッ
トガラスで行った。

【０１９４】図１３において、１０２，１０３は夫々Ｘ
方向及びＹ方向配線である。

【０１９５】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、本実施例では蛍光体１２２
はストライプ形状（図１４（ａ））を採用し、先にブラ
ックストライプを形成し、その間隙部に各色蛍光体１２
２を塗布して蛍光膜１１４を作製した。ブラックストラ
イプの材料としては、通常よく用いられている黒鉛を主
成分とする材料を用いた。

【０１９６】ガラス基板１１３に蛍光体１２２を塗布す
る方法としてはスラリー法を用いた。また、蛍光膜１１
４の内面側にはメタルバック１１５を設けた。メタルバ
ック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の
内面側表面の平滑化処理（通常フィルミングと呼ばれ
る）を行い、その後、Ａｌを真空蒸着することで作製し
た。

【０１９７】フェースプレート１１６には、更に蛍光膜
１１４の導伝性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）が設けられる場合もあるが、本実施
例では、メタルバック１１５のみで十分な導伝性が得ら
れたので省略した。

【０１９８】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と電子放出素子１０４とを対応させなくて
はいけないため、十分な位置合わせを行った。

【０１９９】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Ｄｘ１ないしＤ
ｘｍとＤｙ１ないしＤｙｎを通じ、電子放出素子１０４
の素子電極４，５間に電圧を印加し、導電性膜３をフォ
ーミング処理することにより電子放出部２を作成した。

【０２００】フォーミング処理の電圧波形は、図９
（ｂ）と同様とした。また、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒とし、約１×１０の−５乗ｔｏｒ
ｒの真空雰囲気下で行った。

【０２０１】このようにして作成された電子放出部２
は、パラジウム元素を主成分とする微粒子が分散配置さ
れた状態となり、その微粒子の平均粒径は３０オングス
トロームであった。

【０２０２】次に、フォーミングと同一波形、波高値１
４Ｖで、真空度２×１０の−５乗ｔｏｒｒの真空度で、
素子電流Ｉｆ、放出電流Ｉｅを測定しながら、活性化処
理を行なった。

【０２０３】以上のようにフォーミング工程、活性化工
程を行い、電子放出部２を有する電子放出素子１０４を
作製した。

【０２０４】その後、１０の−６．５乗ｔｏｒｒ程度の
真空度まで排気し、不図示の排気管をガスバーナーで熱
することで溶着し、外囲器の封止を行い、更に封止後の
真空度を維持するために、高周波加熱法でゲッター処理
を行った。

【０２０５】以上のように完成した本発明の画像形成装
置において、外部端子Ｄｘ１ないしＤｘｍとＤｙ１ない
しＤｙｎを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々電子放出素子１０４に印加することに
より電子放出させると共に、高圧端子Ｈｖを通じてメタ
ルバック１１５に数ｋＶ以上の高圧を印加して、電子ビ
ームを加速し、蛍光膜１１４に衝突させ、励起・発光さ
せることで画像の表示が得られた。

【０２０６】実施例５図２１は、前述の電子放出素子を電子源として用いたデ
ィスプレイパネルに、例えばテレビジョン放送を初めと
する種々の画像情報源より提供される画像情報を表示で
きるように構成した本発明の画像形成装置の一例を示す
図である。

【０２０７】図中１６１００はディスプレイパネル、１
６１０１はディスプレイパネルの駆動回路、１６１０２
はディスプレイコントローラ、１６１０３はマルチプレ
クサ、１６１０４はデコーダ、１６１０５は入出力イン
ターフェース回路、１６１０６はＣＰＵ、１６１０７は
画像生成回路、１６１０８及び１６１０９及び１６１１
０は画像メモリーインターフェース回路、１６１１１は
画像入力インターフェース回路、１６１１２及び１６１
１３はＴＶ信号受信回路、１６１１４は入力部である。

【０２０８】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０２０９】以下、画像信号の流れに沿って各部の機能
を説明する。

【０２１０】まず、ＴＶ信号受信回路１６１１３は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるＴＶ信号を受信するための回路である。

【０２１１】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０２１２】ＴＶ信号受信回路１６１１３で受信された
ＴＶ信号は、デコーダ１６１０４に出力される。

【０２１３】ＴＶ信号受信回路１６１１２は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるＴＶ信号を受信するための回路である。前
記ＴＶ信号受信回路１６１１３と同様に、受信するＴＶ
信号の方式は特に限られるものではなく、また本回路で
受信されたＴＶ信号もデコーダ１６１０４に出力され
る。

【０２１４】画像入力インターフェース回路１６１１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１６１０４に
出力される。

【０２１５】画像メモリーインターフェース回路１６１
１０は、ビデオテープレコーダー（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１６１０４に出力され
る。

【０２１６】画像メモリーインターフェース回路１６１
０９は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
１６１０４に出力される。

【０２１７】画像メモリーインターフェース回路１６１
０８は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ１６１０４に入
力される。

【０２１８】入出力インターフェース回路１６１０５
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるＣＰＵ１６１０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０２１９】画像生成回路１６１０７は、前記入出力イ
ンターフェース回路１６１０５を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはＣＰＵ１
６１０６より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。

【０２２０】本回路により生成された表示用画像データ
は、デコーダ１６１０４に出力されるが、場合によって
は前記入出力インターフェース回路１６１０５を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。

【０２２１】ＣＰＵ１６１０６は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。

【０２２２】例えば、マルチプレクサ１６１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
１６１０２に対して制御信号を発生し、画面表示周波数
や走査方法（例えばインターレースかノンインターレー
スか）や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路１６１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路１６１０５を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。

【０２２３】尚、ＣＰＵ１６１０６は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路１６１
０５を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。

【０２２４】入力部１６１１４は、前記ＣＰＵ１６１０
６に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。

【０２２５】デコーダ１６１０４は、前記１６１０７な
いし１６１１３より入力される種々の画像信号を３原色
信号、又は輝度信号とＩ信号、Ｑ信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
１６１０４は内部に画像メモリーを備えるのが望まし
い。これは、例えばＭＵＳＥ方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。

【０２２６】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１６１０
７及びＣＰＵ１６１０６と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。

【０２２７】マルチプレクサ１６１０３は、前記ＣＰＵ
１６１０６より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ１６
１０３はデコーダ１６１０４から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
１６１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。

【０２２８】ディスプレイパネルコントローラ１６１０
２は、前記ＣＰＵ１６１０６より入力される制御信号に
基づき、駆動回路１６１０１の動作を制御するための回
路である。

【０２２９】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１６１０１に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法（例えばインターレースかノンインター
レースか）を制御するための信号を駆動回路１６１０１
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路１６１０１に対して
出力する場合もある。

【０２３０】駆動回路１６１０１は、ディスプレイパネ
ル１６１００に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ１６１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ１６
１０２より入力される制御信号に基づいて動作するもの
である。

【０２３１】以上、各部の機能を説明したが、図２３に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル１６１００に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
１６１０４におて逆変換された後、マルチプレクサ１６
１０３において適宜選択され、駆動回路１６１０１に入
力される。一方、デイスプレイコントローラ１６１０２
は、表示する画像信号に応じて駆動回路１６１０１の動
作を制御するための制御信号を発生する。駆動回路１６
１０１は、上記画像信号と制御信号に基づいてディスプ
レイパネル１６１００に駆動信号を印加する。これによ
り、ディスプレイパネル１６１００において画像が表示
される。これらの一連の動作は、ＣＰＵ１６１０６によ
り統括的に制御される。

【０２３２】本画像形成装置においては、前記デコーダ
１６１０４に内蔵する画像メモリや、画像生成回路１６
１０７及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。

【０２３３】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０２３４】尚、図２３は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０２３５】例えば図２３の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０２３６】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。

【０２３７】

【発明の効果】以上説明したように、本発明によれば、
電極間に、電子放出部を有する導電性膜を有する電子放
出素子において、電子放出部の作製工程の一つであるフ
ォーミング工程を、配線抵抗や導電性膜の膜厚に依存す
ることなく最適な条件で、しかも安定して簡便に行うこ
とが可能になった。その結果、輝度ムラのない良質な画
像形成装置が実現された。

【０２３８】また、電子放出においては、電子を放出せ
しめる十分に大きな基板平行方向の電界を有し、電子放
出部近傍では電子の素子電極への再落下を少なくするこ
とができるので、非常に効率の良い電子放出素子の作製
が可能となる。

【０２３９】入力信号に応じて電子を放出する電子源に
おいては、上記の電子放出素子を基板上に複数個配置し
た電子源であって、基板に複数の電子放出素子を並列に
配置し、個々の電子放出素子の両端を配線に接続した電
子放出素子の行を複数持ち、さらに、変調手段を有して
いる配置法、あるいは基板に互いに電気的に絶縁された
ｍ本のＸ方向配線とｎ本のＹ方向配線とに、該電子放出
素子の一対の素子電極とを接続した電子放出素子を複数
個配列した配置とする電子源とすることで、安定でかつ
歩留り良く作製できるようになる。また、効率の向上に
より、消費電力が少なく、周辺回路等の負担も軽減さ
れ、安価な装置が提供できる。

【０２４０】画像形成装置においては、入力信号に基づ
いて、画像を形成する装置であり、少なくとも画像形成
部材と前記電子源より構成されたことを特徴とする画像
形成装置であるため、安定で制御された電子放出特性と
効率の向上がなされ、例えば蛍光体を画像形成部材とす
る画像形成装置においては、低電流で明るい高品位な画
像形成装置、例えばフラットテレビが実現される。

【図面の簡単な説明】

【図１】本発明の平面型電子放出素子を示す概略的構成
図である。

【図２】本発明の電子放出素子の第２の意図を説明する
ための図である。

【図３】本発明の電子放出素子の第２の意図を説明する
ための図である。

【図４】本発明の平面型電子放出素子の素子電極形状を
示す基本構成図である。

【図５】本発明の電子放出素子の第１の意図を説明する
ための図である。

【図６】本発明の電子放出素子の等価回路図である。

【図７】本発明の垂直型電子放出素子を示す概略的構成
図である。

【図８】本発明の表面伝導型電子放出素子の製造方法を
示す図である。

【図９】フォーミング波形の例を示す図である。

【図１０】本発明の電子放出素子の測定評価系の一例を
示す概略的構成図である。

【図１１】本発明の表面伝導型電子放出素子の放出電流
−素子電圧特性（Ｉ−Ｖ特性）を示す図である。

【図１２】単純マトリクス配置の本発明の電子源の概略
的構成図である。

【図１３】単純マトリクス配置の電子源を用いた本発明
の画像形成装置に用いる表示パネルの概略的構成図であ
る。

【図１４】図１３の表示パネルにおける蛍光膜を示す図
である。

【図１５】図１３の表示パネルを駆動する駆動回路の一
例を示す図である。

【図１６】梯型配置の電子源の概略的平面図である。

【図１７】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。

【図１８】実施例１及び実施例２の平面型電子放出素子
を示す基本構成図である。

【図１９】実施例４における電子源を示す概略的平面図
である。

【図２０】図１９におけるＡ−Ａ’断面図である。

【図２１】実施例４における電子源の製造手順を示す図
である。

【図２２】実施例４における電子源の製造手順を示す図
である。

【図２３】実施例５における画像形成装置を示すブロッ
ク図である。

【符号の説明】

１基体２電子放出部３導電性膜４，５素子電極６亀裂７放出電子軌道８アノード電極９，１０給電部２１段差形成部材５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ１０２Ｘ方向配線（下配線）１０３Ｙ方向配線（上配線）１０４表面伝導型電子放出素子１０５結線１１１リアプレート１１２支持枠１１３ガラス基板１１４蛍光膜１１５メタルバック１１６フェースプレート１１８外囲器１２１黒色導伝材１２２蛍光体１５１層間絶縁層１５２コンタクトホール１５３Ｃｒ層２０１表示パネル２０２走査回路２０３制御回路２０４シフトレジスタ２０５ラインメモリ２０６同期信号分離回路２０７変調信号発生器３０１表示パネル３０２グリッド電極３０３開口３０４共通配線４０１，４０２素子電極４０３薄膜領域４０４櫛形先端部４０５谷の部分４０６，４０７素子電極４０８薄膜領域４０９櫛形先端部５０１印加電圧５０２，５０３亀裂発生時５０４フォーミング終了１６１００ディスプレイパネル１６１０１駆動回路１６１０２ディスプレイコントローラ１６１０３マルチプレクサ１６１０４デコーダ１６１０５入出力インターフェース回路１６１０６ＣＰＵ１６１０７画像生成回路１６１０８画像メモリーインターフェース回路１６１０９画像メモリーインターフェース回路１６１１０画像メモリーインターフェース回路１６１１１画像入力インターフェース回路１６１１２ＴＶ信号受信回路１６１１３ＴＶ信号受信回路１６１１４入力部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｊ 31/15 Ｈ０１Ｊ 31/15 ＣＨ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 Ｂ

Claims

【特許請求の範囲】

【請求項１】電極間に、電子放出部を有する導電性膜
を有する電子放出素子において、前記電極間隔が周期的
に異なっていることを特徴とする電子放出素子。
【請求項２】電極の周期的に変化する形状における周
期が、０．０５〜５０マイクロメートルの範囲であるこ
とを特徴とする請求項１の電子放出素子。
【請求項３】電子放出部における電極間隔が、電子放
出部近傍における電極間隔よりも小さいことを特徴とす
る請求項１又は２の電子放出素子。
【請求項４】電極間隔をＬ２、導電性膜の幅をＷ２、
導電性膜の膜厚をｄ、導電性膜の抵抗率をｒとした時、
電子放出部形成後の素子抵抗Ｒｔが、Ｒｔ＜１０・（ｒ・Ｌ２）／（Ｗ２・ｄ）の関係を満足
することを特徴とする請求項１ないし３いずれかの電子
放出素子。
【請求項５】導電性膜が、金属又は金属酸化物である
ことを特徴とする請求項１ないし３いずれかの電子放出
素子。
【請求項６】導電性膜が、微粒子膜であることを特徴
とする請求項１ないし５いずれかの電子放出素子。
【請求項７】電子放出部が、導電性微粒子からなるこ
とを特徴とする請求項１ないし６いずれかの電子放出素
子。
【請求項８】電子放出部が、フォーミング処理によっ
て形成されたものであり、フォーミング処理より高い真
空度下で、安定化処理をしたことを特徴とする請求項１
ないし７いずれかの電子放出素子。
【請求項９】有機物質の存在下で、活性化処理をした
ことを特徴とする請求項１ないし７いずれかの電子放出
素子。
【請求項１０】電子放出部が、フォーミング処理によ
って形成されたものであり、フォーミング処理及び活性
化処理より高い真空度下で、安定化処理をしたことを特
徴とする請求項９の電子放出素子。
【請求項１１】電極が同一面上に形成された平面型で
あることを特徴とする請求項１ないし１０いずれかの電
子放出素子。
【請求項１２】電極が絶縁層を介して上下に位置し、
該絶縁層の側面に電子放出部を含む導電性膜が形成され
た垂直型であることを特徴とする請求項１ないし１０い
ずれかの電子放出素子。
【請求項１３】前記電子放出素子が、表面伝導型電子
放出素子である請求項１ないし１２いずれかの電子放出
素子。
【請求項１４】電極間に、電子放出部が形成された導
電性膜を有する電子放出素子の製造方法において、導電
性膜に電子放出部を形成するためのフォーミング工程
が、周期的に異なった間隔を有する一対の電極を用い
て、導電性膜に電圧を印加する工程を有することを特徴
とする電子放出素子の製造方法。
【請求項１５】周期的に異なった間隔を有する一対の
電極間に導電性膜を配設する工程と、前記フォーミング
工程とを有する請求項１４の電子放出素子の製造方法。
【請求項１６】電極を周期的に変化する形状に形成す
る工程が、アルゴンレーザー照射により行われることを
特徴とする請求項１４の電子放出素子の製造方法。
【請求項１７】フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項１４ない
し１６いずれかの電子放出素子の製造方法。
【請求項１８】フォーミング工程の後に、有機物質の
存在下で電子放出素子に電圧を印加する活性化工程を有
することを特徴とする請求項１４ないし１６いずれかの
電子放出素子の製造方法。
【請求項１９】活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
１８の電子放出素子の製造方法。
【請求項２０】前記電子放出素子が、表面伝導型電子
放出素子である請求項１４ないし１９いずれかの電子放
出素子の製造方法。
【請求項２１】電極間に電子放出部が形成された導電
性膜を有する電子放出素子を複数備えた電子源の製法に
おいて、導電性膜に電子放出部を形成するためのフォー
ミング工程が、周期的に異なった間隔を有する一対の電
極を用いて、導電性膜に電圧を印加する工程を有するこ
とを特徴とする電子源の製造方法。
【請求項２２】周期的に異なった間隔を有する一対の
電極間に導電性膜を配設する工程と、前記フォーミング
工程とを有する請求項２１の電子源の製造方法。
【請求項２３】電極を周期的に変化する形状に形成す
る工程が、アルゴンレーザー照射により行われることを
特徴とする請求項２１の電子源の製造方法。
【請求項２４】フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項２１ない
し２３いずれかの電子源の製造方法。
【請求項２５】フォーミング工程の後に、有機物質の
存在下で各電子放出素子に電圧を印加する活性化工程を
有することを特徴とする請求項２１ないし２３いずれか
の電子源の製造方法。
【請求項２６】活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項２５の電子源の製造方法。
【請求項２７】前記電子放出素子が、表面伝導型電子
放出素子である請求項２１ないし２６いずれかの電子源
の製造方法。
【請求項２８】請求項２１ないし２７いずれかの方法
で製造されたことを特徴とする電子源。
【請求項２９】電子放出素子が、その電極が同一面上
に形成された平面型であることを特徴とする請求項２８
の電子源。
【請求項３０】電子放出素子が、その電極が絶縁層を
介して上下に位置し、該絶縁層の側面に電子放出部を含
む導電性膜が形成された垂直型であることを特徴とする
請求項２８の電子源。
【請求項３１】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項２８ないし３０いずれかの電子源。
【請求項３２】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がはしご状配置されていることを特徴とする
請求項２８ないし３０いずれかの電子源。
【請求項３３】請求項２８ないし３２いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。
【請求項３４】請求項２８ないし３２いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。
【請求項３５】請求項２８ないし３２いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
【請求項３６】請求項２８ないし３２いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。