KR20030055142A - 전자방출소자, 전자원, 화상표시장치 및 그들의 제조방법 - Google Patents

Abstract

본 발명에 의하면, 기판 표면상에 간격을 두고 배치된 전극과, 이들 전극사이에 배치되어, 해당 전극중 한쪽 전극에 접속한 카본막을 지니고, 이 카본막과 다른 쪽의 전극과의 사이에 간극이 배치되어 있고, 상기 간극에 있어서, 상기 한쪽 전극에 접속된 카본막의 가장자리와 상기 다른 쪽 전극의 가장자리와의 거리가, 기판의 표면보다도, 기판의 표면으로부터 떨어진 위쪽에 있어서 좁게 되어 있는 것을 특징으로 하는 전자방출소자와, 해당 소자를 사용한 전자원 및 화상표시장치가 제공된다.

Description

전자방출소자, 전자원, 화상표시장치 및 그들의 제조방법{ELECTRON EMITTING DEVICE, ELECTRON SOURCE AND IMAGE DISPLAY DEVICE AND METHODS OF MANUFACTURING THESE DEVICES}

본 발명은, 전자방출소자, 전자원, 화상표시장치 및 이들의 제조방법에 관한 것이다.

종래부터, 전자방출소자로서는 크게 나누어 열음극 전자방출소자와 냉음극 전자방출소자를 이용한 2종류의 것이 알려져 있다. 냉음극 전자방출소자에는 전계 방출형(이하, "FE형"이라 함), 금속/절연층/금속형(이하, "MIM형"이라 함)이나 표면 전도형 전자방출소자 등이 있다.

FE형 소자의 예로서는, M. P. Dyke & W. W. Dolan, “Field Emission", Advance in EIectoron Physics, 8, 89(1956) 또는 C. A. Spindt, “Physical Properties of Thin-Film Field Emission Cathode with Molybdenium Cones", J.App1. Phys., 47, 5248(1976), 일본국 공개특허 평 3-46729호공보 등에 개시된 것이 알려져 있다.

MIM형 소자의 예로서는, C. A. Mead, “Operation of Tunne1-Emission Devices", J. App1y. Phys., 32, 646(1961) 등에 개시된 것이 알려져 있다.

표면 전도형 전자방출소자의 예로서는, M. I. Elinson, Radio Eng. Electron Phys., 10, 1290(1965), 일본국 공개특허 평 7-235255호공보, 일본국 공개특허 평 8-102247호공보, 일본국 공개특허 평 8-273523호 공보, 일본국 공개특허 평 9-102267호 공보, 일본국 특호 공개 제 2000-231872호 공보, 일본국 특허 제 2836015호, 일본국 특허 제 2903295호 공보 등에 개시된 것이 있다.

표면 전도형 전자방출소자는, 기판 위에 형성된 소형 면적의 박막에, 막면에 평행하게 전류를 흘려, 전자 방출이 발생하는 현상을 이용하는 것이다. 이 표면 전도형 전자방출소자로서는, 상기 에린슨 등에 의한 SnO₂박막으로 이루어진 소자, Au박막으로 이루어진 소자[G. Dittmer: "Thin Solid Films", 9, 317(1972)], In₂O₃/SnO₂박막으로 이루어진 소자[M. Hartwell and C. G. Fonstad: "IEEE Trans. EDConf." 519(1975)], 카본 박막으로 이루어진 소자[아라키 히사시 외: "진공", 제 26권, 제 1호, 22쪽(1983)] 등이 보고되어 있다.

이상과 같은 전자방출소자를 복수개 형성한 전자원 기판을 이용하면, 형광체등으로 이루어진 화상형성부재와 조합함으로써, 화상형성장치를 구성할 수가 있다.

그러나, 상술한 표면 전도형 전자방출소자에 있어서는, 안정적인 전자 방출특성 및 전자 방출 효율에 의해, 반드시 만족스러운 것을 얻을 수 없으므로, 이 표면전도형 전자방출소자를 이용해서 고정밀도 및 우수한 동작 안정성을 지닌 화상형성장치를 제공하는 것은 극히 어려운 것이 현상태였다.

그래서, 예를 들어 일본국 공개특허 평 7-235255호공보나, 일본국 공개특허 평 8-264112호공보나, 일본국 공개특허 평 8-321254호공보에 개시되어 있듯이, "포밍(forming)공정"을 끝낸 소자에 의해서, "활성화 공정"이라고 불리는 처리를 가하는 경우가 있다. "활성화 공정"이란, 이 공정에 의해, 소자 전류(If) 및 방출 전류(Ie)가, 현저하게 변화하는 공정이다.

"활성화 공정"은, 유기물질을 함유하는 분위기중에서, "포밍공정"과 같이, 소자에 펄스 전압의 인가를 반복함으로써 실시할 수가 있다. 이 처리에 의해, 분위기중에 존재하는 유기물질로부터, 탄소 또는 탄소화합물이 "포밍공정"에 의해 형성된 간극내 및 간극 근방에 퇴적된다. 이것에 의해, 소자 전류(If) 및 방출 전류(Ie)가 현저하게 변화하여, 보다 양호한 전자 방출 특성을 얻을 수 있게 되었다. 또한, 상기 공보에 기재된 "활성화 공정"과는 다른 기법에 의해 전자 방출 특성을 향상시키는 공정이, 예를 들면 일본국 공개특허 평 8-321254호공보 등에 개시되어 있다.

상기 공보 등에 개시되어 있는 "활성화 공정"을 실시해서 형성한 표면 전도형 전자방출소자의 구성을 도 40a 및 도 40b에 모식적으로 나타낸다. 도 40a 및 도 40b는 각각, 상기 공보 등에 개시되어 있는 상기 전자방출소자의 평면도 및 단면도이다.

도 40a 및 도 40b에 있어서, (131)은 기판이며, (132), (133)은 1쌍의 전극(소자 전극), (134)는 도전성 막, (135)는 제 2의 간극(도 4b), (136)은 카본막, (137)은 제 1의 간극이다.

도 40a 및 도 40b에 도시한 구조의 전자방출소자의 제작 공정의 일례를 도 41a 내지 도 41d로 이루어진 도 41에 모식적으로 나타낸다.

먼저, 기판(131)위에 1쌍의 전극(132), (133)을 형성한다(도 41a).

계속해서, 전극(132), (133)간을 접속하는 도전성막(134)을 형성한다(도 41b).

그리고, 전극(132), (133)간에 전류를 흘려, 도전성 막(134)의 일부에 제 2의 간극(135)을 형성하는 "포밍공정"을 실시한다(도 41c).

또, 탄소화합물 분위기중에서, 상기 전극(132), (133)간에 전압을 인가해서, 제 2의 간극(135)내의 기판(131)상 및 그 간극(135)근방의 도전성 막(134)위에 카본막(136)을 형성하는 "활성화 공정"을 행하여, 전자방출소자가 형성된다(도 41d).

한편, 일본국 공개특허 평 9-237571호공보에는, 상술의 활성화 공정, 즉, 유기물질을 포함한 분위기중에서 소자 전류간에 펄스 전압을 반복해서 인가함으로써, 탄소 및/또는 탄소화합물을 소자 위에 퇴적시키는 공정을 실시하는 대신에, 도전성 막 위에 열경화성 수지 등의 재료를 도포하는 공정 및 해당 피막을 탄화하는 공정으로 이루어진 전자방출소자의 제조방법이 개시되어 있다.

그러나, 종래의 소자에 있어서는, 크게 이하의 2점의 과제를 가지고 있다.

1) 도전성 막을 이용하는 경우, 막두께 및 막질을 정밀도 높게 형성하는 것은 반드시 용이하지 않아, 플랫 디스플레이 패널과 같은 다수의 전자방출소자를 형성하는 경우, 균일성을 저하시키는 요인이 될 수 있다.

2) 양호한 전자 방출 특성을 가지는 좁은 간극의 형성을 위해서, 유기물질을 함유하는 분위기를 형성하는 공정, 고분자막을 도전성 막 위에 정밀하게 형성하는 공정 등, 부가적인 공정이 많아, 공정관리도 번잡화되고 있었다.

또한, 다수의 전자방출소자를 적용한 화상형성장치를, 안정하게 표시시키기 위해서는, 개개의 전자방출소자의 전자 방출 특성을 균일하게 할 필요가 있지만, 종래의 표면 전도형 전자방출소자에는 이하와 같은 문제점이 있었다.

표면 전도형 전자방출소자의 전자 방출부는 "포밍공정"(및 "활성화 공정")에 의해 형성되지만, 전자 방출부가 형성되는 위치는 한결같지 않은 경우가 있다.

그런데, 복수의 전자방출소자로 이루어진 전자원에 있어서, 개개의 전자방출소자에 의해 다양한 위치에 전자 방출부가 형성되었을 경우, 이들의 소자에 동일한 극성의 전압을 인가하면, 전자 방출량에 현저하게 불균일이 생겨 버리는 경우가 있었다. 이러한 전자원을 이용한 화상표시장치에서는, 휘도 불균일을 일으켜 버리는 경우가 있었다.

따라서, 소정 위치에 전자 방출부가 형성된 전자방출소자를 이용하는 것이 바람직하지만, 종래, 전자 방출부의 형성 위치를 간단하고 쉽게 제어하는 것이 충분하지 않았다.

또한, 상술한 종래의 소자에 있어서는, 도 41d에 표시한 바와 같이, "포밍공정"에 부가해서, "활성화 공정"을 더욱 실시함으로써, "포밍공정"에 의해 형성한 제 2의 간극(135)의 내부에, 보다 좁은 제 1의 간극(137)을 지닌 탄소 또는 탄소화합물로 이루어진 카본막(136)을 배치시켜, 양호한 전자 방출 특성을 얻고 있다.

그러나, 이러한 종래의 전자방출소자를 이용한 화상형성장치의 제조방법에 있어서는, 이하의 과제를 가지고 있다:

"포밍공정"이나 "활성화 공정"에 있어서의 반복되는 통전 공정이나, 각 공정에 있어서의 매우 적합한 분위기를 형성하는 공정 등, 부가적인 공정이 많아, 각 공정관리가 번잡화하고 있었다.

또한, 상기 전자방출소자를 디스플레이 등의 화상형성장치에 이용하는 경우에는, 장치의 소비 전력의 저감을 위해서도 전자 방출 특성의 더 한층의 향상이 바람직하다.

그래서, 본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로서, 특히 전자방출소자의 제조 공정을 간략화할 수 있고, 또한, 전자 방출 특성의 개선도 실시할 수 있는 전자방출소자의 제조방법, 전자원의 제조방법 및 화상형성장치의 제조방법을 제공하는 것이다.

본 발명은 상술한 과제를 해결하기 위해서 열심히 검토를 실시한 결과 이루어진 것으로서, 본 발명에 의한 소자의 구성은 다음과 같다.

본 발명의 한 형태에 있어서, 전자방출소자는,

기판 표면 위에, 간격을 두고 배치된 제 1 및 제 2전극(제 1 및 제 2 도전성 막):

상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치됨과 동시에, 상기 제 2전극에 접속된 카본막; 및

상기 제 2전극에 접속된 카본막과 상기 제 1전극과의 사이에 배치된 간극을 구비하고;

상기 간극에 있어서, 상기 카본막의 표면과 상기 제 1전극의 표면과의 간격이, 상기 기판 표면 보다도, 상기 기판 표면으로부터 떨어진 위쪽에 있어서 좁아지고 있고, 상기 간극내에, 상기 제 1전극의 표면이 일부 노출되고 있는 것을 특징으로 한다.

또한, 상기 전자방출소자는, 상기 제 1전극 위에, 또 다른 카본막이 배치되고 있는 것을 특징으로 한다. 이 실시형태에 있어서, 상기 간극내에, 상기 제 1전극과 상기 또 다른 카본막과의 계면이 노출되는 것을 특징으로 한다. 이 경우, 상기 제 1전극과 제 2전극을 통과하는, 상기 기판 표면에 대해서 실질적으로 수직인 평면에 있어서, 상기 제 1전극상의 또 다른 카본막의 상기 기판 표면으로부터의 높이가, 상기 제 2전극에 접속된 카본막의 상기 기판 표면으로부터의 높이 보다도 높은 것을 특징으로 한다. 즉, 기판의 상부표면으로부터 상기 또 다른 카본막의 상부표면과의 거리가, 전극간의 기판의 상부표면과 전극사이에 배치된 카본막의 상부표면과의 거리보다도 큰 것을 특징으로 한다.

또한, 상기 간극의 적어도 일부에 있어서, 상기 제 2전극에 접속된 카본막의 단부면과 상기 제 1전극이 대향하고 있는 것을 특징으로 한다.

본 발명의 다른 실시형태에 있어서, 전자방출소자는, 기판 표면 위에 배치된제 1 및 제 2전극과, 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치되어 있어 그 한 쪽의 단부가 상기 제 1전극의 일부를 덮고, 다른 쪽의 단부가 상기 제 2전극의 일부를 덮도록 되어 있는, 간극을 가지는 카본막을 구비하고; 상기 간극내에 상기 제 1전극의 표면의 일부가 노출되고, 상기 간극의 폭이, 상기 기판 표면 보다도, 상기 기판 표면으로부터 떨어진 위쪽에 있어서 좁아지고 있는 것을 특징으로 한다.

상기 전자방출소자에 있어서, 상기 간극의 적어도 그 일부에, 상기 카본막의 표면의 일부와 상기 제 1전극이 대향하고 있는 것을 특징으로 한다. 나아가서는, 상기 제 1전극 위에 위치하는 상기 카본막의 일부와 상기 제 1전극과의 계면이, 상기 간극내에 노출되어 있는 것을 특징으로 한다.

본 발명의 또 다른 실시형태에 있어서, 전자방출소자는, 기판 표면 위에, 간격을 두고 배치된 제 1 및 제 2전극과, 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치됨과 동시에, 한 쪽의 단부가 상기 제 2전극의 일부를 덮고 있는 카본막과, 상기 카본막의 다른 쪽의 단부와 상기 제 1전극에 의해, 적어도 규정되는 간극을 구비한 것을 특징으로 한다.

또, 상기 카본막의 다른 쪽의 단부와, 상기 제 1전극과의 거리가, 상기 기판 표면 보다도, 상기 기판 표면으로부터 떨어진 위쪽에 있어서, 좁아지고 있는 것을 특징으로 한다. 그리고, 상기 제 1전극 위에 또 다른 카본막이 배치되어 있는 것을 특징으로 한다.

또한, 상기 제 1전극과 제 2전극을 통과하는, 상기 기판 표면에 대해서 실질적으로 수직인 평면에 있어서, 상기 제 1전극상의 상기 또 다른 카본막의 상기 기판 표면으로부터의 높이가, (제 2전극의 일부를 덮는)상기 제 1전극과 상기 제 2전극과의 사이의 상기 기판 표면 위에 배치된 카본막의 상기 기판 표면으로부터의 높이 보다도 높은 것을 특징으로 한다. 즉, 상기 기판의 상부표면으로부터 상기 또 다른 카본막의 상부 표면간의 거리가, 상기 전극간의 기판의 상부표면과, 해당 전극사이에 배치된 카본막의 상부 표면사이의 거리보다도 큰 것을 특징으로 한다.

또, 상기 간극의 적어도 일부에 있어서, 상기 제 2전극에 접속된 카본막과 상기 제 1전극이 대향하고 있는 것을 특징으로 한다.

본 발명의 또 다른 실시형태에 있어서, 전자방출소자는, 기판 표면 위에 배치된 제 1 및 제 2전극과, 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치되고, 그 한 쪽의 단부가 상기 제 1전극의 일부를 덮고, 다른 쪽의 단부가 상기 제 2전극의 일부를 덮는, 간극을 지니는 카본막을 구비하고, 상기 간극내에, 상기 제 1전극의 표면의 적어도 일부가 노출되어 있는 것을 특징으로 한다.

상기 실시형태에 의한 전자방출소자에 있어서, 상기 제 1전극을 덮고 있는 상기 카본막의 일부와 상기 제 1전극과의 계면이, 상기 간극내에 노출되어 있는 것을 특징으로 한다.

본 발명의 또 다른 실시형태에 있어서, 전자방출소자는, 기판 표면 위에 배치된 제 1 및 제 2전극과, 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치되어, 그 한 쪽의 단부가 상기 제 2전극의 일부를 덮는 카본막을 구비하고, 상기 카본막의 다른 쪽의 단부와 상기 제 1전극이, 간격을 개재하여 대향하고있는 것을 특징으로 한다.

또한, 상기 카본막의 다른 쪽의 단부가, 상기 기판 표면으로부터 떨어져 있고, 상기 제 1전극 위에 다른 쪽 카본막이 배치되는 것을 특징으로 한다. 또, 상기 제 1전극과 제 2전극을 통과하는, 상기 기판 표면에 대해서 실질적으로 수직인 평면에 있어서, 상기 제 1전극상의 다른 쪽 카본막의 상기 기판 표면으로부터의 높이가, (상기 제 2전극의 일부를 덮는)상기 제 1전극과 상기 제 2전극과의 사이의 상기 기판 표면 위에 배치된 카본막의 상기 기판 표면으로부터의 높이 보다도 높은 것을 특징으로 한다. 즉, 기판의 상부표면으로부터 상기 다른 쪽 카본막의 상부표면간의 거리가, 전극간의 기판의 상부표면과 해당 전극사이에 배치된 카본막의 상부표면간의 거리보다도 큰 것을 의미한다.

본 발명의 상기 각 전자방출소자는, 또한, 상기 간극내에(인접하게) 위치하는 상기 기판 표면의 적어도 일부가, 오목한 것(또는 움푹패인 부분을 포함함), 전자 방출부("전자 방출점" 또는 "전자 방출 사이트"라고도 칭함)가, 상기 간극에 복수개 배치되는 것, 상기 제 1전극과 제 2전극과의 사이에 전압을 인가하는 것에 의해, 상기 제 1전극과 제 2전극과의 사이에 인가되는 전계의 방향을 따라서, 비대칭인 전자 방출 특성을 나타내는 것, 상기 제 1전극과 상기 제 2전극이 대향하는 방향에 있어서의, 상기 간극의 폭이 50nm이하인 것, 바람직하게는, 10nm이하인 것, 보다 바람직하게는, 5nm이하인 것을 보다 바람직한 특징으로 한다.

본 발명의 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 간극을 형성하는 공정은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 공급해서, 한 쪽의 전극의 단부 근방에서 발생하는 주울열을, 다른 쪽의 전극의 단부 근방에서 발생하는 주울열 보다도 높아지도록 하는 것을 특징으로 한다.

본 발명의 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에 1쌍의 전극과 해당 전극간을 접속하는 고분자막을, 상기 1쌍의 전극중 한 쪽의 전극과 상기 고분자막과의 접촉 저항과, 상기 1쌍의 전극 중의 다른 쪽의 전극과 상기 고분자막과의 접촉 저항이 다르도록 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

본 발명의 또 다른 전자방출소자의 제조방법은,

기판 위에, 1쌍의 전극과, 상기 1쌍의 전극의 각각의 일부를 덮음으로써 상기 전극간을 접속하는 고분자막을 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 고분자막이 상기 1쌍의 전극중 한 쪽의 전극의 일부를 덮는 부분에 있어서의 스텝 커버리지(step coverage)와, 상기 고분자막이 상기 1쌍의 전극중의 다른 쪽의 전극의 일부를 덮는 부분에 있어서의 스텝 커버리지가 다르게 형성되고;

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

본 발명의 또 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을, 상기 1쌍의 전극중 한 쪽의 전극과 상기 고분자막으로 구성되는 형상과, 상기 1쌍의 전극중의 다른 쪽의 전극과 상기 고분자막으로 구성되는 형상이 다르도록 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

본 발명의 또다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 다른 형상의 1쌍의 전극과해당 전극간을 접속하는 고분자막을 형성하는 공정;

고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

상기 본 발명에 의한 각 전자방출소자의 제조방법은, 상기 1쌍의 전극이, 서로 다른 크기로 형성되는 것, 상기 1쌍의 전극이, 서로 다른 두께로 형성되는 것, 상기 1쌍의 전극은, 상기 1쌍의 전극중 한 쪽의 전극의 측면과 상기 기판면이 이루는 각도와, 상기 1쌍의 전극중의 다른 쪽의 전극의 측면과 상기 기판면이 이루는 각도와 다르도록 형성되는 것을 바람직한 특징으로 한다.

본 발명의 또 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 서로 재료가 다른 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

본 발명의 또 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 서로 표면에너지가 다른 1쌍의 전극을 형성하는 공정;

상기 기판 위에 배치된 상기 1쌍의 전극간을 접속하는 고분자막을 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 전극간을 접속하는 고분자막은, 상기 고분자막을 구성하는 고분자의 용액 또는 그 전구체 용액을 상기 기판 위에 도포하고 나서, 상기 용액이 도포된 상기 기판을 가열함으로써 형성되고,

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

본 발명의 또 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 서로 조성이 다른 1쌍의 전극을 형성하는 공정;

상기 기판 위에 배치된 상기 1쌍의 전극간을 접속하는 고분자막을 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 전극간을 접속하는 고분자막은, 상기 고분자막을 구성하는 고분자의 용액 또는 그 전구체 용액을 상기 기판 위에 도포하고 나서, 상기 용액이 도포된 상기 기판을 가열함으로써 형성되고,

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

또, 본 발명의 상기 각 전자방출소자의 제조방법은, 상기 1쌍의 전극이, 실질적으로 동일한 재료로 이루어진 1쌍의 도전성 부재 중의 한 쪽에, 상기 도전성 부재와는 다른 재료를 첨가함으로써 형성되는 것과, 상기 1쌍의 전극이, 실질적으로 동일한 재료로 이루어진 1쌍의 도전성 부재 중의 적어도 한 쪽과, 상기 도전성 부재를 구성하는 재료 보다도 표준 전극 전위가 낮은 재료로 이루어진 부재를 접속하고, 적어도 상기 도전성 부재를 구성하는 재료 보다도 표준 전극 전위가 낮은 재료로 이루어진 부재를 가열함으로써 형성되는 것을 바람직한 특징으로 한다.

본 발명의 또 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을, 상기 1쌍의 전극중 한 쪽의 전극과 상기 고분자막과의 접속길이(접속계면)와, 상기 1쌍의 전극중의 다른 쪽의 전극과 상기 고분자막과의 접속길이(접속계면)가 다르도록 형성하는 공정;

상기 고분자막을 저저항화 처리하는 공정; 및

상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 한다.

또, 본 발명의 상기 각 전자방출소자의 제조방법은, 상기 각 접속길이가, 상기 1쌍의 전극중 대응하는 전극의 단부와 상기 고분자막과의 접속길이(즉, 접속계면)인 것과, 상기 접속길이가 고분자막과, 상기 기판과 상기 전극중 대응하는 전극의 적어도 한쪽간의 접촉부분의 길이(즉, 접속계면)인 것을 바람직한 특징으로 한다.

본 발명의 또 다른 형태에 있어서, 전자방출소자의 제조방법은,

기판 위에, 1쌍의 전극과 상기 1쌍의 전극간을 접속하는 고분자막을 형성하는 공정;

상기 고분자막의, 상기 1쌍의 전극중 한 쪽의 전극에 가까운 영역을, 다른 쪽의 전극에 가까운 영역 보다도 저저항화 처리하는 공정; 및

상기 1쌍의 전극을 통해서, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써, 해당 고분자막을 저저항화해서 얻어진 막에 간극을 형성하는 공정을 구비한 것을 특징으로 한다.

또, 본 발명의 전자방출소자의 제조방법은, 상기 "저저항화 처리 공정"이, 상기 1쌍의 전극중 한 쪽의 전극을 다른 쪽의 전극 보다도 높은 온도로 가열하는 공정 또는 상기 고분자막에의 전자, 광, 이온의 적어도 1개를 조사하는 공정을 포함하는 것, 상기 기판이 광투과성의 재료로 이루어져, 상기 광을 상기 기판을 투과시켜서, 상기 한 쪽의 전극에 광을 조사하는 것, 상기 고분자막에 저저항화 처리를 가함으로써 얻어진 막에 전류를 흘림으로써, 해당 막에 간극을 형성하는 공정과, 상기 "저저항화 처리 공정"을 동시에 실시하는 것을 바람직한 특징으로 한다.

이들 본 발명의 전자방출소자의 제조방법의 바람직한 조건으로서는, 하기의조건을 들 수 있다:

상기 1쌍의 전극은, 서로 다른 크기로 형성되는 것.

상기 1쌍의 전극은, 서로 다른 두께로 형성되는 것.

상기 1쌍의 전극은, 상기 1쌍의 전극중 한 쪽의 전극의 측면과 상기 기판면이 이루는 각도과, 상기 1쌍의 전극중의 다른 쪽의 전극의 측면과 상기 기판면이 이루는 각도와 다르도록 형성되는 것.

상기 1쌍의 전극은, 실질적으로 동일한 재료로 이루어진 1쌍의 도전성 부재 중의 한 쪽에, 상기 도전성 부재와는 다른 재료를 첨가함으로써 형성되는 것.

상기 1쌍의 전극은, 실질적으로 동일한 재료로 이루어진 1쌍의 도전성 부재 중의 적어도 한 쪽과, 상기 도전성 부재를 구성하는 재료 보다도 표준 전극 전위가 낮은 재료로 이루어진 부재를 접속하고, 적어도 상기 도전성 부재를 구성하는 재료 보다도 표준 전극 전위가 낮은 재료로 이루어진 부재를 가열함으로써 형성되는 것.

본 발명의 일실시형태예 있어서, 상기 접속길이는, 상기 1쌍의 전극의 단부와 상기 고분자간의 접속(계면)길이를 나타낸다.

본 발명의 다른 실시형태에 있어서, 상기 접속길이는, 상기 1쌍의 전극의 각각과, 상기 고분자막과, 상기 기판간의 접촉(계면)부분의 길이를 나타낸다.

상기 고분자막을 형성하는 공정은, 잉크젯법을 이용해서, 상기 고분자막을 구성하는 고분자의 용액 또는 상기 고분자막을 구성하는 고분자의 전구체의 용액을 부여함으로써 행해진다.

상기 용액은, 상기 1쌍의 전극간의 간격의 중심으로부터 벗어나 있는 기판상의 위치에 부여된다.

상기 고분자막을 저저항화하는 공정은, 상기 전극간에 배치된 상기 고분자막에 입자 빔 또는 광을 조사함으로써 행해진다.

일실시형태예에 의하면, 상기 입자 빔은, 전자빔이다.

다른 실시형태예에 의하면, 상기 입자 빔은 이온 빔이다.

상기 광은, 레이저광이다.

또, 본 발명의 전자원은, 상기 본 발명의 전자방출소자를, 기판 위에 복수개 배치해서 이루어진 것을 특징으로 한다.

또한, 본 발명의 전자원의 제조방법은, 본 발명의 복수의 전자방출소자를 가지는 전자원의 제조방법으로서, 상기 전자방출소자가 상기 본 발명의 전자방출소자의 제조방법에 의해 제조되는 것을 특징으로 한다.

또한, 본 발명의 화상표시장치는, 상기 본 발명의 전자원과, 발광 부재를 가지는 것을 특징으로 한다.

또한, 본 발명의 화상표시장치의 제조방법은, 복수의 전자방출소자를 가지는 전자원과, 발광 부재를 가지는 화상표시장치의 제조방법으로서, 상기 전자원이 상기 본 발명의 전자원의 제조방법에 의해 제조되는 것을 특징으로 한다.

또한, 본 발명이 다른 형태에 있어서, 전자방출소자는, 1쌍의 전극중 한 쪽을 공통 전극으로 해서, 2개의 전자방출소자를 병렬로 배치한 것을 특징으로 하는 전자방출소자이며, 또한, 이들 전자방출소자를, 기판 위에 복수개 배치한 것을 특징으로 하는 전자원이며, 나아가서는, 이들 전자원과, 발광 부재를 구비한 것을 특징으로 하는 화상표시장치이다.

본 발명의 각 전자방출소자에서는, 소정 위치에 전자 방출부로서 작용하는 간격을 형성할 수 있어, 양호한 전자 방출 특성의 전자방출소자를 재현성 좋게 제조할 수가 있다.

본 발명의 제조방법에 의하면, 도전성 막을 형성하는 공정, 상기 도전성 막에 간극을 형성하는 공정, 유기 화합물을 포함한 분위기를 형성하는 공정(또는, 도전성 막 위에 고분자막을 형성하는 공정), 도전성 막에 전류를 공급함으로써 카본막을 형성하는 동시에, 상기 카본막에 간극을 형성하는 공정을 필요로 하고 있던 종래의 제조방법에 비해, 그 제조 공정을 큰 폭으로 간소화할 수가 있다.

그리고, 본 발명에 의하면, 카본막에 간극을, 한 쪽의 전극의 근방에 선택적으로 형성하는 것이 가능해지므로, 전자 방출부를 균일하고 안정적으로 제조할 수가 있다.

본 발명에 의해 제조되는 전자방출소자는, 내열성이 양호하기 때문에, 종래, 도전성 막의 성능에 의해 제한되고 있던 전자 방출 특성의 향상도 도모할 수 있다.

또한, 본 발명에 의해 제조되는 전자방출소자는, 전자 방출 효율이 높아, 디스플레이 등의 화상형성장치에 이용했을 경우, 장치의 소비전력을 저감할 수가 있다.

또한, 본 발명에 의한 전자방출소자는, 전자 방출부를 균일하게 또한 제어 성 높게 작성하는 것이 가능하므로, 디스플레이 등의 화상형성장치에 이용했을 경우, 화면내의 균일성을 높여 또한, 장치간의 격차를 억제할 수가 있다.

또한, 본 발명의 전자방출소자에 있어서의 전기 전도 특성은, 인가 전압의 극성에 대해서 현저하게 비대칭이 된다. 즉, 간극에 가까운 쪽의 전극에 양의 전압을 인가했을 경우, 그 역의 극성을 지닌 동일한 전압(약 20V)과 비교해서 10배 이상의 전류가 흐른다.

이 때, 전압-전류 특성은 고전계하에서의 터널 전도형인 것을 나타내고 있다. 또한, 소자 위에 애노드 전극을 배치하고, 예를 들면 소자와 애노드 전극간 거리를 2㎜한 경우, 애노드 전압 1kV에서는, 1%이상의 높은 전자 방출 효율을 얻을 수 있다. 이 전자방출효율은, 종래의 표면 전도형 전자방출소자의 전자 방출 효율의 수배의 효율이다.

비대칭인 전자 방출 특성 및 높은 전자 방출 효율을 얻을 수 있는 이유는, 현재로서는 분명하지 않지만, 비대칭인 전자 방출부에서 전자 방출이 일어나는 사실과 관계가 있어, 간극에 근접한 전극 측의 전위를 다른 쪽의 전극의 전위 보다도 높게 설정해서 구동했을 경우에, 보다 많은 전자 방출점을 얻을 수 있는 것이, 그 이유의 하나로서 생각된다.

본 발명의 목적과, 특징 및 이점 등은 첨부도면을 참조한 이하의 바람직한 실시형태예의 설명으로부터 명백해질 것이다.

도 1a 및 도 1b로 이루어진 도 1은 본 발명의 일실시형태예에 의한 전자방출소자를 표시한 모식도

도 2a 및 도 2b로 이루어진 도 2는 본 발명의 일실시형태예에 의한 전자방출소자의 제조방법을 표시한 모식도

도 3a 내지 도 3c로 이루어진 도 3은 본 발명의 일실시형태예에 의한 전자방출소자의 제조방법을 표시한 모식도

도 4는 본 발명의 다른 실시형태예에 의한 전자방출소자를 표시한 모식도

도5는 본 발명의 또 다른 실시형태예에 의한 전자방출소자를 표시한 모식도

도 6a 내지 도 6c로 이루어진 도 6은 본 발명의 다른 실시형태예에 의한 전자방출소자의 제조방법을 표시한 모식도

도 7a 및 도 7b로 이루어진 도 7은 본 발명의 또 다른 실시형태예에 의한 전자방출소자의 제조방법을 표시한 모식도

도 8a 내지 도 8c로 이루어진 도 8은 본 발명의 또 다른 실시형태예에 의한 전자방출소자의 제조방법을 표시한 모식도

도 9a 내지 도 9c로 이루어진 도 9는 본 발명의 또 다른 실시형태예에 의한 전자방출소자의 제조방법을 표시한 모식도

도 10a 및 도 10b로 이루어진 도 10은 본 발명의 다른 실시형태예에 의한 전자방출소자를 표시한 모식도

도 11은 본 발명의 전자방출소자의 전기 전도 특성 분포의 일례를 표시한 모식도

도 12는 측정 평가 기능을 구비한 진공 장치의 일례를 표시한 모식도

도 13은 본 발명의 전자방출소자의 전자 방출 특성을 표시한 모식도

도 14a 내지 도 14e로 이루어진 도 14는 본 발명의 단순 매트릭스 배치의 전자원의 제조 공정의 일례를 표시한 모식도

도 15는 본 발명의 단순 매트릭스 배치의 화상표시장치의 표시패널의 일례를 표시한 모식도

도 16a 및 도 16b로 이루어진 도 16은 본 발명에서 제조된 전자방출소자의 일례를 표시한 모식적 평면도 및 단면도이다.

도 17a 내지 도 17d로 이루어진 도 17은 본 발명의 전자방출소자의 제작 방법의 일례를 표시한 모식적 단면도이다.

도 18은 본 발명에서 제조된 전자방출소자의 다른 예를 표시한 모식적 단면도이다.

도 19는 본 발명의 단순 매트릭스 배치의 전자원의 제조 공정의 일례를 표시한 모식도

도 20은 도 19에 표시한 공정이후에 행해지는 공정을 표시한 모식도

도 21은 도 20에 표시한 공정이후에 행해지는 공정을 표시한 모식도

도 22는 도 21에 표시한 공정이후에 행해지는 공정을 표시한 모식도

도 23은 도 22에 표시한 공정이후에 행해지는 공정을 표시한 모식도

도 24는 도 23에 표시한 공정이후에 행해지는 공정을 표시한 모식도

도 25는 도 24에 표시한 공정이후에 행해지는 공정을 표시한 모식도

도 26은 본 발명에서 제조된 화상형성장치의 일례를 모식적으로 표시한 사시도

도 27a 및 도 27b로 이루어진 도 27은 본 발명의 화상형성장치의 제조 공정의 일례를 표시한 모식도

도 28a 및 도 28b로 이루어진 도 28은 본 발명의 다른 실시형태에 있어서의 전자방출소자의 구조를 표시한 모식도

도 29a 내지 도 29f로 이루어진 도 29는 도 28에 도시한 전자방출소자의 제조 공정을 표시한 모식도

도 30은 본 발명의 단순 매트릭스 배치의 전자원의 제조 공정의 일례를 표시한 모식도

도 31은 본 발명의 단순 매트릭스 배치의 전자원을 표시한 모식도

도 32a 내지 도 32c로 이루어진 도 32는 본 발명의 전자방출소자의 다른 제조 공정을 표시한 모식도

도 33은 본 발명의 단순 매트릭스 배치의 전자원의 제조 공정의 일례를 표시한 모식도

도 34는 본 발명의 단순 매트릭스 배치의 전자원의 제조 공정의 일례를 표시한 모식도

도 35는 본 발명의 단순 매트릭스 배치의 전자원을 표시한 모식도

도 36a 내지 도 36d로 이루어진 도 36은 본 발명의 전자방출소자의 다른 제조 공정을 표시한 모식도

도 37은 본 발명의 단순 매트릭스 배치의 전자원의 제조 공정의 일례를 표시한 모식도

도 38은 본 발명의 단순 매트릭스 배치의 전자원을 표시한 모식도

도 39는 본 발명의 소자 전극의 배치를 표시한 모식도

도 40a 및 도 40b로 이루어진 도 40은 종래의 전자방출소자의 개략 평면도 및 단면도

도 41a 내지 도 41d로 이루어진 도 41은 종래의 전자방출소자의 제조 공정의 모식도

<도면의 주요부분에 대한 부호의 설명>

1: 기판(리어 플레이트 )2, 3: 전극

4: 고분자막4': 카본막(도전성 막)

5: 간극6: 간격

7: 오목부8: 변형부(응집부)

9: 전극재료(Pt막)10: 포토레지스트 패턴

11: 테이퍼형상의 구조62, 63: 배선

64: 절연층71: 페이스 플레이트

72: 메탈 백72: 지지프레임

74: 형광체막75: 화상형성부재

80, 82: 전류계81: 전원

83: 고압 전원84: 애노드 전극

100: 화상형성장치101: 스페이서

102: 전자방출소자

본 발명의 실시형태예를 도면을 참조해서 설명하지만, 본 발명은 이들 실시형태예로 한정되는 것은 아니다.

도 1a 및 도 1b로 이루어진 도 1은, 본 발명의 전자방출소자의 일구성예를표시한 모식도이며, 도 1a는 평면도, 도 1b는 전극(2), (3)간을 통과하는, 전극(2), (3)이 배치된 기판(1)의 표면에 대해서 실질적으로 수직인 평면을 따라 취한 단면도이다.

도 1에 있어서, (4')는 카본막; (5)는 간극; (6)(도 1b)은 카본막(4')과 기판(1)과의 사이의 간격이며, 해당 간격(6)은 간극(5)의 일부를 구성한다.

상기 카본막(4')은, "탄소를 주성분으로 하는 도전성 막", "1쌍의 전극간을 전기적으로 접속하는 도전성 막", "탄소를 주성분으로 하고 간극을 지닌 도전성 막" 또는 "탄소를 주성분으로 하는 1쌍의 도전성 막"이라고 할 수도 있다. 또한, 상기 카본막(4')은, 단지 "도전성 막"이라고 하는 일도 있다. 또한, 상기 카본막(4')은, 후술하는 본 발명의 제조 프로세스와의 관련으로부터 "고분자막을 저저항화 처리함으로써 얻어진 막"이라고 부르는 경우도 있고, 또, 해당 막(4')은후술하는 특정 실시예에서 이용하는 재료에 따라 특정 재료와 동일한 것으로 간주한다.

본 발명의 전자방출소자의 기본적인 제조 프로세스는, 이하의 (a)~(d)의 공정을 구비한다:

(a) 기판(1)위에 전극(2) 및 전극(3)을 형성하는 공정;

(b) 전극(2)과 전극(3)을 접속하는 카본막 등의, 막(4')에 대한 전구체인 고분자막(4)을 형성하는 공정;

(c) 고분자막(4)에 저저항화 처리를 실시하는 공정; 및

(d) 전극(2)과 전극(3)과의 사이에 전류를 흘려(전압 인가에 의해), 고분자막(4)의 저저항화 처리를 실시함으로써 얻어진 막(4')에 간극(5)을 형성하는 공정.

상기와 같이 구성되는 전자방출소자에서는, 간극(5)에 충분한 전계가 인가 되었을 때에 전자가 간극(5)을 통과(터널링)해서, 전극(2), (3)간에 전류가 흐른다. 이 통과한 전자의 일부가 방출 전자가 된다.

카본막(4')은 전체면에 있어서 도전성을 가지는 것이 바람직하지만, 반드시 전체면이 도전성을 가지지 않아도 된다. 이 막(4')이 절연체이면, 전극간에 전위차를 주어도, 간극(5)에 충분한 전계가 걸리지 않아, 전자를 방출하게 할 수가 없기 때문이다. 카본막(4')은, 바람직하게는, 적어도 전극(2)(및 전극(3))과 간극(5) 근방의 영역이, 도전성을 가지고 있어, 이와 같은 구성으로 함으로써, 전자방출을 일으키는 데 충분한, 간극(5)에 전계를 인가할 수가 있다.

본 발명의 전자방출소자에 있어서는, 간극이 전극(2), (3)중 다른 쪽 전극보다도 한쪽 전극의 근방에 치우쳐 배치된다. 그리고, 도 1b, 도 4, 도 5, 도 7b, 도 16b, 도 28 등에 모식적으로 나타낸 것처럼, 간극(5)내(적어도 그 일부)에 있어서, 전극(2)의 단부 표면(즉, 도면에 있어서, 그의 오른쪽 끝)이 노출(존재)하고 있는 것이 바람직하다. 즉, 간극(5)내에 있어서, 전극(3)에 접속된 카본막(도전성 막)(4')의 적어도 일부와, 전극(2)(전극(2)의 단부 표면의 일부분)이 대향하고 있는 형태라고도 말할 수 있다. 적어도 일실시형태예에 있어서, 간극(5)의 적어도 일부가, 전극(3)에 접속된 카본막(도전성 막)(4')과, 전극(2)(전극(2)의 단부 표면의 일부분)과, 기판(1)에 의해 구성되는 형태라고도 말할 수 있다. 또한, 상기 "간극" 혹은 그의 일부분은 "간격"이라고도 말할 수가 있다.

또한, 본 발명에 있어서의 상기 전극(2)의 "노출"이란, (전극(2)의 표면의 적어도 일부가) 완전하게 노출하고 있는 경우를 포함하는 것은 당연하지만, 전극(2)의 표면에, 불순물이나 분위기중의 가스의 흡착물 등이 흡착 혹은 부착하고 있는(전극(2)의 표면의 일부에 흡착 혹은 부착하고) 있는 상태를 배제하는 것은 아니다. 또한, 간극(5)은, 후술하는 "전압 인가 공정"시에 있어서의, 전극(2), (3)과 카본막(4')과 기판(1)과의 사이에 있어서의, 열변형 및/또는 열왜곡 등의 상호작용에 의해 형성된다고 추측되고 있다. 그 때문에, 본 발명에 있어서는, "전압 인가 공정"을 거친 후의 간극(5)내에 있어서, "전압 인가 공정"전에 전극(2) 표면에 접촉하고 있던 카본막 등의 잔류물이, 전극(2)의 표면에 약간 부착한 상태로 있어도, 상기 "노출"에 상당한다. 또한, 적어도, 단면 TEM 사진이나, SEM 사진에 있어서, 간극(5)내의 전극(2) 표면에 분명한 피막의 존재가 확인되지 않으면, 이 상태도 본 발명에 있어서의 "노출"에 상당한다.

간극(5)이, (전술한 바와 같이) 전극(2), (3)중 한 쪽의 전극 근방에 형성되면, 전자방출소자의 전기 전도 특성(전자 방출 특성)이, 전극(2), (3)간에 인가된 인가 전압의 극성에 대해서 현저하게 비대칭으로 할 수 있다. 순극성으로 전압을 인가했을 경우(전극(2)의 전위를 전극(3)의 전위 보다도 높게 하는 경우), 그 역의 극성(역극성)으로 전압을 인가했을 경우와 비교하면, 예를 들면 각각 20V의 전압을 인가했을 경우를 비교하면, 전류치에 10배 이상의 차이가 생긴다. 이 때, 본 발명의 전자방출소자의 전압-전류 특성은 고전계하에서의 터널 전도형인 것을 나타내고 있다.

그 때문에, 본 발명의 전자방출소자를 도 15나 도 25, 도 26, 도 31, 도 35, 도 38 등에 모식적으로 표시한 것처럼, 매트릭스 형상으로 복수개 배치하고, 각각의 전방출소자를, 주사 신호가 인가되는 주사 배선(63)과, 주사 배선(63)에 직교하고, 주사 신호에 동기해서 변조 신호가 인가되는 신호 배선(62)에 접속하고, 주사 배선(63)에, 차례차례, 주사 신호 펄스를 인가해서 차례차례 구동했을 경우에 있어서, 전자 방출시키기 위한 순서 바이어스와는 역의 바이어스가, 어떠한 원인으로 전자방출소자에 인가되어도, 불필요한 전자 방출을 억제할 수가 있다. 그 결과, 디스플레이 등에 있어 표시중의 불필요한 발광을 억제할 수 있기 때문에, 콘트라스트가 뛰어난 디스플레이를 형성할 수가 있다.

또한, 상기 본 발명의 전자방출소자에서는, 매우 높은 전자 방출 효율을 얻을 수 있다. 이 전자 방출 효율의 측정시에는, 소자 위에 애노드 전극을 배치하고, 간극(5)에 인접한 쪽의 전극(2)이 다른 쪽 전극(3)에 대해서 고전위가 되도록 설정한다. 이와 같이 하면, 매우 높은 전자 방출 효율을 얻을 수 있다. 전극(2), (3) 사이에 흐르는 소자 전류(If)와, 애노드 전극에 포착되는 방출 전류(Ie)의 비(Ie/1f)를 전자 방출 효율이라고 정의하면, 이 효율은, 종래의 표면 전도형 전자방출소자의 값보다 수배 높은 값이다.

상기한 것처럼, 본 발명의 전자방출소자에 있어서는, 간극을 전극(2), (3)중 한 쪽의 전극근방에 배치하는 것이 중요하다. 이하에 간극(5)을 전극(2), (3)중 한 쪽의 전극근방에 선택적으로 형성하는 방법에 대해 설명한다.

전술한 것처럼, 간극(5)은, 고분자막(4)에 "저저항화 처리"를 실시해서 얻어진 막(4')에 전압을 인가하는(전류를 흘리는) "전압 인가 공정"을 실시함으로써 형성된다. "저저항화 처리"를 실시해서 얻어진 막(4')과 전극(2)으로 구성되는 접속 형태과, "저저항화 처리"를 실시해서 얻어진 막과 전극(3)으로 구성되는 접속 형태(즉, 접속계면)를 비대칭으로 하는 방법에 의해 간극(5)을 전극(2), (3)중 한 쪽의 전극의 단부 표면 근방에 선택적으로 배치할 수가 있다.

이것은, "전압 인가 공정"에 의해 간극(5)을 형성할 때에, 한쪽의 전극의 단부표면 근방에서 발생하는 주울열을, 다른 쪽의 전극의 단부 근방에서 발생하는 주울열 보다도 높아지도록 제어함으로써 달성할 수 있다.

"전압 인가 공정"에 있어서 전극(2) 근방에서 발생하는 주울열과 전극(3) 근방에서 발생하는 주울열을, 비대칭으로 하는 기법의 몇가지를 이하 설명한다.

[1] 고분자막(4)을 저저항화 처리해서 얻어진 막(4')과 전극(2)과의 접속 저항 또는 스텝커버리지(막(4')이 단차형상 구조를 지닐 경우 막(4')에 의해 덮이는 영역의 양)와, 고분자막에 저저항화 처리해서 얻어진 막(4')과 전극(3)과의 접속 저항 또는 스텝 커버리지를 비대칭으로 한다.

[2] 고분자막(4)에 저저항화 처리해서 얻어진 막(4')과 전극(2)이 접속하는 영역의 근방과, 고분자막(4)을 저저항화 처리해서 얻어진 막(4')과 전극(3)이 접속하는 영역의 근방을, 열의 확산의 정도가 다르게 설계한다.

[3] 전극의 형상이 비대칭이면, 고분자막(4)의 퇴적 방법에 따라서는, 고분자막(4)의 형성시에 막두께 분포에 편향이 생기게 할 수가 있다. 이러한 경우, 고분자막(4)에 "저저항화 처리"를 실시해도, 저항값에 편향된 분포를 부여할 수가있다.

[4] 전극(2)과 저저항화 처리에 의해 얻어진 막(4')과의 접속길이(즉, 계면의 길이)와, 전극(3)과 저저항화 처리에 의해 얻어진 막(4')과의 접속길이(계면의 길이)를 비대칭으로 하면, "전압 인가 공정"시에 접속길이가 짧은 쪽의 전류 밀도를 크게 할 수가 있다.

따라서, 예를 들면 상기한 방법을 이용하면, "전압 인가 공정"에 있어서, 제 1의 전극 근방에서 발생하는 주울열과, 제 2의 전극 근방에서 발생하는 주울열을 다르게 할 수 있다. 그 결과, 한 쪽의 전극 근방에 선택적으로 간극(5)을 형성할 수가 있다. 상기한 "전압 인가 공정"에 있어서의, 제 1의 전극 근방에서 발생하는 주울열과 제 2의 전극 근방에서 발생하는 주울열과의 차이는, 크면 클수록 바람직하나, 실제의 프로세스를 고려하면, 발생하는 주울열은, 주울열이 큰 것이 주울열이 작은 쪽의 1.1배 이상, 바람직하게는 1.5배 이상, 더 바람직하게는 1.7배 이상으로 설정된다.

상기 주울열을 제어하는 방법의 전형적인 예는, 제 1의 전극과 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과의 접속 형태와, 제 2의 전극과 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과의 접속 형태(즉, 접속계면)를 비대칭으로 한 후에, "전압 인가 공정"을 실시해서, 선택적으로 한 쪽의 전극 근방에 간극을 배치하는 것을 들 수 있다.

또, 예를 들면, 도 16이나 도 18 등에 표시한 것처럼, 전극(2) 및 전극(3)이 상이한 두께나 크기를 지니도록 형성함으로써, 상기한 접속 형태의 비대칭성을 실현할 수가 있다.

또는, 전극(2)과 전극(3)의 형상은 실질적으로 동일하게 해 두어, 전극(2) 근방의 고분자막(또는 고분자막(4)을 저저항화 처리함으로써 얻어진 막(4'))의 형상과, 전극(3) 근방의 고분자막(또는 고분자막(4)을 저저항화 처리함으로써 얻어진 막(4'))의 형상을 다르게 함으로써, 상기한 접속 형태의 비대칭성을 실현할 수가 있다. 이 기법은, 도 28a, 도 28b, 도 29a 및 도 29b에 표시한 것처럼, 전극(2)과 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과의 접속길이와, 전극(3)과 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과의 접속길이를, 다르게 함으로써 성취할 수 있다. 이와 같이 접속길이를 다르게 하는 기법의 다른 예로서는, 자세하게는 후술하는 바와 같이, 예를 들면, 도 36a 내지 도 36d에 표시한 바와 같이, 표면에너지가 다른 전극(2)과 전극(3)을 준비하고, 고분자막을 액체 도포법을 이용해서 형성함으로써, 고분자막과 전극(2)과의 접속길이와 고분자막과 전극(3)과의 접속길이를 다르게 하는 기법도 채용할 수 있다.

또한, 본 발명에 있어서의 "접속길이"란, 전극(2) 혹은 (3)의 단부(가장자리)에 있어서, 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과, 전극(2) 혹은 (3)과의 접촉(즉, 계면)길이를 나타낸다. 또는, "접속길이"란, 전극(2) 혹은 (3)과, 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과, 기판(1)이 접함으로써 형성되는 부분의 길이라고 하는 일도 있다. 또한, 여기서 말하는 전극의 가장자리는 도 16에 표시한 전극 가장자리를 나타낸다.

또, 본 발명에 있어서는, 전극(2)의 형상과 전극(3)의 형상을 다르게 함과 동시에, 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과 전극(2)과의 접속길이와, 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과 전극(3)과의 접속길이를 다르게 하는 것에 의해서도, 상기 접속 형태의 비대칭성을 실현할 수도 있다.

또한, 상기 본 발명의 사상을 구체화하는 기법의 다른 방법으로서는, 예를 들면, 상기 저저항화 처리에 있어서, 한 쪽의 전극 근방의 고분자막(4)의 저저항화 정도와, 다른 쪽의 전극 근방의 고분자막(4)의 저저항화 정도에 차이를 갖게 하는 방법에 의해 상기한 접속 형태(즉, 접속계면)의 비대칭성을 실현하는 기법을 들 수 있다.

상기한 접속 형태(즉, 접속계면)의 비대칭성은, 전극(2)과 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과의 접촉 저항(접속저항)과, 전극(3)과 고분자막(4)(또는 고분자막(4)을 저저항화 처리해서 얻어진 막(4'))과의 접촉 저항을 다르게 하는 기법에 의해서도 실현할 수 있다.

또한, 상기한 접속 형태(즉, 접속계면)의 비대칭성은, 예를 들면, 1쌍의 전극(2), (3)의 재료(또는 조성)를 서로 다르게 하는 것에 의해, 한 쪽의 전극에 있어서의 열전도성(열전도율)과, 다른 쪽의 전극에 있어서의 열전도성(열전도율)을 다르게 함에 따라서도 실현할 수 있다.

다음에, 도 2a, 도 2b, 도 3a 내지 도 3c, 도 16a, 도 16b, 도 17a 내지 도 17d, 도 18, 도 19, 도 28a, 도 28b, 도 29a 내지 도 29f, 도 32a 내지 도 32c 및도 36a 내지 도 36d 등을 참조해서 본 발명의 전자방출소자의 일련의 제조 프로세스의 일례를 보다 구체적으로 설명한다.

[1] 유리 등으로 이루어진 기판(기재)(1)을 세제, 순수 및 유기용제 등을 이용해서 충분히 세정하고, 진공 증착법, 스퍼터법 등에 의해 전극 재료(전도성 재료)를 퇴적 후, 예를 들면 포토리소그래피 기술을 이용해서, 기판(1)위에 전극(2), (3)을 형성한다(도 2a). 또한, 기판(1)의 재료로서는, 후술하는 "저저항화 처리"시에 기판 이면으로부터의 광조사를 실시하는 경우 등에 있어서는, 유리 등의 투명한 기판을 이용하는 것이 바람직하다. 기판(1)은, 기본적으로는 절연성의 기판이면 된다. 전극(2)과 전극(3)과의 간격은, 1㎛이상 100㎛이하가 바람직하다.

여기서, 전극 재료로서는, 비저항이 낮은 재료로 이루어진 막을 이용할 수가 있다. 그리고, 특히, 도 1에 도시한 간극(5)이 근방에 배치된 전극(2)의 재료로서는, 후술하는 "저저항화 처리" 및 간극(5)을 형성하기 위한 "전압 인가 공정"을 끝낸 후의 카본막(4')과는 다른 재료이다. 그리고, 나아가서는, 카본막(4')의 비저항 보다도, 전극(2)의 비저항이 낮은 재료로 구성하는 것이 바람직하다. 즉, 도 1b에 있어서, 기판(1) 표면에 대해서 수직 방향(전극(2)에 카본막(4')이 적층되는 방향)에 있어서, 전극(2)에 접속되는 카본막(4')의 비저항이, 전극(2)의 비저항 보다도 높아지도록 하는 바와 같은 재료를 전극(2)의 재료로서 선택하는 것이 바람직하다. 그 때문에, 전극(2)의 재료로서는, 구체적으로는 금속 또는 금속을 주성분으로 하는 재료를 이용하는 것이 바람직하다.

또한, 도 2a에 도시한 공정에서는, 전극(2)과 전극(3)의 형상을 실질적으로동일한 형상으로 한다. 그러나, 본 발명에 있어서는, 전술한 것처럼, 도 16b, 도 18 등에 표시한 바와 같이, 전극(2)과 전극(3)의 형상을 다르게 형성함으로써, "전압 인가 공정"에 의해 형성되는 동안 간극(5)의 위치를 제어하는 경우도 있다.

전극(2)과 전극(3)을 다른 형상으로 형성하는 경우는, 예를 들면, 먼저, 전극(2), (3)을 동일한 두께로 형성한 후, 한 쪽의 전극(예를 들면, 도 16에서는 전극(2))을 마스크하고, 다른 쪽의 전극(예를 들면, 도 16에서는 전극(3))을 더욱 두껍게 형성하는 방법이 있다. 이와 같은 방법에 의해, 두께를 두껍게 한 전극의 열전도성을 다른 쪽의 전극의 열전도성 보다도 높게 할 수가 있다. 그 결과, 후술하는 "전압 인가 공정"에 의해 형성되는 동안, 간극(5)을, 두께가 얇은 쪽의 전극의 근방에 배치할 수가 있다.

또, 도 18에 표시한 형태의 전극을 형성하는 경우에는, 예를 들면, 한 쪽의 전극의 패터닝을 리프트 오프(lift-off)로 행하고, 다른 쪽을 에칭(화학적 습식에칭)을 실시함으로써 형성할 수가 있다. 이 경우, 한 쪽의 전극(2)의 측면(측표면)과 기판(1)의 상부 표면이 이루는 각도 θ₁과, 다른 쪽의 전극(3)의 측면(측표면)과 기판(1)의 표면이 이루는 각도 θ₂를, 다른 각도가 되도록 작성할 수가 있다.

또, 도 28a, 도 29f 및 도 32c에 표시한 바와 같이, 고분자막(4)(또는, 고분자막(4)에 후술하는 "저저항화 처리"를 행해서 얻어진 막(4'))의 형상의 제어에 의해, 간극(5)의 위치를 제어하는 방법을 채용하는 경우에는, 상술한 전극(2)의 형상과 전극(3)의 형상을 비대칭으로 하는 프로세스를 반드시 행할 필요는 없다.

또, 자세하게는 후술하지만, 도 36a 내지 도 36d에 표시한 바와 같이, 전극(2)의 표면에너지와 전극(3)의 표면에너지를 다르게 함으로써, 간극(5)을 한 쪽의 전극의 근방에 배치하는 기법도 있다. 그 같은 경우에 있어서는, 전극(2)과 전극(3)과의 형상을 비대칭으로 하는 프로세스는 반드시 행할 필요는 없다.

그리고, 표면에너지가 다른 전극(2)과 전극(3)을 형성하기 위해서는, 각종 방법을 이용할 수가 있지만, 그 중에서, 이하에 2개의 방법을 들 수 있다. 첫번째 방법으로서는, 전극(2)과 전극(3)을 동일한 재료로 형성하고, 그 후에, 전극(2)의 표면에너지와 전극(3)의 표면에너지를 다르게 하는 표면에너지의 조정 공정을 행하는 방법을 들 수 있다. 두번째 방법으로서는, 전극(2)을 구성하는 재료와 전극(3)을 구성하는 재료를 다르게 하는 방법을 들 수 있다.

또한, 상기 표면에너지의 조정 공정을 구비한 방법에 있어서는, 해당 공정내에 있어서, 또는, 해당 공정과 다음의 공정인 고분자막(4)의 형성 공정과의 사이에 전극(2)과 전극(3)의 표면에너지를 다르게 한다.

전극(2)과 전극(3)의 각각의 표면에너지를 다르게 하는 구체적인 방법으로서는, 여러 가지의 방법을 이용할 수가 있지만, 예를 들면, 전극(2)과 전극(3)을 동일한 재료로 형성한 후에, 한 쪽의 전극을 마스킹한 다음에, 알칼리 세정을 행하는 방법이나, 전극(2)과 전극(3)을 동일한 재료로 형성한 후에, 한 쪽의 전극을 마스킹한 다음에, 유기 분위기중에 소정 시간 방치하는 방법이나, 전극(2)과 전극(3)을 동일한 재료로 형성한 후에, 한 쪽의 전극에 소정 재료를 첨가(혹은 함침)해서 도핑하는 방법이나, 최초부터 전극(2)과 전극(3)을 다른 재료로 형성하는 방법 등을이용할 수가 있다. 상기 방법 이외에도 전극(2)과 전극(3)의 표면에너지를 다르게 할 수 있으면 어떠한 방법을 이용해도 상관없다.

[2] 다음에, 전극(2), (3)을 마련한 기판 (1)위에, 전극(2), (3)간을 연결하는 고분자막(4)을 형성한다(도 2b).

본 발명에 이용되는 고분자란, 적어도 탄소 원자끼리의 결합을 가지는 것을 의미한다. 탄소 원자간의 결합을 가지는 고분자에 열을 가하면, 탄소 원자간의 결합의 해리, 재결합이 생겨 도전성이 상승하는 경우가 있고, 본 발명에서는 이와 같이 가열에 의해 도전성이 상승하는 고분자를 이용한다.

본 발명에 있어서는, 후술하는 "저저항화 처리"에 있어서는, 전자선나 이온빔 등의 입자선이나 레이저 등의 광을 조사함으로써, 고분자막의 저저항화를 실현할 수 있다. 그 때문에, 본 발명의 "저저항화 처리"에 있어서는, 열 이외의 요인, 예를 들면 전자선이나 광자에 의한 분해재결합이, 열에 의한 분해재결합에 가미되어, 고분자막을 구성하는 탄소 원자간의 결합의 해리, 재결합을 일으키게 해서, 고분자막의 도전성의 향상을 보다 효율적으로 향상시킬 수 있다.

또한, 본 발명에 있어서는, 열 및 상기한 것 같은 열 이외의 요인에 의한 고분자의 구조적 변화 및 도전성의 변화를 총칭해서 "개질"(transforming)이라 표기한다.

본 발명에 있어서는, 고분자중의 탄소 원자간의 공액 이중 결합이 증가하는 것에 의해 도전성이 증대된다고 해석할 수가 있어, "개질"의 진행의 정도에 따라 도전성이 다르다.

탄소 원자간의 결합의 해리·재결합에 의해 도전성이 발현하기 쉬운 고분자, 즉, 탄소 원자간의 이중 결합을 생성하기 쉬운 고분자로서는, 방향족계 고분자를 들 수 있다. 특히 방향족 폴리이미드는, 비교적 저온에서 높은 도전성을 가지는 열분해성서 고분자를 얻을 수 있는 고분자이다. 일반적으로 방향족 폴리이미드는, 그것 자체가 절연체이지만, 폴리페닐렌 옥사디아졸, 폴리페닐렌 비닐렌 등, 열분해를 실시하기 전부터 도전성을 가지는 고분자도 있다. 이들 고분자도, 열분해에 의해 한층 더 도전성이 발현하기 때문에, 본 발명에 있어서 바람직하게 이용할 수가 있는 고분자이다.

고분자막(4)의 형성방법은, 공지의 여러 가지의 방법, 즉, 회전 도포법, 인쇄법, 디핑법 등을 이용할 수가 있다. 특히, 인쇄법에 의하면, 염가로 고분자막(4)을 형성할 수 있기 때문에, 바람직하다. 그 중에서, 잉크젯 방식의 인쇄법을 이용하면, 패터닝공정을 제거할 수 있고, 또한, 수백 ㎛이하의 패턴의 형성도 가능하기 때문에, 평판형 디스플레이에 적용되는, 고밀도로 전자방출소자를 배치한 전자원의 제조에 대해서도 유효하다.

액체를 이용한 도포법(예를 들면, 잉크젯 방식이나 스핀 코트법 등)에 의해 고분자막(4)을 형성하는 경우, 고분자 재료의 용액으로 이루어진 액체 혹은 소정의 고분자 전구체의 용액으로 이루어진 액체를 사용하면 된다. 고분자재료의 용액으로 이루어진 액체를 이용할 경우, 기판(1)에 액체를 부여한 후, 해당 기판에 부여된 액체를 건조시킴으로써 고분자막(4)을 형성할 수 있다. 한편, 소망의 고분자 전구체 용액을 이용할 경우에는, 기판(1)상에 해당 액체를 부여한 후, 가열에 의해해당 전구체를 중합시킴으로써 고분자막(4)을 형성할 수 있다.

본 발명에 있어서는, 상기 고분자 재료로서는, 방향족계 고분자가 바람직하게 이용되지만, 이들 고분자는 많은 용매에 녹기 어렵기 때문에, 그 고분자 전구체 용액을 도포하는 기법이 유효하다. 일례를 들면, 방향족 폴리이미드의 전구체인 폴리아미드산용액을 도포하고, 가열 등에 의해 폴리이미드막을 형성할 수가 있다.

또한, 고분자의 전구체를 녹이는 용매로서는, 예를 들면, N-메틸 피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드, 디메틸술폭사이드 등을 사용할 수 있고, 또한, n-부틸셀로솔브, 트리에탄올 아민 등과 병용할 수도 있지만, 본 발명을 적용할 수 있는 한, 이들 용매로 한정되는 것은 아니다.

또한, 상기 고분자막(4)의 형성공정시, 도 28을 이용해서 설명한 바와 같이, 전극(2)과 고분자막(4)(또는 고분자막(4)에 저저항화 처리를 행하여 얻어진 막(4'))과의 접속길이와, 전극(3)과 고분자막(4)(또는 고분자막(4)에 저저항화 처리를 행하여 얻어진 막(4'))과의 접속길이를, 고분자막(4)(또는 고분자막(4)에 저저항화 처리를 행하여 얻어진 막(4'))의 형상에 따라서 다르게 한다. 그 일례로서는 예를 들면, 도 28에 표시한 것처럼, 고분자막(4)(막(4'))과 전극(2)과의 접속길이와, 고분자막(4)(막(4'))과 전극(3)과의 접속길이가 다르도록 고분자막(4)을 형성한다.

상기 접속길이를 다르게 하기 위해서는, 고분자막(4)의 패터닝에 의해 실시하는 방법을 이용할 수가 있다. 또한, 잉크젯 인쇄방식에 의해 고분자막(4)을 형성하는 경우에는, 도 32a 내지 도 32c에 표시한 것처럼, 전극(2), (3)간의 중앙은아니고, 한 쪽의 전극근방에 액체방울(6")을 부여하는 방법을 이용할 수도 있다. 또는, 후술하는 바와 같이, 도 36a 내지 도 36d에 표시한 것처럼, 한 쪽의 전극의 표면에너지와 다른 쪽의 전극 표면의 표면에너지가 다른 상태에서, 고분자 재료의 용액 또는 고분자 재료의 전구체 용액을 부여한 후, 가열함으로써, 접속길이가 다른 고분자막(4)을 형성할 수도 있다. 이와 같이 해서, 접속길이를 다르게 하는 기법으로서는, 여러가지 방법을 적절하게 선택할 수가 있다.

상기한 고분자막(4)과 전극(2)과의 접속길이와, 고분자막(4)과 전극(3)과의 접속길이와의 차이는, 크면 클수록 바람직하지만, 실제의 프로세스를 고려하면, 본 발명을 광의로 추론하더라도, 짧은 쪽의 접속길이는 반드시 이들 요인만으로 제한할 필요는 없으나, 긴쪽의 접속길이가 짧은 쪽의 접속길이의 1.1배 이상, 바람직하게는 1.5배 이상, 더욱 바람직하게는 1.7배 이상으로 설정된다.

[3] 다음에, 고분자막(4)을 저저항화하는 "저저항화 처리"를 실시한다. "저저항화 처리"는, 고분자막(4)에 도전성을 부여해서, 고분자막(4)을 소망의 저항값을 가지는 도전성 막(4')으로 하는 처리이다. 또한, 이 "저저항 처리"에 의해 형성되는 도전성 막(4')은, "탄소를 주성분으로 하는 도전성 막" 또는 단지 "카본막"이라고 칭하기도 한다.

이 공정에서는, 후술하는 간극(5)의 형성 공정의 관점으로부터, 고분자막(4)의 시트 저항이, 1O³Ω/□ 내지 1O⁷Ω/□의 범위(또는 비저항이 1O^-3Ωcm 내지 1OΩcm)로 감소될 때까지 저저항화 처리를 실시한다. 이 고분자막(4)의 저저항화처리의 일례로서는, 해당 고분자막(4)을 가열함으로써 실현할 수가 있다. 가열에 의해 고분자막(4)이 저저항화하는(도전화하는) 이유로서는, 고분자막(4)내의 탄소 원자간의 결합의 해리 및 재결합에 의해 도전성을 발현하는 것을 들 수 있다.

가열에 의한 고분자막(4)의 저저항화 처리는, 상기 고분자막(4)을 구성하는 고분자를 분해 온도 이상의 온도로 가열함으로써 달성할 수가 있다. 또한, 상기 고분자막(4)의 가열은 불활성 가스 분위기중이나 진공중이라고 하는 산화 억제 분위기하에 실시하는 것이 특히 바람직하다.

전술한 방향족 고분자, 특히 방향족 폴리이미드는, 높은 열분해 온도를 가지지만, 그 열분해 온도를 넘은 온도, 전형적으로는, 700℃에서 800℃이상으로 가열함으로써, 높은 도전성을 발현하게 할 수가 있다.

그러나, 본 발명과 같이, 전자방출소자를 구성하는 부재인 고분자막(4)이 열분해할 때까지 가열을 실시하는 경우, 오븐이나 핫 플레이트 등에 의해 고분자 전체를 가열하는 방법에서는, 전자방출소자를 구성하는 다른 부재의 내열성의 관점으로부터, 제약을 받는 경우가 있다. 특히, 기판(1)에 있어서는, 석영 유리나 세라믹스 기판 등, 특히 높은 내열성을 가지는 것으로 한정되어 대면적의 디스플레이 패널 등에의 적용을 생각하면, 기판(1)이 매우 고가의 것으로 되어 버린다.

그래서, 본 발명에서는, 보다 매우 적합한 고분자막(4)의 저저항화 처리방법으로서, 전자빔이나 이온 빔 등의 입자빔 조사수단, 또는 레이저광이나 할로겐광등의 광조사 수단으로부터, 입자 빔 또는 광을 고분자막(4)에 조사함으로써, 고분자막(4)을 저저항화 처리하는 것이 바람직하다. 이와 같이 하면, 다른 부재에의 열의 영향을 억제한 상태에서, 고분자막(4)의 저저항화 처리를 실시하는 것이 가능해진다. 상기 입자 빔, 레이저광이나 할로겐광 등을, 기판(1)상의 고분자막(4)에, 외부로부터 에너지를 공급하는 수단인 것으로부터, "에너지 빔"이라고 부를 수도 있다.

상기 "저저항화 처리"의 일례를 이하에 설명한다.

(전자빔 조사)

전자빔을 조사하는 경우는, 전극(2), (3) 및 고분자막(4)이 형성된 기판(1)을, 전자총(도시생략)이 장착되어 있는 감압 분위기하(진공 용기내)(도시생략)에 세트한다. 용기내에 설치된 전자총으로부터 고분자막(4)에 대해서 전자빔을 조사한다. 이 때의 전자빔의 조사 조건으로서는, 가속 전압 Vac=0.5kV이상 40kV이하인 것이 바람직하다. 또한, 이 전자선을 조사하고 있는 동안, 전극(2), (3)간의 저항값을 모니터하여, 전술한 소망한 저항값을 얻을 수 있던 시점에서 전자선 조사의 종료를 판단할 수가 있다.

(레이저광 조사)

레이광을 조사하는 경우는, 전극(2), (3) 및 고분자막(4)이 형성된 기판(1)을, 스테이지(도시생략) 위에 배치하고, 고분자막(4)에 대해서 레이저광을 조사한다. 이 때, 레이저광을 조사하는 환경계는, 고분자막(4)의 산화(연소)를 억제하기 위해, 불활성 가스중이나 진공중에서 실시하는 것이 바람직하지만, 레이저의 조사 조건에 따라서는, 대기중에서 실시하는 일도 가능하다.

이 때의 레이저광의 조사 조건으로서는, 예를 들면, 펄스 YAG 레이저의 제 2고조파(파장 532nm)를 이용해서 조사하는 것이 바람직하다. 또한, 이 레이저를 조사하고 있는 동안, 전극(2), (3)간의 저항값을 모니터하고, 소망한 저항값을 얻을 수 있던 시점에서 레이저광 조사의 종료를 판단할 수가 있다.

또한 상기한 "저저항화 처리"는, 고분자막(4)의 전체에 걸쳐서 실시할 필요는 반드시 없지만, 본 발명의 전자방출소자가 진공 분위기중에서 구동되는 것을 고려하면, 절연체가 진공 분위기중에 노출하는 것은 바람직하지 않다. 그래서, 상기 "저저항화 처리"는, 실질적으로 고분자막(4)의 전체 표면에 대해서 행해지는 것이 바람직하다.

또한, 상기 "저저항화 처리"에 의해 형성되는 도전성 막(4')은, "탄소를 주성분으로 하는 도전성 막" 또는 단지 "카본막"이라고도 불린다.

"저저항화 처리"에 있어서, 이미 설명한 것처럼, 한쪽의 전극 근방의 고분자막의 저저항화의 정도와, 다른 쪽의 전극 근방의 고분자막의 저저항화의 정도를 다르게 해서 거기에 따라 간극(5)의 형성위치를 변화시킬 경우에 있어서는, 구체적으로는, 형성하고자 하는 간극(5)에 인접한 전극에 가까운 영역의 고분자막(4) 부분을 다른 쪽의 전극에 가까운 영역의 고분자막(4) 부분보다도 고저항인 상태가 되도록 고분자막(4)의 저저항화 처리를 실시한다.

환언하면, 1쌍의 전극간의 영역내의 고분자막(4)에 있어서, 근방에 간극(5)을 배치하려고 하는 전극(예를 들면, 도 2 및 도 3으로 말하면 전극(2))의 근방에 있어서의 고분자막(4)의 비저항(전기 저항율)을, 다른 쪽의 전극(도 2 및 도 3으로 말하면 전극(3))의 근방에 있어서의 고분자막(4)의 비저항 보다도 높은 상태가 되도록 저저항화 처리를 실시한다. 이와 같이 함으로써, 후술하는 동안 간극(5)의 형성 공정에 있어서, 전압을 1쌍의 전극(2, 3)간에 인가했을 때에, 한 쪽의 전극 근방에 있어서 발생하는 주울열이, 다른 쪽의 전극 근방에 있어서 발생하는 주울열 보다도 많게 할 수가 있다. 그 결과, 소망의 전극 근방에 정밀도 좋게 간극(5)을 배치할 수가 있다.

도 3a 및 도 3b에 있어서는, 상기한 "저저항화 처리"를, 레이저광을 조사함에 따라서 실시하는 경우의 모식도를 나타내고 있다. 구체적으로는, 여기에서는, 도 3b에 나타낸 것처럼, 전극(3)의 일부에 레이저광을 조사함으로써 전극(2)을 향해서 고분자막(4)의 가열 온도에 구배(즉, 기울기)를 부여해서, "저저항화 처리"를 실시한다. 이와 같이 함으로써, 전극(2)에 가까운 영역의 비저항이, 전극(3)에 가까운 영역의 비저항 보다도 높은 도전성 막(4')을 형성할 수가 있다.

여기에서는, 레이저를 이용한 예를 설명하였으나, 전술한 바와 같이, 입자 빔 조사 수단 또는 광조사 수단으로부터, 입자 빔 또는 광을 조사하는 것도, 비저항에 분포를 부여할 수가 있다.

또, 상기한 비저항에 분포를 부여하는 기법은, 여기에서는, "저저항화 처리"라고 동일한 공정으로 실시하는 기법을 설명하였으나, 고분자막(4)을 실질적으로 균일하게 "저저항화 처리"를 실시한 뒤에, 다른 공정으로서, 비저항에 분포를 부여하는 공정을 실시해도 된다.

또한, 도 9a에 표시한 것처럼, 고분자막(4)을 실질적으로 균일하게 저저항 처리하기 위하여, 고분자막(4) 전체에 전자선을 조사한 후에, 전극(3)측에만 레이저광을 조사함으로써 고분자막(4)의 비저항에 분포를 부여할 수가 있다. 따라서, 복수의 저저항화 수단(입자 빔 조사 수단 또는 광조사 수단)을 이용해서, 저저항화 처리를 실시할 수가 있다. 또한, 상기 기법에 있어서는, 전자선을 조사한 후에 레이저광을 조사하거나, 혹은 전자선과 레이저광의 조사를 동시에 실시하는 일도 가능하다.

[4] 다음에, 상기 공정[3]에 의해 얻어진 도전성 막(4')에, 간극(5)의 형성을 실시한다(도 3c). 이 공정은 "전압 인가 공정"이라고 불린다.

간극(5)의 형성은, 전극(2), (3)간에 전압을 인가하는(전류를 흘리는) 것에 의해 행해진다. 이 "전압 인가 공정"에 의해, 도전성 막(4')에 간극(5)이 형성된다. 이 때 인가하는 전압은, DC이어도 AC이어도 되고, 또한, 직사각형 펄스 등의 펄스형상의 전압이어도 되나, 바람직하게는 펄스 전압이 이용된다.

또한, 상기 "전압 인가 공정"은, 상술한 "저저항화 처리"와 동시에, 전극(2), (3)간에 전압을 인가하는 것에 의해서도 실시할 수가 있다. 또한, 간극(5)을 재현성 좋게 형성하기 위해서는, 전극(2), (3)간에 인가하는 펄스 전압을 점증시키는 "승압 포밍"을 실시하는 것이 바람직하다.

또한, 상기 "전압 인가 공정"은, 감압 분위기하에서 실시하는 것이 바람직하고, 특히, 1.3×1O^-3Pa 이하의 압력의 분위기하에서 실시하는 것이 바람직하다.

상기 "전압 인가 공정"에 의해 형성되는 동안 간극(5)은, 전극(2)과 전극(3)을 통과해서, 기판(1)의 상부 표면에 대해서 수직인 평면(단면도)에서 보면,전극(3)에 접속하는 동시에, 기판(1) 표면 위에 배치된 카본막(4')의 가장자리부(단부)와, 전극(2)의 가장자리부(단부)로 적어도 구성된다고 할 수가 있다(도 16 등 참조). 또는, 전극(2)과 전극(3)을 통과해서, 기판(1)의 상부 표면에 대해서 수직인 평면(단면도)에서 보면, 간극(5)은, 전극(2)위에 배치된 카본막(4')의 가장자리부(단부)와, 전극(3)에 접속하는 동시에, 기판(1) 표면 위에 배치된 카본막(4')의 가장자리부(단부)로 적어도 구성된다고 할 수 있다.(도 16 등 참조). 보다 상세하게 설명하면, 전극(2)과 전극(3)을 통과하는, 기판(1) 표면에 대해서 수직인 평면(단면도)에서 보면, 간극(5)은, 전극(2)의 가장자리부(단부)와, 전극(2)위에 배치된 카본막(4')의 가장자리부(단부)와, 전극(3)에 접속하는 동시에, 기판(1) 표면 위에 배치된 카본막(4')의 가장자리부(단부)로 구성된다고 할 수가 있다(도 16 등 참조).

이상의 공정[1] 내지 공정[4]에 의해 본 발명의 전자방출소자가 형성된다. 상기 "전압 인가 공정"에 의해, 간극(5)이 카본막(도전성 막)(4')에 형성되는 메카니즘은 확실하지 않지만, 이하에, 추측되는 가능한 간극(5)의 형성 메카니즘을 설명한다.

상기 "전압 인가 공정"에 의해 발생한 주울열에 의해, 도전성 막(4')은 온도가 상승한다. 그리고 도전성 막(4')은, 음의 저항 온도(열) 계수를 가지기 때문에, 더욱 비저항이 내려간다. 그 결과, "전압 인가 공정"중에, 도전성 막(4')에는 시간 경과와 함께, 보다 큰 주울열을 발생해서, 비저항을 감소시킨다고 하는 반응이 진행하는 경우가 있다고 생각할 수 있다.

전술한 것처럼, 도 16b, 도 17a 내지 도 17d, 도 18, 도 28a 혹은 도 29f 등에 표시한 구성을 지닌 전극(2), (3) 및 고분자막(4)을 채용함으로써, 상기 "전압 인가 공정"에 있어서 발생하는 주울열을, 다른 쪽 전극근방에서 보다도 한 쪽의 전극 근방에서 훨씬 많게 할 수가 있다. 한편, "전압 인가 공정"에서 발생한 주울열은, 기판(1)이나, 전극(2), (3)을 개재해서 방열되기 때문에, 일반적으로, 기판(1)의 재료보다도 열전도성이 뛰어난 재료로 구성되는 전극(2), (3)의 근방에서는, 온도 구배가 크게 된다. 그리고, 온도 및 온도 구배가 소정치를 넘으면, 도전성 막(고분자막을 "저저항화 처리"해서 얻어진 막)(4')은 변형에 견딜 수 없게 되어, 막두께가 얇고 온도 구배가 큰 전극의 가장자리부(단부)에 있어서, 파단에 이르러, 그 결과, 간극(5)이 형성되는 것으로 상정할 수 있다. 또한, 환언하면, "전압 인가 공정"시에 있어서의, 전극(2), (3), 카본막(4') 및 기판(1)의 각각의 수축이나 열팽창이나 열변형 등의 상대적인 변화에 의해, 간극(5)이 형성되는 것으로 상정할 수 있다.

또한, 상술한 "저저항화 처리"에 의해 얻어진 막(4')은, 상기한 "전압 인가 공정"에 있어서 더욱 저저항화 되는 경우가 있다. 그 때문에, "저저항화 처리"를 실시한 후의 도전성막(4')과, 상기 "전압 인가 공정"을 거쳐 간극(5)이 형성된 후의 도전성 막(4')과는, 그 전기적 특성이나, 막 품질 등에 약간의 차이가 생기는 경우가 있다. 그러나, "저저항화 처리"를 실시한 후의 도전성 막(4')도, "전압 인가 공정"을 거쳐 간극(5)이 형성된 후의 막(4')도, 어느 쪽이나 탄소를 주성분으로 하는 막이다. 그 때문에, 본 발명에 있어서는, 특별히 언급이 없는 한, 고분자막에 "저저항화 처리"를 실시해서 얻어진 막과, 상기 "전압 인가 공정"에 의해 얻어진 도전성 막과의 구별을 하지 않는다.

또한, 상기와 같이 해서 형성한 간극(5)을 가지는 막(4')에, 전극(2), (3)을 개재하여 전압을 인가하면, 간극(5)을 통해 터널 전류가 흐른다. 그리고, 이 때에, 기판(1)에 대향해서 배치된 애노드 전극(도시생략)에 고전압을 인가하면, 상기 터널 전류의 일부가 산란되고, 그리고, 그 산란된 터널 전류의 일부를 방출전류로 해서 애노드 전극에 도달시킬 수가 있다.

전자선 분포 관찰 현미경(도시생략) 등을 이용해서, 전자 방출점의 분포를 상세하게 관찰한 결과, 전자 방출점(전자 방출 사이트)은, 간극(5)을 따라서, 불연속적 혹은 연속적(분연속 방출점이 관찰 불가능하도록 밀접하게 연결되어 있는 경우를 포함함)으로 형성되어 있는 것을 알 수 있다.

상기한 "전압 인가 공정"에 의해 형성된 간극(5)은, 도 1b의 단면 모식도에 표시한 형태 외에도, 도 4, 도 5 혹은 도 7b에 표시한 것 같은 형태를 취할 수 있다.

도 1b에 표시한 것처럼, 본 발명의 전자방출소자에 있어서는, 전극(2), (3)간을 통과하는, 전극(2), (3)이 배치된 기판(1)의 표면에 대해서 실질적으로 수직인 평면(단면)에 있어서, 한 쪽의 전극(3)에 접속된 카본막(4')은, 전극(2), (3)간의 기판(1)의 상부 표면 위에 배치된다.

그리고, 본 발명의 전자방출소자에 있어서는, 전술한 바와 같이, 도 1b에 표시한 것처럼, 간극(5)에 있어서, 전극(2)의 한쪽 표면이 노출(존재)하고 있는 것이바람직하다. 이 구성을 환언하면, 간극(5)내에 있어서, 전극(3)에 접속된 카본막(도전성 막)(4')과, 전극(2)(즉, 전극(2)의 단부)이 대향하고 있는 형태라고도 말할 수 있다. 또한, 간극(5)이, 전극(3)에 접속된 카본막(도전성 막)(4')과, 전극(2)(전극(2)의 가장자리부)과, 기판(1)에 의해 구성되는 형태라고도 말할 수 있다. 또한, 본 발명에 있어서의 "대향"이란, 2개의 부재사이의 공간이 다른 고체로 채워져 있지 않은 상태를 의미한다. 단, 이 용어는 대향하는 부재의 표면에 약간의 오염물이나 부착물이 존재하는 경우를 배제하는 것은 아니다. 따라서, 본 발명에 있어서의 "대향"이란, 적어도, SEM나 단면 TEM 레벨로 관측했을 때에, 서로의 표면에 피막이 관찰되지 않는 2개의 부재가 서로 마주 보는 모양을 포함하는 것이다.

그리고, 본 발명의 전자방출소자에 있어서는, 특히, 간극(5)에 인접한, 전극(3)측에 접속된 카본막(도전성 막)(4')부분이, 전극(2)과 해당 전극(2)에 접속된 카본막(도전성막)(4')과의 적층체가 대향하고 있는 형태가 더욱 바람직하다. 즉, 간극(5)내에 있어서, 전극(3)측에 접속된 카본막(도전성 막)(4')에, 전극(2)과 해당 전극(2)에 접속된 다른 카본막(도전성 막)(4')과의 계면이 대향하고 있는 형태라고도 말할 수 있다. 또한, 간극(5)이, 전극(3)에 접속된 카본막(도전성 막)(4')과, 전극(2)(전극(2)의 단부)과, 기판(1)에 의해 구성되는 형태라고도 말할 수 있다. 보다 상세하게는, 본 발명의 전자방출소자의 간극(5)은, 전극(3)에 타단부가 접속된 카본막(4')의 하부 표면의 일부(또는 가장자리)와, 전극(2)의 표면부와, 전극(2)에 접속된 카본막(4')의 표면의 단부(또는 가장자리)에 의해 구성된다. 또, 전극(2)의 단부(표면부)는 반드시 간극(5)내의 전체 영역(도 1a에 표시한 전체 길이(W))에 걸쳐서 노출할 필요는 없다. 또한, 전극(3)은 간극(5)으로부터 떨어져 있기 때문에, 전극(3)은 간극(5)내에는 노출(존재)하지 않는다.

도 1은, 적어도 하나의 카본막이 간극(5)에 의해, 완전하게 분할되고 있는 형태를 모식적으로 도시한 것이다. 본 발명에 있어서는, 전극(2)근방의 카본막(4')부분과 전극(3)측의 카본막(4')부분이, 전자 방출에 문제가 없는 정도로, 부분적으로 연결되어 있는 경우도 포함한다.

본 발명자들은, 간극(5)에, 전극(2)과, 해당 전극(2)에 접속된 카본막(4')이 존재(노출)하는 형태이면, 전자 방출 효율이 특히 향상하는 것을 발견하였다. 이 이유는 확실하지 않지만, 본 발명자들은, 전극(3)에 접속된 카본막(4')측으로부터 통과한 전자가, 전극(2)과 전극(2)상의 카본막과의 계면에 있어서의 전기장 등의 영향에 의해, 애노드 전극에 의해 포획되어질 방출 전자가 될 확률이 높게 되고, 그 결과, 뛰어난 전자 방출 효율과, 전자 방출 특성을 얻을 수 있는 것으로 생각하고 있다.

또한, 본 발명의 전자방출소자에 있어서, 간극(5)에 전극(2)의 단부 표면이 노출(존재)하는 구성이지만, 전극(3)은 간극(5)으로부터 떨어져 있기 때문에, 전극(3)은 간극(5)내에는 노출(존재)하지 않는다. 이와 같은 구성으로 함으로써, 전극(2), (3)간에 인가하는 전압의 극성에 대한 전자 방출 특성의 비대칭성을 현저하게 할 수가 있다. 이것은, 전극(2)(또는 전극(2)에 접속된 카본막(4'))으로부터 전자를 터널링(통과)시키는 경우와, 전극(3)에 접속된 카본막(4')으로부터 전자를 터널링시키는 경우간의 전자 방출 효율의 차이에 기인하는 것으로 여겨진다. 그 때문에, 간극(5)내에 전극(2)의 단부 표면이 노출하는 구성으로 하면, 전자방출소자에 순방향 바이어스에 대해 반대인 바이어스를 인가해도, 본 발명의 전자방출소자를 복수개 순차 구동시킬 때 불필요한 전자방출을 억제할 수 있다. 이들 전자방출소자는, 매트릭스 형상으로 배치하고, 각각의 전자방출소자를, 주사 신호가 인가되는 신호 주사 배선(93)과, 해당 주사 배선(63)에 직교하고, 주사 신호에 동기 해 변조 신호가 인가되는 신호 주사 배선(62)에 접속해서, 주사 배선(63)에, 차례차례, 주사 신호 펄스를 인가한 결과, 디스플레이 등의 경우에는 표시중의 불필요한 발광을 억제할 수 있기 때문에, 콘트라스트가 뛰어난 디스플레이를 형성할 수가 있다.

또한, 전극(3)에 접속된 카본막(4')의 전극(2)측 가장자리(전극(2)과 대향하는 쪽)와, 간극(5)내에 노출된 전극(2)의 단부표면(또는 그 위에 배치된 막(4'))과의 폭은, 바람직하게는 50nm이하이며, 보다 바람직하게는 10nm이하, 더욱 바람직하게는 5nm이하이다. 이와 같이 함으로써, 본 발명의 전자방출소자는 수십 V로 구동할 수가 있다.

그리고, 도 1b에 표시한 것처럼, 본 발명의 전자방출소자의 간극(5)내에 있어서는, 기판(1)의 상부표면과, 전극(3)에 접속된 카본막(4')과의 사이에, 간격(즉, 공극부)(6)이 존재하는 것이 바람직하다. 즉, 전극(2)에 인접해서, 전극(3)에 접속된 카본막(4')의 전극(2)측에 있어서의 하부 표면부와, 기판(1)의 상부 표면과의 사이에 간격(6)이 있는 것이 바람직하다. 이 때문에, 본 발명의 전자방출소자의 간극(5)의 폭(도면에 표시된 단면도에 도시한 바와 같이 뻗은 길이)은, 기판(1)의 표면 보다도 위쪽으로 떨어진 위치에 있어서, 기판의 상부표면에 인접한 폭보다도 좁게 되어 있다. 간격(6)은, 상기한 터널 현상을 일으키는 영역을 기판(1)의 상부 표면으로부터 분리시켜, 기판(1)중에 포함된 이온 등이 상기한 터널 현상을 일으키는 영역에 악영향을 미치는 것을 억제할 수가 있다고 추측된다. 그 결과, 전자 방출 특성을 안정화시킴과 동시에, 전극(3)측에 접속된 카본막(4')과 전극(2)과의 사이의 무효 누설 전류를 억제하는 작용이 있다고 추측된다.

본 발명의 전자방출소자에 있어서는, 또한, 상기 "전압 인가 공정"에 있어서의 간극(5) 형성시 발생되는 주울열을 제어함으로써, 간극(5)내의 기판(1)을 변질시킬 수가 있다. 그 결과, 도 4, 도 5 및 도 7b에 표시한 바와 같이, 간극(5)에 인접한 기판(1)의 상부표면에 오목부(홈부 혹은 음푹 들어간 부분)(7)를 형성할 수가 있다. 오목부(7)를 형성했을 경우에는, 상기한 간극(5)의 일부는, 전술한 구성 부재에 부가해서, 또, 오목부(7)에 의해 형성된다.

오목부(7)는 간극(5)을 사이에 두고 대향하는 부재(전극(3)에 접속된 카본막(4')과 전극(2) 또는 전극(2)에 접속된 카본막(4'))간의 기판(1)이 상부표면을 따른 유효거리를 길게 할 수가 있다. 그 결과, 매우 높은 전계가 인가되는 동안 간극(5)내에 있어서, 기판(1)의 표면을 개재한 바라지 않는 방전 현상을 억제할 수가 있다고 생각하고 있다. 그 결과, 갑작스런 고전압이 전자방출소자에 인가되어도 파손되기 어려운 내구성이 있는 전자방출소자를 얻을 수 있다.

나아가서는, 본 발명의 전자방출소자에 있어서는, 전극(2), (3)간을 통과하는, 상부 기판(1)의 표면에 대해서 실질적으로 수직인 평면(단면도)(도 1b, 도 4, 도 5, 도 7b, 도 16b, 도 28b 등)에 있어서, 기판(1)의 상부 표면으로부터 전극(2)에 접속된 카본막(4')의 상부표면의 높이를, 기판(1)의 상부 표면으로부터 상기 간극(5)의 일부를 구성하는 (전극(3)에 접속된) 다른 카본막(4')의 표면의 높이보다도 높게 설정하는 것이 바람직하다. 이와 같은 구성으로 해서, 전극(2)측의 전위를 전극(3)측의 전위 보다도 높게 설정해서 전자방출소자를 구동시켰을 때에, 게이트 전극인 전극(2)측이, 캐소드 전극인 전극(3)에 접속된 카본막(4')선단 부분보다도 위쪽(애노드 측)에 위치하게 된다. 그 결과, 전자 방출 효율을 향상하는 효과와 함께, 방출 전자의 빔 직경을 수렴하는 효과를 얻을 수 있다.

상기한 기판(1)의 상부 표면으로부터 전극(2)에 접속된 카본막(4')의 상부표면의 높이를, 기판(1)의 상부 표면으로부터 상기 간극(5)의 일부를 구성하는, 전극(3)에 접속된 카본막(4')의 표면의 높이보다도 높게 설정하기 위한 방법으로서는 여러가지 방법을 이용할 수가 있다. 예를 들면, 도 6c에 표시한 것처럼, 전극(3)에 대향하는 전극(2)의 가장자리를 테이퍼형상으로 한 후, 전술한 "저저항화 처리" 및 "전압 인가 공정"을 실시하는 방법을 들 수 있다. 이것은, 간극(5)의 형성시, 전극(2)의 선단에 열적인 변형이나 응집이 일어나, 도 7b에 표시한 것 같은, 변형부(응집부)(8)가 생겨, 그 결과, 전극(2)에 접속된 카본막(4')의 기판(1)의 상부 표면으로부터의 높이를 높게 할 수가 있다.

또, 전술한 전극(2)의 선단을 테이퍼 형상으로 하는 것은, 상기 간격(6)의 크기를 제어하는 것에도 연결된다. 간격(6)은, 상기 "전압 인가 공정"전의전극(2)의, 전극(3)에 대향하는 부분의 선단 부분의 두께가 얇을수록 형성하기 쉽다. 한편, 전극(2) 선단 부분의 두께가 두꺼운 것은, 간극 형성시의 전류 공급, 전자 방출시의 전류 공급 및 열적 내구성에 있어서 유리하다. 따라서, 상기와 같이, 상기 전극(2)의, 전극(3)에 대향하는 부분의 선단 부분의 형상을, 테이퍼형상으로 해두면, 간격(6)을 제어성 좋게 형성하면서, 또한, "전압 인가 공정 후"의 전극(2)의 선단 부분을, 응집 또는 변형에 의해, 두껍게 할 수가 있다.

이상과 같은 공정을 거쳐 얻어진 본 발명의 전자방출소자의 전압-전류 특성을, 도 12에 표시한 측정 장치에 의해 계측한 바, 도 13에 모식적으로 표시한 특성을 가지고 있었다. 즉, 본 발명의 전자방출소자는, 역치 전압(Vth)을 가지고 있어, 이 전압보다 낮은 전압을 전극(2), (3)간에 인가해도, 전자는 실질적으로 방출되지 않지만, 이 역치 전압(Vth)보다 높은 전압을 인가함에 따라서, 소자로부터의 방출 전류(Ie)와 전극(2), (3)간을 흐르는 소자 전류(If)가 증가하기 시작한다.

본 발명의 전자방출소자는, 상기한 특성을 가지기 때문에, 동일 기판 위에 매트릭스 형상으로 상기 전자방출소자를 복수 배치한 전자원을 구성하고, 소망한 소자를 선택해서 구동하는 것이 가능하다.

또한, 도 12에 있어서, 다른 도면에서 이용한 부호와 동일한 부호를 이용한 부재는, 동일한 부재를 나타낸다. (84)는 애노드이며, (83)은 고압 전원, (82)는 전자방출소자로부터 방출된 방출 전류(Ie)를 측정하기 위한 전류계, (81)은 전자방출소자에 구동 전압(Vf)을 인가하기 위한 전원, (80)은 전극(2), (3)간을 흐르는 소자 전류(If)를 측정하기 위한 전류계이다. 전자방출소자의 상기 소자 전류(If)및 방출 전류(Ie)의 측정을 위해서는, 전극(2), (3)에 전원(81)과 전류계(80)를 접속하고, 상기 전자방출소자의 위쪽에 전원(83)과 전류계(82)를 접속한 애노드 전극(84)을 배치하고 있다. 또한, 본 전자방출소자 및 애노드 전극(84)은 진공 장치내에 설치되어 있어 그 진공 장치에는 도시하지 않은 배기 펌프 및 진공계 등의 진공 장치에 필요한 기기가 구비되어 있어 소망의 진공하에서 본 소자의 측정 평가를 실시할 수 있게 되어 있다. 또한, 애노드 전극(84)과 전자방출소자간의 거리(H)를 4㎜로 하고, 진공 장치내의 압력을 1×10^-6Pa로 한다.

도 26은, 본 발명의 제조방법에 의해 제조된 전자방출소자를 이용한 화상형성장치(화상표시장치)의 일례를 표시한 모식도이다. 또한, 도 26에서는 화상형성장치(기밀 용기(100))의 내부를 설명하기 위하여, 후술하는 지지프레임(72) 및 페이스 플레이트(71)의 일부를 없앤 도이다.

도 26에 있어서, (1)은 본 발명의 전자방출소자(102)가 다수 배치된 리어 플레이트(기판이라고도 칭함)이다. (71)은, 화상형성부재(75)가 배치된 페이스 플레이트이다. (72)는, 페이스 플레이트(71)와 리어 플레이트(1)간을 감압 상태로 유지하기 위한 지지 프레임이다. (101)은 페이스 플레이트(71)와 리어 플레이트(1)간의 간격을 유지하기 위하여 배치된 스페이서이다.

화상형성장치(100)가 평판형 디스플레이인 경우에는, 화상형성부재(75)는 형광체막(74)과 메탈 백(back) 등의 도전성 막(73)으로 구성된다. (62) 및 (63)은 각각 전자방출소자(102)에 전압을 인가하기 위해서 접속된 배선이다. Doy1 ~Doyn 및 Dox1 ~ Doxm은, 화상형성장치(100)의 외부에 배치되는 구동회로(도시생략) 등과, 화상형성장치의 감압 공간(페이스 플레이트와 리어 플레이트와 지지프레임으로 둘러싸이는 공간)에서 외부로 도출된 배선(62) 및 (63)의 단부를 접속하기 위한 인출 배선이다.

다음에, 도 26에 도시한, 상기 본 발명의 전자방출소자를 이용한 본 발명의 화상형성장치(화상표시장치)의 제조방법의 일례를 도 19 내지 도 25를 이용해서 이하에 설명한다.

(A) 먼저, 리어 플레이트(1)를 준비한다. 리어 플레이트(1)로서는, 절연성 재료로 이루어진 것을 이용하고, 특히는, 유리가 바람직하게 이용된다.

(B) 다음에, 리어 플레이트(1)위에, 도 16에서 설명한 1쌍의 전극(2), (3)을 복수 조 형성한다(도 19).

여기서, 전극(2)과 전극(3)은, 도 16b에 표시한 것처럼, 전극(3)의 두께를 전극(2)의 두께 보다도 두껍게 한다.

또한, 전극(2), (3)의 막형성방법은, 스퍼터법, CVD법, 인쇄법 등 여러 가지의 방법을 이용할 수가 있다. 또한, 도 19에서는, 설명을 간략화하기 위하여, X방향으로 3조, Y방향으로 3조, 합계 9조의 전극쌍을 형성한 예를 이용하고 있지만, 이 전극쌍의 수는, 화상형성장치의 해상도에 따라서 적당히 설정된다.

(C) 다음에, 전극(3)의 일부를 덮도록, 하부 배선(62)을 형성한다(도 20). 하부 배선(62)의 형성방법은, 여러가지 기법을 이용할 수가 있지만, 바람직하게는 인쇄법을 이용한다. 인쇄법중에서도 스크린 인쇄법이 대형 면적의 기판에배선(6)을 염가로 형성할 수 있으므로 바람직하다.

(D) 절연층(64)을 형성한다(도 21). 이 절연층은, 하부 배선(62)과, 다음 공정에서 형성할 상부 배선(63)과의 교차부에 위치하도록 형성한다. 절연층(64)의 형성방법도 여러가지 기법을 이용할 수가 있지만, 바람직하게는 인쇄법을 이용한다. 인쇄법중에서도 스크린 인쇄법이 대형 면적의 기판에 절연층(64)을 염가로 형성할 수 있으므로 바람직하다.

(E) 다음에, 하부 배선(62)과 실질적으로 직교하는 상부 배선(63)을 형성한다(도 22). 상부 배선(63)의 형성방법도 여러가지 기법을 이용할 수가 있지만, 하부 배선(62)과 같이, 바람직하게는 인쇄법을 이용한다. 인쇄법중에서도 스크린 인쇄법이 대형 면적의 기판에 상부 배선(63)을 염가로 형성할 수 있으므로 바람직하다.

(F) 다음에, 각 전극쌍(2), (3)간을 접속하도록, 고분자막(4)을 형성한다. 고분자막(4)은, 상술한 바와 마찬가지로, 여러가지 방법으로 작성할 수가 있지만, 대형 면적에 간단하고 쉽게 형성하려면 , 잉크젯법을 이용하는 것이 바람직하다.

(G) 계속해서, 전술한 바와 같이, 각 고분자막(4)을 저저항화하는 "저저항 처리"를 실시한다. 이 공정에 의해, 고분자막(4)은, 도전성 막(4')으로 변화한다(도 24). 구체적으로는, 도전성 막(4')의 비저항이, 1O^-3Ωcm 내지 1OΩcm의 범위가 된다.

(H) 다음에, 상기 공정(G)에 의해 얻어진 도전성 막(4')(고분자막을 "저저항화 처리"해서 얻어진 막(4'))에, 간극(5)을 형성한다. 상기 간극(5)의 형성은, 각 배선(62) 및 배선(63)에 전압을 인가함으로써 실시한다. 각 배선(62) 및 배선(63)에 전압을 인가함으로써, 각 전극쌍(2), (3)간에 전압이 인가된다. 또한, 인가하는 전압으로서는, 펄스 전압이 바람직하다. 이 "전압 인가 공정"에 의해, 도전성 막(4')의 부분에 간극(5)이 형성된다(도 25). 그리고 간극(5)은 각 전극(2)의 대응하는 단부 근방에 배치된다. 전자방출소자로서는 본 발명을 예시한 도면의 어느 하나에 표시한 형태의 것이어도 상관없지만, 도 1에 표시한 바와 같이 전극(2)위에 카본막이 배치된 소자가 바람직하고, 도 4나 도 5에 표시한 바와 같이 기판(1) 표면에 오목부(7)가 형성되어 있는 소자가 보다 바람직하고, 또, 도 5에 모식적으로 도시한 소자가 특히 바람직하다.

또한, 이 "전압 인가 공정"은, 상술한 "저저항화 처리"와 동시에, 즉, 전자빔이나 레이저광의 조사를 실시하고 있는 동안에, 전극(2), (3)간에 전압 펄스를 연속적으로 인가하는 것에 의해서도 실시할 수가 있다. 어느 경우에 있어서도, "전압 인가 공정"은, 감압 분위기하에서 실시하는 것이 바람직하다.

(I) 다음에, 알루미늄막으로 이루어진 메탈 백(73)과 형광체막(74)를 가지는 페이스 플레이트(71)와, 상기 공정(A)~(H)를 미리 거친 리어 플레이트(1)를, 메탈 백과 전자방출소자가 대향하도록, 위치 맞춤한다(도 27a). 또, 지지프레임(72)과 페이스 플레이트(71)와의 대향면("대향 영역")사이에는 접합 부재가 배치된다. 마찬가지로, 리어 플레이트(1)와 지지프레임(72)과의 대향면("대향 영역")에도 접합 부재가 배치된다. 상기 접합 부재에는, 진공을 유지하는 기능과 접착기능을가지는 부재를 이용하는 것이 바람직하고, 구체적으로는 프릿(frit) 유리나 인듐, 인듐 합금 등을 이용할 수 있다.

도 27에 있어서는, 지지프레임(72)이, 미리 상기 공정(A)~(H)를 거친 리어 플레이트(1)위에 접합 부재에 의해 고정(접착)된 예를 표시하고 있지만, 반드시 공정(I)에서 지지프레임(72)이 접합되어 필요는 없다. 또한, 마찬가지로, 도 27에는, 공정(I)에서 리어 플레이트(1)에 스페이서(101)가 고정되어 있을 필요는 없다.

또, 도 27에서는, 편의상, 리어 플레이트(1)를 하부 위치에 위치시키고, 페이스 플레이트(71)를 리어 플레이트(1)의 위쪽에 배치한 예를 표시하였으나, 어느 쪽 위에 배치되어 있어도 상관없다.

나아가서는, 도 27에서는, 지지프레임(72) 및 스페이서(101)는, 미리, 리어 플레이트(1)위에 고정(접착)해 둔 예를 표시하였으나, 다음의 "봉합 공정"시에 고정(접착)되도록, 리어 플레이트 상 또는 페이스 플레이트 위에 놓는 것만으로도 고정(접착)된다.

(J) 다음에, 봉합 공정을 실시한다. 상기 공정(I)에서 서로 대향해서 배치된 페이스 플레이트(71)와 리어 플레이트(1)를, 그 대향 방향으로 가압하면서, 적어도 상기 접합 부재를 가열한다. 상기 가열은, 열적인 변형을 저감하기 위하여, 페이스 플레이트(71)와 리어 플레이트(1)의 전체면을 가열하는 것이 바람직하다.

또한, 본 발명에 있어서는, 상기 봉합 공정은, 감압(진공) 분위기중 또는 비산화 분위기중에에 실시하는 것이 바람직하다. 구체적인 감압(진공) 분위기로서는, 1O^-5Pa이하, 바람직하게는 1O^-6Pa이하의 압력이 바람직하다.

이 봉합 공정에 의해, 페이스 플레이트(71)와 리어 플레이트(1)와의 접촉부가 기밀 접합되고, 동시에, 내부가 고진공으로 유지된, 도 26에 표시한 기밀 용기(화상형성장치)(100)를 얻을 수 있다.

본 예에서는, 감압(진공) 분위기중 또는 비산화 분위기중에서 "봉합 공정"을 실시하는 예를 설명하였으나, 대기압중에서 상기 "봉합 공정"을 실시해도 된다. 이 경우는, 별도로, 페이스 플레이트(72)와 리어 플레이트(1)간의 공간을 배기하기 위한 배기관을, 기밀 용기(100)에 마련해 두어 상기 "봉합 공정" 후에, 기밀 용기 내부를 1O^-5Pa이하, 바람직하게는 10^-6Pa이하로 배기한다. 그 후, 배기관을 봉합함으로써 내부가 고진공으로 유지된 기밀 용기(화상형성장치)(100)를 얻을 수 있다.

상기 "봉합 공정"을 진공중에서 실시하는 경우에는, 화상형성장치(기밀 용기)(100) 내부를 고진공으로 유지하기 위하여, 상기 공정(I)와 공정(J)와의 사이에, 상기 메탈 백(73)(메탈 백(73)의 리어 플레이트면쪽)에 겟터(getter)재(도시생략)를 피복하는 공정을 마련하는 것이 바람직하다. 이 때, 이용하는 겟터재로서는, 피복을 간단하고 쉽게 하는 이유로부터 증발형의 겟터인 것이 바람직하다. 따라서, 바륨을 메탈 백(73)위에 퇴적시켜 겟터막을 형성하는 것이 바람직하다. 또한, 이 겟터의 피복 공정은, 상기 공정(J)와 마찬가지로, 감압(진공) 분위기중에서 행한다.

또, 여기서 설명한 화상형성장치의 예로서는, 페이스 플레이트(71)와 리어플레이트(1)와의 사이에, 스페이서(101)를 배치했다. 그러나, 화상형성장치의 크기가 작은 경우에는, 스페이서(101)는 반드시 필요로 하지 않는다. 또한, 리어 플레이트(1)와 페이스 플레이트(71)와의 간격이 수백 ㎛정도로 있으면 지지프레임(72)을 이용하지 않고, 접합 부재에 의해 직접 리어 플레이트(1)에 페이스 플레이트(71)를 접합하는 일도 가능하다. 그러한 경우에는, 접합 부재가 지지부재 혹은 프레임(72)의 대체 부재를 겸한다.

또, 본 발명에 있어서는, 전자방출소자(102)의 간극(5)을 형성하는 공정(공정(H))의 뒤에, 위치 맞춤 공정(공정(1)) 및 봉합 공정(공정(J))을 실시했다. 그러나, 공정(H)를, 봉합 공정(공정 (J)) 뒤에 실시할 수도 있다. 또한, 당연하지만, 여기에서는 도 16을 이용해서 설명한 형태의 전자방출소자 및 제조방법을 채용했지만, 그 대신에 혹은 그에 부가해서 전술한 다른 전자방출소자의 형태 및 제조방법을 채용해도 된다.

이하에, 본 발명의 실시예를 상세하게 설명한다.

실시예 1

본 실시예는, 도 1에 표시한 바와 같은 본 발명의 전자방출소자를 제조한 예이다.

기판(1)으로서는, 유리 기판을 이용함으로써, 이하의 레이저광을 기판을 통해 투과시킬 수가 있으므로, 유리 기판의 앞뒤에 관계없이 레이저광을 조사할 수가 있다. 대향하는 전극(2), (3)의 재료로서는, 이하의 레이저 조사에 대해서 내열성이 높게, 특히 열전도성이 높은 백금을 이용했다. 고분자막(4)으로서는, 방향족 폴리이미드를 이용했다.

이하, 도 1, 도 2 및 도 3을 이용해서, 본 실시예의 전자방출소자의 제조방법을 설명한다.

(공정 1)

기판(1)으로서 석영 유리 기판을 이용해서 기판(1)을 세제, 순수 및 유기용제 등을 이용해서 충분히 세정하고, 진공 증착법, 스퍼터법 등에 의해 소자 전극 재료를 퇴적한 후, 예를 들면 포토리소그래피 기술을 이용해서 기판(1)위에 전극(2), (3)을 형성한다(도 1a). 이 때, 각 전극의 폭(W)를 500㎛, 그 두께를 100nm로 한다.

(공정 2)

전극(2), (3)을 형성한 기판에, 방향족 방향족 폴리이미드의 전구체인 폴리아미드산(히타치 화성공업(주) 제: PIX-Ll10)용액을, 수지분 3%까지 N-메틸피롤리돈/트리에탄올 아민 용매로 희석한 용액을 스핀코터에 의해 회전 도포하고, 진공중에서 350℃까지 온도상승시켜 베이킹하여, 폴리이미드막을 형성했다. 이 공정에 의해 형성된 폴리이미드막의 막두께는 30nm였다. 이 폴리이미드막을 포토리소그래피 기술에 의해, 전극(2), (3) 양단을 뻗는 폭(W')이 300㎛가 되도록 패터닝하여, 소망의 형상의 고분자막(4)을 형성했다(도 2b).

(공정 3)

다음에, 고분자막(4)의 저저항화 처리를 실시했다. 구체적으로는, 전극(2), (3)과 폴리이미드막으로 이루어진 고분자막(4)이 형성된 기판(1)을 스테이지상(대기중)에 세트하고, 전극(3)에 대해서, Q스위치펄스 Nd:YAG 레이저(펄스폭 100nm, 반복 주파수 10㎑, 펄스당 에너지 0.5mJ)의 제 2 고조파(SHG: 파장 632nm)를 조사했다(도 3a).

이 때, 레이저광은, 스테이지를 이동시키면서, 전극(3)상을, 전극(3)의 바깥쪽 에지(가장자리)와 평행한 방향(전극의 폭방향, 즉, 전극의 폭을 따르는 방향)으로 조사했다. 이와 같이 함으로써 소자 전극폭방향에 걸쳐서, 균일하게 고분자막의 개질이 진행되도록 했다. 레이저 조사의 궤적은, 도 3b에 도시한다.

또, 이 때, 동시에 전극(2), (3)간에 저항 모니터용의 저전압(DC 500mV)을 인가해서, 고분자막의 저항이 약 500Ω까지 내려갔을 때, 레이저광 조사를 정지했다.

상기 전자방출소자를, 탐침을 금속코팅해서 도전성을 갖게 한 주사형 원자간력 현미경(AFM/STM)을 이용해서, 전자방출소자의 전극과 탐침과의 사이에 바이어스 전압을 인가하면서 주사함으로써 저저항화 처리를 실시한 고분자막의 저항 분포를 측정했다.

그 결과, 레이저광을 조사한 전극(3)측으로부터, 대향하는 전극(2)을 향해서, 저항값이 상승하게 되는, 저항 분포가 형성되어 있는 것이 확인되었다. 즉, 도 11a에 표시한 바와 같이, 저저항화 처리를 실시한 고분자막(4')을 횡단하는 선분 A-B상의 상대적인 저항값을 나타내면, 도 11b에 표시한 바와 같이, 전극간의 영역 D로부터 영역 C를 향해서 저항값이 높아지는 분포를 가지고 있다.

또, 저저항화 처리를 실시해서 얻어진 막(4')을 라만 분광 분석한 바, 폴리이미드막(4)이, 그라파이트 성분을 함유하는 카본막(4')으로 개질되어 있는 것을 알게 되었다.

(공정 4)

다음에, 도 12에 도시한 진공장치내에, 전극(2), (3), 저저항화 처리된 고분자막(카본막(4'))이 형성된 기판(1)을 옮겨, "전압 인가 공정"(간극(5)의 형성 공정)을 실시했다. 구체적으로는, 전극(2), (3)간에, 20V, 펄스폭 1msec, 펄스 간격 10msec의 직사각형 펄스를 연속적으로 인가함으로써 카본막(4')에 간극(5)을 형성했다(도 3c).

다음에, 도 12에 도시한 진공 장치내에서, 애노드 전극(84)에 1kV의 전압을 인가하면서, 본 실시예에서 제조한 전자방출소자의 전극(2), (3)간에, 19V, 펄스폭 1msec, 펄스 간격 10msec의 직사각형 펄스를, 레이저광을 조사한 전극(3)측이 음의 극성을 지니는 조건하에 인가했다. 그 때에 흐르는 소자 전류(If) 및 방출 전류(Ie)를 측정한 바, If=0.6mA, Ie=4.2μA였다.

본 실시예에서 제조한 전자방출소자의 전자 방출 특성은 인가 전압의 극성에 대해서 비대칭이며, 레이저광을 조사한 전극(3)측에 양의 극성으로 전압을 인가하면, 그 역의 극성의 경우에 비해, 1/10정도의 전류 밖에 흐르지 않았다.

또한 본 실시예에서 제조한 전자방출소자를, 광학 현미경(도시생략), 주사형 전자현미경(도시생략) 및 투과형 전자현미경(도시생략)을 이용해서 상세하게 관찰한 바, 레이저광이 조사되어 있지 않은 전극(2) 근방에 간극(5)이 형성되어 있고, 또한, 간극(5)내에 있어서, 기판(1)과 카본막(4')과의 사이에, 간격(6)이 형성되어있었다. 또한, 간극(5)내에 전극(2)의 일부가 노출하고 있는 것이 확인되었다.

실시예 2

본 실시예에서는, 기본적으로, 실시예 1과 같은 공정으로 전자방출소자를 제조하지만, 본 실시예에서는, "저저항화 처리"에 있어서 전자선 조사를 이용했다. 따라서, 여기에서는, 실시예 1의 공정 2 이후의 공정에 대해 도 8을 참조해서 설명한다.

(공정 3)

전극(2), (3) 및 고분자막(4)이 형성된 기판(1)을 전자총(도시생략)이 장착된 진공 용기중에 세트하고, 충분히 배기를 실시한 후, 전자선 조사 위치를, 전극(3) 위에 전자선의 중심이 오도록 하고, 전자선을 전극(3)위에 계속 조사한다(도 8a 및 도 8b 참조). 이 때의 전자선의 조사 조건은, 가속 전압 Vac=10kV로 한다. 전자선의 스폿직경은 약 200㎛로 설정하고, 그 스폿의 중심을 전극(3)의 단부보다 1OO㎛이상 떨어져서 설정하여, 전극간에는 직접 전자선이 조사되지 않게 했다. 고분자막(4)의 저항값이 약 500Ω까지 저하한 경우, 전자선의 조사를 중지했다.

상기 소자를, AFM/STM을 이용해서, 저저항화 처리한 고분자막의 저항 분포를 측정한 바, 전자선을 조사한 전극(3)측으로부터, 대향하는 전극(2)을 향해서, 저항값이 상승하게 되는, 저항 분포가 형성되어 있는 것이 확인되었다. 즉, 도 11a에 표시한 바와 같이, 저저항화 처리를 실시한 고분자막을 횡단하는 선분 A-B상의 상대적인 저항값을 나타내면, 도 11b에 도시한 바와 같이, 전극(2), (3)간에 있어서의 영역 D로부터 영역 C를 향해서 저항이 높아지는 분포를 가지고 있었다.

또한, 전자선을 이용해서 저저항화 처리를 실시해서 얻어진 막을 라만 분광 분석한 바, 폴리이미드막(4)이, 그라파이트 성분을 함유하는 카본막(4')으로 개질되어 있는 것을 알게 되었다.

(공정 4)

다음에, 상기 공정 3에서 개질된 고분자막(카본막(4'))이 형성된 기판(1)을, 도 12의 장치계에 장착하고, 전극(2), (3)간에, 20V, 펄스폭 1msec, 펄스 간격 10msec의 직사각형 펄스를 연속적으로 인가함으로써 카본막(4')에 간극(5)을 형성했다.

이상의 공정에 의해, 본 실시예의 전자방출소자를 제조했다. 이 전자방출소자를, 광학 현미경(도시생략) 및 주사형 전자현미경(도시생략)으로 관찰한 바, 전자선을 조사하지 않았던 전극(2) 근방의 전극(2)을 따라 카본막(4')에 간극(5)이 형성되어 있는 것이 확인되었다.

다음에, 도 12에 도시한 진공장치내에서, 애노드 전극(84)에 1kV를 인가하면서, 본 실시예에서 제조한 전자방출소자의 전극(2), (3)간에, 19V, 펄스폭 1msec, 펄스 간격 10msec의 직사각형 펄스를, 전자선을 조사한 전극(3)측을 진정한 극성으로 인가했다. 그 때에 흐르는 소자 전류(If) 및 방출 전류(Ie)를 측정한 바, If=0.6mA, Ie=4.2μA였다.

본 실시예에서 제조한 전자방출소자의 전자 방출 특성은 인가 전압의 극성에 대해서 비대칭이며, 레이저광을 조사한 전극(3)측을 양의 극성으로 전압을 인가하면, 그 역의 극성의 경우에 비해, 1/10정도의 전류 밖에 흐르지 않았다.

또한 본 실시예의 전자방출소자는, 전극(2)의 전위를 전극(3)의 전위 보다도 높아지도록 해서 구동하면, 장시간 구동해도 안정적인 전자 방출 특성을 유지하고 있었다.

실시예 3

본 실시예의 전자방출소자에 있어서는, 기본적으로 상술한 실시예의 전자방출소자와 같은 형태이지만, 제작 방법이 부분적으로 다르다.

먼저, 실시예 1의 공정 1 및 공정 2와 마찬가지로, 석영 유리로 이루어진 기판 (1)위에, 전극(2), (3) 및 폴리이미드막으로 이루어진 고분자막(4)을 작성했다. 전극 간격(L)은 2O㎛로 설정하고, 전극의 폭(W)을 500㎛, 그 길이를 100nm로 한다(도 1a).

전극 간격이 넓은 경우, 실시예 1 또는 실시예 2와 같이, 가열 및 열전도에 의한 고분자막(4)의 저저항화 처리에서는, 고분자막(4)의 전기 전도 특성을 충분히 바꿀 수 없는 경우가 있다.

그래서, 고분자막(4) 전체면의 저항을 한결같이 내리는 공정을 실시했다. 구체적으로는, 대향하는 전극(2), (3)간의 고분자막(4)의 부분에 전자선 조사를 행하여, 고분자막(4)의 저항을 한결같게 저하시키도록 했다(도 9a).

그리고, 상기 전자선의 조사 공정과 동시에, 전극(3)에 대해서, 기판(1)의 하부면의 아래쪽 영역으로부터, 레이저광을 조사했다(도 9a). 레이저는, 기판(1)을 투과시키도록, Q스위치 펄스 Nd:YAG 레이저(펄스폭 100nm, 반복 주파수 1O㎑,빔 직경 10㎛)의 제 2 고조파(SHG: 파장 632nm)를 이용했다. 이 때, 고분자막(4)에 대해서 레이저광을 상대 이동시키면서, 한 쪽의 전극(3)상을 전극의 바깥쪽 가장자리와 평행한 방향(전극의 폭방향)으로 조사하여, 전극(3)의 폭방향에 걸쳐서, 균일하게 "개질"이 진행되도록 했다. 레이저광 조사는, 고분자막(4')의 저항이, 약 500Ω에까지 내려갔을 때, 정지했다.

상기 전자방출소자를, 실시예 1과 마찬가지 방법으로 AFM/STM을 이용해서, 저저항화 처리한 고분자막(4')의 저항 분포를 측정한 바, 도 11에 도시한 바와 같이, 레이저광을 조사한 전극(3) 측으로부터 대향하는 전극(2)을 향해서 저항값이 상승하게 되는 저항 분포가 형성되어 있는 것이 확인되었다.

또한, 상기 저저항화 처리를 실시해서 얻어진 막(4')을 라만 분광 분석한 바, 폴리이미드막(4)이, 그라파이트 성분을 함유하는 카본막(4')으로 개질되어 있는 것을 알게 되었다.

본 실시예에 있어서는, 전자선 조사와, 전극(3)에의 레이저광 조사를 동시에 행했지만, 고분자막(4)에 전자선을 조사한 후, 계속해서 전극(3)에의 레이저광 조사를 실시해도, 전술한 바와 마찬가지로 저저항화 처리를 실시할 수가 있다. 이 경우에는, 전자선의 조사 조건은, 가속 전압 Vac=10kV로 하고, 고분자막의 저항값이 약 2kΩ까지 저하했을 때, 전자선의 조사를 중지한다. 다음에, 전극(3)에 대해서, Q스위치 펄스 Nd:YAG 레이저(펄스폭 100nm, 반복 주파수 10㎑, 빔 직경 10㎛)의 제 2 고조파(SHG: 파장 632nm)를 조사하고, 고분자막의 저항이, 약 500Ω까지 내려간 경우, 레이저의 조사를 정지함으로써, 상술한 저저항화 처리와 마찬가지로 카본막(4')을 형성할 수가 있다.

다음에, 실시예 1과 같이, 도 12의 장치계를 이용해서, 전극(2), (3)간에 25V, 펄스폭 1msec, 펄스 간격 10msec의 양극성 직사각형 펄스를 인가함으로써 카본막(4')에 간극(5)을 형성하여, 본 실시예의 전자방출소자를 제조했다.

본 실시예로 제조된 전자방출소자를, 광학 현미경(도시생략) 및 주사형 전자현미경(도시생략)으로 관찰한 바, 레이저광을 조사하고 있지 않은 전극(2) 근방의 전극(2)을 따라 카본막(4')에 간극(5)이 형성되어 있는 것이 확인되었다(도 9c). 또한, 간극(5)내에 전극(2)의 부분이 노출하고 있는 것이 확인되었다.

다음에, 도 12에 도시한 진공 장치내에서, 애노드 전극(84)에 1kV를 인가하면서, 본 실시예에서 제조한 전자방출소자의 전극(2), (3)간에, 전극(2)의 전위가 다른 전극(3)보다도 높아지도록 하는 조건하에, 22V의 구동 전압을 인가하고, 그 때에 흐르는 소자 전류(If) 및 방출 전류(Ie)를 측정한 바, If=O.8 mA, Ie=4.2μA이므로, 장시간 구동해도 안정적으로 전자 방출 특성을 유지하고 있었다.

실시예 4

본 실시예에서는, 상술한 실시예 1에 있어서의 전자방출소자와 같은 전자방출소자를, 2개 병렬로 정렬시켜 전자방출소자를 형성했다. 이것에 의해 전자 방부가 하나인 경우에 비해, 보다 많은 전자 방출을 얻는 것이 가능하게 되었다.

도 10에 본 실시예에 있어서의 전자방출소자를 모식적으로 나타낸다. 도 10a는 평면도, 도 10b은 단면도이다. 또한, 상기의 실시예와 공통되는 부분에는 동일한 부호를 이용하고 있고, 또한 도 10b에는 애노드 전극(12)도 표시했다.

본 실시예의 전자방출소자에서는, 공통 전극(2)을 사이에 두고 전극(3)이 배치되어 있어, 각각의 카본막(4')이, 한 쪽 전극(3)과 전극(2)의 사이 그리고 다른 쪽 전극과 전극사이에 각각 접속되고 있다.

먼저, 실시예 1과 마찬가지로, 석영 유리로 이루어진 기판(1)위에, 전극(2), (3) 및 폴리이미드막으로 이루어진 고분자막(4)을 작성했다. 전극(2), (3)의 간격(L)은 1O㎛, 각 전극(2), (3)의 폭(W)을 300㎛, 그 두께를 100nm로 한다. 또한, 고분자막(최종적으로는 카본막(4'))의 폭(W')은 1OO㎛로 한다.

다음에, 저저항화 처리는 이하와 같이 했다.

전극(2), (3) 및 폴리이미드막(4)이 형성된 기판(1)을 스테이지상(대기중)에 세트하고, 전극(3)에 대해서, Q스위치 펄스 Nd:YAG 레이저(펄스폭 100nm, 반복 주파수 10㎑, 빔 직경 10㎛)의 제 2 고조파(SHG: 파장 632nm)를 조사했다.

이 때, 스테이지(도시생략)를 이동시키면서, 전극(3)상을 해당 전극(3)의 바깥쪽 가장자리와 평행한 방향으로 조사하여, 전극폭(W) 방향에 걸쳐서, 균일하게 폴리이미드막의 개질이 진행되도록 했다. 레이저 조사의 궤적은, 도 10a에 도시한다. 또한 동시에 각 조의 전극(2), (3)간에 저항 모니터용의 저전압(DC500mV)을 인가해서, 폴리이미드막의 저항이, 약 500Ω에까지 내려갔을 때, 레이저광 조사를 정지하고, "저저항화 처리"를 끝냈다.

상기의 "저저항화 처리"를, 2쌍의 소자(고분자막)의 각각에 대해서 행하였다.

상기 저저항화 처리를 실시해서 얻어진 막을 라만 분광 분석한 바, 폴리이미드막이, 그라파이트 성분을 함유하는 카본막(4')으로 개질되어 있는 것을 알게 되었다.

또한, 상기 전자방출소자를, AFM/STM을 이용해서, 저저항화처리된 고분자막(4')의 저항 분포를 측정한 바, 공통 전극(2)로부터, 레이저광을 조사한 전극(3)을 향해서, 저항값이 강하하게 되는 저항 분포가 형성되어 있는 것이 확인되었다.

다음에, 실시예 1과 마찬가지로, 상기 공정에 의해 카본막(4')이 형성된 기판(1)을, 도 12의 장치계에 장착하고, 2쌍의 전극(2), (3)간에, 차례차례, 20V, 펄스폭 1msec, 펄스 간격 10msec의 직사각형 펄스를 연속적으로 인가했다.

본 실시예에 의해 제조된 전자방출소자를, 광학 현미경(도시생략) 및 주사형 전자현미경(도시생략)으로 관찰한 바, 전극(2)의 가장자리에 인접한 각 카본막(4')에 간극(5)이 형성되어 있는 것이 확인되었다(즉, 공통전극(2)의 양쪽상의 막(4')에 간극(5)이 나타났다)(도 10a 및 도 10b 참조). 또한, 간극(5)내에 전극(2)의 일부가 노출하고 있는 것이 확인되었다.

본 실시예에서 제조된 소자는, 도 10b에 모식적으로 표시한 바와 같이, 공통 전극(2)을 양극으로 하고, 전극(3)을 음극으로 해서 해당 전극(2)과 전극(3)사이에 전압을 인가하면, 공통 전극(2)을 향해서 전자가 방출된다. 이 경우, 애노드 전극(12)을 상기 소자에 구비해서 고전압(수kV)을 인가하면, 2개의 간극(5)근방으로부터 전자를 방출해서 애노드전압에 따라, 애노드전극(12)상에 수렴시킬 수 있다.

본 실시예의 전자방출소자에 있어서는, 공통전극(2)근방에 간극(5)이 형성되므로, 2개의 전자방출부가 서로 인접하게 된다. 따라서, 단지 2개의 전극(2), (3)간의 중앙부에 전자 방출부가 형성되는 종래의 표면 전도형 전자방출소자에 비해, 보다 간단하게 방출 전자를 애노드 전극(12)위에 수렴시킬 수가 있다. 따라서, 본 실시예의 전자방출소자를 화상형성장치의 전자원으로서 이용하면, 화상의 고정밀화에 유리하다.

실시예 5

본 실시예에 있어서는, 대향하는 각각의 전극(2), (3)의 고분자막(4)과 접속된 내부의 대향 단부(가장자리)를, 전극(2) 또는 (3)의 선단(대향하는 전극 측)을 향해서 서서히 막두께가 감소하게 되는 테이퍼 형상으로 했다.

이하에, 본 실시예의 전자방출소자의 제조방법을 도 6 및 도 7을 이용해서 설명한다.

기판(1)으로서 석영 유리 기판을 이용해서, 세제, 순수 및 유기용제를 이용해서 충분히 세정하고, 진공 증착법, 스퍼터법 등에 의해 해당 기판(1)상에 전극 재료(Pt)(9)를 퇴적했다. 다음에, 기판(1)위에 퇴적한 Pt박막위에, 통상의 포토리소그래피의 기법에 의해 전극(2), (3)의 형상에 대응하는 포토레지스트 패턴(10)을 형성했다(도 6a).

다음에, CF₄/O₂를 이용한 RIE(Reactive Ion Etching)를 실시해서, 전극재료(9)의 패터닝을 실시했다(도 6b).

다음에, 유기용제로 포토레지스트 패턴(10)을 제거해서, 전극(2), (3)을 형성했다(도 6c). 또한, 전극 간격(L)은 10㎛, 전극의 폭(W)을 500㎛로 하고, 전극 막두께(t)는 30nm로 한다.

이상과 같이 해서 형성된 전극(2), (3)은, 이방성 에칭의 결과, 각 전극(2), (3)의 내부의 대향하는 가장자리부에 있어서, 테이퍼형상의 구조(11)를 가지고 있다. 즉, 본 실시예에 있어서의, 전극의 형성방법에서는, 양 전극의 내부의 대향하는 가장자리에 테이퍼형상 구조가 형성되고, 이 테이퍼의 길이(L')는 50Onm였다.

이상과 같이 제작한 전극(2), (3)간에, 실시예 1과 마찬가지로, 폴리이미드막으로 이루어진 고분자막(4)을 형성했다. 고분자막(4)의 막두께는 30nm로 한다. 이 고분자막(4)을 포토리소그래피 기술에 의해, 폭(W')이 300㎛가 되도록 패터닝하여, 소망한 형상의 폴리이미드막(4)을 제작했다(도 7a).

다음에, 실시예 2와 마찬가지로, 전자선 조사에 의해서 "저저항화 처리"를 행하고, 폴리이미드막(4)을 카본막(4')으로 변화시켰다. 이 때, 전극(3)측에 전자선을 조사하고, 전극(3)으로부터 전극(2)을 향해서, 서서히 카본막(4')의 저항이 높아지도록 했다.

상기와 같이 작성된 카본막(4')에 대해서 실시예 2와 마찬가지로 "전압 인가 공정"을 실시했는데, 전극(2)의 내부의 대향하는 가장자리 근방에 간극(5)이 형성되었다.

투과 전자현미경(도시생략)을 이용해서, 간극(5) 근방의 구조를 조사한 결과, 테이퍼형상의 구조(11)를 형성하고 있던 전극(2)의 내부의 대향하는 가장자리부는, 응집/변형부(8)에 의해 후퇴하고 있었다. 또, 간극(5)을 따라서, 기판(1)이 변질해서 오목부(7)가 형성되고, 더욱 간극(5)을 따라서, 기판(1)과 카본막(4')과의 사이에는 간격(6)이 형성되어 있었다. 또한, 간극(5)내에 전극(2)이 노출하고 있는 것이 확인되었다(도 7b).

실시예 1에 있어서의 간격(6)은, 전극(2)의 내부의 대향하는 가장자리부에 부분적으로 형성되어 있었지만, 본 실시예에 있어서의 간격(6)은, 간극(5)에 걸쳐서 형성되어 있는 것을 알 수 있었다. 즉, 테이퍼형상의 구조(11)의 존재에 의해, 보다 효율적으로 간격(6)이 형성되어 있는 것을 알 수 있었다.

그리고, 본 실시예의 간극(5)에 있어서는, 전극(2)상의 카본막(4')의 표면( 상부 표면 또는 선단)이, 전극(3)에 접속된 카본막(4')의 인접한 대향 선단(가장자리부)보다도 위쪽에 배치되고 있었다. 전극(2)상의 카본막(4')의 표면과, 전극(3)에 접속된 카본막(4')의 인접한 대향 선단 혹은 가장자리부와의 높이의 차는, 실시예 1의 전극(2), (3)의 대향하는 부분의 상대적인 높이보다도 컸다.

실시예 6

본 실시예에 있어서도, 실시예 5와 마찬가지로, 가장자리부가 테이퍼 형상을하고 있는 전극을 이용했다. 다만, 테이퍼형상 구조의 형성 방법이 제 5실시예와 다르다. 본 실시예에 있어서도, 도 6 및 도 7을 이용해서 소자의 제조방법을 설명한다.

본 실시예에서는, 기판(1)위에 퇴적한 Pt막(9)위에, 통상의 포토리소그래피의 기법에 의해 전극(2), (3)의 형상에 대응하는 포토레지스트 패턴(10)을 형성한후, 습식 에칭에 의해, 전극의 패터닝을 실시했다. 이 때, 에칭액으로서, HNO₃/7 HCl/8H₂O를 이용했다. 다음에, 유기용제로 포토레지스트 패턴(10)을 용해 박리하고, 전극(2), (3)을 형성했다(도 6 참조).

이상과 같이 해서 형성된 전극(2), (3)은, 이방성 에칭의 결과, 전극(2), (3)의 서로 대향하는 내부 가장자리부에 있어서, 테이퍼형상의 구조(11)를 가지고 있다. 또한, 각 전극 막두께(t)는 10Onm, 테이퍼 길이(L')는 10OOnm였다.

이상과 같이 해서 제작한 전극(2), (3)간에, 실시예 5와 마찬가지로, 폴리이미드막으로 이루어진 고분자막(4)을 형성했다(도 7a).

다음에, 실시예 2와 마찬가지로, 전자선 조사에 의해 "저저항화 처리"를 행하여, 폴리이미드막(4)을 카본막(4')으로 변화시켰다. 이 때, 전극(3)측에 전자선을 조사하여, 전극(3)으로부터 전극(2)을 향해서, 서서히 카본막(4')의 저항이 높아지도록 했다.

상기와 같이 해서 작성된 카본막(4')에 대해서 실시예 2와 마찬가지로 "전압 인가 공정"을 실시한 바, 전극(2)의 내부의 대향하는 가장자리 근방에 간극(5)이 형성되었다.

투과 전자현미경(도시생략)을 이용해서, 간극(5) 근방의 구조를 조사한 바, 테이퍼형상의 구조(11)를 지닌 전극(2)의 내부의 대향하는 가장자리부는, 응집/변형부(8)에 의해 후퇴하고 있어, 간극(5)을 따라서, 기판(1)이 변질해서 오목부(7)가 형성되고, 더욱 간극(5)을 따라서, 기판(1)과 카본막(4')과의 사이에는 간격(6)이 형성되어 있었다. 또한, 간극(5)내에 있어서, 전극(2)이 노출하고 있는 것이 확인되었다(도 7b).

본 실시예에서 제조한 전자방출소자를 실시예 5와 마찬가지로 해서 평가한 바, 실시예 5의 전자방출소자와 마찬가지로, 높은 전자 방출 효율을 장기에 걸쳐서 안정하게 유지할 수가 있었다.

실시예 7

본 실시예는, 본 발명의 전자방출소자 복수개를 매트릭스 배치시킨 전자원 및 화상표시장치를 제작한 것이다.

도 14에, 본 실시예의 전자원의 제조과정을 설명하는 개략도를, 도 15에, 본 실시예의 화상표시장치의 개략도를 나타낸다.

도 14는, 본 실시예의 전자원의 일부를 확대해서 나타내고 있고, 도 1과 같은 부호의 것은, 같은 부재를 나타내고 있다. 도 14에 있어서, (62)는 Y방향 배선, (63)은 X방향 배선, (64)는 층간 절연층이다.

도 15에 있어서, 도 1 및 도 14와 같은 부호의 것은, 같은 부재를 나타내고 있다. (101)은 유리 기판 위에 형광막과 Al메탈 백이 적층된 페이스 플레이트이며, (102)는 기판(1)과 페이스 플레이트(101)를 붙이기 위한 지지 프레임이고, 기판(1), 페이스 플레이트(101) 및 지지프레임(102)으로 진공 밀폐 용기가 형성된다. 또한, (103)은 고압 단자이다.

이하, 도 14 및 도 15를 이용해서, 본 실시예를 설명한다.

고변형점 유리기판(아사히 유리(주)제, PD 200, 연화점 830℃, 서냉점 620℃, 변형점 570℃) 위에, 스퍼터링법에 의해, 두께 100nm의 Pt막을 퇴적하고, 포토리소그라피 기술을 이용해서 Pt막으로 이루어진 전극(2), (3)을 복수개 형성했다(도 14a). 또한, 전극(2), (3)의 간격은 10㎛로 한다.

다음에, 스크린 인쇄법에 의해 Ag페이스트를 인쇄하고, 베이킹함으로써, 복수의 전극(3)에 접속된 Y방향배선(62)을 형성했다(도 14b).

계속해서, Y방향 배선(62)과 X방향 배선(63)의 교차부가 되는 위치에, 스크린 인쇄법에 의해 절연성 페이스트를 인쇄하고, 베이킹함으로써, 절연층(64)을 형성했다(도 14c).

다음에, 스크린 인쇄법에 의해 Ag페이스트를 인쇄하고, 베이킹함으로써, 복수의 전극(2)에 접속된 X방향 배선(63)을 형성해서 기판(1)상에 매트릭스배선을 형성하였다(도 14d).

이와 같이 해서 배선(62), (63)의 매트릭스가 형성된 기판(1)상에 각 쌍의 전극(2), (3)을 가로질러, 잉크젯인쇄법에 의해, 폴리이미드의 전구체인 폴리아미드산의 3% N-메틸피롤리돈/트리에탄올 아민 용액을 각 쌍의 전극(2), (3)간의 중앙을 중심으로 해서 도포했다. 이 도포막을, 진공 조건하에 350℃의 온도에서 베이킹해서, 직경 약 100㎛, 두께 300nm의 원형의 폴리이미드막으로 이루어진 고분자막을 얻었다(도 14e).

다음에, Pt로 이루어진 전극(2), (3), 매트릭스 배선(62), (63) 및 폴리이미드막으로 이루어진 고분자막(4)이 형성된 기판(1)을 스테이지(도시생략) 위에 세트하고, 각각의 전극(3)에 대해서, Q스위치 펄스 Nd:YAG 레이저(반복 주파수 10㎑,빔 직경 30㎛)의 제 2 고조파(SHG)를 조사해서, 저저항화 처리를 실시했다.

이 때, 스테이지(도시생략)를 이동시켜, 각각의 전극(3)의 바깥쪽의 측면(폭)가장자리에 평행한 방향으로 조사했다. 이 "저저항화 처리"에 의해, 폴리이미드막으로 이루어진 고분자막(4)은, 그라파이트 성분을 함유하는 카본막(4')으로 개질되었다.

이와 같이 해서 복수의 소자를 매트릭스 형상으로 배열 형성한 기판(전자원 기판)(1)과, 페이스 플레이트(101)를 대향시켜서, 2㎜ 두께의 지지프레임(102)을 개재하여 배치하고, 프릿 유리를 이용해서 400℃에서 봉합을 실시했다. 또한, 페이스 플레이트(101)의 전자원 기판(1)과의 대향면에는, 발광 부재인 형광막과, 애노드 전극에 상당하는 Al로 이루어진 금속막(메탈 백)을 배치했다. 형광막에는, R(빨강), G(초록), B(파랑)의 3원색을 발광하는 형광체의 각각이, 스트라이프 형상으로 배치된 것을 이용했다.

제작한 기판(1), 페이스 플레이트(101) 및 지지프레임(102)으로 이루어진 밀폐 용기(100)의 내부를 배기관(도시생략)을 통해 진공 펌프(도시생략)로 배기하고, 또 진공도를 유지하기 위해서 비증발형 겟터(도시생략)를 밀폐 용기내에서 가열처리(겟터의 활성화 처리)한 후, 배기관을 가스버너(도시생략)로 용접해서 용기(100)를 밀봉했다.

마지막으로, Y방향 배선(62)과 X방향 배선(63)을 통해서, 각각의 소자, 즉 전극(2), (3)간에 25V, 펄스폭 1msec, 펄스 간격 10msec의 양극성 직사각형 펄스를 인가해서 "전압 인가 공정"을 실시했다. 이 공정에 의해 전극(2) 근방의카본막(4')에 간극(5)을 형성하여, 본 실시예의 전자원 및 화상표시장치를 제작했다.

이상과 같이 해서 완성한 화상표시장치에 있어서, X방향 배선(63)을 주사 신호가 인가되는 주사 배선으로서 사용하고, Y방향 배선(62)을 상기 주사 신호에 동기한 변조신호가 인가되는 신호배선으로서 사용해서, 소망의 전자방출소자에 22V의 전압이 인가되도록 순차구동을 실시함과 동시에, 고압 단자(103)(도 15)를 통해서 메탈 백에 8kV의 전압을 인가한 바, 장시간에 걸쳐서 휘도 불균일이 없이 균일하게 양호한 화상을 표시할 수가 있었다.

실시예 8

본 실시예에서는 도 16에 모식적으로 도시한 전자방출소자를 작성했다. 도 16 및 도 17을 이용해서 그 제조방법을 설명한다.

(공정 1)

기판(1)으로서 석영 유리 기판을 이용해서, 이것을 순수 및 유기용제에 의해서 충분히 세정 후, 스퍼터법에 의해 백금을 30nm 퇴적했다. 그 후, 소자 전극(3)이 형성되는 영역에 개구부를 가지는 마스크를 이용해서, 더욱 백금을 50nm 퇴적했다. 다음에, 소자 전극(2), (3)의 형상에 대응하는 레지스트 패턴을 형성한 후에 건식 에칭을 실시함으로써, 소자 전극(2), (3)을 형성했다. 이것에 의해, 소자 전극(2)의 두께가 30nm, 소자 전극(3)의 두께가 8nm가 되는 비대칭의 소자 전극쌍(2), (3)을 형성했다(도 17a). 또한, 소자 전극(2), (3)간의 간격은, 10㎛로 한다.

(공정 2)

이상과 같이 작성한 소자 전극(2), (3)이 형성된 기판(1)상에, 방향족 폴리이미드의 전구체인 폴리아미드산(히타치 화성공업(주)제: PIX-Ll1O)용액을, 3%의 트리에탄올 아민을 함유하는 N-메틸 피롤리돈 용매로 희석한 용액을, 스핀 코터에 의해 회전 도포했다. 그 후, 진공중에서 350℃로 가열함으로써, 폴리이미드막을 형성하였다. 이 때의 폴리이미드의 막두께는 3Onm였다.

이 폴리이미드막을 포토리소그래피 기술에 의해, 소자 전극(2), (3)을 가로질러 뻗은 300㎛평방의 4각형 모양으로 패터닝하여, 소망의 형상의 고분자막(4)을 작성했다(도 17b).

(공정 3)

다음에, 소자 전극(2), (3) 및 고분자막(4)이 형성된 기판(1)을, 전자총(도시생략)이 장착된 진공 용기(도 16 및 도 17에는 도시생략)내에 세트하고, 충분히 배기를 실시한 후, 가속 전압 Vac=10kV로 전자빔을 고분자막(4)의 전체면에 조사해서 막의 저저항화 처리를 실시했다(도 17c).

이 때, 소자 전극(2), (3)간의 저항을 모니터해서, 1kΩ까지 저항이 감소했을 때, 전자빔 조사를 멈추었다. 또한, 이 저저항화 처리에 의해 얻어진 폴리이미드막을, 라만 분광 분석한 바, 그라파이트 성분을 함유하는 카본막(4')으로 개질되어 있는 것을 알게 되었다.

(공정 4)

다음에, 도 12에 도시한 진공장치내에, 소자 전극(2), (3) 및 카본막(4')이형성된 기판(1)을 옮겨, 소자 전극(2), (3)간에, 펄스폭 1msec, 펄스 간격 10msec로서 펄스 파고치가 8V인 직사각형 펄스를 연속적으로 인가함으로써 카본막(4')에 간극(5)을 형성했다(도 17d).

이상의 공정에 의해, 본 실시예의 전자방출소자를 제작했다.

다음에, 도 12에 도시한 진공장치내에서 애노드 전극(84)에 1kV의 전압을 인가하면서, 본 실시예의 전자방출소자의 소자 전극(2), (3)간에 20V의 구동 전압을 인가하고, 그 때에 흐르는 소자 전류(If) 및 방출 전류(Ie)를 측정한 바, If=0.6mA, Ie=4.0μA이며, 전자 방출 특성은 인가 전압의 극성에 대해서 비대칭이었다. 소자 전극(2)의 측을 부의 극성으로 전압 인가하면, 그 역의 극성에 비해 1/10정도의 전류 밖에 흐르지 않았다. 전극(2)을 양의 극성으로 장시간 구동해도, 안정적으로 전자 방출 특성을 유지하고 있었다.

마지막으로, 본 실시예의 전자방출소자의 단면을 잘라, 투과형 전자현미경(TEM)에 의해 단면을 관찰한 바, 간극(5)은 소자 전극(2)의 전극 근방에 형성되어 있었다.

실시예 9

본 실시예에서는 도 18에 표시한 것처럼, 전극(2)의 단부를 테이퍼상에 형성하고, 전자방출소자를 작성했다. 이하에 작성 방법을 설명한다.

기판(1)으로서 석영 유리 기판을 이용해서 이것을 순수 및 유기용제에 의해 충분히 세정을 실시했다. 그 후, 기판(1)위에 스퍼터법에 의해 백금을 50nm 퇴적하고, 소자 전극(2)이 형성될 영역에 레지스트 패턴을 형성한 후, 건식 에칭을 실시함으로써, 소자 전극(2)을 형성했다. 다음에, 소자 전극(3)이 형성될 영역에 개구부를 가지는 레지스트 패턴을 형성한 후, 스퍼터법에 의해 백금을 50nm 퇴적해서 리프트 오프함으로써 소자 전극(3)을 형성했다.

상술한 바와 같은 방법으로 제작된 소자 전극(2), (3)을 형성한 기판(1)의 단면을 FE-SEM으로 관찰한 바, 소자 전극(2)의 측면과 기판(1)의 상부 표면이 이루는 각도는, 소자 전극(3)의 측면과 기판(1)의 상부 표면이 이루는 각도와 달랐다. FE-SEM상의 관찰시, 소자 전극(2)의 측면과 기판(1)이 이루는 각도 θ1은 약 6O도, 소자 전극(3)의 측면과 기판(1)이 이루는 각도 θ2는 약 9O도였다.

이상과 같이, 형상이 비대칭인 소자 전극쌍(2), (3)을 형성했다. 또한, 소자 전극(2), (3)간의 간격은, 1O㎛로 한다.

그 후, 실시예 8의 공정 2 내지 공정 4와 마찬가지 공정을 실시해서, 고분자막(4)의 형성, 저저항화 처리 및 간극(5)의 형성을 행하여, 본 실시예의 전자방출소자를 제작했다.

본 실시예에서는, 소자 전극(2)에 인가되는 전위를 소자 전극(3)에 인가되는 전위 보다도 높게 설정하면, 양호한 전자 방출 특성을 얻을 수 있었다.

마지막으로, 본 실시예의 전자방출소자의 단면을 잘라, 투과형 전자현미경(TEM)에 의해 단면을 관찰한 바, 간극(5)은 소자 전극(2)과 기판(1)과의 경계부 근방에 형성되어 있었다.

실시예 10

본 실시예에서는 도 26에 모식적으로 도시한 화상형성장치(100)를 작성했다.전자방출소자(102)로서는, 도 16 및 도 17에 표시한 제조방법에 의해 제조한 전자방출소자를 이용했다. 도 19 내지 도 25, 도 26 및 도 27을 이용해서, 본 실시예의 화상형성장치의 제작 방법을 설명한다.

도 25는, 리어 플레이트와, 해당 리어 플레이트위에 형성된 복수의 전자방출소자 및 복수의 전자방출소자에 신호를 인가하기 위한 배선으로 구성되는 전자원의 일부를 확대해서 모식적으로 나타내고 있다. 도 25에 있어서, (1)은 리어 플레이트, (5)는 간극, (2), (3)은 전극, (4')는 탄소를 주성분으로 하는 도전성 막(카본막), (62)는 X방향 배선, (63)은 Y방향 배선, (64)는 층간 절연층이다.

도 26에 있어서, 도 25와 동일한 부호의 것은, 동일한 부재를 나타내고 있다. (71)은 유리 기판 위에, 형광체막(74)과 Al로 이루어진 메탈 백(73)이 적층된 페이스 플레이트이다. (72)는 지지프레임이며, 리어 플레이트(1), 페이스 플레이트(71) 및 지지프레임(72)으로 진공 밀폐 용기가 형성된다.

이하, 도 19 내지 도 25, 도 26 및 도 16을 이용해서, 본 실시예를 설명한다.

(공정 1)

먼저, 유리 기판(1)위에, 스퍼터링법에 의해, 두께 30nm의 백금을 퇴적하고, 그 후, 소자 전극(3)이 형성될 영역에 개구부를 가지는 레지스트 패턴을 형성한 후, 더욱 백금을 100nm 퇴적했다. 다음에, 소자 전극(2), (3)의 형상에 대응하는 레지스트 패턴을 형성한 후에, 건식 에칭을 실시함으로써, 소자 전극(2), (3)을 형성했다. 이상의 방법으로, 소자 전극(2)의 두께가 30nm, 소자 전극(3)의 두께가130nm가 되는 비대칭의 소자 전극쌍(2), (3)을 형성했다(도 19). 또한, 소자 전극(2), (3)의 전극간 거리는 10㎛로 한다.

(공정 2)

다음에, 스크린 인쇄법에 의해 Ag페이스트를 인쇄하고, 베이킹함으로써, X방향 배선(62)를 형성했다(도 20).

(공정 3)

계속해서, (배치될) X방향 배선(62)과 Y방향 배선(63)의 교차부가 되는 위치에, 스크린 인쇄법에 의해 절연성 페이스트를 인쇄하고, 베이킹함으로써, 절연층(64)을 형성했다(도 21).

(공정 4)

또, 스크린 인쇄법에 의해 Ag페이스트를 인쇄하고, 베이킹함으로써, Y방향 배선(63)을 형성했다(도 22).

(공정 5)

이상과 같이 해서 매트릭스 배선(62), (63)을 형성한 기판(1)의 각 쌍의 전극(2), (3)에 걸친 위치에, 잉크젯인쇄법에 의해, 폴리이미드의 전구체인 2%의 폴리아미드산과, 3%의 트리에탄올 아민을 N-메틸 피롤리돈 용매에 용해시킨 용액을, 각 쌍의 전극(2), (3)간의 중앙을 중심으로 해서 도포하였다. 이것을, 진공하에, 350℃에서 베이킹하여, 직경 약 100㎛, 막두께 300nm의 원형의 폴리이미드막으로 이루어진 고분자막(4)을 얻었다(도 23).

(공정 6)

다음에, Pt로 이루어진 전극(2), (3), 매트릭스 배선(62), (63) 및 폴리이미드막으로 이루어진 고분자막(4)을 형성한 리어 플레이트(1)를 스테이지(도시생략) 위에 세트했다. 그리고, Q스위치 펄스 Nd:YAG 레이저(펄스폭 100nsec, 반복 주파수 10㎑, 빔 직경 5㎛)의 제 2 고조파(SHG)를, 각각의 고분자막(4)의 전체 영역에 조사했다. 이 공정에 의해, 각각의 폴리이미드막의 저저항화 처리를 실시했다. 또한, 이 저저항화 처리를 가한 폴리이미드막을, 라만 분광 분석한 바, 그라파이트 성분을 함유하는 카본막(4')으로 개질되어 있는 것을 알게 되었다.

(공정 7)

이상과 같이 해서 제작한 리어 플레이트(1)위에, 지지프레임(72)과 스페이서(101)를 프릿 유리에 의해 접착했다. 그리고, 스페이서(101)와 지지프레임(72)이 접착된 리어 플레이트(1)와, 페이스 플레이트(71)를 대향시켜서 형광체막(74)로 메틸 백(73)이 형성된 면과, 배선(62), (63)이 형성된 면이 대향되도록 해서 배치했다(도 27a). 이 공정에서, 페이스 플레이트(71)상의 지지프레임(72)과 대향하는 면에는, 미리 프릿 유리를 도포해 두었다.

(공정 8)

다음에, 대향시킨 페이스 플레이트(71)와 리어 플레이트(1)를 10^-6Pa의 진공 분위기중에서 400℃로 가열 및 가압해서 봉합을 실시했다(도 27b). 이 공정에 의해, 내부가 고진공으로 유지된 기밀 용기를 얻을 수 있었다. 또한, 형광체막(74)에는 R(적색), G(녹색) 및 B(청색)의 3원색의 각 색의 형광체가 스트라이프 형상으로 배치된 것을 이용했다.

마지막으로, X방향 배선(62)과 Y방향 배선(63)을 통해서, 각각의 전극(2), (3)간에 펄스폭 1msec, 펄스 간격 10msec의 직사각형 펄스를 인가함으로써 각각의 카본막(4')에 간극(5)을 형성해서(도 25 참조), 본 실시예의 화상형성장치(100)를 제작했다.

이상과 같이 해서 완성한 화상형성장치에 있어서, 주사 신호에 동기한 변조 신호가 인가되는 X방향 배선(62)을 신호 배선으로 이용하고, 주사 신호가 인가되는 Y방향 배선(63)을 주사 배선으로서 이용해서 순차 구동을 실시했다. 그 때, 소망의 전자방출소자에는 20V의 전압을 인가하고, 고압 단자(Hv)를 통해서 메탈 백(73)에 8kV의 전압을 인가했다. 이 결과, 장시간에 걸쳐서 격차의 적은 밝고 양호한 화상을 표시할 수가 있었다.

실시예 11

본 실시예에서는, 실시예 10에 있어서 공정 1과 공정 5이외의 공정은 마찬가지로 실시하였으므로, 여기서는 공정 1과 공정 5만 설명한다. 이하에 도 29를 이용해서 본 실시예를 설명한다. 또한, 도 29에 있어서, 좌측의 도는, 본 실시예에 있어서의 전자방출소자의 작성 공정에 있어서의 단면 모식도이며, 우측의 도의 각각은, 좌측의 것의 평면도에 대응한다.

(공정 1)

유리로 이루어진 기판(1)을 세제, 순수 및 유기용제를 이용해서 충분히 세정하고, 스퍼터법을 이용해서 전극 재료인 Pt를 퇴적 후, 포토리소그래피 기술을 이용해서 기판(1)위에 전극(2), (3)을 형성했다(도 29a).

(공정 5)

매트릭스 배선을 형성한 기판(1)에, 방향족 폴리이미드의 전구체인 폴리아미드산(히타치 화성공업(주)제: PIX-L110)용액을, 3%의 트리에탄올 아민을 녹인 N-메틸 피롤리돈 용매로 희석하고, 스핀코터에 의해 전체면에 도포하고, 진공 조건하에 350℃까지 가열해서 베이킹하여, 이미드화를 실시했다(도 29b). 그 후, 포토레지스트(8)를 도포하고(도 29c), 노광(도시생략), 현상(도 29d) 및 에칭(도 29e)의 각 공정을 행함으로써, 폴리이미드막(4")을 소자 전극(2), (3)을 가로질러 뻗은 사다리꼴 형상으로 패터닝하여, 사다리꼴 형상의 고분자막(4)을 제작하였다(도 29f 및 도 30). 이 때의 폴리이미드막(4)의 막두께는 30nm였고, 전극(2)측의 접속길이를 50㎛, 전극(3)측의 접속길이를 85㎛로 하였다.

본 실시예에서 작성한 화상표시장치에 있어서, 주사 신호에 동기한 변조신호가 인가되는 X방향 배선(62)을 신호 배선, 주사 신호가 인가되는 Y방향 배선(63)을 주사 배선으로서 이용해서 순차 구동을 실시했다. 그 때, 소망의 전자방출소자에는 20V의 전압을 인가하고, 고압 단자(Hv)를 통해서 메탈 백(73)에 8kV의 전압을 인가했다. 이 결과, 장시간에 걸쳐서 밝고 양호한 화상을 표시할 수가 있었다. 또한, 도 31에 표시한 것처럼, 각 간극(5)은, 모두 전극(2)의 가장자리 근방에 형성되어 있었다.

실시예 12

본 실시예에서는 공정 1과 공정 5이외의 공정은 실시예 10의 공정과 마찬가지로 했으므로, 여기에서는 공정 1과 공정 5만 설명한다. 이하에 도 32를 이용해서 본 실시예를 설명한다.

(공정 1)

유리 기판(1)위에, 스퍼터링법에 의해, 두께 10Onm의 Pt막을 퇴적하고, 포토리소그라피기술을 이용해서 각각 Pt막으로 이루어진 전극(2), (3)을 형성했다(도 32a). 또한, 전극간 거리는 1O㎛로 한다.

(공정 5)

매트릭스 배선을 형성한 기판(1)의 전극(2), (3)간에 걸치는 위치에, 잉크젯인쇄법에 의해, 폴리이미드의 전구체인 2%의 폴리아미드산과, 3%의 트리에탄올 아민을 N-메틸 피롤리돈 용매에 녹인 용액의 액체방울(4")을, 전극(2), (3)간의 중앙선으로부터 전극(3)측을 향해서 40㎛ 어긋난 위치를 중심으로 해서 도포하였다(도 32 b 및 도 33). 이 도포막을, 진공하에서, 350℃에서 베이킹하여, 직경 약 100㎛, 막두께 300nm의 원형의 폴리이미드막으로 이루어진 고분자막(4)을 얻었다(도 32c 및 도 34).

본 실시예에서는, 고분자막(4)과 전극(2)과의 접속길이과 고분자막(4)과 전극(3)과의 접속길이를 다른 상태로 하기 위하여, 전극(2), (3)간의 중심으로부터 임의의 소정의 거리 만큼 벗어난 위치에, 고분자 용액 또는 고분자 전구체 용액을 적하하였다(도 33b). 상기 벗어남 양은, 전극(2), (3)간 거리, 고분자막(4)과 각 전극(2), (3)과의 접속길이, 부여하는 적하량, 기판(1) 및 전극(2), (3)의 표면 상태를 감안해서 정한다.

본 실시예에서 작성한 화상형성장치에 있어서, 주사 신호에 동기한 변조신호가 인가되는 X방향 배선(62)을 신호 배선, 주사 신호가 인가되는 Y방향 배선(63)을 주사 배선으로서 이용해서 순차 구동을 실시했다. 그 때, 소망의 전자방출소자에는 20V의 전압을 인가하고, 고압 단자(Hv)를 통해서 메탈 백(73)에 8kV의 전압을 인가했다. 이 결과, 장시간에 걸쳐서 밝고 양호한 화상을 형성할 수가 있었다. 또한, 도 35에 표시한 것처럼, 각 간극(5)은, 모두 대응하는 전극(2)의 내부의 가장자리부 근방에 형성되어 있었다.

실시예 13

본 실시예에서는 공정 1과 공정 5이외의 공정은 실시예 10의 공정과 마찬가지로 하였으므로, 여기에서는 공정 1과 공정 5만 설명한다. 이하에 도 36을 이용해서 본 실시예를 설명한다. 도 37에 있어서, 좌측의 도는, 본 실시예에 있어서의 전자방출소자의 작성 공정에 있어서의 단면 모식도이며, 우측의 도의 각각은, 좌측의 도의 평면도에 대응한다.

(공정 1)

유리 기판(1)위에, 스퍼터링법에 의해, 두께 10Onm의 Pt막을 퇴적하고, 포토리소그라피 기술을 이용해서 각각 Pt막으로 이루어진 전극(2), (3)을 형성했다(도 36a). 또한, 전극간 거리는 1O㎛로 한다.

(공정 5)

다음에, 전극(2)의 표면에너지와 전극(3)의 표면에너지를 다르게 하는 처리를 실시했다(도 36b). 그리고, 매트릭스배선이 형성된 기판(1)상에 전극(2), (3)양단에 걸쳐, 잉크젯인쇄법에 의해, 2%의 폴리아미드산과, 3%의 트리에탄올 아민을 N-메틸 피롤리돈 용매에 녹인 용액을 전극(2), (3)간의 중앙에 중앙선이 실질적으로 위치하도록 도포했다(도 36c). 그리고, 이 도포막을 진공하에서, 350℃에서 베이킹하여, 고분자막(4)을 얻었다(도 36d 및 도 37).

상기 용액을, 서로 표면에너지가 다른 1쌍의 전극(2), (3)에 마찬가지로 부여하면, 표면에너지의 낮은 전극상에서는 액체방울이 퍼지기 어렵기 때문에 액체방울의 부착 면적이 작아지는 한편, 표면에너지의 높은 전극상은 액체방울이 퍼지기 쉽기 때문에, 액체방울의 부착 면적을 크게 할 수가 있다. 이 때문에, 고분자막(4)과 1쌍의 전극(2), (3) 각각과의 접속길이를 다른 상태로 할 수가 있다. 또한, 이 때, 전극(2), (3)간에 위치하는 기판(1) 표면의 표면에너지는, 표면에너지가 높은 한쪽의 전극의 표면에너지와 일치하는 것이 보다 바람직하다.

전극(2)의 표면에너지와, 전극(3)의 표면에너지의 어느 쪽을 낮게(높게) 설정할까는, 어느 쪽의 전극 측에 간극(5)을 배치할까에 의해 적당히 선택된다.

본 실시예에 있어서는, 전극(3)을 마스킹한 다음에, 전극(2)을 알칼리 세정함으로써, 전극(2)의 표면에너지를 전극(3)의 표면에너지보다도 낮게 설정했다. 또한, 전극(2)의 표면에너지와 전극(3)의 표면에너지를 다르게 하는 방법은, 상술한 방법 외에는, 한쪽의 전극을 유기물을 포함한 분위기에 쬐는 방법 등 여러 가지의 방법을 이용할 수가 있다.

나아가서는, 전극(2)의 조성과 전극(3)의 조성을 다르게 함으로써, 전극(2)의 표면에너지와 전극(3)의 표면에너지를 다르게 할 수가 있다. 구체적으로는,전극(2)을 구성하는 재료와 전극(3)을 구성하는 재료를 다르게 해서 전극(2), (3)을 작성하는 방법이나, 전극(2)을 구성하는 재료의 조성 비율과 전극(3)을 구성하는 재료의 조성 비율을 다르게 해서 전극(2), (3)을 작성하는 방법 등을 이용할 수가 있다.

전극(2)을 구성하는 재료의 조성 비율과 전극(3)을 구성하는 재료의 조성 비율을 다르게 하는 방법으로서는, 예를 들면, 전극(2)과 전극(3)을 실질적으로 동일 조성으로 작성한 후에 한 쪽의 전극에 소정 재료를 도핑하는 방법, 전극(2)과 전극(3)을 실질적으로 동일 조성으로 작성하고, 적어도 한쪽의 전극에 접속시킨 부재로부터, 당해 부재에 함유된 재료부분을, 당해 부재에 접속된 전극에 확산시키는 방법 등도 들고 있다.

재료부분을 한 쪽의 전극으로 확산시키는 방법의 예로서는, [1] 한 쪽의 전극에 접속된 성분을 가열하는 방법이나, [2] 전극(2)과 전극(3)사이의 중심선과 한 성분간의 거리가 상기 중심선과 다른 성분과의 거리와 다르도록 해당 두 성분을 상기 양쪽 전극(2), (3)에 접속한 후, 가열하는 방법이나, 또는 [3] 전극(2)과 상기 성분과의 접속 면적과, 전극(3)과 상기 성분과의 접속 면적이 다르도록 상기 2성분을 상기 양쪽 전극(2), (3)에 접속한 후, 해당 성분을 가열하는 방법 등을 들 수 있다.

상기 확산 방법에 있어서, 확산시키고 싶은 재료의 표준 단극전위(표준 전극 전위)가, 확산시키고 싶은 전극의 재료의 표준 단극전위(표준 전극 전위)보다도 낮아지도록 설정한다.

예를 들면, 본 실시예의 전자원에 있어서는, 배선(62)과 배선(63)을 Ag를 주성분으로 이용해서 형성하고, 전극(2), (3)의 재료로서 Pt를 선택한다. 그리고, 상기 [2]의 방법의 경우에는, 예를 들면, 도 39에 표시한 바와 같이, 전극(2)과 전극(3)과의 사이의 중심 위치로부터, 각각의 전극에 접속된, 확산시키고 싶은 재료(Ag)를 포함한 배선(62, 63)까지의 거리(L1, L2)를, 각각 다르게 배치한다. 이와 같이 함으로써, 고분자막에 인접한 전극(2)까지의 확산길이와, 전극(3)의 가장자리부까지의 확산길이를 다르게 할 수 있다. 그 결과, 배선(62, 63)을 가열하면, 배선으로부터 거리가 가까운 전극(2)쪽에 보다 많은 Ag를 확산시킬 수가 있다.

또한, 상기[3]의 방법의 경우에는, 예를 들면, 도 39에 표시한 바와 같이, 전극(2)과 확산시키고 싶은 재료를 함유하는 배선(62)과의 접촉 면적과, 전극(3)과 확산시키고 싶은 재료를 함유하는 배선(63)과의 접촉 면적을 다르게 하도록 설계하면 된다. 나아가서는, 도 39에 표시한 것처럼, 상기 [2]와 [3]의 기법을 동시에 만족시키면 한층 더 효과를 얻을 수 있다.

상기 예에 있어서는, 배선(62)과 (63)과의 쌍방을 가열하는 예를 표시하였으나, 본 발명에서는, 재료를 확산시키고 싶은 전극에 접속된 배선만을 가열함으로써 상기한 확산을 실시하는 일도 당연 가능하다.

본 실시예에서 작성한 화상형성장치에 있어서, 주사 신호에 동기한 변조 신호가 인가되는 X방향 배선(62)을 신호 배선으로 이용하고, 주사 신호가 인가되는 Y방향 배선(63)을 주사 배선으로 이용해서 순차 구동을 실시했다. 그 때, 소망의 전자방출소자에는 20V의 전압을 인가하고, 고압 단자(Hv)를 통해서 메탈 백(73)에8kV의 전압을 인가했다. 그 결과, 장시간에 걸쳐서 밝고 양호한 화상을 형성할 수가 있었다. 또한, 도 38에 표시한 것처럼, 각 간극(5)은, 모두 전극(2)의 내부의 가장자리 근방에 형성되어 있었다.

이상, 본 발명에 의하면, 전극 근처의 소정의 위치에 전자 방출부가 형성되어, 전자 방출 효율이 높고, 또한, 특성이 균일한 전자방출소자를 재현성 좋게 제조할 수가 있다. 나아가서는, 본 발명의 전자방출소자 및 그 제조방법을 이용해서, 전자방출소자를 복수개 배열한 전자원 또는 화상표시장치를 제조할 수가 있어, 대형 면적의 고품위의 균일한 화상을 표시할 수 있는 화상표시장치를 실현할 수 있다. 또한, 본 발명의 화상형성장치의 제조방법에 의하면, 전자방출소자의 작성 프로세스를 간이화 할 수 있는 것과 동시에, 균일성이 뛰어나 장기에 걸쳐 표시 품위가 뛰어난 화상형성장치를 염가로 제조할 수가 있다.

이상에서 본 발명은 현재 바람직한 실시형태예라고 생각되는 것을 기준으로 해서 설명하였으나, 본 발명은 개시된 실시형태예로 한정되지 않는 것은 물론이다. 이에 대해서, 본 발명은 첨부된 청구범위의 정신과 범주내에 포함된 각종 변형이나 등가의 구성도 포함시키고자 한다. 이하의 청구범위의 범주는, 이러한 변형과 등가의 구조 및 기능을 모두 망라하도록 가장 광의로 해석될 필요가 있다.

Claims (49)

1. (A) 기판 표면 위에, 간격을 두고 배치된 제 1 및 제 2전극:

   (B) 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치됨과 동시에, 상기 제 2전극에 접속된 카본막; 및

   (C) 상기 제 2전극에 접속된 카본막과 상기 제 1전극과의 사이에 배치된 간극을 구비하고;

   상기 간극에 있어서, 상기 카본막의 표면과 상기 제 1전극의 표면과의 간격이, 상기 기판 표면 보다도, 상기 기판 표면으로부터 떨어진 위쪽에 있어서 좁아지고 있고,

   상기 간극내에, 상기 제 1전극의 표면이 일부 노출되고 있는 것을 특징으로 하는 전자방출소자.
2. 제 1항에 있어서, 상기 제 1전극 위에 또 다른 카본막이 배치되어 있는 것을 특징으로 하는 전자방출소자.
3. 제 2항에 있어서, 상기 간극내에, 상기 제 1전극과 상기 또 다른 카본막과의 계면이 노출되어 있는 것을 특징으로 하는 전자방출소자.
4. 제 2항에 있어서, 평면에 있어서, 상기 또 다른 카본막의 상부 표면과 상기기판의 상부 표면과의 거리가, 상기 전극간의 상기 기판의 상부 표면과 상기 전극사이에 배치된 카본막의 상부 표면과의 거리보다도 큰 것을 특징으로 하는 전자방출소자.
5. (A) 기판 표면 위에 배치된 제 1 및 제 2전극; 및

   (B) 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치되고 있어 카본막의 제 1부분이 상기 제 1전극의 일부를 덮고, 해당 카본막의 제 1부분이 상기 제 2전극의 일부를 덮고 있는, 간극을 가지는 카본막을 구비하고,

   상기 간극내에 상기 제 1전극의 표면의 일부가 노출하고,

   상기 간극의 폭이, 상기 기판 표면쪽 보다도, 상기 기판 표면으로부터 떨어진 위쪽에 있어서 좁아지고 있는 것을 특징으로 하는 전자방출소자.
6. 제 5항에 있어서, 상기 제 1전극 위에 위치하는 상기 카본막의 제 1부분과 상기 제 1전극과의 계면이, 상기 간극내에 노출되어 있는 것을 특징으로 하는 전자방출소자.
7. (A) 기판 표면 위에, 간격을 두고 배치된 제 1 및 제 2전극; 및

   (B) 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치됨과 동시에, 한 쪽의 단부가 상기 제 2전극의 일부를 덮고 있는 카본막을 구비하고,

   상기 카본막의 다른 쪽의 단부와 상기 제 1전극에 의해, 적어도 일부의 간극이 규정되는 되는 것을 특징으로 하는 전자방출소자.
8. 제 7항에 있어서, 상기 카본막의 다른 쪽의 단부와, 상기 제 1전극과의 간격이, 상기 기판 표면 보다도, 상기 기판 표면으로부터 떨어진 위쪽에 있어서 좁아지고 있는 것을 특징으로 하는 청구항 7에 기재의 전자방출소자.
9. 제 7항 또는 제 8항에 있어서, 상기 제 1전극 위에 또 다른 카본막이 배치되어 있는 것을 특징으로 하는 전자방출소자.
10. 제 9항에 있어서, 상기 또 다른 카본막의 상부 표면과 상기 기판의 상부 표면과의 거리가, 상기 전극간의 상기 기판의 상부 표면과 상기 전극사이에 배치된 카본막의 상부 표면과의 거리보다도 큰 것을 특징으로 하는 전자방출소자.
11. 제 9항에 있어서, 상기 제 1전극상에 배치된 카본막과 상기 제 1전극과의 계면이, 상기 간극내에 노출되어 있는 것을 특징으로 하는 전자방출소자.
12. (A) 기판 표면 위에 배치된 제 1 및 제 2전극;

    (B) 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치되고, 한 쪽의 단부가 상기 제 1전극의 일부를 덮고 있고, 또한, 다른 쪽의 단부가 상기 제 2전극의 일부를 덮고 있는, 간극을 가지는 카본막을 구비하고,

    상기 간극내에, 상기 제 1전극의 표면의 적어도 일부가 노출되어 있는 것을 특징으로 하는 전자방출소자.
13. 제 12항에 있어서, 상기 제 1전극 위에 배치된 상기 카본막의 단부와 상기 제 1전극과의 계면이, 상기 간극내에 노출되어 있는 것을 특징으로 하는 전자방출소자.
14. (A) 기판 표면 위에 배치된 제 1 및 제 2전극;

    (B) 상기 제 1전극과 제 2전극과의 사이의 상기 기판 표면 위에 배치되고, 그 한 쪽의 단부가 상기 제 2전극의 일부를 덮고 있는 카본막을 구비하고,

    상기 카본막의 다른 쪽의 단부가, 간격을 개재하여 제 1전극과 대향하고 있는 것을 특징으로 하는 전자방출소자.
15. 제 14항에 있어서, 상기 카본막의 다른 쪽의 단부가, 상기 기판 표면으로부터 떨어져 있는 것을 특징으로 하는 전자방출소자.
16. 제 14항에 있어서, 상기 제 1전극 위에 또 다른 카본막이 배치되어 있는 것을 특징으로 하는 전자방출소자.
17. 제 16항에 있어서, 상기 다른 쪽 카본막의 상부표면의 상기 기판의 상부 표면으로부터의 거리가, 상기 전극간의 상기 기판의 상부 표면과 상기 전극사이에 배치된 카본막의 상부 표면과의 거리 보다도 큰 것을 특징으로 하는 전자방출소자.
18. 제 1항, 제 5항, 제 7항 및 제 12항중 어느 한 항에 있어서, 상기 간극내에 노출된 상기 기판 표면의 적어도 일부가, 오목한 것을 특징으로 하는 전자방출소자.
19. 제 1항, 제 5항, 제 7항 및 제 12항중 어느 한 항에 있어서, 전자 방출부가, 상기 간극에 복수개 배치되어 있는 것을 특징으로 하는 전자방출소자.
20. 제 1항, 제 5항, 제 7항, 제 12항 및 제 14항중 어느 한 항에 있어서, 상기 제 1전극과 제 2전극의 양단에 전압을 인가함에 따라서, 상기 제 1전극과 제 2전극과의 사이에 인가되는 전계의 방향을 따라서, 비대칭인 전자 방출 특성을 나타내는 것을 특징으로 하는 전자방출소자.
21. 제 1항, 제 5항, 제 7항 및 제 12항중 어느 한 항에 있어서, 상기 제 1전극과 상기 제 2전극이 대면하는 방향에 있어서의 상기 간극의 폭이 50nm이하인 것을 특징으로 하는 전자방출소자.
22. 제 1항, 제 5항, 제 7항 및 제 12항중 어느 한 항에 있어서, 상기 제 1전극과 상기 제 2전극이 대면하는 방향에 있어서의 상기 간극의 폭이 10nm이하인 것을 특징으로 하는 전자방출소자.
23. 제 1항, 제 5항, 제 7항 및 제 12항중 어느 한 항에 있어서, 상기 제 1전극과 상기 제 2전극이 대면하는 방향에 있어서의 상기 간극의 폭이 5nm이하인 것을 특징으로 하는 전자방출소자.
24. 제 1항, 제 5항, 제 7항, 제 12항 및 제 14항중 어느 한 항에 기재된 전자방출소자를 복수개 구비해서 이루어진 것을 특징으로 하는 전자원.
25. 제 24항에 기재된 전자원과, 발광 부재를 구비한 것을 특징으로 하는 화상표시장치.
26. (A) 기판 위에, 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 공정(C)는, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 공급해서, 한 쪽의 전극의 단부 근방에서 발생하는주울열을, 다른 쪽의 전극의 단부 근방에서 발생하는 주울열 보다도 높아지도록 하는 것을 특징으로 하는 전자방출소자의 제조방법
27. (A) 기판 위에 1쌍의 전극과 해당 전극간을 접속하는 고분자막을, 상기 1쌍의 전극중 한 쪽의 전극과 상기 고분자막과의 접촉 저항과, 상기 1쌍의 전극 중의 다른 쪽의 전극과 상기 고분자막과의 접촉 저항이 다르도록 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
28. (A) 기판 위에, 1쌍의 전극과, 상기 1쌍의 전극의 각각의 일부를 덮음으로써 상기 전극간을 접속하는 고분자막을 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 고분자막이, 상기 1쌍의 전극중 한 쪽의 전극의 일부를 덮는 부분에 있어서의 스텝 커버리지와, 상기 1쌍의 전극중의 다른 쪽의 전극의 일부를 덮는 부분에 있어서의 스텝 커버리지가 다르도록 형성되고;

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
29. (A) 기판 위에, 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을, 상기 1쌍의 전극중 한 쪽의 전극과 상기 고분자막으로 구성되는 형상과, 상기 1쌍의 전극중의 다른 쪽의 전극과 상기 고분자막으로 구성되는 형상이 다르도록 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
30. (A) 기판 위에, 서로 형상이 다른 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는공정을 구비하고;

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
31. 제 26항, 제 29항 및 제 30항중 어느 한 항에 있어서, 상기 1쌍의 전극은, 서로 다른 크기로 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
32. 제 26항 내지 제 30항중 어느 한 항에 있어서, 상기 1쌍의 전극은, 서로 다른 두께로 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
33. 제 26항 내지 제 30항중 어느 한 항에 있어서, 상기 1쌍의 전극은, 상기 1쌍의 전극중 한 쪽의 전극의 측면과 상기 기판면이 이루는 각도가, 상기 1쌍의 전극중의 다른 쪽의 전극의 측면과 상기 기판면이 이루는 각도와 다르도록 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
34. (A) 기판 위에, 서로 재료가 다른 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는공정을 구비하고;

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
35. (A) 기판 위에, 서로 표면에너지가 다른 1쌍의 전극을 형성하는 공정;

    (B) 상기 기판 위에 배치된 상기 1쌍의 전극간을 접속하는 고분자막을 형성하는 공정;

    (C) 상기 고분자막을 저저항화 처리하는 공정; 및

    (D) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 전극간을 접속하는 고분자막은, 상기 고분자막을 구성하는 고분자의 용액 또는 그 전구체 용액을 상기 기판 위에 도포하고 나서, 상기 용액이 도포된 상기 기판을 가열함으로써 형성되고,

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
36. (A) 기판 위에, 서로 조성이 다른 1쌍의 전극을 형성하는 공정;

    (B) 상기 기판 위에 배치된 상기 1쌍의 전극간을 접속하는 고분자막을 형성하는 공정;

    (C) 상기 고분자막을 저저항화 처리하는 공정; 및

    (D) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 전극간을 접속하는 고분자막은, 상기 고분자막을 구성하는 고분자의 용액 또는 그 전구체 용액을 상기 기판 위에 도포하고 나서, 상기 용액이 도포된 상기 기판을 가열함으로써 형성되고,

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
37. 제 34항 내지 제 36항중 어느 한 항에 있어서, 상기 1쌍의 전극은, 실질적으로 동일한 재료로 이루어진 1쌍의 도전성 부재 중의 한 쪽에, 상기 도전성 부재와는 다른 재료를 첨가함으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
38. 제 34항 내지 제 36항중 어느 한 항에 있어서, 상기 1쌍의 전극은, 실질적으로 동일한 재료로 이루어진 1쌍의 도전성 부재 중의 적어도 한 쪽과, 상기 도전성 부재를 구성하는 재료 보다도 표준 전극 전위가 낮은 재료로 이루어진 부재를 접속하고, 적어도 상기 도전성 부재를 구성하는 재료 보다도 표준 전극 전위가 낮은 재료로 이루어진 부재를 가열함으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
39. (A) 기판 위에, 1쌍의 전극과, 상기 전극간을 접속하는 고분자막을, 상기 1쌍의 전극중 한 쪽의 전극과 상기 고분자막과의 접속길이와, 상기 1쌍의 전극중의 다른 쪽의 전극과 상기 고분자막과의 접속길이가 다르도록 형성하는 공정;

    (B) 상기 고분자막을 저저항화 처리하는 공정; 및

    (C) 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 간극을 형성하는 공정을 구비하고;

    상기 간극은, 상기 1쌍의 전극을 개재하여, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
40. 제 39항에 있어서, 상기 각 접속길이는, 상기 1쌍의 전극중 대응하는 전극의 단부와 상기 고분자막과의 접속길이인 것을 특징으로 하는 전자방출소자의 제조방법.
41. 제 39항에 있어서, 상기 각 접속길이는, 상기 고분자막과, 상기 기판과 상기 전극의 대응하는 전극의 적어도 한쪽이 접하는 부분의 길이인 것을 특징으로 하는 전자방출소자의 제조방법.
42. (A) 기판 위에, 1쌍의 전극과 상기 1쌍의 전극간을 접속하는 고분자막을 형성하는 공정;

    (B) 상기 고분자막의, 상기 1쌍의 전극중 한 쪽의 전극에 가까운 영역을, 다른 쪽의 전극에 가까운 영역 보다도 저저항화 처리하는 공정; 및

    (C) 상기 1쌍의 전극을 통해서, 상기 고분자막을 저저항화 처리함으로써 얻어진 막에 전류를 흘림으로써, 해당 고분자막을 저저항화해서 얻어진 막에 간극을 형성하는 공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법.
43. 제 26항 내지 제 30항, 제 34항 내지 제 36항, 제 39항 및 제 42항중 어느 한 항에 있어서, 상기 고분자막은, 잉크젯법을 이용해서, 상기 고분자막을 구성하는 고분자의 용액 또는 상기 고분자막을 구성하는 고분자의 전구체의 용액을 부여함으로써 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.
44. 제 26항 내지 제 30항, 제 34항 내지 제 36항, 제 39항 및 제 42항중 어느 한 항에 있어서, 상기 고분자막을 저저항화하는 공정은, 상기 고분자막에 입자 빔 또는 광을 조사함으로써 행해지는 것을 특징으로 하는 전자방출소자의 제조방법.
45. 제 44항에 있어서, 상기 입자 빔이, 전자빔인 것을 특징으로 하는 전자방출소자의 제조방법.
46. 제 44항에 있어서, 상기 입자 빔이, 이온 빔인 것을 특징으로 하는 전자방출소자의 제조방법.
47. 제 44항에 있어서, 상기 광이, 레이저광인 것을 특징으로 하는 전자방출소자의 제조방법.
48. 기판 위에, 복수의 전자방출소자를 배치해서 이루어진 전자원의 제조방법에 있어서, 상기 각 전자방출소자는, 제 26항 내지 제 30항, 제 34항 내지 제 36항, 제 39항 및 제 42항중 어느 한 항에 기재된 방법으로 형성되는 것을 특징으로 하는 전자원의 제조방법.
49. 복수의 전자방출소자를 가지는 전자원과, 상기 전자원으로부터 방출되는 전자의 조사에 의해 화상을 형성하는 화상형성부재를 구비한 화상형성장치의 제조방법에 있어서, 상기 전자원이 제 48항에 기재된 방법에 의해 제조되는 것을 특징으로 하는 화상형성장치의 제조방법.