JP3416261B2 - 電子源のフォーミング方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】 本発明は、電子源のフォーミン
グ方法に関する。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。

【０００３】冷陰極電子源には電界放出型（以下ＦＥと
略す）、金属／絶縁層／金属型（以下ＭＩＭと略す）や
表面伝導型放出素子（以下ＳＣＥと略す）等がある。

【０００４】ＦＥ型の例としては、W.P.Dyke & W.W.Dol
an , "Field emission" , Advancein Electron Physics
, 8,89(1956) や、 C.A.Spindt , "PHYSICAL propertie
s of thin-film field emission cathodes with molybd
enum cones" ,J.Appl.Phys.,47,5248(1976)等が知られ
ている。

【０００５】また、ＭＩＭ型の例として、C.A.Mead, "T
he tunnel-emission amplifier,J.appl.Phys.,32,(196
1) 等が知られている。

【０００６】さらに、ＳＣＥ型の例としては、M.I.Elin
son, Radio Eng. Electron Pys., 10.(1965)等がある。

【０００７】ＳＣＥ型は基板上に形成された小面積の薄
膜に、膜面に平衡に電流を流すことにより、電子放出が
生ずる現象を利用するものである。

【０００８】この、表面伝導型放出素子としては、前述
のエリンソン（Erinson）等によるＳｎＯ2 薄膜を用い
たもの、Ａｕ薄膜によるもの（G.Dittmer:" Thin Solid
Films",9,319(1972) Ｉｎ2Ｏ3 ／ＳｎＯ2 薄膜による
もの（M.Hartwell and C.G.Fonstad: " IEEE Trans.ED
Conf. " 、519(1975)、カーボン薄膜によるもの（荒木久
他：真空、第２６巻、第１号、２２頁（１９８３）な
どが報告されている。

【０００９】これらの表面伝導型放出素子の典型的な素
子構成として前述のM.Hartwell（Ｍ．ハートウェル）の
素子構成を図２３に示す。同図において、５０１は絶縁
性基板である。５０２は電子放出部形成用薄膜で、スパ
ッタで形成された形状金属酸化物薄膜などからなり、後
述のフォーミングと呼ばれる通電処理により電子放出部
５０３が形成される。５０４は電子放出部形成用薄膜に
電子放出部５０３が形成されたもので、電子放出部を含
む薄膜と呼ぶ。

【００１０】従来、これらの表面伝導型放出素子におい
ては、電子放出を行う前に電子放出部形成用薄膜５０２
に予めフォーミングと呼ばれる通電処理によって電子放
出部５０３を形成するのが一般的である。ここで、フォ
ーミングとは、電子放出部形成用薄膜５０２の両端に電
圧を印加通電し、電子放出部形成用薄膜５０２を局所的
に破壊、変形もしくは変質せしめ、電気的に高抵抗な状
態にした電子放出部５０３を形成することである。

【００１１】なお、電子放出部５０３は電子放出部形成
用薄膜５０２の一部に亀裂が発生し、その亀裂の付近か
ら電子放出が行われる。以下フォーミングにより発生し
た電子放出部５０３を含む電子放出部形成用薄膜を電子
放出部を含む薄膜５０４と呼ぶ。前記フォーミング処理
をした表面伝導型放出素子は上述電子放出部を含む薄膜
５０４に電圧を印加し、素子に電流を流すことにより、
上述電子放出部５０３より電子を放出せしめるものであ
る。

【００１２】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたる多数素子
を配列形成できる利点がある。そこで、この特徴を生か
せるよういろいろな応用が研究されている。例えば、荷
電ビーム源、表示装置などが挙げられる。多数の表面伝
導型放出素子を配列形成した例としては、並列に表面伝
導型放出素子を配列し、個々の素子の両端を配線にてそ
れぞれ結線した行を多数行配列した電子源が挙げられる
（例えば、本出願人の特開平１−０３１３３２）。

【００１３】また、特に表示措置等の画像形成装置にお
いては、近年、液晶を用いた平板型表示装置が、ＣＲＴ
に替わって普及してきたが、自発光型でないため、バッ
クライトを持たなければならない視野角が小さい等の問
題点があり、自発光型の表示装置の開発が望まれてき
た。表面伝導型放出素子を多数配置した電子源と電子源
より放出された電子によって、可視光を発光せしめる蛍
光体とを組み合わせた表示装置である画像形成装置は、
自発光型で視野角の大きな表示装置である（例えば、本
出願人のＵＳＰ５０６６８８３）。

【００１４】

【発明が解決しようとする課題】上述の表示装置をはじ
めとして、表面伝導型放出素子を応用した各種画像形成
パネルにおいては当然のことながら高品位・高精細な画
像が望まれる。これを実現するに、発明者等は例えば、
単純マトリクス配線された多数の表面伝導型放出素子を
試みた。このため、行および列の数がそれぞれ数百〜数
千にも達する非常に多くの素子配列が必要となり、かつ
各表面伝導型放出素子の素子特性が均一であることが望
まれる。

【００１５】このように非常に多くの素子を多数個並列
（例えば１列ごと）にフォーミングしようとすると、電
流の増加による配線、その他の部分へのダメージの問題
が出てくる。また電流量の増加に伴なう配線抵抗による
電圧降下で、各素子ごとに印加される電圧がばらついて
しまう現象が起きる。そして、素子のフォーミング時の
非線形性の影響で、各素子が経験する電圧パターンに大
きな違いを生じ、素子特性がばらつくということが考え
られる。また１素子ずつ印加電圧を昇圧してフォーミン
グしようとすると、膨大な時間がかかってしまうという
問題があった。

【００１６】本発明は上記の問題点に鑑みてなされたも
のであり、フォーミングにおける素子特性のばらつきを
抑えるために、各配線に流れる電流を軽減しながら、多
数個同時にかつ時間的に損失することなくフォーミング
するフォーミング方法及び該方法による電子源及び画像
形成装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明のフォーミング方法は次のような構成から成
る。複数の行方向配線及び列方向配線と、該行方向配線
及び列方向配線にマトリクス状に接続された複数の表面
伝導型電子放出素子を有する電子源のフォーミング方法
であって、所定数の電子放出部形成用薄膜を選択するよ
うに行方向及び列方向の配線を選択し、前記選択された
配線を介して前記電子放出部形成用薄膜に所定波形のパ
ルス電圧を所定時間間隔で印加し、前記所定時間間隔内
に、前記選択された所定数の電子放出部形成用薄膜を非
選択として、他の所定数の電子放出部形成用薄膜を選択
するように行方向及び列方向の配線を選択し、該他の所
定数の電子放出部形成用薄膜に、所定波形のパルス電圧
の印加を行う。

【００１８】更に好ましくは、前記印加されるパルスの
電圧は、所定時間ごとに段階的に増加される。

【００１９】更に好ましくは、前記電子放出部形成用薄
膜は、導電性超微粒子から成る薄膜を有する。

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】さらに、上記の目的を達成する本発明のフ
ォーミング方法は、複数の表面伝導型放出素子が行列状
に、該素子が行方向および列方向の配線と電気的に接続
された状態に配置された電子源のフォーミング方法であ
って、 Ｍ行×Ｎ列に配置された素子の内、１昇圧サイクル内
でフォーミングしたいＭ×Ｎ個、またはそれ以下の素子
を適当なブロックに分割し、その１ブロック内に含まれ
る全ての表面伝導型放出素子に対応する行方向および列
方向のそれぞれの配線を選択して同一または異なる電圧
を印加し、その選択する配線を各ブロックに対応して順
次替え（走査）、全ブロックを切り替え最初のブロック
に戻るまでを１走査とすると、１走査内、あるいは１走
査ごと、あるいは複数走査ごと、もしくは一定時間ごと
に昇圧していくことにより複数個の素子を１昇圧サイク
ル内でフォーミングすることを特徴とする。

【００２５】Ｍ行×Ｎ列に配置された素子のうち、１
昇圧サイクル内でフォーミングしたい１つまたは複数の
行あるいは１つまたは複数の列内の素子に対し、各素子
に対応する配線に加える電圧の初期値、昇圧レート、あ
るいはその電圧を加え始める時間などを変えることによ
り、その行方向または列方向の同一の配線に接続された
素子間に電位差を生じさせながら昇圧していき複数個の
素子を１昇圧サイクルでフォーミングすることを特徴と
する。

【００２６】

【００２７】

【作用】上記の構成により、行方向の配線および列方向
の配線により素子がマトリクス上に配置される。

【００２８】１昇圧サイクル内でフォーミングしよう
とする素子をブロックに分割し、そのブロックを走査し
ながら電圧を印加しフォーミングするため、瞬時的に選
択しているブロック内の素子に対応する配線にのみ電流
は流れ、該素子に並列にフォーミング電圧を印加した時
と比べ各配線の電流は大幅に軽減できる。またフォーミ
ング電圧のパルス間隔とブロックの分割数を適宜選択す
ることにより、該素子に並列にフォーミング電圧を印加
した時と比べ時間的損失がない、または１素子ごとに昇
圧してフォーミングしたときと比べ大幅に時間を削減す
ることができる。

【００２９】選択した行方向または列方向の配線に接
続されている素子は、それぞれに電位差が生じているこ
とにより時間差を持ってフォーミング最終電圧に達する
ため、該素子を並列に同電位でフォーミングするときと
比べ、選択した行方向または列方向の配線に流れる最大
電流は軽減できる。また時間差を持ってフォーミング電
圧に達するため該素子を並列に同電位でフォーミングす
る時と比べ、各素子が経験する電圧パターンのばらつき
は小さくなり、均一フォーミングが可能となる。

【００３０】本発明は、表面伝導型放出素子を多数個備
える電子源、並びにこれを用いた画像形成装置にかかわ
り、そこに備える表面伝導型素子の材料や構造等によら
ず上述した作用を及ぼすことができる。

【００３１】なお、本発明者等は、表面伝導型放出素子
の中では電子放出部もしくはその周辺部を微粒子膜から
形成するものが電子放出特性上好ましいことを見いだし
ている。また製造上の観点からも、微粒子膜は製膜が容
易で大面積にわたり多数個を形成するのに適しているこ
とに着目している。

【００３２】そこで、いかに述べる本発明の好ましい態
様、あるいは実施例に関しては、微粒子膜から形成する
表面伝導型放出素子を多数個備えた装置について説明す
る。

【００３３】

【実施例】

［第１実施例］以下に、添付の図面を参照して本発明の
好適な実施例について説明する。

【００３４】まず、本実施例に係わる表面伝導型放出素
子について、その概要および製造方法などを説明する。

【００３５】以下に特に、本出願人による本実施例にか
かる素子の基本的な構成と製造方法およびその特徴（例
えば、特開平２−５６８２２等を参考にして）および本
発明者などが鋭意検討した結果見出した本発明の原理と
なる特性について概説する。

【００３６】＜表面伝導型放出素子の基本構成＞本実施
例に係わる表面伝導型放出素子の構成、および製法の特
徴としては、次のようなものが挙げられる。なお、以下
に示される参照番号は後述の図１４において付された番
号である。

【００３７】１）フォーミングと呼ばれる通電処理前の
電子放出部形成用薄膜２０２は、微粒子分散体を分散
し、形成された微粒子からなる薄膜、あるいは有機金属
などを加熱焼成し形成された微粒子からなる薄膜等、基
本的には微粒子より構成される。

【００３８】２）フォーミングと呼ばれる通電処理後の
電子放出部を含む薄膜２０４は、電子放出部２０３を含
めて、基本的には、微粒子により構成される。

【００３９】絶縁性基板２０１としては、石英ガラス、
Ｎａ等の不純物含有量を減少したガラス、青板ガラス、
青板ガラスにスパッタ法などにより形成したＳｉＯ2 を
積層したガラス基板等及アルミナ等のセラミックスなど
が挙げられる。

【００４０】本実施例にかかる表面伝導型放出素子の基
本的な構成には、平面型および垂直型の２つの構成が挙
げられる。まず、平面型表面伝導型放出素子について説
明する。

【００４１】図１４（ａ）および（ｂ）は、それぞれ本
実施例にかかる基本的な平面型表面伝導型放出素子の構
成を示す平面図および断面図である。図１４を用いて、
本実施例にかかる素子の基本的な構成を説明する。図１
４において、２０１は絶縁性基板、２０５と２０６は素
子電極、２０４は電子放出部を含む薄膜、２０３は電子
放出部である。なお、２０２は電子放出部形成薄膜であ
り、電子放出部２０３を形成する前の薄膜を表わす。

【００４２】対向する素子電極２０５、２０６の材料と
しては導電性を有するものであればどのようなものであ
っても構わないが、例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，
Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合
金およびＰｄ，Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐｄ−Ａｇ等の
金属あるいは金属酸化物とガラス等から構成される印刷
導体、Ｉｎ2 Ｏ3 等の透明導電体およびポリシリコン等
の半導体材料などが挙げられる。

【００４３】素子電極間隔Ｌ１は、数百オングストロー
ムより数百マイクロメートルであり、素子電極の製法の
基本となるフォトリソグラフィー技術、即ち、露光機の
性能とエッチング方法等、及び素子電極間に印加する電
圧と電子放出し得る電界強度等により設定されるが、好
ましくは、１マイクロメートルより１０マイクロメート
ルである。素子電極長さＷ１、素子電極２０５、２０６
の膜厚ｄは、電極の抵抗値、前述したＸ，Ｙ配線との結
線、多数配置された電子源の配置上の問題より適宜設計
され、通常は、素子電極長さＷ１は、数マイクロメート
ルより数百マイクロメートルであり、素子電極２０５、
２０６の膜厚ｄは、好ましくは数百オングストロームよ
り数マイクロメートルである。

【００４４】絶縁性基板２０１上に設けられた対向する
素子電極２０５と素子電極２０６間及び素子電極２０
５、２０６上に設置された電子放出部を含む薄膜２０４
は、電子放出部２０３を含む。図１４（ｂ）では、電子
放出部を含む薄膜２０４が素子電極２０５、２０６上に
設置された場合を示すが、素子電極２０５、２０６上に
電子放出部を含む薄膜２０４が設置されない場合もあ
る。すなわち、絶縁性基板２０１上に電子放出部形成用
薄膜２０２を積層した後、対向する素子電極２０５、２
０６の電極という順序で積層構成した場合である。

【００４５】また、製法によっては、対向する素子電極
２０５と素子電極２０６間全てが電子放出部として機能
する場合もある。この電子放出部を含む薄膜２０４の膜
厚は、数オングストロームより数千オングストローム、
好ましくは１０オングストロームから２００オングスト
ロームであり、素子電極２０５、２０６間の抵抗値およ
び電子放出部２０３の導電性微粒子の粒径、後述する通
電処理条件等によって適宜設定される。その抵抗値は１
０³〜１０⁷Ω／□のシート抵抗値を示す。

【００４６】電子放出部を含む薄膜２０４を構成する材
料の具体例を挙げるならば、Ｐｄ，Ｒｕ，Ａｇ，Ａｕ，
Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，
Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，Ｐｂ
Ｏ，Ｓｂ2Ｏ3等の酸化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ
6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、Ｔｉｃ，Ｚｒ
ｃ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、Ｔｉ
Ｎ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導
体、カーボン，ＡｇＭｇ，ＮｉＣｕ，Ｐｂ，Ｓｎなどが
挙げられ、これらは微粒子膜からなる。

【００４７】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態（島状も含む）の膜を指
す。

【００４８】電子放出部２０３は、数オングストローム
より数千オングストローム、好ましくは１０オングスト
ロームから２００オングストロームの粒径の導電性微粒
子多数個からなり、電子放出部を含む薄膜２０４の膜厚
および後述する通電処理条件等の製法に依存しており、
適宜設定される。電子放出部を含む薄膜２０４を構成す
る材料の元素の一部あるいは全てと同様のものである。

【００４９】＜基本的製造方法＞電子放出部２０３を有
する表面伝導型放出素子の製造方法としては様々な方法
が考えられるが、その一例を図１５に示す。なお、２０
２は電子放出部形成用薄膜で、例えば微粒子膜が挙げら
れる。

【００５０】以下、順を追って製造方法を図１４および
図１５に基づいて説明する。

【００５１】１）絶縁性基板２０１を洗剤、純水および
有機溶剤により充分に洗浄後、真空蒸着技術、スパッタ
法などにより素子電極材料を堆積後、フォトリソグラフ
ィー技術により該絶縁性基板２０１の面上に素子電極２
０５、２０６を形成する（図１５（ａ））。

【００５２】２）絶縁性基板２０１上に設けられた素子
電極２０５と素子電極２０６との間、及び素子電極２０
５と２０６を形成した絶縁性基板上に有機金属溶液を塗
布して放置することにより、有機金属薄膜を形成する。
なお、有機金属溶液とは、前記Ｐｄ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ等の金属を主元素とする有機化合物の溶液
である。この後、有機金属薄膜を加熱焼成処理し、リフ
トオフ、エッチング等によりパターニングし、電子放出
部形成用薄膜２０２を形成する（図１５（ｂ））。

【００５３】なお、ここでは、有機金属溶液の塗布法を
用いてるがこれに限られるものではなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピナー法等によっても形成されれる場合があ
る。

【００５４】３）つづいてフォーミングと呼ばれる通電
処理を行う。ここで、素子電極２０５、２０６間に電圧
を不図示の電源によりパルス状電圧による通電処理が行
われると、電子放出部形成用薄膜２０２の部位に構造の
変化した電子放出部２０３が形成される（図１５
（ｃ））。

【００５５】この通電処理により電子放出形成用の薄膜
２０２を局所的に破壊、変形もしくは変質させる。この
ように、フォーミングにより構造の変化した部位を電子
放出部２０３と呼ぶ。先に説明したように、電子放出部
２０３は導電性微粒子で構成されていることを本発明者
らは観察している。

【００５６】図１６中、Ｔ１およびＴ２は電圧波形のパ
ルス幅とパルス間隔であり、Ｔ１を１マイクロ秒〜１０
ミリ秒、Ｔ２を１０マイクロ秒〜１００ミリ秒、三角波
の波高値（フォーミング時のピーク電圧）は４Ｖ〜１０
Ｖ程度、フォーミング処理は真空雰囲気下で数十秒間程
度の範囲で適宜選択した。

【００５７】以上説明した電子放出部を形成する際に、
素子の電極間に三角波パルスを印加してフォーミング処
理を行っているが、素子の電極間に印加する波形は三角
波に限定されるものではなく、矩形波など所望の波形を
用いてもよい。更に、その波高値およびパルス幅・パル
ス間隔等についても上述の値に限ることなく、電子放出
部が良好に形成されれば所望の値を選択することができ
る。

【００５８】＜基本特性について＞上述のような素子構
成と製造方法によって作成された本実施例に係わる表面
伝導型放出素子の特性の評価方法について図１７を用い
て説明する。

【００５９】図１７は、図１４で示した構成を有する表
面伝導型放出素子の電子放出特性を測定するための測定
評価装置の概略構成図である。図１７において、２０１
は絶縁性基板、２０５および２０６は素子電極、２０４
は電子放出部を含む薄膜、２０３は電子放出部である。
２３１は電源であり、素子に素子電圧Ｖｆを印加する。
２３０は電流計であり、素子電極２０５、２０６間の電
子放出部を含む薄膜２０４を流れる素子電流Ｉｆを測定
する。２３４はアノード電極であり、電子放出部２０３
より放出される放出電流Ｉｅを捕捉する。２３３は高圧
電源であり、アノード電極２３４に電圧を印加する。２
３２は電流計であり、電子放出部２０３より放出電流Ｉ
ｅを測定する。

【００６０】表面伝導型放出素子の上記素子電流Ｉｆ、
放出電流Ｉｅの測定にあたっては、素子電極２０５、２
０６に電源２３１と電流計２３０とを接続し、該表面伝
導型放出素子の上方に電源２３３と電流計２３２とを接
続したアノード電極２３４を配置している。また、本表
面伝導型放出素子およびアノード電極２３４は真空装置
２３５内に設置され、その真空装置２３５には不図示の
排気ポンプおよび真空装置に必要な機器が具備されてお
り、所望の真空下で本素子の測定評価を行えるようにな
っている。

【００６１】なお、アノード電極２３４の電圧は１ｋＶ
〜１０ｋＶ、アノード電極２３４と表面伝導型放出素子
との距離Ｈは３mmから８mmの範囲で測定した。

【００６２】なお、予め導電性微粒子を分散して構成し
た表面伝導型放出素子においては、前記本実施例の基本
的な素子構成の基本的な製造方法のうち一部を変更して
もよい。

【００６３】図１７に示した測定評価装置により測定さ
れた放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの関
係の典型的な例を図１８に示す。なお、図１８は任意単
位で示されており、放出電流Ｉｆに対する３つの特性を
有する。

【００６４】まず、第一に、本素子はある電圧（しきい
値電圧と呼ぶ、図１８中のＶｔｈ）以上の素子電圧を印
加すると急激に放出電流Ｉｅが増加し、一方しきい値電
圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されな
い。すなわち、放出電流Ｉｅに対する明確なしきい値電
圧Ｖｔｈを持った非線形素子である。

【００６５】第二に、放出電流Ｉｅが素子電圧Ｖｆに依
存する。また、電子放出電流Ｉｅがほぼ素子電流Ｉｆに
比例する領域がある。

【００６６】第三に、アノード電極２３４に捕捉される
放出電荷は、素子電圧Ｖｆを印加する時間に依存する。
すなわち、アノード電極２３４に捕捉される電荷量は、
素子電圧Ｖｆを印加する時間により制御できる。

【００６７】以上のような特性を有するため、本実施例
にかかわるＳＣＥは、多方面への応用が期待できる。例
えば、画像形成パネルを構成した場合、画素の明るさは
単位時間内に蛍光体に照射される電子のエネルギー総量
によって決まる。電子源とアノード２３４の間にかけら
れる加速電圧Ｖａは、どの画素にたいしてもほぼ一定に
印加されるので、画素の明るさは電子源からの放出電子
量と電子放出時間によって決まる。

【００６８】次に本実施例にかかる別な構成の表面伝導
型放出素子である垂直型表面伝導型放出素子について説
明する。

【００６９】図１９は本実施例にかかる垂直型表面伝導
型放出素子の基本的な構成を示す図面である。図１９に
おいて、２５１は絶縁性基板、２５５、２５６は素子電
極、２５４は電子放出部を含む薄膜、２５３は電子放出
部、２５７は段差形成部である。なお、電子放出部２５
３は、段差形成部２５７の厚さ、製法および、電子放出
部を含む薄膜２５４の厚さ、製法等によって、その位置
は変化し、図１９で示された位置に限るものではない。

【００７０】絶縁性基板２５１、素子電極２５５と２５
６、電子放出部を含む薄膜２５４、電子放出部２５３
は、前述した平面型表面伝導型放出素子と同様の材料で
構成されたものである。したがって、ここでは、垂直型
表面伝導型放出素子を特徴付ける段差形成部２５７及び
電子放出部を含む薄膜２５４について詳述する。

【００７１】段差形成部２５７は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ2等の絶縁性材料
で構成される。段差形成部２５７の厚さが先に述べた平
面型表面伝導型放出素子の素子電極間隔Ｌ１に対応し、
数百オングストロームより数十マイクロメートルであ
る。段差形成部２５７の厚さは、段差形成部２５７のも
製法、および素子電極間に印加する電圧と電子放出し得
る電界強度により設定されるが、好ましくは、千オング
ストロームより１０マイクロメートルである。

【００７２】電子放出部を含む薄膜２５４は、素子電極
２５５、２５６と段差形成部２５７の作成後に形成され
るため、素子電極２５５、２５６の上に積層され、場合
によっては素子電極２５５、２５６との電気的接続を担
う重なりの一部を除いた所望の形状にされる。また、電
子放出部を含む薄膜２５４の膜厚は、その製法に依存し
て、段差部での膜厚と素子電極２５５、２５６の上に積
層された部分の膜厚とでは異なる場合が多く、一般に段
差部分の膜厚が薄い。その結果、前述した平面型表面伝
導型放出素子と比べて、容易に通電処理され、電子放出
部３が形成される場合が多い。

【００７３】＜マトリクス＞次に上述の表面伝導型放出
素子をマトリクス上に配列した電子源について説明す
る。

【００７４】電子源基板の構成について図２０を用いて
説明する。同図において、２７１は絶縁性基板、２７２
はＸ方向配線、２７３はＹ方向配線、２７４は表面伝導
型放出素子、２７５は結線である。尚、表面伝導型放出
素子２７４は、前述した平面あるいは垂直型のいずれで
あってもよい。

【００７５】同図において、絶縁性基板２７１は、前述
したガラス基板等であり、その大きさ及びその厚みは、
絶縁性基板２７１に設置される表面伝導型放出素子の個
数及び個々の素子の設計上の形状、及び電子源の使用時
に容器の一部を構成する場合には、その容器を真空に保
持するための条件等に依存して適宜設定される。

【００７６】ｍ本のＸ方向配線２７２は、ＤＸ1，ＤＸ
2，…ＤＸmからなり、絶縁性基板２７１上に、真空蒸着
法、印刷法、スパッタ法等で形成し、所望のパターンと
した導電性金属などからなり、多数の表面伝導型放出素
子にほぼ均等な電圧が供給されるように、材料、膜厚、
配線幅が設定される。Ｙ方向配線２７３は、ＤＹ1，Ｄ
Ｙ2，…ＤＹnのｎ本の配線よりなり、Ｘ方向配線２７２
と同様に、真空蒸着法、印刷法、スパッタ法等で形成
し、所望のパターンとした導電性金属などからなり、多
数の表面伝導型放出素子にできるだけ均等な電圧が供給
されるように、材料、膜厚、配線などが設定される。こ
れらｍ本のＸ方向配線２７２とｎ本のＹ方向配線２７３
の間には、不図示の層間絶縁層が設置され、電気的に分
離されて、マトリクス配線を構成する（このｍ，ｎは、
ともに正の整数）。

【００７７】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ2等であり、Ｘ方
向配線２７２を形成した絶縁性基板２７１の全面あるい
は一部の所望の形状で形成され、特に、Ｘ方向配線２７
２とＹ方向配線２７３は、それぞれ外部端子として引き
出される。

【００７８】尚、上述の例では、ｍ本のＸ方向配線２７
２の上にｎ本のＹ方向配線２７３を層間絶縁層を介して
設置した例で説明したが、ｎ本のＹ方向配線２７３の上
にｍ本のＸ方向配線２７２を層間絶縁層を介して設置す
る場合もある。

【００７９】更に、前述と同様にして、表面伝導型放出
素子２７４の対向する電極（不図示）として真空蒸着
法、印刷法、スパッタ法等で形成された導電性金属など
からなる結線２７５を有する。すなわち、表面伝導型放
出素子２７４は、結線２７５によってｍ本のＸ方向配線
２７２及びｎ本のＹ方向配線２７３と電気的に接続され
ている。

【００８０】尚、ｍ本の方向配線２７２、ｎ本のＹ方向
配線２７３、および対向する素子電極である結線２７５
の導電性金属は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なっていてもよく、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，
Ｐｄ等の金属あるいは合金およびＰｄ，Ａｇ，Ａｕ，Ｒ
ｕＯ2，Ｐｄ−Ａｇ等の金属あるいは金属酸化物とガラ
ス等から構成される印刷導体、Ｉｎ2Ｏ3−ＳｎＯ2等の
透明導電体およびポリシリコン等の半導体材料などより
適宜選択される。また、表面伝導型放出素子は、絶縁性
基板２７１あるいは不図示の層間絶縁層上のどちらに形
成してもよい。

【００８１】また、前記Ｘ方向配線２７２には、Ｘ方向
に配列する表面伝導型放出素子２７４の行を任意に走査
するための走査信号を印加するための不図示の走査信号
発生手段と電気的に接続されている。一方、Ｙ方向配線
２７３には、Ｙ方向に配列する表面伝導型放出素子２７
４の列の各列を任意に変調するための変調信号を印加卯
するための不図示の変調信号発生手段と電気的に接続さ
れている。更に、表面伝導型放出素子の各素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給されるものである。

【００８２】＜画像形成装置の基本構成＞次に、以上の
ようにして作成した電子源を用いて表示などを行う画像
形成装置について図２１および図２２を用いて説明す
る。図２１は画像形成装置の基本構成図であり、図２２
は蛍光膜を表わす図である。

【００８３】２７１は絶縁性基板であり、絶縁性基板２
７１の上には上述のようにして電子放出素子が形成され
ている。以後これを電子源基板と称する。２８１は電子
源基板を固定したリアプレート、２８６はガラス基板２
８３の内面に蛍光膜２８４とメタルバック２８５などが
形成されたフェースプレートである。２８２は支持枠で
あり、リアプレート２８１およびフェースプレート２８
６をフリットガラス等で封着して外周器２８８を構成し
ている。

【００８４】上述の構成では、外周器２８８をフェース
プレート２８６、支持枠２８２、リアプレート２８１で
構成したが、リアプレート２８１は主に電子源基板の強
度を補強する目的で設けられているため、電子源基板自
体で十分な強度を有する場合は、別体のリアプレート２
８１は不要であり、電子源基板に直接支持枠２８２を封
着し、フェースプレート２８６、支持枠２８２、電子源
基板にて外周器２８８を構成してもよい。

【００８５】図２２は、蛍光膜を表わす図である。蛍光
膜２８４は、モノクロームの場合は蛍光体のみからなる
が、カラーの蛍光膜の場合は、蛍光体の配列によりブラ
ックストライブあるいはブラックマトリクス等と呼ばれ
る黒色導電材２９１と蛍光体２９２で構成される。

【００８６】ブラックストライプ、ブラックマトリクス
が設けられる目的は、カラー表示の場合必要となる三原
色蛍光体の各蛍光体間の塗り分け部を黒くすることで混
色などを目立たなくすることと、蛍光膜２８４における
外光反射によるコントラストの低下を抑制することであ
る。ブラックストライプ、ブラックマトリクスの材料と
しては通常よく用いられている黒鉛を主成分とする材料
だけでなく、導電性があり、光の透過および反射が少な
い材料であればこれに限るものではない。

【００８７】ガラス基板２８３に蛍光体を塗布する方法
はモノクローム、カラーによらず沈殿法や印刷法が用い
られる。

【００８８】また、蛍光膜２８４内面側には通常メタル
バック２８５が設けられる。メタルバックの目的は、蛍
光体の発光のうち内面側への光をフェースプレート２８
６側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外周器内で発生した負イオンの衝突によるダメー
ジからの蛍光体の保護等である。

【００８９】メタルバック２８５は、さらに蛍光膜２８
４の作成後、蛍光膜２８４の内面側表面の平滑化処理
（通常フィルミングと呼ばれる）を行い、その後Ａｌを
真空蒸着することで作製できる。

【００９０】フェースプレート２８６には、更に蛍光膜
２８４の伝導性を高めるため、蛍光膜２８４の外面側に
透明電極（不図示）を設けてもよい。尚、前述の封着を
行う際、カラーの場合は各色蛍光体と電子放出素子とを
対応させなくてはいけないため、十分な位置合わせを行
った。

【００９１】外周器２８８は、不図示の排気管を通じ、
１０^-6［ｔｏｒｒ］程度の真空度にされ、外周器２８８
の封止が行われる。

【００９２】尚、容器外端子ＤＯＸ1〜ＤＯＸmとＤＯＹ
1〜ＤＯＹnを通じ素子電極２０５、２０６間に電圧を印
加し、上述のフォーミングを行い、電子放出部２０３を
形成して電子放出素子を作製した。また、外周器２８８
の封止後の真空度を維持するために、ゲッター処理を行
う場合もある。これは、外周器２８８の封止を行う直前
あるいは封止後に、抵抗加熱あるいは高周波加熱等の加
熱法により、外周器２８８内の所定の位置（不図示）に
配置されたゲッターを加熱し、蒸着膜を形成する処理で
ある。ゲッターは通常Ｂａなどが主成分であり、蒸着膜
の吸収作用により、例えば１×１０^-5ないしは１×１０
^-7［ｔｏｒｒ］の真空度を維持するものである。

【００９３】以上のようにして完成した本実施例に係わ
る画像形成装置において、各電子放出素子には、容器外
端子ＤＯＸ1 ないしＤＯＸm 、ＤＯＹ1 ないしＤＯＹn
を通じ、電圧を印加することにより電子放出させ、高圧
端子Ｈｖを通じ、メタルバック２８５あるいは透明電極
（不図示）に数ｋＶ以上の高圧を印加し、電子ビームを
加速し、蛍光膜２８４に衝突させ、励起・発光させるこ
とで画像を表示するものである。

【００９４】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成の用途に適するよう適宜
選択する。

【００９５】また、本発明の思想によれば、表示に用い
るのに好適な画像形成装置に限るものではなく、感光性
ドラムと発光ダイオード等で構成された光プリンタの発
光ダイオードの代替の発光源として、上述の画像形成装
置を用いることもできる。またこの際、上述のｍ本のＸ
方向配線２７２とｎ本のＹ方向配線２７３を、適宜選択
することで、ライン上発光源だけでなく、２次元状の発
光源としても応用できる。

【００９６】尚、以上の表面伝導型放出素子の基本的な
構成、製法について述べたが、本発明の思想によれば、
上述の構成等に限定されず、後述の電子源、表示装置等
の画像形成装置においても適用できる。

【００９７】＜フォーミング＞図１は本実施例における
フォーミングを行うための電気回路の概略構成を示した
ブロック図である。図１において、９は表面伝導型放出
素子であり、電子放出部形成用薄膜９ａにフォーミング
処理を実行することにより電子放出部を含む薄膜を形成
したものである。表面伝導型放出素子９はｍ×ｎのマト
リクス配置となっており、表面伝導型放出素子９を多数
個備える電子源１０（以降電子源１０と称する）を構成
する。

【００９８】７、８はそれぞれパルス発生電源および制
御スイッチング回路である。パルス発生電源および制御
スイッチング回路７は行方向の端子ＤＹ1ないしＤＹnに
フォーミングパルスを印加するかグランドにするかフロ
ーティングの状態にするかを切り替えるスイッチ素子
と、フォーミングを行うために行方向の端子ＤＹ1ない
しＤＹnを選択するスイッチ素子と、それらの切替動作
およびパルスの波高、幅、周期、発生タイミングなどを
制御する回路からなる。パルス発生電源および制御スイ
ッチング回路８は列方向においてパルス発生電源および
制御スイッチング回路７と同じ働きをする。またパルス
発生電源および制御スイッチング回路７、８は複数の端
子を同時に選択することも可能である。

【００９９】これら２つの制御スイッチング回路は、互
いに同期してパルス発生／スイッチングを行うことがで
きる。

【０１００】まず、電圧を印加すべき表面伝導型放出素
子につながる配線の選択法を図１および図２を用いて説
明する。図２は電子源１０の全マトリクス中の６×６マ
トリクスを抽出した図である。説明上各表面伝導型放出
素子を区別するために、Ｄ（１，１）、Ｄ（１，２）な
いしはＤ（６，６）のように（Ｘ，Ｙ）座標で位置を示
している。

【０１０１】例えば図２のＤ（３，２）の表面伝導型放
出素子に電圧を印加する場合には、パルス発生電源およ
び制御スイッチング回路７，８により端子ＤＹ２および
端子ＤＸ３を選択して両者の間にフォーミングパルスを
印加し、その他の端子はフローティングまたはグラウン
ドの状態になる。この場合選択した２つの端子に所望の
電圧がかかっていればよいため、片方がグランドでも両
者に電位を与えても構わない。

【０１０２】フォーミング処理は、各素子に図１６にお
けるＴ１（パルス幅）が１ミリ秒、Ｔ２（パルス間隔）
が１０ミリ秒の三角波を印加するようにして、波高値の
昇圧レートは毎秒０．１Ｖとし、約１×１０^-6［ｔｏｒ
ｒ］の真空雰囲気化で１００秒間、つまり１０Ｖまで行
った。

【０１０３】次ぎに本実施例のフォーミング法でこの６
×６マトリクス内の３６素子を１昇圧サイクル内でフォ
ーミングする方法を図２および図３を用いて詳しく説明
する。まずＤＸ１、ＤＸ２、ＤＹ１、ＤＹ２の４本の配
線を選択し、Ｄ（１，１）、Ｄ（１，２）、Ｄ（２，
１）、Ｄ（２，２）の４素子（図２のブロックの４素
子）に波高０．１Ｖ、パルス幅１ミリ秒の三角波電圧を
印加する。１パルス印加し終ったら（本実施例の場合１
ミリ秒後）、次にＤＸ１、ＤＸ２はそのままでＤＹ１、
ＤＹ２の代わりにＤＹ３、ＤＹ４を選択しＤ（１，
３）、Ｄ（１，４）、Ｄ（２，３）、Ｄ（２，４）の４
素子（図２のブロックの４素子）に同様のパルス電圧
を印加する。このようなことを次々に繰り返し、全体を
４素子ずつ９つのブロックに分け（図２のブロック〜
）、パルス間隔（本実施例の場合１０ミリ秒）の間に
９回選択配線を切り換える。このような走査を続けなが
ら１秒ごとに印加パルスの波高を０．１Ｖずつ１０Ｖま
で昇圧する。図３に横軸に時間をとったときの各ブロッ
クの素子に加えられるパルス電圧を示す。

【０１０４】６×６素子を１ブロックとした場合に、１
ブロックをフォーミングする制御手順を図２５に示す。
Ｖｐは素子に印加するパルスの波高であり、ｉは列方向
配線ＤＸの添字を、ｊは行方向配線ＤＹの添字を表す。

【０１０５】まず、パルスの波高の初期値を０．１
［Ｖ］に設定し、最初に選択する行・列各方向の配線を
１，２とする。その後、選択した配線に電圧を印加し
て、フォーミング対象の素子に波高Ｖｐの三角パルスを
１ｍｓ間印加する。この時パルスＶｐが印加される素子
は、Ｄ（ｉ，ｊ），Ｄ（ｉ，ｊ＋１），Ｄ（ｉ＋１，
ｊ），Ｄ（ｉ＋１，ｊ＋１）の４素子である。その後、
行方向の６素子に対するパルス印加が終えたか判定する
ためにｊ＝３か否か判定し、ｊ＝３でなければｊに１加
算して行方向に隣接する次のブロックを選択する。行方
向で最後の素子、すなわちＤＹ5，ＤＹ6が選択されてい
るならば、列方向の６素子に対するパルス印加が終えて
いるか判定するためにｉ＝３か否か判定する。ｉ＝３で
なけければまだ未処理のブロックが残っているため、ｉ
に１加算する。列方向にも最後のブロックであるなら、
６×６マトリクス内の全素子に対して同一の波高のパル
ス印加を終了しているため、同一パルスを印加し始めて
から１秒経過したかテストし、経過していなければ再び
それまでと同じ波高のパルスを与える。１秒経過したな
らば、Ｖｐ＝１０［Ｖ］まで終了していないなら０．１
［Ｖ］印加電圧を上げて始めのブロックからパルスの印
加を繰りかえす。なお、１秒の経過の判定は、経過後で
はなく、次のループで１秒経過してしまうことを判定し
てもよい。この手順はＤＸ1〜ＤＸ6，ＤＹ1〜ＤＹ6の６
×６マトリクスに対する手順であるが、行・列各方向に
ついて６ずつずらしていけば、マトリクス上の電子源全
体に対して同様の手順でフォーミングすることができ
る。

【０１０６】この方法によれば各素子及び各配線は、そ
のブロック内の１グループを成す４素子のみを同時にフ
ォーミングした時と全く同じ条件でフォーミングされ、
かつ１昇圧サイクルと同一時間で９倍の面積をフォーミ
ングできる。つまり１ラインの６素子を並列に６回（６
昇圧サイクル）でフォーミングした時と比べ、各配線電
流は３分の１に軽減され、時間は６分の１に短縮され
る。

【０１０７】すなわち、この方法によりフォーミングを
行うことで、ブロック内の４素子のフォーミングによる
ばらつきと配線抵抗による電圧降下の違いによるブロッ
クごとのフォーミングのばらつきとを、無視できる程充
分小さな幅に抑えることができるため、フォーミングに
要する時間を大幅に短縮しながら複数個の素子を均一に
フォーミングすることが可能になる。

【０１０８】尚、本実施例はｍ×ｎマトリクス内の６×
６マトリクス３６素子を１単位として１昇圧サイクルで
フォーミングしているが、ブロック内の素子数の上限は
許容電流量で決まり、ブロック数の上限はフォーミング
時に印加するパルス間隔で決まるため、これらの数は上
記の限りではない。またブロックは正方形である必要は
なく、ブロックを構成する素子は隣接している必要もな
いし、ブロック内の素子に電位差与えてもよい。

【０１０９】＜電子源基板の構成及び製造工程＞次に本
実施例のフォーミング方法で製造された電子源１０につ
いて更に説明する。

【０１１０】電子源１０の一部の平面図を図９に示す。
また、図中のＡ−Ａ’断面図を図１０に、その製造方法
を示す図を図１１、図１２に示す。但し、図１０、図１
１、図１２で同じ記号で示したものは同じ部位を示す。
ここで１は基板、７２は図７のＤＸｍに対応するＸ方向
配線（下配線とも呼ぶ）、７３は図７のＤＹｎに対応す
るＹ方向配線（上配線とも呼ぶ）、４は電子放出部を含
む薄膜、５、６は素子電極、１１１は層間絶縁層、１１
２は素子電極５と下配線７２と電気的接続のためのコン
タクトホールである。

【０１１１】次に製造方法を図１１、図１２により工程
順に従って具体的に説明する。

【０１１２】工程−ａ 清浄化した青板ガラス上に厚さ０．５ミクロンのシリコ
ン酸化膜をスパッタ法で形成した基板１上に、真空蒸着
により厚さ５０オングストロームのＣｒ、厚さ６０００
オングストロームのＡｕを順次積層した後、ホトレジス
ト（ＡＺ１３７０ ヘキスト社製）をスピンナーにより
回転塗布、べークした後、ホトマスク像を露光、現像し
て、下配線７２のレジストパターンを形成し、Ａｕ／Ｃ
ｒ堆積膜をウェットエッチングして所望の形状の下配線
７２を形成する（図１１の（ａ））。

【０１１３】工程−ｂ 次に厚さ１．０ミクロンのシリコン酸化膜からなる層間
絶縁層１１１をＲＦスパッタ法により堆積する（図１１
の（ｂ））。

【０１１４】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール１
１２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１１１をエッチングしてコ
ンタクトホール１１２を形成する（図１１の（ｃ））。
尚、エッチングはＣＦ4とＨ2ガスを用いたＲＩＥ(React
ive Ion Etching)法によった。

【０１１５】工程−ｄ その後、素子電極５と素子電極間ギャップＧとなるべき
パターンをホトレジスト（ＲＤ−２０００Ｎ−４１ 日
立化成社製）形成し、真空蒸着法により、厚さ５０オン
グストロームのＴｉ、厚さ１０００オングストロームの
Ｎｉを順次堆積した。ホトレジストパターンを有機溶剤
で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極
間隔Ｇは３ミクロンとし、素子電極の幅（図１4の
（ａ）のＷ１に相当する）が３００ミクロンとなるよう
に素子電極５、６形成した（図１１の（ｄ））。

【０１１６】工程−ｅ 素子電極５、６の上に上配線７３のホトレジストパター
ンを形成した後、厚さ５０オングストロームのＴｉ、厚
さ５０００オングストロームのＡｕを順次真空蒸着によ
り堆積し、リフトオフにより不要の部分を除去して、所
望の形状の上配線７３を形成した（図１２の（ｅ））。

【０１１７】工程−ｆ 図１３に本工程に関わる電子放出素子の電子放出部形成
用薄膜４のマスク平面図の一部を示す。素子間電極ギャ
ップＬ１およびこの近傍に開口を有するマスクであり、
このマスクにより膜厚１０００オングストロームのＣｒ
膜１２１を真空蒸着により堆積・パターニングし、その
上に有機Ｐｄ（ｃｃｐ４２３０の奥野製薬（株）社製）
をスピンナーにより回転塗布、３００℃で１０分間の加
熱焼成処理をした（図１２の（ｆ））。また、こうして
形成された主元素としてＰdよりなる微粒子からなる電
子放出部形成用薄膜４の膜圧は１００オングストロー
ム、シート抵抗値は５×１０⁴Ω／□であった。尚、こ
こで述べる微粒子膜とは、上述したように、複数の微粒
子が集合した膜であり、その微細構造として、微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態（島状も含む）の膜を指
し、その粒径とは前記状態で粒子形状が認識可能な微粒
子についての径をいう。

【０１１８】工程−ｇ Ｃｒ膜１２１および焼成後の電子放出部形成用薄膜４を
酸エッチャントによりエッチングして所望のパターンを
形成した（図１２の（ｇ））。

【０１１９】工程−ｈ コンタクトホール１１２部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ５０オン
グストロームのＴｉ、厚さ５０００オングストロームの
Ａｕを順次堆積した。リフトオフにより不要の部分を除
去することにより、コンタクトホール１１２を埋め込ん
だ（図１２の（ｈ））。

【０１２０】以上の工程により、絶縁性基板１上に下配
線７２、層間絶縁層１１１、上配線７３、素子電極５、
６、電子放出部形成用薄膜４を形成した。

【０１２１】＜表示装置の説明＞次に、以上のようにし
て作成した電子源基板を用いて表示装置を構成した例を
図２１と図２２を用いて説明する。

【０１２２】上述のようにして多数の平面型表面伝導型
放出素子を作成した基板２７１をリアプレート２８１上
に固定した後、基板１の５mm上方に、フェースプレート
２８６（ガラス基板２８３の内面に蛍光膜２８４とメタ
ルバック２８５が形成された構成される）を支持枠２８
２を介し配置し、フェースプレート２８６、支持枠２８
２、リアプレート２８１の接合部にフリットガラスを塗
布し、大気中あるいは窒素雰囲気中で４００℃〜５００
℃で１０分以上焼成することで封着した（図２１）。ま
た。リアプレート２８１への基板１の固定もフリットガ
ラスで行った。尚、図２１において、２７４は電子放出
素子、２７２と２７３はそれぞれＸ方向およびＹ方向の
素子配線である。

【０１２３】蛍光膜２８４は、モノクロームの場合は蛍
光体のみからなるが、本実施例では、蛍光体はストライ
プ形状を採用し、先にブラックストライプを形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜２８４を作成し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。尚、ガラ
ス基板２８３に蛍光体を塗布する方法はスラリーを法を
用いた。

【０１２４】また、蛍光膜２８４の内面側には通常メタ
ルバック２８５を設けた。このメタルバックは、蛍光膜
作成後、蛍光膜の内面側表面の平滑化処理（通常フィル
ミングと呼ばれる）を行い、その後、Ａｌを真空蒸着す
ることで作成した。

【０１２５】フェースプレート２８６には、更に蛍光膜
２８４の導電性を高めるため、蛍光膜２８４の外面側に
透明電極（不図示）が設けられる場合もあるが、本実施
例では、メタルバックのみで十分な導電性が得られたの
で省略した。

【０１２６】また、前述の封着を行う際、カラーの場合
は各色蛍光体と電子放出素子とを対応させなくてはいけ
ないため、十分な位置合わせを行った。

【０１２７】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄ０Ｘ1〜Ｄ
０ＸmとＤ０Ｙ1〜Ｄ０Ｙnを通じ電子放出素子２７４の
素子電極間に電圧を印加して、電子放出部を、電子放出
部形成用薄膜に通電処理（フォーミング処理）すること
により作成した。

【０１２８】フォーミングは全素子のうち６×６マトリ
クスの３６素子を１単位として行い、更にその中を９つ
のブロックに分け、前述の方法により行った。

【０１２９】このように作成された電子放出部は、パラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は３０オングストローム
であった。

【０１３０】次に１０^-6［ｔｏｒｒ］程度の真空度で、
不図示の排気管をガスバーナーで熱することで容着し外
周器の封止を行った。

【０１３１】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは、封止を行う直前あるい
は直後に、抵抗加熱あるいは高周波加熱等の加熱法によ
り、画像形成装置内の所定の位置（不図示）に配置され
たゲッターを加熱し、蒸着膜を形成する処理である。

【０１３２】ゲッターは通常Ｂａなどが主成分であり、
該蒸着膜の吸着作用により、例えば１×１０^-5〜１×１
０^-7［ｔｏｒｒ］の真空度を維持するものである。

【０１３３】以上のように完成した本実施例の画像表示
装置において、各電子放出素子には、容器外端子Ｄ０Ｘ
1〜Ｄ０Ｘm、Ｄ０Ｙ1〜Ｄ０Ｙnを通じ、走査信号および
変調信号を不図示の信号発生手段よりそれぞれ印加する
ことにより電子放出させ、高圧端子Ｈｖを通じ、メタル
バック２８５、あるいは透明電極（不図示）に数ｋＶ以
上の高圧を印加し、電子ビームを加速し、蛍光膜２８４
に衝突させ、励起・発光させることで画像を表示した。

【０１３４】また、上述の工程で作成した平面型表面伝
導型放出素子の特性を把握するために、同時に、図１４
に示した平面型表面伝導型放出素子のＬ１、Ｗ１、Ｗ２
等同様のものにした標準的な比較サンプルを作成し、そ
の電子放出特性の測定を上述の図１７の測定評価装置を
用いて行った。尚、比較サンプルの測定条件は、アノー
ド電極と電子放出素子間の距離を４mm、アノード電極の
電位を１ｋＶ、電子放出特性測定時の真空装置内の真空
度を１×１０^-6［ｔｏｒｒ］とした。

【０１３５】比較サンプルの電極２０５および２０６の
間に素子電圧を印加し、その時に流れる素子電流Ｉｆお
よび放出電流Ｉｅを測定したところ、本素子では、素子
の電圧８Ｖ程度から急激に放出電流Ｉｅが増加し、素子
電圧１４Ｖでは素子電流Ｉｆが２．２ｍＡ、放出電流Ｉ
ｅが１．１μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ
（％）は０．０５％であった。

【０１３６】尚、上述の工程ａ〜ｈの後に上記フォーミ
ング処理を行えば、本実施例の電子源が完成する。

【０１３７】以上説明したように、本実施例の手順でフ
ォーミングを行えば、非常に多くの素子を多数個並列
（例えば１列ごと）にフォーミングしようとした場合
に、電流の増加による配線、その他の部分に与える電極
の溶断や基板の破壊といったダメージを避けることがで
きる。また電流量の増加に伴なう配線抵抗による電圧降
下で、各素子ごとに印加される電圧がばらついてしまう
現象をも避けることができる。その上、素子のフォーミ
ング時の非線形性の影響で、各素子が経験する電圧パタ
ーンに大きな違いを生じ、素子特性がばらつくというこ
ともなく、１昇圧サイクルでパルス間隔に応じた数の素
子のブロックをフォーミングできるため、フォーミング
時間の増大を抑制することができる。

【０１３８】次に、上記のようにして作成した電子源を
用いたディスプレイパネルの応用例を説明する。

【０１３９】＜ＳＣＥの応用例＞図２４は、前記説明の
ＳＣＥを用いたディスプレイパネルに、たとえばテレビ
ジョン放送をはじめとする種々の画像情報源より提供さ
れる画像情報を表示できるように構成した表示装置の一
例を示すための図である。図中２４００は、図２１に示
すような構成のディスプレイパネル、２４０１はディス
プレイパネルの駆動回路、２４０２はディスプレイコン
トローラ、２４０３はマルチプレクサ、２４０４はデコ
ーダ、２４０５は入出力インターフェース回路、２４０
６はＣＰＵ、２４０７は画像生成回路、２４０８および
２４０９および２４１０は画像メモリインターフェース
回路、２４１１は画像入力インターフェース回路、２４
１２および２４１３はＴＶ信号受信回路、２４１４は入
力部である。

【０１４０】（なお、本図においては、テレビジョンを
はじめとする各入力信号の音声成分に関する処理回路や
スピーカなどは省略している。） 以下、画像信号の流れに沿って各部の機能を説明してゆ
く。

【０１４１】まず、ＴＶ信号受信回路２４１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これよりさらに多数の走査
線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめと
するいわゆる高品位ＴＶ）は、大面積化や大画素数化に
適した前記ディスプレイパネルの利点を生かすのに好適
な信号源である。ＴＶ信号受信回路２４１３で受信され
たＴＶ信号は、デコーダ２４１４に出力される。

【０１４２】また、ＴＶ信号受信回路２４１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路２４１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ２４０４に出
力される。

【０１４３】また、画像入力インターフェース回路２４
１１は、たとえばＴＶカメラや画像読み取りスキャナな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ２４０４
に出力される。

【０１４４】また、画像メモリインターフェース回路２
４１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２４０４に出力される。

【０１４５】また、画像メモリインターフェース回路２
４０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２４０４に出力される。

【０１４６】また、画像メモリインターフェース回路２
４０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２４
０４に出力される。

【０１４７】また、入出力インターフェース回路２４０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ２４０６と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。

【０１４８】また、画像生成回路２４０７は、前記入出
力インターフェース回路２４０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２４０６より出力される画像データや文字・図形情報に
もとづき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリや、画像処理を行うためのプロセッサなどを
はじめとして画像の生成に必要な回路が組み込まれてい
る。

【０１４９】本回路により生成された表示用画像データ
は、デコーダ２４０４に出力されるが、場合によっては
前記入出力インターフェース回路２４０５を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。

【０１５０】また、ＣＰＵ２４０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１５１】たとえば、マルチプレクサ２４０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ２４０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。

【０１５２】また、前記画像生成回路２４０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２４０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１５３】なお、ＣＰＵ２４０６は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１５４】あるいは、前述したように入出力インター
フェース回路２４０５を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。

【０１５５】また、入力部２４１４は、前記ＣＰＵ２４
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダ、音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１５６】また、デコーダ２４０４は、前記２４０７
ないし２４１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２４０４は内部に画像メモリを備えるのが望まし
い。これは、たとえばＭＵＳＥ方式方式をはじめとし
て、逆変換するに際して画像メモリを必要とするような
テレビ信号を扱うためである。また、画像メモリを備え
る事により、静止画の表示が容易になる、あるいは前記
画像生成回路２４０７およびＣＰＵ２４０６と協同して
画像の間引き、補間，拡大，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０１５７】また、マルチプレクサ２４０３は、前記Ｃ
ＰＵ２４０６より入力される制御信号にもとづき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ２４０３はデコーダ２４０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路２４０１に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１５８】また、ディスプレイパネルコントローラ２
４０２は、前記ＣＰＵ２４０６より入力される制御信号
にもとづき駆動回路２４０１の動作を制御するための回
路である。

【０１５９】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２４０１に対して出力する。

【０１６０】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路２４０１に対して出力す
る。

【０１６１】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２４０１に対して出力する場
合もある。

【０１６２】また、駆動回路２４０１は、ディスプレイ
パネル２４００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２４０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２４
０２より入力される制御信号にもとづいて動作するもの
である。

【０１６３】以上、各部の機能を説明したが、２４図に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
４００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ２４
０４において逆変換された後、マルチプレクサ２４０３
において適宜選択され、駆動回路２４０１に入力され
る。一方、ディスプレイコントローラ２４０２は、表示
する画像信号に応じて駆動回路２４０１の動作を制御す
るための制御信号を発生する。駆動回路２４０１は、上
記画像信号と制御信号にもとづいてディスプレイパネル
２４００に駆動信号を印加する。これにより、ディスプ
レイパネル２４００において画像が表示される。これら
の一連の動作は、ＣＰＵ２４０６により統括的に制御さ
れる。

【０１６４】また、本表示装置においては、前記デコー
ダ２４０４に内蔵する画像メモリや、画像生成回路２４
０７およびＣＰＵ２４０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、たとえば拡大，縮
小，回転，移動，エッジ強調，間引き，補間，色変換，
画像の縦横比変換などをはじめとする画像処理や、合
成，消去，接続，入れ換え，はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施例の説
明では特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０１６５】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，画像の編集機
器，コンピュータの端末機器，ワードプロセッサをはじ
めとする事務用端末機器，ゲーム機などの機能を一台で
兼ね備えることが可能で、産業用あるいは民生用として
極めて応用範囲が広い。しかも、ディスプレイパネルの
薄形化が容易なため、装置の奥行きを小さくすることが
できる。それに加えて、大画面化が容易で輝度が高く視
野角特性にも優れるため、臨場感あふれる画像を視認性
良く表示する事が可能である。

【０１６６】［参考例］ 本発明のフォーミング法の参考例をフォーミングの部分
のみ説明する。その他の部分は第１実施例と同様であ
る。

【０１６７】はじめに、図４のように１行ｎ列の素子を
フォーミングする場合について説明する。まず、ＤＹ1
にパルス幅１ｍｓｅｃ、周期１０ｍｓｅｃ、０．１Ｖの
波高の三角波を印加する。ＤＸ1、その他の端子はＧＮ
Ｄである。次に１秒後にＤＸ1はそのまま、ＤＹ1に０．
２Ｖ、ＤＹ2に０．１Ｖの波高の三角波、ＤＹ3〜ＤＹn
はＧＮＤを印加する状態に切り換える。次の１秒後には
ＤＹ1に０．３Ｖ、ＤＹ2に０．２Ｖ、ＤＹ3に０．１Ｖ
と、昇圧する毎に切換え、各素子に対応する配線にかか
る電圧が１０Ｖになった後はＧＮＤに切換える。図５に
各時間毎の各素子にかかる電圧の推移を示す。これより
電圧の印加されている素子は最大１００個で、しかもそ
の中でＤＹ1側の素子程その波高が大きくなっているこ
とがわかる。つまりＤＸ1に流れる電流はｎ個の素子を
並列にフォーミングした時と比べて大幅に軽減できる。
しかも（１００＋ｎ）秒かけてｎ個の素子をフォーミン
グするのでｎ個の素子を１つずつフォーミングした場合
の時間（１００×ｎ）秒に比べ、時間的にも大幅に削減
できる。またＤＹ1側の素子より順にフォーミング電圧
に達する、すなわち時間差を持って各素子が高抵抗化す
るため、該素子を並列に同電位でフォーミングするとき
と比べ、各素子が経験する電圧パターンのばらつきは非
常に小さくなる。以上により、時間を大幅に短縮しなが
ら複数個の素子を同時にしかも均一にフォーミングする
ことが可能となる。

【０１６８】次に図６のようにｍ行×ｎ列のマトリクス
でＤ（１，１）〜Ｄ（１，ｎ）の各素子を上記１行ｎ列
の場合と同様にフォーミングする方法について説明す
る。ＤＸ1（選択配線）およびＤＹ1〜ＤＹnの各配線に
印加する電圧は上記１行ｎ列の場合と同様である。ＤＸ
2〜ＤＸm（非選択配線）にはＤＹ側の最高印加電圧の半
分を印加する。これはＤ（１，１）〜Ｄ（１，ｎ）以外
の素子を通ってＤＸ1に回り込む電流をなくし、かつＤ
（１，１）〜Ｄ（１，ｎ）以外の素子になるべく電圧を
かけないようにするためである。図７に各時間ごとの各
配線に印加する電圧、及び各素子にかかる電圧の推移を
示す。図中各素子の下に示した電圧はＤＹ側が高電位の
とき正とした。Ｄ（１，１）〜Ｄ（１，ｎ）の各素子
は、図５の１行ｎ列の場合と同様に電圧が印加され、ま
た他の素子は−５Ｖ〜＋５Ｖの間の電圧が印加されてい
ることがわかる。ここで各素子の特性が等しく、各行配
線および列配線の抵抗が等しく、また各素子は１０Ｖ以
下かつ５Ｖより大きい印加電圧で高抵抗化されるとする
と、上記１行ｎ列の場合と同様に時間を大幅に短縮しな
がら複数個の均一フォーミングが可能となる。

【０１６９】尚、ＤＸ側の選択配線は電流量が許す限り
複数でも良く、非選択配線にはＤＹ側の最高印加電圧の
半分でない定電圧でも、また電位差を与えてもよい。

【０１７０】また上記の最大１００という素子数は、最
初の波高すなわちＤＸ1に印加する負電圧（ＤＸ1はＧＮ
Ｄでなく電位を与えてもよい）、最後の波高すなわち素
子が十分に高抵抗化するために必要な電圧（本実施例で
は１０Ｖ）及び昇圧レートによって決定されているため
上記の限りではない。また本実施例のすべてにおいて行
と列が反対でもよい。ｎ＜１００であっても同様であ
る。

【０１７１】図２６に、本実施例のフォーミング手順の
流れ図を示す。ｋ，ｉは説明のための制御変数であり、
それぞれパルスの印加される行番号，パルス数を制御す
るための変数である。また、ｊ，ｌはそれぞれパルスの
印加される列番号及び行番号であり、制御変数ではな
く、条件に適合する数値を一般的に表現するために用い
ている。Ｖmaxはある時点で素子に印加される最大電圧
を示す。

【０１７２】まず、第１行目からパルスの印加開始する
が、最大電圧Ｖmaxは０．１［Ｖ］としておく。そし
て、配線ＤＹjにＶmax−０．１×（ｊ−１）［Ｖ］の波
高の幅１ｍｓ周期１０ｍｓの三角パルスを印加し、同時
に配線ＤＸlに０．５×Ｖmaxの同パルスを印加する。た
だし、ＤＹjとしては、（ｉ≦１００）の場合にはｊ＝
１〜ｉというｉ個を対象とし、（ｉ＞１００）の場合に
はｊ＝ｉ−９９〜ｉという１００個を対象とする。な
お、ｊ＞ｎとなったなら、そのＤＹjは存在しないから
対象としない。また、ＤＸlの添え字ｌの値は１〜ｍで
あってｋと異なる値である。以上、特に説明の無い配線
はグラウンドレベルに保たれる。

【０１７３】このようにして選んだ配線に幅１ｍｓ周期
１０ｍｓのパルスを印加して１秒間経過した後、Ｖmax
に０．１ずつ加算して、パルス印加の対象となる列をず
らしながら、マトリクス全面にわたって完了するまで繰
りかえす。

【０１７４】［第２実施例］ 上記第１実施例と参考例の組み合わせである。参考例と
同様にフォーミングの部分のみ説明する。図６におい
て、まずＤＸ1（選択配線）、ＤＹ2〜ＤＹnをグラン
ド、ＤＸ2〜ＤＸm（非選択配線）に０．５Ｖ、ＤＹ1に
０．１Ｖの波高のパルス幅１ｍｓｅｃの三角波を印加す
る。１パルス印加し終ったら（本実施例の場合１ミリ秒
後）次にＤＹ側はそのままでＤＸ1の代わりにＤＸ2を選
択する。

【０１７５】このようにしてＤＸ10まで順次選択した後
（本実施例の場合１秒後）再びＤＸ１に戻りＤＹ1を
０．２Ｖ、ＤＹ2を０．１Ｖに昇圧する。その後はＤＸ1
〜ＤＸ10を１秒間に走査しながら、参考例に従って１秒
ごとにＤＹ側を昇圧する。図８に各時間ごとの各配線に
印加する電圧、及び各素子にかかる電圧の推移を示す。
以上のように本実施例では、第１実施例と参考例との組
み合わせにより更なる時間短縮が可能であり、しかも一
時に選択される配線の数は参考例と同様なため、行方向
間での素子の特性のバラつきを防止することができる。

【０１７６】尚、各パラメータは第１、参考例と同様上
記の限りではない。

【０１７７】また、本発明は、複数の機器から構成され
るシステムに適用しても１つの機器から成る装置に適用
しても良い。また、本発明は、システム或は装置にプロ
グラムを供給することによって達成される場合にも適用
できることはいうまでもない。

【０１７８】

【発明の効果】以上説明したように、本発明の電子源お
よびそのフォーミング方法によれば、複数の表面伝導型
放出素子のフォーミング時における各配線に流れる電流
を低減して電子源に与えるダメージを防止するととも
に、ばらつきのない均一なフォーミングを可能とし、所
要時間も大幅に削減できるという効果がある。

【０１７９】

【図面の簡単な説明】

【図１】本実施例におけるフォーミングを行うための電
気回路の概略構成を示したブロック図である。

【図２】本実施例の電子源の全マトリクスより６×６マ
トリクスを抽出した図である。

【図３】第１実施例の印加電圧のタイミング図である。

【図４】本実施例の電子源の全マトリクスより６×１マ
トリクスを抽出した図である。

【図５】図４の素子に印加される電圧と時間との関係を
示した図である。

【図６】本実施例の電子源の全マトリクスの図である。

【図７】第２実施例の各時間における各配線及び各素子
の印加電圧を示した図である。

【図８】第３実施例の印加電圧のタイミング図である。

【図９】本実施例の電子源の一部を表わす平面図であ
る。

【図１０】本実施例の電子源の断面図である。

【図１１】本実施例の電子源の製造工程を示す図であ
る。

【図１２】本実施例の電子源の製造工程を示す図であ
る。

【図１３】本実施例で用いたマスク図である。

【図１４】本実施例に係わる基本的な平面型表面伝導型
放出素子の構成を示す平面図および断面図である。

【図１５】電子放出部を有する表面伝導型放出素子の製
造方法の一例を表わす図である。

【図１６】フォーミング処理における電圧波形を表わす
図である。

【図１７】表面伝導型放出素子の電子放出特性を測定す
るための測定評価装置の概略構成図である。

【図１８】表面伝導型放出素子の電子放出特性の一例を
示す図である。

【図１９】垂直表面伝導型放出素子の基本的な構成を示
す図である。

【図２０】マトリクス構造を有する電子源基板の一般的
な構成を示す図である。

【図２１】本実施例の画像形成装置の概略構成を表わす
図である。

【図２２】本実施例における蛍光膜を表わす図である。

【図２３】従来の表面伝導型放出素子の典型的な素子構
成を表わす図である。

【図２４】電子源の応用例を示すブロック図である。

【図２５】第１実施例のフォーミング手順を説明する流
れ図である。

【図２６】第２実施例のフォーミング手順を説明する流
れ図である。

【符号の説明】

１ 絶縁性基板 ２ 電子放出部形成用薄膜 ３ 電子放出部 ４ 電子放出部を含む薄膜 ５ 素子電極 ６ 素子電極 ７ パルス発生電極および制御スイッチング回路 ８ パルス発生電極および制御スイッチング回路 ９ 電子源素子 １０ 電子源 ７２ Ｘ方向配線 ７３ Ｙ方向配線

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の行方向配線及び列方向配線と、該
   行方向配線及び列方向配線にマトリクス状に接続された
   複数の表面伝導型電子放出素子を有する電子源のフォー
   ミング方法であって、所定数の電子放出部形成用薄膜を選択するように行方向
   及び列方向の配線を選択し、 前記選択された配線を介して前記電子放出部形成用薄膜
   に所定波形のパルス電圧を所定時間間隔で印加し、 前記所定時間間隔内に、前記選択された所定数の電子放
   出部形成用薄膜を非選択として、他の所定数の電子放出
   部形成用薄膜を選択するように行方向及び列方向の配線
   を選択し、該他の所定数の電子放出部形成用薄膜に、所定波形のパ
   ルス電圧の印加を行う ことを特徴とする電子源のフォー
   ミング方法。
2. 【請求項２】 前記印加されるパルスの電圧は、所定時
   間ごとに段階的に増加されることを特徴とする請求項１
   記載の電子源のフォーミング方法。
3. 【請求項３】 前記電子放出部形成用薄膜は、導電性超
   微粒子から成る薄膜を有することを特徴とする請求項１
   記載の電子源のフォーミング方法。