KR100209046B1 - 전자 소스 및 화상 형성 장치 - Google Patents

전자 소스 및 화상 형성 장치 Download PDF

Info

Publication number
KR100209046B1
KR100209046B1 KR1019940007140A KR19940007140A KR100209046B1 KR 100209046 B1 KR100209046 B1 KR 100209046B1 KR 1019940007140 A KR1019940007140 A KR 1019940007140A KR 19940007140 A KR19940007140 A KR 19940007140A KR 100209046 B1 KR100209046 B1 KR 100209046B1
Authority
KR
South Korea
Prior art keywords
electron
electron emission
signal
wiring
image
Prior art date
Application number
KR1019940007140A
Other languages
English (en)
Other versions
KR950027886A (ko
Inventor
나오또 나까무라
히데아끼 미쯔다께
요시히사 사노
이찌로 노무라
히데또시 스즈끼
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Publication of KR950027886A publication Critical patent/KR950027886A/ko
Application granted granted Critical
Publication of KR100209046B1 publication Critical patent/KR100209046B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
  • Photoreceptors In Electrophotography (AREA)

Abstract

전자 소스는 기판, 그 사이에 삽입된 절연층과 서로 교차하도록 기판상에 배치된 행 방향 리드 및 열 방향 리드, 및 행 방향 리드 및 열 방향 리드 둘다에 접속된 전자 방출 소자를 포함하고, 일정한 전위가 행 및 열 방향 리드들 중의 하나의 리드에 인가되며, 입력 신호에 대응하는 가변 전위가 다른 리드에 인가됨으로써, 전자 방출 소자가 전자 빔을 방출하게 한다. 전자 방출 소자의 전자 방출 영역은 일정한 전위가 인가되는 행 및 열 방향 리드들 중의 하나의 리드에 의해 둘러싸인다. 전자 소스 및 매트릭스 패턴으로 배열된 전자 소스를 사용하는 화상 형성 장치에서, 다수의 전자 방출 소자들줄의 소정의 하나를 선택하고, 이 소자로부터 발생된 전자의 양을 선택적으로 제어하며, 그리드없이 전자 빔을 수렴하는 것이 가능하게 되어, 전자 방출 소자들의 배열의 높은 밀도를 발생시키고 높은 정밀도의 영상을 얻을 수 있다.

Description

전자 소스 및 화상 형성 장치
제1도는 본 발명의 실시예 1에 따르는 전자 소스의 사시도.
제2도는 본 발명의 전자 소스의 부분 확대 단면도.
제3a도~제3h도는 본 발명의 전자 소스의 연속적인 제조 공정 단계를 도시한 단면도.
제4도는 본 발명의 전자 소스로 전자 방출 영역 형성 박막을 만들기 위한 마스크 도면.
제5도는 본 발명의 실시예 1에 따르는 전자 소스를 사용한 화상 디스플레이 장치의 사시도.
제6도는 본 발명의 원리를 설명하기 위한 전자 방출 영역 인접 부분의 확대 단면도.
제7도는 본 발명의 실시예 2에 따르는 수직형 표면 도전 전자 방출 소자의 단면도.
제8a도~제8f도는 본 발명의 실시예 2에 따르는 수직형 표면 도전 전자 방출 소자의 연속적인 제조 공정 단계를 도시한 단면도.
제9도는 본 발명의 실시예 3에 따르는 전자 소스의 평면도.
제10도는 본 발명의 실시예 3에 따르는 전자 소스의 부분 확대 단면도.
제11a도~제11e도는 본 발명의 실시예 3에 따르는 전자 소스의 연속적인 제조 공정 단계를 도시한 단면도.
제12a도 및 제12b도는 각각 평면형 표면 도전 전자 방출 소자의 기본 구조의 평면도 및 단면도.
제13a도~제13c도는 평면형 표면 도전 전자 방출 소자의 기본적인 구조의 단면도.
제14도는 표면 도전 전자 방출 소자에 대한 에너자이징 공정에 사용하기 위한 전압 파형을 도시한 도표.
제15도는 표면 도전 전자 방출 소자에 대한 기본 측정 및 평가 장치의 다이어그램.
제16도는 표면 도전 전자 방출 소자의 기본 특성을 도시한 그래프.
제17도는 수직형 표면 도전 전자 방출 소자의 기본 구조의 사시도.
제18도는 매트릭스 패턴으로 배열된 다수의 표면 도전 전자 방출 소자를 포함한 전자 소스의 배열을 도시한 다이어그램.
제19도는 통상적인 평면형 표면 도전 전자 방출 소자의 평면도.
제20도는 본 발명의 화상 형성 장치의 전기 회로 구성을 도시한 블록도.
제21도는 본 발명에 따르는 전자 소스의 배열의 예를 도시한 도면.
제22도는 제21도에 도시된 전자 소스에 의해 디스플레이된 화상 패턴의 예를 도시한 도면.
제23도는 제22도에 도시된 화상 패턴을 디스플레이하기 위해 인가된 전압을 도시한 도면.
제24도는 제22도에 도시된 화상 패턴을 디스플레이하기 위한 타이밍 도표.
제25a도~제25f도는 제22도에 도시된 전체 화상 형성 장치의 동작에 대한 타이밍 도표.
제26a도 및 제26b도는 본 발명에 따르는 표면 도전 전자 방출 소자의 임계 특성들을 도시한 도표.
제27도는 본 발명의 실시예 1에 따르는 디스플레이 장치의 블록도.
제28도는 본 발명의 실시예 3에 따르는 전자 소스를 사용한 화상 디스플레이 장치의 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연 기판 4, 104 : 박막
5, 6 : 전극 82 : 상부 리드
83 : 하부 리드 86 : 층간 절연층
90, 103 : 전자 방출 영역 91 : 리어 플래이트
93 : 형광막 94 : 금속백
95 : 페이스 플레이트 96 : 지지 프레임
131, 200 : 디스플레이 패널 202 : 디스플레이 패널 제어기
203 : 멀티플렉서 204 : 디코더
206 : CUP 207 : 화상 발생기
본 발명은 전자 소스 및 전자 소스를 사용하는 디스플레이 장치와 같은 화상 형성 장치에 관한 것으로, 특히 다수의 표면 도전 전자 방출 소자를 포함하는 전자 소스 및 이 전자 소스를 사용하는 화상 형성 장치에 관한 것이다.
이제까지 2가지 형태의 전자 방출 소자 즉, 열전자 소스 및 냉음극 전자 소스가 공지되었다. 냉음극 전자 소스는 필드 방출형(이후로 FE형으로 약술함), 금속/절연층/금속 형(이후로 MIM형으로 약술함) 및 표면 도전형 등의 전자 방출 소자들을 포함한다. FE형 소자의 예들은 예를 들어, 더블유.피. 디크 및 더블유.더블유. 돌란(W.P. Dyke W.W. Dolan)이 Advance in Electron Physics, 8, 89(1956)에 필드 방출(Field emission)이라는 제목의 논문 및 씨.에이. 스핀드트(C.A. Spindt)가 J. Appl. Phys., 47, 5248(1976)에 몰리브덴 원추체를 갖는 박막 필드 방출 음극의 물리적 특성(PHYSICAL Properties of thin-film field emission cathodes with molybdenum cones)라는 제목의 논문이 상술되어 있다.
MIM형 소자의 한 예가, 예를 들어, 씨.에이. 메드(C.A. Mead)가 J. Appl. Phys., 32, 646(1961)에 터널 방출 증폭기(The tunnel-emission amplifier)라는 제목의 논문에 상술되어 있다.
표면 도전 전자 방출 소자의 한 예가, 예를 들어, 엠.아이. 엘리손(M.I. Elison)에 의해 Radio Eng. Electron Phys., 10, (1965)에 상술되어 있다.
표면 도전 전자 방출 소자는 적은 면적을 갖는 박막이 기판 상에 형성되고 전류가 기판 표면과 평행하게 흐르도록 공급될 때, 전자가 방출되는 현상을 이용한다. 이와 같은 표면 도전 전자 방출 소자에 관해서는, 예를 들어, 상기 인용된 엘리손에 의해 제안된 SnO2박막을 사용한 것, Au 박막[지. 디트머(G. Dittmer):고체 박막(Thin Solid Fillms), 9, 317(1972)]을 사용한 것, In2O3/SnO2박막[엠. 하트웰 및 씨.지. 폰스타드(M. Hartwell and C.G. Fonstad): IEEE Trans. ED Conf.., 519(1975)] 및 탄소막[히사시 아라끼 등(Hisashi Araki et. al.):진공(Vacuum). 제6권, 제1호, 페이지 22(1983)]을 사용한 것이 보고되어 있다.
이들 표면 도전 전자 방출 소자의 전형적인 구성으로서, 제19도는 상기 인용된 논문중 엠. 하트웰(M. Hartwell)에 의해 제안된 소자 구성을 도시한다. 제19도에서, 참조 부호(101)로 표시된 것은 절연 기판이다. 참조 부호(102)는 예를 들어, 스퍼터링에 의해 H-형상 패턴으로 형성된 금속 산화물 박막을 포함하는, 전자 방출 영역을 형성하기 위한 박막이다. 전자 방출 영역(103)은 포밍(forming)이라 일컬어지는 에너자이징(energizing) 공정(뒤에 기술됨)에 의해 형성된다. 참조 부호(104)는 전자 방출 영역(103)을 포함하는 박막이다. 도면에서 L1 및 W로 지적된 치수들은 각각 0.5~1mm 및 0.1mm로 설정된다.
이들 표면 도전 전자 방출 소자에 있어서, 이제까지 박막(102)을 형성하는 전자 방출 영역은 전자 방출을 시작하기 이전에 미리 전자 방출 영역(103)을 형성하기 위해 포밍이라 불리는 에너자이징 공정을 거치는 것이 일반적이었다. 용어 포밍은 전자 방출 영역을 국부적으로 분쇄하고, 변형시키고, 변성시켜 전기적으로 높은 저항 상태로 변형된 전자 방출 영역(103)을 형성하기 위해 박막을 형성하는 전자 방출 영역을 가로질러 전압을 인가하는 공정의 의미한다. 전자 방출 영역(103)은 박막(102)을 형성한 전자 방출 영역의 일부에서 발생된 균열 부근에서 전자를 방출한다. 포밍 공정에 의해 형성된 전자 방출 영역(103)을 포함한 박막(102)을 형성하는 전자 방출 영역은 여기에서는 박막(104)을 포함하는 전자 방출 영역으로 참조된다. 포밍 공정 후 표면 도전 전자 방출 소자에는, 소자에 전류를 공급하기 위해 박막(104)을 포함하는 전자 방출 영역에 전압이 인가되어 전자 방출 영역으로부터 전자가 방출된다.
상기 표면 도전 전자 방출 소자는 구조가 간단하고 제조가 용이하므로, 다수의 소자들이 큰 면적을 갖는 배열로 형성될 수 있다는 장점을 가진다. 그러므로 이와 같은 장점을 사용하는 다양한 응용들이 연구되고 있다. 응용의 예들로는 대전비임 소스 및 디스플레이 장치가 있다. 다수의 표면 도전 전자 방출 소자들이 배열로 형성된 예로서, 표면 도전 전자 방출 소자들이 평행하게 배열되고, 소자들의 선단이 배열의 1행을 형성하기 위해 각각의 대향 선단들에 각각의 리드들에 의해 상호 연결되며, 다수의 행들이 배열을 형성하기 위해 정렬된다.(일본국 특허 공개 번호 제64-31332호를 참조하시오). 화상 디스플레이 장치 등의 분야에서, 특히 액정을 사용하는 평판 디스플레이 장치가 CRT 대신에 최근 많이 사용되고 있지만, 자체-발광성이 없고 배면광을 필요로 하는 문제를 가진다. 그러므로 자체-발광성 디스플레이 장치의 개발이 요망되고 있다.
다수의 표면 도전 전자 방출 소자 배열을 가지는 전자 소스, 및 디스플레이 장치를 형성하기 위해 서로 결합된 전자 소스로부터 방출된 전자의 충돌시 가시광을 방사하는 형광 물질을 포함하는 화상 디스플레이 장치는 상대적으로 제조가 용이하고 큰 스크린 크기를 제공하면서도 우수한 디스플레이 품질을 갖는 자체-발광성 디스플레이 장치이다.(일본국 특허 출원 번호 제5,066,883호를 참조하시오).
표면 도전 전자 방출 소자를 사용한 전자 소스를 갖는 상기 자체-발광성 디스플레이 장치에서, 형광 물질로부터 광을 방사시키기 위한 전자를 방출하는 전자 소스를 만드는 다수의 표면 도전 전자 방출 소자들중 소정의 1개가, (X방향이라 불리는)행방향으로 놓이도록 평향하게 정렬되고 리드에 의해 상호 연결된 다수의 표면도전 전자 방출 소자들 그리고 (열 방향 또는 Y방향이라 불리는)행방향 전자 소스에 대해 수직인 방향으로 전자 소스와 형광 물질 사이의 공간에 배치된(그리드라 불리는)제어 전극들 중의 1개에 대응하도록 인가된 구동 신호를 포함하는 (행방향 전자 소스로 참조되는)선형 전자 소스의 조합에 의해 선택된다.(일본국 특허 공개 번호 제64-31332호를 참조하시오).
이와 같은 화상 디스플레이 장치에서, 개개의 표면 도전 전자 방출 소자들과 대응하는 그리드간의 수평 정렬뿐만 아니라 그리드와 표면 도전 전자 방출 소자들 간의 수직 거리도 균일한 것이 명도와 같은 특정 특성들의 변화가 거의 없는 우수한 화상을 만들기 위해 당연히 요구된다. 그러므로, 높은 정확도로 그리드 및 표면 도전 전자 방출 소자들을 정렬하는데 효율적인, 그리드가 표면 도전 전자 방출 소자들 위에 적층된 새로운 구조가 출원되었다.(일본국 특허 공개 번호 제3-20941호를 참조하시오).
그리드를 갖는 통상적인 전자 소스 및 이와 같은 전자 소스를 갖는 화상 디스플레이 장치에서, 그리드에 인가되는 전압을 적당하게 제어하는 것에 의해 전자 비임의 수렴 및 발산을 제어하는 것이 일반적으로 가능하다.
다수의 표면 도전 전자 방출 소자들이 전자 소스를 형성하기 위해 배열되고 형광 물질은 전자 소스와 대향 관계로 배치된, 출원에 의해 제안된 화상 디스플레이 장치에서, 평행하게 배열된 소자들에 대한 리드(행 방향 리드)에 대해 수직 방향으로 놓이도록 배치된 그리드 또한 전자 방출을 위한 소정의 소자를 선택하는데 절대 필요하다.
또한, 전자 소스와 대향 관계로 대치된 형광 물질이 선택적으로 제어된 명도를 갖는 광을 방사하기 위해서도, 소자들에 대한 행방향 리드에 대해 수직 방향으로 놓이도록 배치된 그리드가 절대 필요하다.
본 발명의 목적은 다수의 소스 소자들 중 어느 소정의 하나를 선택할 수 있고 소스로부터 방출되는 전자량을 그리드를 갖는 통상적인 전자 소스보다 간단한 구조로 보다 용이하게 제어할 수 있는 다수의 소자를 포함하는 전자 소스, 그리고 이러한 소스, 및 선택적으로 제어된 명도 및 통상적인 전자 소스를 사용한 화상 디스플레이 장치보다 높은 화질을 갖는 광을 방사하는 전자 소스와 대향 관계로 배치된 형광 물질을 포함하는 화상 디스플레이 장치와 같은 화상 형성 장치를 제공하는 것이다.
본 발명의 다른 목적은 그리드를 갖는 통상적인 전자 소스 및 통상적인 전자 소스를 사용한 화상 디스플레이 장치보다 간단한 구조로 보다 용이하게, 방출되는 전자 비임의 수렴을 향상시킬 수 있는 전자 소스 및 이 전자 소스를 사용한 화상 디스플레이 장치와 같은 화상 형성 장치를 제공하는 것이다.
본 발명에 따르는 상기 목적들을 달성하기 위해, 기판, 기판상에 배치된 행 배선 및 열 배선, 그리고 행 및 열 배선 양쪽 모두에 접속된 전자 방출 소자를 포함하고, 전자 방출 소자의 전자 방출 영역이 1개의 열 및 행 배선들에 의해 둘러싸인 전자 소스가 제공된다.
상기 전자 소스에서, 전자 방출 소자의 전자 방출 영역은 전자 방출 소자가 배치된 평면에서 서로 직교하는 4개 방향중 적어도 3개 방향에서 배선에 의해 둘러싸이는 것이 바람직하다.
상기 전자 소스에서, 전자 방출 영역을 둘러싼 배선에 인가되는 전위의 크기는 다른 나머지 배선에 인가되는 전위의 크기보다 크지 않은 것이 바람직하다.
또한 상기 전자 소스에서, 전자 방출 영역을 둘러싼 배선에는 주사 신호에 대응하는 전위가 인가되지만, 다른 나머지 배선에는 변조 신호에 대응하는 전위가 인가되는 것이 바람직하다.
또한, 상기 전자 소스에서, 전자 방출 소자, 행 배선 및 열 배선은 각각 복수로 제공되고, 복수의 전자 방출 소자들은 매트릭스 패턴으로 배열되며, 복수의 전자 방출 소자들의 각각의 전자 방출 영역은 1개의 행 및 열 배선에 의해 둘러싸이는 것이 바람직하다.
상기 전자 소스에서, 전자 방출 영역 소자들의 각각의 전자 방출 영역은 전자 방출 소자가 배치된 평면에서 서로 직교하는 4개 방향중 적어도 3개 방향에서 배선에 의해 둘러싸이는 것이 바람직하다.
본 발명에 따르는 상기 목적들을 달성하기 위해, 기판, 서로 교차하고 그 사이에 절연층이 삽입된 기판상에 적층된 행 및 열 배선, 그리고 행 및 열 배선 양쪽 모두에 접속된 전자 방출 소자를 포함하고, 전자 방출 소자의 전자 방출 영역이 절연층 위에 배치된 행 및 열 배선들 중의 1개의 행 및 열 배선에 의해 둘러싸인 전자 소스가 제공된다.
상기 전자 소스에서, 전자 방출 소자의 전자 방출 영역은 전자 방출 소자가 배치된 평면에서 서로 직교하는 4개 방향중 적어도 3개 방향에서, 절연층 위에 배치된 배선에 의해 둘러싸이는 것이 바람직하다.
상기 전자 소스에서, 절연층 위에 배치된 배선은 주사 신호에 대응하는 전위가 인가되는 배선인 것이 바람직하다.
상기 전자 소스에서, 전자 방출 영역을 둘러싼 배선에 인가되는 전위의 크기는 절연층 위에 배치된 다른 나머지 배선에 인가되는 전위의 크기보다 크지 않은 것이 바람직하다.
또한, 상기 전자 소스에서, 전자 방출 소자, 행 배선 및 열 배선은 각각 복수로 제공되고, 복수의 전자 방출 소자들은 매트릭스 패턴으로 배열되며, 복수의 전자 방출 소자들의 각각의 전자 방출 영역은 절연층 위에 배치된 행 및 열 배선들 중의 1개의 행 및 열 배선에 의해 둘러싸이는 것이 바람직하다.
상기 전자 소스에서, 전자 방출 영역 소자들의 각각의 전자 방출 영역은 전자 방출 소자가 배치된 평면에서 서로 직교하는 4개 방향중 적어도 3개 방향에서 절연층 위에 배치된 배선에 의해 둘러싸이는 것이 바람직하다.
상기 전자 소스에서, 절연층 위에 배치된 리드는 주사 신호에 대응하는 전위가 인가되는 배선인 것이 바람직하다.
상기 전자 소스에서, 주사 신호에 대응하는 전위의 크기는 절연층 위에 배치된 다른 나머지 배선에 인가되는 전위의 크기보다 크지 않은 것이 바람직하다.
상기 전자 소스에서, 절연층 아래에 배치된 배선에 인가되는 전위는 변조 신호에 대응하는 전위가 바람직하다.
상기 전자 소스에서, 주사 신호에 대응하는 전위의 크기는 변조 신호에 대응하는 전위의 크기보다 크지 않은 것이 바람직하다.
본 발명에 따르는 상기 목적들을 달성하기 위해, 상기된 전자 소스들중 어느 1개를 사용한 화상 형성 장치가 또한 제공된다.
본 발명의 양호한 실시예들이 다음에 상세하게 기술된다.
맨 먼저 본 발명에 따르는 소자의 기본 구조, 제조 공정 및 특성(일본국 특허 공개 번호 제2-56822호 및 제4-28139호 참조)들과 집중적인 연구의 결과로 발명자에 의해 발견된 본 발명의 기초 원리로서의 특성들에 대해 설명된다.
제19도를 참조 예로 하면, 본 발명에 따르는 표면 도전 전자 방출 소자의 구조적인 특징 및 제조 공정은 다음과 같다.
1) 포밍이라 불리는 에너자이징 공정 이전에 전자 방출 영역 형성 박막(102)이 미세한 입자들로 기본적으로 만들어진다. 즉, 이것은 미세 입자들의 분산 시스템으로 분산시켜 형성된 미세 입자들로 만들어진 박막이거나, 유기 금속 등의 가열 및 굽기에 의해 형성된 미세 입자들로 만들어진 박막이다.
2) 포밍이라 불리는 에너자이징 공정 후 박막(104)을 포함하는 전자 방출 영역이 전자 방출 영역(103)을 따라서 미세한 입자들로 기본적으로 만들어진다.
표면 도전 전자 방출 소자의 기본 구조는 평면형과 수직형으로 분할된다.
평면형 표면 도전 전자 방출 소자가 먼저 기술된다.
제12a도 및 제12b도는 각각 평면형 표면 도전 전자 방출 소자의 기본 구조의 평면도 및 단면도이다. 이 소자의 기본 구조가 제12도를 참조하여 기술된다.
제12a도 및 제12b도에서, 참조 번호(1)로 표시된 것은 절연 기판이고, 참조 번호(5 및 6)으로 표시된 것은 소자 전극이며, 참조 번호(4)로 표시된 것은 전자 방출 영역 형성 박막(2)이 포밍 공정을 거치는 것에 의해 형성된 전자 방출 영역(3)이 있는 박막을 포함한 전자 방출 영역이다.
절연 기판(1)은 예를 들어, 석영 유리로 만들어진 유리 기판, Na과 같은 불순물 감소된 함유량을 갖는 유리, 소다 석회 유리(soda lime glass) 및 스퍼터링에 의해 그 위에 적층된 SiO2를 갖는 소다 석회 유리, 또는 알루미나로 만들어진 세라믹 기판일 수 있다.
대향 관계로 정렬된 소자 전극(5 및 6)은 도전성을 가지면 어떠한 금속으로도 만들어질 수 있다. 전극 재료들의 예로는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd 또는 그 합금들과 같은 금속들, Pd, Ag, Au, RuO2및 Pd-Ag 또는 그 산화물, 유리등과 같은 금속을 포함하는 프린팅 도체, In2O3-SnO2와 같은 투명 도체 및 폴리실리콘과같은 반도체들이 있다. 소자 전극간 거리 L1은 수백 옹스트롬(angstrom)~수백 마이크론(micron)의 범위이고, 소자 전극의 기저 제조 공정인 포토리쏘그라피 기술, 즉 노출 장치의 성능 및 에칭 방법, 그리고 소자 전극 사이에 인가된 전압 및 전자를 방출할 수 있는 전계의 세기와 같은 소자 인자에 따라 설정된다. 거리 L1은 수 마이크론~수십 마이크론 범위가 바람직하다. 길이 W1 및 소자 전극(5 및 6)의 막 두께 d는 전극의 저항 값, X방향 및 Y방향으로 전극을 리드하기 위한 접속, 전체 전극 소스를 만드는 수많은 소자들의 배열 문제 등을 고려하여 적다하게 설정한다. 소자 전극들의 길이 W1은 일반적으로 수 마이크론~수백 마이크론 범위이고, 소자 전극들의 막 두게 d는 수백 옹스트롬~수 마이크론 범위가 바람직하다.
소자 전극(5 및 6) 사이의 영역을 커버하도록 위치된 박막(4)을 포함하는 전자 방출 영역이 절연 기판(1)상에 배치된다. 박막(4)을 포함하는 전자 방출 영역은 제12b도에 도시된 구성에 제한되지 않으며, 소자 전극(5 및 6) 위에 위치되지 않을 수도 있다. 이러한 경우는 전자 방출 영역 형성 박막 대향 소자 전극들(5 및 6)이 이러한 순서로 절연 기판(1)상에 적층될 때 발생한다. 다르게는, 대향 소자 전극들(5 및 6)사이의 전체 영역이 제조 공정에 따라 전자 방출 영역으로 기능할 수 있다. 박막(4)을 포함하는 전자 방출 영역은 수 옹스트롬~수천 옹스트롬 범위의 두께를 가지며, 수 옹스트롬~수백 옹스트롬의 두께를 가지는 것이 바람직하다. 막 두께는 소자 전극들(5 및 6) 위의 스텝 커버리지(step coverage), 전자 방출 영역(3)과 소자 전극들(5 및 6) 사이의 저항값, 전자 방출 영역내의 도전성 미세 입자들의 입자 지름, 에너자이징 공정 조건(뒤에 기술됨)등을 고려하여 설정하는 것이 바람직하다. 박막(4)을 포함하는 전자 방출 영역은 103~107 /□의 면적 저항값을 갖는다. 박막(4)을 포함하는 전자 방출 영역 재료들의 특정 예들로는 Pd, Ru, Ag, Au, Ti, In,Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb와 같은 금속, PdO, SnO2, In2O3, PbO, Sb2O3와 같은 산화물, HfB2, ZrB2, LaB6, CeB6, YB4및 GdB4와 같은 붕화물, TiC, ZrC, HfC, TaC, SiC 및 WC와 같은 탄화물, TiN, ZrN 및 HfN과 같은 질화물, Si 및 Ge과 같은 반도체, 탄소, AgMg, NiCu, Pb 및 Sn이 있다. 어떠한 경우에도, 박막(4)은 미세 입자 막이다.
본 명세서에 사용된 용어 미세 입자막은 함께 응집된 다수의 미세 입자들을 포함하는 막을 의미하고, 미세 입자들이 개개로 분산되지 않을 뿐만 아니라 서로 인접하거나 중첩되는(고립 상태를 포함하는)마이크로 구조를 갖는 필름을 포함한다. 전자 방출 영역(3)은 수 옹스트롬~수천 옹스트롬 범위의 입자 지름, 바람직하게는 10옹스트롬~200옹스트롬 범위의 입자 지름을 갖는 다수의 도전성 미세 입자들로 만들어진다. 전자 방출 영역(3)의 두께는 박막(4)을 포함하는 전자 방출 영역의 두께 에너자이징 공정 등의 조건(뒤에 기술됨)과 같은 제조 공정에 따라 적합한 범위로 설정된다. 전자 방출 영역(3)의 재료들은 박막(4)을 포함하는 전자 방출 영역의 각각의 성분 요소들에 대한 재료들의 일부 또는 모두가 동일하다.
전자 방출 영역(3)을 갖는 전자 방출 소자가 다양한 방법으로 제조될 수 있지만, 1가지 전형적인 예가 제13a도~제13c도에 도시된다.
전자 방출 영역 형성 박막(2)은 예를 들어, 미세 입자 막일 수 있다.
제조 공정이 제12a도~제13c도를 참조하여 연속 단계의 순서로 아래에 기술된다.
1) 절연 기판(1)은 청정제, 증류수 및 유기 용매로 충분히 세척된다. 그 다음으로 소자 전극 재료가 진공 증착, 스퍼터링 또는 다른 적합한 방법에 의해 절연 기판(1)상에 피착된다. 그 다음으로 소자 전극들(5 및 6)이 포토리쏘그라피 기술에 의해 절연 기판(1)의 표면상에 형성된다(제13a도).
2) 절연 기판(1)상에 제공된 소자 전극들(5 및 6) 사이에, 유기 금속 박막이 소자 전극들(5 및 6) 사이의 절연 기판(1) 위에 유기 금속 용제를 코팅하는 것에 형성되고 그 다음 이 코팅은 그 상태로 유지된다. 유기 금속 용제는 주요 요소로서 Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb와 같은 상기된 금속중 어느 것을 포함하는 유기 화합물의 용제이다. 그 다음에, 유기 금속 박막은 굽기를 위해 가열되고 리프트 오프(lift-off) 또는 에칭에 의해 패터닝되어 전자 방출 영역 형성 박막(2)을 형성한다(제13b도). 상기한 것에서는 유기 금속 박막이 유기 금속 용제를 코팅하는 것에 의해 형성되었지만, 형성 방법이 코팅에 국한되지는 않으며 진공 증착, 스퍼터링, 화학적 기상 피착, 분산 코팅, 디핑(dipping) 및 스피닝(spinning)과 같은 다른 방법들에 의해서도 형성될 수 있다.
3) 그 다음으로, 포밍이라 불리는 에너자이징 공정이 펄스 전압을 인가하거나 전원 공급 장치(도시되지 않음)로부터 소자 전극(5)과 소자 전극(6) 사이의 전압을 빠르게 승압시키는 것에 의해 수행된다. 이에 의해 전자 방출 영역 형성 박막(2)은 전자 방출 영역이 형성되도록 국부적으로 구조가 변하게 된다(제13c도). 에너자이징 공정에 의해 국부적으로 파괴되고, 변형되고, 변성된 전자 방출 영역 형성 박막(2)의 일부는 전자 방출 영역(3)으로 인용된다. 이미 기술된 대로, 발명자들은 전자 방출 영역(3)을 관찰하는 것에 의해 영역(3)이 도전성 미세 입자들로 만들어진 다는 것을 발견했다. 포밍 공정에 대한 전압 파형이 제14도에 도시된다.
제14도에서, T1 및 T2는 전압 파형의 펄스 폭 및 간격을 나타내고, 각각 1마이크로 초~10밀리 초 및 10 마이크로 초~100밀리 초의 범위 내에서 설정된다. 삼각파의 파고치(즉, 포밍 동안의 피크 값)는 4V~10V의 범위이다. 포밍 공정은 약 수십초 동안 진공 하에서 수행된다.
전자 방출 영역을 형성할 때, 삼각 펄스가 상기 포밍 공정을 수행하기 위해 소자 전극들 사이에 인가된다. 그러나, 소자 전극들 사이에 인가되는 파형이 삼각파형으로 국한되지는 않으며 직사각형 파형과 같은 소정의 어느 다른 파형일 수도 있다. 파고치, 펄스 폭 및 간격 등도 또한 상기 값들에 국한되는 것이 아니고 전자 방출 영역이 만족스럽게 형성될 수 있는 소정의 어느 다른 값들로도 설정될 수 있다.
상기된 소자 구조 및 제조 공정에 따라 제조된 전자 방출 소자의 기본 특성들이 제15도 및 제16도를 참조하여 기술된다.
제15도는 제12a도 및 제12b도에 도시된 소자의 전자 방출 특성들을 측정 및 평가하기 위한 장치의 다이어그램이다. 제15도에서, 1로 표시된 것은 절연 기판이고, 5 및 6으로 표시된 것은 소자 전극들이고, 4로 표시된 것은 박막을 포함한 전자 방출 영역이며, 3으로 표시된 것은 전자 방출 영역이다. 또한, 31로 표시된 것은 소자에 소자 전압 Vf를 인가하기 위한 전원 공급 장치이고, 30으로 표시된 것은 전극(5)과 전극(6) 사이에 박막(4)을 포함하는 전자 방출 영역을 통하여 흐르는 소자 전류 If를 측정하기 위한 전류계이고, 34로 표시된 것은 소자의 전자 방출 영역(3)에서 나오는 방출 전류 Ie를 포획하기 위한 양극 전극이고, 33으로 표시된 것은 양극(34)에 전압을 인가하기 위한 고-전압 전원 공급 장치이며, 32로 표시된 것은 소자의 전자 방출 영역(3)에서 나오는 방출 전류 Ie를 측정하기 위한 전류계이다.
전자 방출 소자의 소자 전류 If 및 방출 전류 Ie를 측정하기 위해, 전원 공급 장치(31) 및 전류계(30)가 소자 전극들(5 및 6)에 접속되고, 전원 공급 장치(33) 및 전류계(32)에 접속된 양극(34)이 전자 방출 소자 위에 배치된다. 전자 방출 소자 및 양극(34)은 소자가 소정의 진공 하에서 측정되고 평가될 수 있도록 진공 펌프 및 진공 게이지와 같은 부수적으로 필요한 장치가 제공되어 있는 진공 장치에 배치된다.
양극에 인가되는 전압은 1kV~10kV의 범위 내에서 설정되고, 양극과 전자 방출 소자 사이의 거리 H는 3mm~8mm의 범위 내에서 설정된다.
표면 도전 전자 방출 소자의 특성을 집중적으로 연구한 결과, 발명자들은 그리드 없이 요구된 대로 선택 및 제어할 수 있는 소자가 갖는 원리를 제공하는 특성들에서 특정 특징들을 발견했다. 제15도의 측정 및 평가 장치를 사용하여 측정된 방출 전류 Ie, 소자 전류 If 및 소자 전압 Vf 사이의 관계에 대한 전형적인 예가 제16도에 도시된다. 제16도의 그래프는 If와 Ie의 크기가 서로 크게 다르기 때문에 임의의 장치들에서 구성되었음에 주목하여야 한다.
제16도로부터 명백해지듯이, 본 전자 방출 소자는 방출 전류 Ie에 관한 3가지 특성을 가진다.
첫 번째로, 방출 전류 Ie는 소자 전압이 소정 값(제5도의 Vth로 임계 전압이라 불린다)도다 크게 될 때 급격히 증가되지만, 임계 전압 Vth 이하에서는 감지할 수 있을 정도로 검출되지 않는다. 그러므로, 본 발명의 소자는 방출 전류 Ie와 관련하여 일정한 임계 전압 Vth를 갖는 비-선형 소자이다.
두 번째로, 방출 전류 Ie는 소자 전압 Vf에 좌우되므로, 방출 전류 Ie는 소자 전압 Vf에 의해 제어될 수 있다.
세 번째로, 양극(34)에 의해 포획된 방출 전하는 소자 전압 Vf가 인가되는 동안의 시간에 좌우된다. 그러므로, 양극(34)에 의해 포획된 전하의 양은 소자 전압 Vf 가 인가되는 동안의 시간으로 제어될 수 있다.
제16도는 소자 전류 If가 소자 전압 Vf에 대하여 단조롭게 증가되는 특성(MI 특성으로 불림)의 예를 도시한다. 부가하여, 소자 전류 If는 소자 전압 Vf에 대하여 전압 제어 부저항(VCNR) 특성을 나타낼 수 있다. 이러한 경우에, 본 전자 방출 소자는 그 성질에 있어서 상기 3가지 특별한 특성을 갖는다.
이제 다른 구조를 갖는 표면 도전 전자 방출 소자로서 수직형 표면 도전 전자 방출 소자가 기술될 것이다. 제17도는 본 발명에 따르는 수직형 표면 도전 전자 방출 소자의 기본 구조를 도시한다.
제17도에서, 1로 표시된 것은 절연 기판이고, 5와 6은 소자 전극이고, 4는 박막을 포함하는 전자 방출 영역이며, 17은 스텝-포밍 섹션을 나타낸다. 전자 방출 영역(3)의 위치는 스텝-포밍 섹션(17)의 두께와 제조 공정 및 박막(4)을 포함하는 전자 방출 영역의 두께와 제조 공정에 의해 변화하지 않는 것이 바람직하다.
절연 기판(1)에서 처럼, 소자 전극(5 및 6), 박막(4)을 포함하는 전자 방출 영역 및 전자 방출 영역(3)은 각각 상술된 평면형 표면 도전 전자 방출 소자용으로 사용된 것과 동일한 물질로 만들어지고, 수직형 표면 도전 전자 방출 소자를 특성화하는 인자들인 스텝-포밍 섹션(17) 및 박막(4)을 포함하는 전자 방출 영역이 상세히 기술될 것이다. 스텝-포밍 섹션(17)은 진공 증착, 프린팅 및 스퍼터링 등에 의해 SiO2와 같은 절연 물질로 형성된다. 스텝-포밍 섹션(17)의 두께는 상술된 평면형 표면 도전 전자 방출 영역 소자의 소자 전극들 사이의 거리 L1에 대응한다. 스텝-포밍 섹션의 제조 공정, 전극 소자들 사이에 인가된 전압 및 전자 방출을 할 수 있는 전계의 세기에 의존하여, 스텝 포밍 섹션(17)은 일반적으로 수백내지 수백 마이크론, 양호하게는 1000내지 10 마이크론의 범위내로 설정된다.
박막(4)을 포함하는 전자 방출 영역은 소자 전극(5 및 6) 및 스텝-포밍 섹션(17)의 제조 후에 형성되고, 박막(4)은 소자 전극(5 및 6)상에 적층되는데, 어떤 경우에는, 전기 접속을 위해 전극(5 및 6)과 중첩되는 부분을 제외하고는 원하는 형태로 형성될 수 있다. 박막(4)을 포함하는 전자 방출 영역의 두께는 스텝-포밍 섹션(17)상의 부분과 소자 전극(5 및 6)상의 부분 사이의 차이고 많은 경우에서 제조 공정에 좌우된다. 일반적으로, 스텝-포밍 섹션상의 막 두께는 소자 전극(5 및 6)상의 막 두께보다 작다. 결과적으로, 상술한 평면형 표면 도전 전자 방출 소자와 비교할 때 많은 경우에서 수직형 표면 도전 전자 방출 소자가 보다 용이하게 에너자이징 공정을 거치므로 보다 쉽게 전자 방출 영역(3)을 형성할 수 있다.
표면 도전 전자 방출 소자의 기본 구조 및 제조 공정들이 상술되었지만, 본 발명은 상기 소자들에 제한되는 것이 아니고, 상술한 3가지 특별한 특성을 갖는 소정의 다른 표면 도전 전자 방출 소자가 또한 전자 소스 및 화상 디스플레이 장치(후술될 것임)에 응용될 수 있다.
본 발명에 따른 표면 도전 전자 방출 소자의 기본 성질에서 3가지 특별한 특성에 따라, 상술한 바와 같이, 표면 도전 전자 방출 소자로부터 방출된 전자는 가해진 전압이 임계값보다 높을 때 반대 소자 전극에 가해진 펄스형 전압의 파고치 및 폭에 의해 제어된다. 반면, 전자들은 임계 전압보다 낮은 전압에서는 방출되지 않는다. 이러한 특성에 의하여, 많은 전자 방출 소자가 배열내에 정렬되는 경우에도 표면 도전 전자 방출 소자중에서 필요한 1개를 선택하고, 각각의 대응 소자에 펄스형 전압을 양호하게 인가함으로써 방출된 전자들의 양을 제어하는 것이 가능하다. 상술한 원리에 따라 제조된 전자 소스 기판의 구조가 제18도를 참조하여 아래에 기술될 것이다.
71로 표시된 것은 절연 기판이고, 72는 X방향 배선(전극)이고, 73은 Y방향 배선(전극)이고, 74는 표면 도전 전자 방출 소자이며, 75는 접속 전극(또는 배선)이다. 표면 도전 전자 방출 소자(74)는 평면 또는 수직형으로 구성된다.
제18도에서, 절연 기판(71)은 상술한 것과 같은 유리 기판으로 이루어지고, 그 크기 및 두께는 표면 도전 전자 방출 소자의 수, 설계에서의 각각의 소자 형태, 및 엔벨로프가 전자 소그의 사용 동안 절연 기판(71)으로 부분적으로 형성될 때 엔벨로프에서 진공을 유지하기 위한 조건을 고려하여 양호하게 설정된다. 그 다음으로, DX1, DX2, …, DXm으로 표시된 X방향 배선(72)의 m라인이 진공 증착, 프린팅, 스퍼터링 등에 의해 절연 기판(71)상에 형성된 도전성 금속의 박막으로 만들어진다. X방향 배선(72)의 재료, 박막 두께 및 폭은 가능한 한 균일한 전압이 모든 표면 도전 전자 방출 소자에 가해지도록 설정된다. 또한, DY1, DY2, …, DYn으로 표시된 Y방향 배선(73)의 n라인은 진공 증착, 프린팅, 스퍼터링 등에 의해 절연 기판(71)상에 형성된 도전성 금속의 박막으로 만들어지고 그 다음에 X방향 배선(72)에서와 같이 소정의 배선링 구성으로 패터닝된다. Y방향 배선(73)의 재료, 박막 두께 및 폭은 가능한 한 균일한 전압이 모든 표면 도전 전자 방출 소자에 가해지도록 설정된다. 층간 절연층(도시되지 않음)이 전기적으로 서로를 분리시키기 위해 X방향 배선(72)의 m라인과 Y방향 배선(73)의 n라인 사이에 삽입되어, 매트릭스 배선링을 구성한다(m, n은 각각 양의 정수이다). 도시되지 않은 층간 절연층은 X방향 배선(72)이 형성된 절연 기판(71)의 전체 또는 일부 표면을 커버하도록 소정의 형태로 진공 증착, 프린팅 및 스퍼터링 등에 의해 SiO2등의 박막으로 만들어진다. X방향 배선(72) 및 Y방향 배선(73)이 외부 단자를 제공하기 위해 끌어내어진다.
또한, 각각의 표면 도전 전자 방출 소자(74)의 한 쌍의 대향 소자 전극(도시되지 않음)은 각각 진공 증착, 프린팅, 스퍼터링 등에 의해 형성된 도전성 금속 등의 박막으로 만들어진 접속 전극(75)에 의해 각각 DX1, DX2, …, DXm, 즉 X방향 배선(72)의 m라인 중의 1개 및 DY1, DY2, …, DYn, 즉 Y방향 배선(73)의 n라인 중의 1개에 전기적으로 접속된다.
X방향 배선(72)의 m라인, Y방향 배선(73)의 n라인, 접속 전극(75) 및 대향 소자 전극들용으로 사용된 도전성 물질 또는 다른 물질은 성분 소자들의 전부 또는 일부가 동일할 수도 있고, 서로 다를 수도 있다. 특정하게, 이러한 물질들은 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd 또는 이것들의 합금, Pd, Ag, Au, RuO2, 및 Pd-Ag 또는 이것들의 산화물, 유리 등, In2O3-SnO2와 같은 투명 도체 및 폴리실리콘과 같은 반도체 물질을 포함하는 도체들로부터 원하는 대로 선택된다.
X방향 배선(72)은 원하는 대로 X방향으로 배열된 표면 도전 전자 방출 소자(74)의 각 행을 주사하기 위해 주사 신호를 인가하기 위한 주사 신호 발생 수단(도시되지 않음)에 전기적으로 접속된다.
한편, Y방향 배선(73)은 원하는 대로 Y방향으로 배열된 표면 도전 전자 방출 소자(74)의 각 행을 변조하기 위해 변조 신호를 인가하기 위해 변조 신호 발생수단(도시되지 않음)에 전기적으로 접속된다.
부가적으로, 각각의 표면 도전 전자 방출 소자에 인가된 구동 전압은 모두 표면 도전 전자 방출 소자에 인가되는 주사 신호와 변조 신호 사이의 차동 전압으로 공급된다.
상기된 대로 정렬되고 특별한 특성이 주어진 표면 도전 전자 방출 소자를 사용함으로써, 제18도에 도시된 대로 각각의 소자에 대한 한 쌍의 소자 전극(도시되지 않음)이 행(X방향) 배선(72)의 m라인 및 열(Y방향) 배선(73)의 n라인에 접속된 표면 도전 전자 방출 소자(74)의 배열(간단한 매트릭스 배열)에서, 매트릭스 패턴으로 배열된 많은 소자들 중의 어느 소정의 1개가 전자들을 방출하기 위해 선택될 수 있다. 실제적으로, 제18도의 이와 같은 공정은 선택되는 소자가 접속되는 X방향 배선(72) 및 Y방향 배선(73)에 V1과 V2 사이의 차동 전압이 Vth를 초과하도록 선택된 전압 V1, V2를 인가하는 것에 의해 영향을 받게 된다.
예를 들어, DX3에는 0V 그리고 DY3에서는 2x Vth의 전압, 그리고 X방향 배선(72) 및 Y 방향 배선(73)의 모든 다른 라인에는 Vth의 전압을 인가함으로써, 각각 DX3 및 DY3에 접속된 한 쌍의 소자 전극들을 갖는 하나의 표면 도전 전자 방출 소자만이 임계 전압 Vth를 초과하는 전압(차동 전압=2x Vth)이 공급되고, 모든 다른 소자들은 임계 전압 Vth보다 크지 않은 차동 전압이 공급된다. 그러므로, 리드 DX3 및 DY3에 접속되는 전자 방출 소자만이 선택될 수 있다. 또한, 차동 전압이 발생되는 시간을 변화시키거나, Vth를 초과하는 조건을 만족하는 범위에서 차동 전압의 크기를 변화시킴으로써, 그 소자로부터 방출된 전자들의 양은 제어될 수 있다.
더불어, 본 발명은 다음의 특징을 갖는다. 전자 소스를 구동할 때, 변조 신호에 응답하는 열 배선 전극들에 가해진 전압은 주사 신호에 응답하는 행 배선 전극들에 인가된 전압보다 항상 크거나 동일하다. 그 다음, 각각의 전자 소스 소자의 전극들은 기판 위에서 볼 때, 적어도 하나의 행 배선 전극, 행 배선 전극 및 요소 전극을 접속하기 위한 접속 전극 및 행 배선 전극에 접속된 소자 전극에 의해 전자 방출 영역이 적어도 3개의 방향으로 둘러싸이도록 정렬된다. 결과적으로, 전자 방출 영역이 전다들을 방출할 때, 한쌍의 소자 전극에 인가된 전압들중 낮은 전압이 공급된 전극들에 의해 전자 방출 영역 부근에서 적어도 3개의 방향에서 둘러싸인다. 그러므로, 전자 비임은 전자 방출 영역 부근에서 발생된 전계의 작용에 의해 수렴된다.
본 발명에서, 명백하게 전자 비임을 수렴하기 위한 수단이 표면 도전 전자 방출 소자들의 특별한 특성을 사용함으로써 많은 전자 방출 소자중 원하는 하나를 선택 및 제어하는 상술된 방법에 어느 특수한 수단 또는 방법을 부가하지 않고 달성될 수 있다.
그 다음에 전자의 충돌시 가시 광을 방출하기 위해 그 내부 표면상에 형성된 형광 물질 또는 막 그리고 전자 소스가 상술한 것과 같이 제조된 기판에 대향 관계로 형광 물질에 가속 전자를 충돌시키기 위한 가속 전압이 공급된 전극을 갖는 페이스 플래이트(face plate)를 배열함에 의해, 형광 물질 위의 어느 광 방출 점 및 간단한 구조에서 요구되는 것처럼 방출된 광의 양을 제어하고, 고정밀도의 화상을 생성할 수 있는 화상 디스플레이 장치를 완성하는 것이 가능하다.
또한, 본 발명의 개념에 따라, 상기 화상 디스플레이 장치는 광 방출 소스로서 광 방출 다이오드 대신에 감광 드럼, 광 방출 다이오드 등을 포함하는 광 프린터에 사용될 수 있다. 이런 경우에, 행 배선의 m라인 및 열 배선의 n라인을 적당하게 선택함으로써, 화상 디스플레이 장치는 선형 광 방출 소스로 단순히 사용되기 보다는 오히려 2차원 광 방출 소스로서 사용될 수 있다.
본 발명이 실시예들을 참조하여 보다 상세하게 기술될 것이다.
[실시예 1]
제1도는 전자 소스의 일부를 도시한 사시도이다. 제2도는 제1도의 라인 A'를 따라 절취된 도면을 도시한다. 제1도, 제2도 및 제3a도 내지 제3h도에서, 동일한 참조 번호는 동일한 성분을 나타낸다. 1로 표시된 것은 절연 기판이고, 82는 제18도의 DXn에 대응하는 X 방향 배선(상부 리드라고도 불림)이고, 83은 제18도의 DYn에 대응하는 Y 방향 배선(하부 리드라고도 불림)이고, 4는 박막을 포함하는 전자 방출 영역이고, 5와 6은 소자 전극이고, 84는 층간 절연층이며, 85는 소자 전극(5)과 하부 리드(83) 사이를 전기적으로 접속시키기 위한 접촉구(contact hole)를 표시한다.
제5도, 제3a도 내지 제3h도를 참조하여 연속적인 제조 공정 단계가 상세히 설명될 것이다.
(단계-a)
0.5 마이크론 두께의 실리콘 산화막이 스퍼터링에 의해 기판(1)인 소다 석회 유리상에 형성되었다. 그 다음 50두께의 Cr막 및 6000두께의 Au막이 진공 증착에 의해 순서대로 기판(1)상에 적층되었다. 포토레지스트(hoechst사에 의한 AZ1370)가 스피너를 사용하여 회전하에서 코팅되어 구워진다. 그후에, 포토마스크 화상을 노출 및 현상함으로써 하부 리드(83)에 대한 레지스트 패턴이 형성되었다. 피착된 Au/Cr막은 소정의 패턴으로 하부 리드(83)를 형성하기 위해 습식 에칭에 의해 선택적으로 제거된다.
(단계-b)
그 다음, 1.0 마이크론 두께의 실리콘 산화막으로 형성된 층간 절연층(84)이 RF 스퍼터링에 의해 전체 기판 위에 피착되었다.
(단계-c)
단계-b에서 피착된 실리콘 산화막에 접촉구(85)를 형성하기 위한 포토레지스터 패턴이 코팅되었고, 그것을 마스크로 이용하여 층간 절연층(84)이 접촉구(85)를 형성하기 위해 선택적으로 에치되었다. 에칭은 CF4및 H2의 혼합 기체를 사용한 RIE(Reactive Ion Etching; 반응성 이온 에칭) 공정에 의해 수행되었다.
(단계-d)
포토레지스트(Hitachi Chemical주식회사에 의해 제조된 RD-2000N-41)가 소자 전극(5)과 소자 전극(6) 사이의 갭 L1을 코팅하기 위해 형성되었다. 그 다음 50두께의 Ti막 및 1000두께의 Ni막이 진공 증착에 의해 이 순서대로 그 위에 증착되었다. 포토레지스트 패턴은 리프트 오프에 의해 피착된 Ni/Ti막을 남겨놓기 위해 유기 용매에 의해 용해되었고, 이에 의해 소자 전극(5 및 6)은 각각 300 마이크론 폭 W1으로 형성되었다.
(단계-e)
상부 리드(82)에 대한 포토레지스트 패턴은 소자 전극(5 및 6)상에 형성되었다. 그 다음 50두께의 Ti막 및 5000두께의 Au 막이 진공 증착에 의해 순서대로 그 위에 피착된다. 불필요한 포토레지스트 패턴은 리프트오프에 의해 상부 리드(82)를 형성하기 위해 제거되었다.
(단계-f)
제4도는 전자 방출 소자의 전자 방출 영역 형성 박막(2)을 형성하기 위해 이 단계에서 사용된 마스크의 일부분을 도시한 평면도이다. 마스크는 소자 전극과 그 부근 사이의 각각의 갭 L1을 커버링하는 개구를 갖는다. 1000두께의 Cr막(86)이 진공 증착에 의해 피착되었고, 마스크를 사용함으로써 패터닝되었다. 유기 Pd(Okune Pharmaceutical 주식회사에 의해 제조된 ccp4230)이 스피너를 사용하여 회전하에서 그 위에 코팅되었고, 그후 10분 동안 300℃에서 구워졌다. 이렇게 하여 형성되고 주성분으로서 Pd의 미세 입자를 포함한 전자 방출 영역 형성 박막(2)은 100의 두께 및 5×104 /□의 표면 저항값을 갖는다. 전술한 바와 같이, 여기서 사용된 미세 입자 막이라는 용어는 서로 응집된 많은 미세 입자들을 포함하는 막을 의미하고, 개별적으로 분산될 뿐만 아니라 사로 인접 또는 겹쳐진[고립 상태(island state)를 포함하는]미세 입자의 마이크로 구조를 갖는 막을 포함한다.
(단계-g)
구워진 후 Cr막(86) 및 전자 방출 영역 형성 박막(2)은 소정의 패턴으로 형성되기 위해 산 에천트에 의해 에치되었다.
(단계-h)
레지스트는 접촉구(85) 이외에 표면을 커버하기 위한 패턴으로 코팅되었다. 50두께의 Ti막 및 5000두께의 Au 막이 그 후 진공 증착에 의해 순서대로 그 위에 에칭되었다. 불필요한 패턴은 리프트오프에 의해 접촉구(85)를 채우기 위해 제거되었다.
상기 단계들의 결과로서, 하부 리드(83), 층간 절연층(86), 상부 리드(82), 소자 전극(5 및 6), 전자 방출 영역 형성 박막(2)등이 절연 기판(1)상에 형성되었다.
이제 제5도를 참조하여, 상기한대로 제조된 전자 소스를 사용하는 것에 의해 화상 디스플레이 장치가 구성되는 예가 기술될 것이다.
기판(1)상에 상술한 단계를 거쳐 제조된 다수의 표면 도전 전자 방출 소자가 리어 플레이트(rear plate)(91) 위에 고정된다. 그 다음, (슨서대로 유리 기판(92)의 내부 표면상에 형광막(93)과 금속 백(94)를 적층함으로써 제조된) 페이스 플래이트(95)가 지지 프레임(96)을 통해 기판(1) 5mm 위에 배치되고, 프릿(frit) 유리를 페이스 플레이트(95), 저지 프레임(96)과 리어 플래이트(91) 사이의 접합된 부분들에 인가한 후에, 이 어셈블리는 접합부를 밀봉하기 위해 10분 이상 동안 400℃ 내지 500℃에서 대기 또는 질소 분위기에서 구워졌다. 프릿 유리는 또한 리어 플래이트(91)에 기판(1)을 고정시키기 위해 사용되었다.
제5도에서, 90으로 참조된 것은 전자 방출 영역이고, 82 및 83은 각각 X방향 및 Y방향 배선이다.
형광막(93)은 단지 단색의 경우로서 형광 물질을 포함한다. 칼라 화상을 생성하기 위해, 본 실시예에는 형광 물질의 스트라이프 패턴을 사용한다. 따라서, 형광막(93)은 블랙 스트라이프들을 먼저 형성하고, 그 후 블랙 스트라이프 사이의 갭에 각 칼라의 형광 물질을 코팅하는 것에 의해 제조되었다. 블랙 스트라이프들은 일반적으로 사용되는 주성분으로 흑연을 함유하는 물질을 사용하여 형성되었다.
형광 물질은 슬러리 방법에 의해 유리 기판(92)상에 코팅되었다.
형광막(93)의 내부 표면상에, 금속 백(94)이 일반적으로 피착된다. 금속 백(94)은 형광 막의 내부 표면을 평평하게 하고(이 단계는 일반적으로 필르밍 단계로 불린다), 그 후 진공 증착에 의해 Al막을 형성시키는 것에 의해 제조되었다.
형광막(93)의 도전성을 증가시키기 위해, 어떤 경우에는 페이스 플레이트(95)는 유리 기판(92)과 형광막(93) 사이에 투명 전극(도시되지 않음)이 갖추어져 있을 수 있다. 본 실시예에서는 충분한 도전성이 금속 백(94)만으로도 얻어지기 때문에 이와 같은 투명 전극이 제공되지 않았다.
상기 밀봉 전에, 각 칼라의 형광 물질 및 전자 방출 소자는 칼라 케이스에서 서로 정밀하게 정렬되어야만 하기 때문에, 각 부분의 정렬이 조심스럽게 수행되었다.
이렇게 완성된 유리 엔벨로프내의 대기는 배기관(도시되지 않음)을 통해 진공 펌프에 의해 방출되었다. 충분한 진공도에 도달된 후, 전압이 전자 방출 영역 형성 박막(2)의 에너자이징 공정(즉, 포밍 공정)을 통해 전자 방출 영역(3)을 생성하기 위해 엔베로프의 외부의 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn를 통해 전자 방출 소자(90)의 전극(5 및 6) 사이에 인가되었다. 포밍 공정을 위해 사용된 전압 파형이 제15도에 도시된다.
제14도에서, T1 및 T2는 전압 파형의 펄스 폭과 간격을 표시하고, 본 실시예에서는 각각 1밀리초 및 10밀리 초로 설정되었다. 삼각파의 파고치(예를 들어, 포밍동안의 피크값)는 5V로 설정되었고, 포밍 공정은 60초 동안 약 1×10-6토르의 진공하에서 수행되었다.
이렇게 형성된 전자 방출 영역(3)은 주성분 요소로서 파라듐을 함유하는 미세 입자들이 그 안에 분산되고 30의 평균 입자 지름을 갖는 조건하에 있다.
상기 포밍 공정의 결과로, 전자 방출 영역(3)이 형성되었고, 전자 방출 소자(90)가 제조되었다.
그 다음, 배기관(도시되지 않음)이 엔벨로프내에서 약 1×10-6의 진공도를 유지하면서 엔벨로프를 용접 밀폐하기 위해 가스 버너를 사용하여 함께 가열되어 용융되었다.
부가적으로, 밀봉후 진공도를 유지하기 위해, 엔벨로프는 게터(getter) 공정을 거친다. 이 공정은 게터의 증착막을 형성하기 위해 고주파 가열 등에 의해 화상 디스플레이 장치내의 선정된 위치(도시되지 않음)에 피착된 게터를 가열함으로써, 밀봉 직전에 수행되었다. 게터는 주성분으로 Ba 등이 포함된다.
화상 디스플레이 장치의 구동 방법이 아래에 기술될 것이다.
제20도는 본 실시예의 전기 회로의 구성을 도시한다. 제20도는 NTSC-표준 TV 신호에 따르는 텔레비젼 비디오 정보를 디스플레이하기 위한 구동기의 블록도이다. 제20도에서, 131로 표시된 것은 디스플레이 패널이고, 132는 주사 회로이고, 133은 제어 회로이고,134는 시프트 레지스터이고, 135는 라인 메모리이고, 136은 동기 신호 분리기이고, 137은 변조 신호 발생기이며, Vx및 Va는 DC 전원 공급 장치이다.
이러한 부분들의 기능이 설명될 것이다. 디스플레이 패널(131)은 단자 Dx1내지 Dxm, Dy1내지 Dyn및 고전압 단자 Hv를 통해 외부 전기 회로에 접속된다. 단자들 Dx1내지 Dxm에 인가된 것은 디스플레이 패널(131)에 배치된 전자 비임 다중원, 즉 m행×n열의 매트릭스 패턴으로 행별 베이시스(row-by basis)(예를 들어, n소자의 단위로)상에 연속적으로 배열되고 배선된 표면 도전 전자 방출 소자의 군을 구동시기기 위한 주사 신호이다. 단자 Dy1및 Dy2에 인가된 것은 주사 신호에 의해 선택된 행으로 각각의 표면 도전 전자 방출 소자로부터 방출된 전자 비임을 제어하기 위한 변조 신호이다. 또한, 고전압 단자 Hv에 인가된 것은 예를 들어, 전자 비임이 형광 물질을 여기시키는데 충분한 에너지를 갖도록 표면 도전 전자 방출 소자로부터 방출된 전자 비임을 가속하기 위한 DC 전원 공급 장치 Va로부터의 10kV의 DC전압이다.
주사 회로(132)는 m개의 스위칭 소자(제20도의 S1내지 Sm으로 표시됨)를 포함한다. 스위칭 소자들은 DC 전원 공급 장치 Vx의 출력 전원 또는 0V(접지 레벨)중의 하나를 선택하고, 디스플레이 패널(131)의 단자(Dx1내지 Dx2)에 선택된 전압을 도입한다. 스위칭 소자들(S1내지 Sm) 각각은 제어 회로(133)로부터 출력된 제어신호 Tscan에 따라 동작되고, 실제로, FET 스위칭 소자들을 조합함으로써 쉽게 구성될 수 있다.
표면 도전 전자 방출 소자의 특성을 고려하여, DC 전압 공급 장치 Vx는 본 실시예에서는 7V의 일정 전압을 출력하도록 설정되었다.
제어 회로(133)는 양호한 디스플레이가 외부로부터의 화상 신호 입력에 따라 수행되도록 각 부분의 동작을 통합시키는 기능을 한다. 특히, 동기 신호 분리기(136)로부터 유도된 동기 신호 Tsynch에 따라, 제어 회로(133)는 제어 신호 Tscan, Tsft및 Tmry를 대응 부분에 공급한다. 제어 신호 사이의 시간 관계가 제5도, 제25a도 및 제25f도를 참조하여 아래에 상세하게 기술될 것이다.
동기 신호 분리기(136)는 동기 신호 및 휘도 신호 성분으로 외부로부터 입력되는 NTSC-표준 TV 신호를 분리시키기 위한 회로이다. 이러한 회로는 종래의 기술에서 공지된 바와 같이, 주파수 분리기(필터)를 이용함으로써 쉽게 구성될 수 있다. 동기 신호 분리기(136)에 의해 분리된 동기 신호 성분은 공지된 바와 같이, 수직 동기 신호 및 수평 동기 신호를 포함하지만, 이러한 신호들은 설명의 편의를 위해 Tsynch신호로서 함께 표시되었다. 반면, TV 신호로부터 분리된 휘도 신호 성분은 DATA 신호로서 표시되고, 시프트 레지스터(134)에 입력되었다.
시프트 레지스터(134)는 화상의 각 라인에 대해 연속적으로 인가되는 DATA신호의 직렬/병렬 변환을 수행한다. 시프트 레지스터(134)는 제어 회로(133)로부터 공급되는 제어 신호 Tsft에 따라 동작한다[즉, 제어 신호 Tsft는 시프트 레지스터(134)용 시프트 클럭이다]. 직렬/병렬 변환 후에, (1행 내의 전자 방출 소자들의 n개 요소들을 구동하기 위한 데이터에 대응하는)1개 화상 라인의 최종 데이터는 시프트 레지스터(134)로부터 병렬 신호 Id1내지 Idn로서 출력된다.
라인 메모리(135)는 요구된 시간 동안 1개 화상 라인의 데이터를 저장하기 위한 메모리이다. 라인 메모리(135)는 때로는 제어 회로(133)로부터 가해진 제어신호 Tmry에 따라 Id1내지 Idn의 데이타를 저장한다.
저장된 데이터는 I'd1내지 I'dn으로서 출력되고, 변조 신호 발생기(137)에 인가된다.
변조 신호 발생기(137)는 화상 데이터 I'd1내지 I'dn에 따라 표면 도전 전자 방출 소자들을 적당하게 각각 구동 및 변조시키기 위한 신호 소스이다. 변조 신호 발생기(137)의 출력 신호는 단자 Dy1내지 Dyn을 통해 디스플레이 패널(131)의 표면 도전 전자 방출 소자들에 인가된다. 이미 기술된 바와 같이, 본 발명의 전자 방출 소자는 방출 전류 Ie에 대해 3가지 기본 특성을 갖는다. 그러므로, 전자 방출 임계 값보다 낮은 전압이 제26a도에 도시된 바와 같이 인가될 때에는 각각의 전자 방출 소자는 전자들을 방출하지 않는다. 그러나 전자 방출 임계값보다 높은 전압이 제26b도에 도시된 바와 같이 인가될 때, 방출되는 전자 비임은 인가되는 펄스의 폭 Pw 또는 파고치 Vm을 변화시킴으로써 제어될 수 있다. 따라서, 변조 신호 발생기(137)는 정전압에서 펄스를 발생하지만, 인가된 데이터에 따라 펄스의 폭을 변조시키는 펄스 폭 변조형으로 구성될 수 있거나, 일정한 폭으로 전압 펄스를 발생하지만 인가된 데이터에 따라 펄스의 파고치를 변조시키는 전압 변조형일 수 있다.
제20도에 도시된 부분들의 기능이 상술되었다. 전체 동작을 기술하기 이전에, 디스플레이 패널(131)의 동작이 제21도 내지 제24도를 참조하여 보다 상세히 기술될 것이다.
설명의 편의를 위해, 다음의 설명은 디스플레이 패널(131)이 6×6(즉, m=n=6)의 픽셀수를 갖는다고 가정하여 이루어진다. 그러나 실제 사용에서 디스플레이 패널(131)은 설명된 것보다 훨씬 많은 수의 픽셀을 가진다.
제21도는 표면 전도 전자 방출 소자들이 6행×6열의 매트릭스 패턴으로 배열되고 배선된 본 발명의 전자 소스에 따르는 전자 비임 다중원을 도시한다. 개별 위치는 (X, Y) 좌표, 즉 첨자로 식별하는 D(1, 1), D(1, 2), …, D(6, 6)에 의해 나타낸다.
화상이 이와 같은 전자 비임 다중원을 구동시키는 것에 의해 디스플레이될 때, 화상은 X-축에 평행한 화상 라인들의 각각에 대해 라인 순서로 형성된다. 1개 화상 라인에 대응하는 전자 방출 소자를 구동시키기 위해, 0V의 전압이 행이 디스플레이될 라인에 대응하는 Dx1~Dx6의 한 단자에 인가되고 7V의 전압이 다른 인자에 인가된다. 그와 함께 동기로, 변조 신호가 그 라인에 대한 화상 패턴에 따라 단자 Dy1~Dy6에 인가된다.
다음의 기술은 예로서 제22도에 도시된 화상 패턴을 디스플레이하는 경유를 취함에 의해 만들어진다. 기술에 대한 편의를 위해, 화상 패턴내의 광 방출 부분은 예를 들어 100 피트-람베르트(lambert)와 등가인 휘도를 가진다고 가정되었다. 디스플레이 패널(131)에서, 본 기술 분야에 공지된 P-22가 형광 물질로서 사용되었고, 가속 전압은 10kV로 설정되었고, 1개 그림의 디스플레이를 위한 반복 주파수는 60Hz로 설정되었으며, 상기된 기본 특성을 갖는 표면 도전 전자 방출 소자들이 전자 방출 소자들로서 사용되었다. 이와 같은 경우에, 100 피트-람베르트의 휘도를 달성하기 위해 광 방출 픽셀에 대응하는 소자들에 14μ초동안 14V의 전압을 인가하는 것이 적당하다.(이들 값들은 물론 만일 파라미터 값들이 변하면 변할 수 있음에 주목하여야 한다).
예를 들어, 제3 라인의 기간 동안 제22도의 화상 패턴에서 광이 방출되고, 제23도에 도시된 대로 전압들이 단자 Dx1~Dx6및 Dy1~Dy6을 경우하여 전자 비임 다중원에 인가된다. 결과적으로, D(2, 3), D(3, 3), 및 D(4, 3)에 있는 표면 도전 전자 방출 소자들은 전자 비임을 방출하도록 14V가 공급된다. 위의 3개를 제외한 다른 요소들에는 7V(즉, 빗금친 원으로 표시된 소자) 및 0V(백색 원으로 표시된 소자들)가 공급된다. 이들 전압들은 전자 방출 임계값 이하이기 때문에, 이들 다른 소자들은 전자 비임을 방출하지 않는다.
다른 라인들에 대해, 전자 비임 다중 비임이 제22도의 디스플레이 패턴에 따라 순차적으로 유사하게 구동된다. 이 공정이 시계열 형태로 제24도의 타이밍 도표에 도시된다. 제24도에 도시된 대로 하나씩 제1 라인에서 제6 라인까지 연속적으로 디스플레이 패널을 구동시키는 것에 의해, 1개의 그림이 디스플레이된다. 초당 60 그림의 비율로 상기 공정을 반복하는 것에 의해, 플리커(flicker)없는 화상 디스플레이가 얻어진다.
디스플레이 패턴에서 방출되는 광의 휘도는 단자 Dy1~Dy6에 인가되는 변조 신호의 전압 펄스의 폭 또는 파고치를 변화시키는 것에 의해 변조될 수 있다.
디스플레이 패널(131)을 구동시키는 방법이 예로서 6×6의 전자 비임 다중원을 취함에 의해 기술되었다. 제20도에 도시된 화상 디스플레이 장치의 전체 동작이 제25도에 타이밍 도표를 참조하여 아래에 기술된다.
제25a도는 외부로부터 입력된 NTSC신호가 동기 신호 분리기(136)에 의해 분리된 휘도 신호 DATA의 타이밍을 도시한다. 휘도 신호 DATA는 도시된 대로 제1 라인의 데이터, 다음에는 제2 라인의 데이터, 다음에는 제3 라인의 데이터 등등으로부터 순차적으로 공급된다. 그와 함께 동기로, 제25b도에서 도시된 대로 시프트 클럭 Tsft가 제어 회로(133)로부터 시프트 레지스터(134)로 출력된다.
1라인의 데이터가 시프트 레지스터(134)에 로드될 때, 메모리 기록 신호 Tmry가 제25c도에 도시된 타이밍에서 제어 회로(133)로부터 라인 메모리(135)로 출력되어, 1라인의 구동 데이터(즉, n소자들)가 라인 메모리(135)에 기록된다. 결과적으로, 라인 메모리(135)에서 나오는 출력 신호로서 데이터 I'd1~I'dn이 제25d도에 도시된 타이밍에서 변환된다.
한편, 주사 회로(132)의 동작을 제어하기 위한 제어 회로 Tscan은 제25e도에 도시된 타이밍 및 데이터를 가진다. 보다 정확하게, 주사 회로(132)는 제1 라인이 구동할 때 스위칭 소자 S1만 0V를 공급하고, 나머지 스위칭 소자들은 7V를 공급하며, 제2 라인이 구동할 때 스위칭 소자 S2만 0V를 공급하고, 나머지 스위칭 소자들은 7V를 공급하도록 동작된다. 나머지 라인들에 대한 주사 회로(132)의 동작도 같은 방식으로 제어된다.
상기 스위칭 동작과 동기로, 변조 신호가 제25f도에 도시된 타이밍에 변조 신호 발생기(137)로부터 디스플레이 패널(131)로 출력된다.
상기된 동작을 통하여, 텔레비젼 비디오 정보는 디스플레이 패널(131)을 사용하는 것에 의해 디스플레이될 수 있다.
상기 기술에서 특별히 상술하지는 않았지만, 스프트 레지스터(134) 및 라인 메모리(135)는 화상 신호의 직렬/병렬 변환 및 저항이 선정 비율로 실행된다면 디지털 또는 아날로그 신호형 중의 하나이다. 디지털 신호형을 사용하는 경우, 동기 신호 분리기(136)의 출력 신호 DATA는 디지털 신호로 변환되어야만 한다. 이러한 변환은 동기 신호 분리기(136)의 출력에 A/D 변환기를 제공하는 것에 의해 쉽게 달성될 수 있다.
상기 기술이 NTSC-표준 TV 신호에 따르는 디스플레이 텔레비젼 비디오 정보로서 만들어졌지만, 본 발명의 전자 소스를 사용한 디스플레이 패널의 응용이 이와 같은 경우에만 국한되지는 않는다. 본 전자 소스는 다른 형의 TV신호, 컴퓨터, 화상 메모리, 및 통신망을 포함하는 다양한 화상 신호 소스에 직접 또는 간접적으로 접속된 디스플레이 장치에 광범위하게 사용될 수 있다. 특히, 본 전자 소스는 대형 스크린 상의 큰 용량의 화상을 디스플레이하는데 적합하다.
제27도는 예를 들어, TV방송을 포함한 다양한 화상 정보 소스들로부터제공된 화상 정보를 디스플레이 할 수 있도록 배열된 본 예의 상술된 전자 소스를 디스플레이 패널이 있는 디스플레이 장치의 한 예를 도시한 블록도이다. 제27도에서, 200으로, 표시된 것은 디스플레이 패널이고, 201은 디스플레이 패널에 대한 구동기이고, 202는 디스플레이 제어기이고, 203은 멀티플렉서이고, 204는 디코더이고, 205는 입력/출력 인터페이스이고, 206은 CPU이고, 207은 화상 발생기이고, 208, 209 및 210은 화상 메모리 인터페이스이고, 211은 화상 입력 인터페이스이고, 212 및 213은 TV신호 수신기이며, 214는 입력 장치이다.(본 디스플레이 장치는 예를 들어, 비디오 정보 및 음성 정보를 모두 포함하는 TV신호와 같은 신호를 수신하고, 이 장치는 물론 화상을 디스플레이하는 동시에 음성을 재생한다. 그러나 본 발명의 특징과 직접 연관되지 않은 음성 정보의 수신, 분리, 재생, 프로세싱, 저장 등에 필요한 회로, 스피커 등은 본 명세서에서는 기술하지 않는다).
상기 부분들의 기능이 화상 신호의 흐름에 따라 아래에 기술된다.
첫째, TV신호 수신기(213)는 예를 들어, 전기파 또는 공간 광 통신의 형태로 무선 송신 시스템을 통해 송신되는 TV화상을 수신하기 위한 회로이다. 수신되는 TV신호의 형태는 특정한 것으로 제한되지 않고, 예를 들어 NTSC-, PAL- 및 SECAM-표준 형태중 어느 것일 수 있다. 상기 형태보다 더 많은 주사 라인 수를 갖는 다른 형의 TV신호(예를 들어, MUSE-표준형을 포함하는 고품질 TV신호라 불리는)는 스크린 크기 및 픽셀의 수를 증가시키기에 적합한 상술한 디스플레이 패널의 장점을 이용하기에 적합한 신호 소스이다.
그 다음, TV 신호 수신기(212)는 동축 케이블 또는 광섬유의 형태로 배선 전송 시스템을 통해 전송된 TV화상 신호를 수신하기 위한 회로이다. TV 신호 수신기(213)로서, TV 수신기(212)에 의해 수신될 TV신호의 형태는 특정한 하나의 형태에 제한되지 않는다. 수신기(212)에 의해 수신된 TV 신호는 또한 디코더(204)로 출력된다.
화상 입력 인터페이스(211)는 예를 들어, TV 카메라 또는 화상 판독 주사기와 같은 화상 입력 장치로부터 제공된 화상 신호를 수신하기 위한 회로이다. 인터페이스(211)에 의해 취해진 화상 신호는 디코더(204)에 출력된다.
화상 메모리 인터페이스(210)는 비디오형 기록기(이후부터 VTR로 약술됨)내에 저장된 화상 신호를 취하기 위한 회로이다. 인터페이스(210)에 의해 취해진 화상 신호(210)는 디코더(204)로 출력된다.
화상 메모리 인터페이스(209)는 비디오 디스크에 저장된 화상 신호를 취하기 위한 회로이다. 화상 메모리 인테페이스(209)에 의해 취해진 화상 신호는 디코더(204)에 출력된다.
화상 메모리 인터페이스(208)는 정지 화면 디스크와 같은, 정지 화면 데이터를 저장하기 위한 장치로부터 화상 신호를 취하기 위한 회로이다. 화상 메모리 인터페이스(208)에 의해 취해진 화상 신호는 디코더(204)로 출력된다.
입력/출력 인터페이스(205)는 디스플레이 장치를 외부 컴퓨터 또는 컴퓨터 네트워크, 또는 프린터와 같은 출력 장치에 접속시키기 위한 회로이다. 몇몇 경우에 있어서는, 화상 데이터 및 문자/그림 정보의 입력/출력을 수행할 뿐만 아니라, 디스플레이 장치내의 CPU(206)와 주변 장치 사이의 제어 신호 및 숫자 데이터의 입력/출력도 수행할 수 있다.
화상 발생기(207)는 입력/출력 인터페이스(205)를 통해 주변 장치로부터 입력된 화상 데이터 및 문자/그림 정보, 또는 CPU(206)으로부터 출력된 화상 데이터 및 문자/그림 정보에 기초하여 디스플레이 화상 데이터를 생성하기 위한 회로이다. 화상 발생기(207)에는 예를 들어, 화상 데이터 및 문자/그림 정보를 저장하기 위한 재기록 가능 메모리, 문자 코드에 대응하는 화상 패턴을 저장하기 위한 판독 전용 메모리, 화상 처리를 위한 프로세서, 및 화상 생성을 위한 다른 회로들이 포함된다,
화상 발생기(207)에 의해 생성된 디스플레이 화상 데이터는 일반적으로 디코더(204)에 출력되지만, 몇몇 경우에 있어서는 입력/출력 인터페이스(205)를 통해 외부 컴퓨터 네트워크 또는 프린터로 출력될 수도 있다.
CPU(206)은 일차적으로 디스플레이 장치의 동작 제어를 실행하고 디스플레이 화상의 생성, 선택 및 편집에 관련된 작업을 수행한다.
예를 들면, CPU(206)은 제어 신호를 멀티플렉서(203)에 출력하여, 원하는 바와 같이 디스플레이 패널 상에 디스플레이될 화상 신호들중 1개를 선택하거나 이들을 결합한다. 이와 관련하여, CPU(206) 은 또한 디스플레이될 화상 신호에 따라 디스플레이 패널 제어기(202)에 제어 신호를 출력하므로, 화면 디스플레이 주파수, 주사 모드(예를 들어, 인터레이스 또는 넌-인터레이스), 화면당 주사 라인의 수 등의 견지에서 디스플레이 장치의 동작을 적절히 제어한다.
더욱이, CPU(206)은 화상 데이터 및 문자/그림 정보를 화상 발생기(207)에 직접 출력하고, 또는 입력/출력 인터페이스(206)를 통해 외부 컴퓨터 또는 메모리에 억세스하여 화상 데이터 및 문자/그림 정보를 입력한다.
물론, CPU(206)이 상기와는 다른 목적을 위한 적절한 작업과도 관련하여 사용될 수 있다. 예를 들면, CPU(206)은 개인용 컴퓨터 또는 워드프로세서에서와 같이 정보를 생성하거나 처리하는 기능에도 직접 관련될 수 있다.
다르게는, CPU(206)은 상술한 바와 같이, 입력/출력 인터페이스(205)를 통해 외부 컴퓨터 네트워크에 접속되어 외부 장비와 협력하여 수치 계산 및 다른 작업을 실행할 수 있다.
입력 유니트(214)는 유저가 명령, 프로그램, 데이터 등을 CPU(206)에 입력할 때에 사용되고, 이것은 키보드, 마우스, 조이 스틱, 바 코드 판독기 및 음성 인식 장치와 같은 다양한 입력 장비일 수 있다.
디코더(204)는 회로(207 내지 213)들로부터 입력된 다양한 화상 신호들을 3차원색들에 대한 신호들, 또는 휘도 신호, I 신호 및 Q 신호로 역변환시기기 위한 회로이다. 도면에서 점선으로 도시된 바와 같이, 디코더(204)는 화상 메모리를 그 내부에 양호하게 포함한다. 이것은 디코더(204)가 예를 들어, 역변환을 위한 화상 메모리를 필요로 하는 MUSE-표준형의 TV신호들도 조절하기 때문이다. 더욱이, 화상 메모리의 제공은 정지 화상을 쉽게 디스플레이하거나, 화상들의 사라짐, 보간, 확대, 흐려짐 및 합성을 화상 발생기(207) 및 CPU(206)을 사용하여 쉽게 할 수 있다는 장점을 가져온다.
멀티플렉서(203)는 CPU(206)로부터 입력된 제어 신호에 따라 디스플레이 화상을 원하는 대로 선택한다. 즉, 멀티플렉서(203)는 디코더(204)로부터 입력된 역변환된 화상 신호들 중 소정의 신호를 선택하여 이를 구동기(201)로 출력한다. 이와 관련하여, 한 화면에 대한 디스플레이 시간 동안에 2개 이상의 화상 신호들을 교환 선택함으로써, 서로 다른 화상들이 멀티스크린 텔레비젼에서와 같이 한 스크린을 분할함으로써 정해진 복수의 개별 영역들에 디스플레이될 수도 있다.
디스플레이 패널 저어기(202)는 CPU(206)로부터 입력된 제어 신호에 따라 구동기(201)의 동작을 제어하기 위한 회로이다.
디스플레이 패털의 기본 동작과 관련된 기능으로서, 제어기(202)는 예를 들어, 디스플레이 패널을 구동시키기 위한 전원 공급 장치(도시 안됨)의 동작 순차를 제어하기 위한 신호를 구동기(201)에 출력한다.
또한, 디스플레이 패널을 구동하는 방법과 관련된 기능으로서, 제어기(202)는 예를 들어, 화면 디스플레이 주파수 및 주사 모드(예를 들어, 인터레이스 또는 넌-인터레이스)를 제어하기 위한 신호를 구동기(201)에 출력한다.
여러 경우들에 따라, 제어기(202)는 디스플레이 화상의 휘도, 명암 대비, 색조 및 선명도의 견지에서 화질의 조정을 위한 제어 신호들을 구동기(201)에 출력할 수 있다.
구동기(201)는 디스플레이 패널(200)에 인가된 구동 신호를 발생하기 위한 회로이다. 구동기(201)는 멀티플렉서(203)로부터 입력된 화상 신호 및 디스플레이 패널 제어기(202)로부터 입력된 제어 신호에 따라 동작된다.
제27도에 도시된 바와 같이 배열되고 상술한 바와 같은 기능들을 갖는 다양한 부품들에 있어서, 디스플레이 장치는 다양한 화상 정보원들로부터 입력된 화상 정보를 디스플레이 패널(200) 상에 디스플레이할 수 있다. 특히, TV 방송 신호를 포함하는 다양한 화상 신호들은 디코더(204)에 의해 역변환되고, 이들 중 1개 이상의 화상 신호는 요구에 따라 멀티플렉서(203)에 의해 선택된 다음에 구동기(201)에 입력된다. 반면에, 디스플레이 제어기(202)는 디스플레이될 화상 신호에 따라 구동기(201)의 동작을 제어하기 위한 제어 신호를 제공한다. 구동기(201)는 화상 신호 및 제어 신호에 따라 디스플레이 패널(200)에 구동 신호를 공급한다. 따라서, 화상은 디스플레이 패널(200) 상에 디스플레이된다. 상술한 일련의 동작들은 CPU(206)의 관리하에 제어된다.
디코더(204) 화상 발생기(207) 및 CPU(206)에 내장된 화상 메모리의 도움으로 복수의 아이템들로부터 선택된 화상 정보를 간단히 디스플레이하는 것 외에도, 본 디스플레이 장치는 디스플레이될 화상 정보에 대해서, 확대, 흐려짐, 회전, 이동, 모서리 강조, 사라짐, 보간, 색 변환, 및 화상의 가로/세로 비의 변환과 같은 화상 처리뿐만 아니라, 합성 소거, 결합, 대체 및 삽입과 같은 화상 편집을 수행할 수도 있다. 이 예에서는 특별히 설명되지 않았지만, 음성 정보의 처리 및 편집을 위한 회로가 화상 처리 및 편집을 위한 상기 회로들과 함께 제공될 수도 있다.
따라서, 본 디스플레이 장치의 단일 유니트는 TV 방송용 디스플레이, TV 회의용 터미널, 정지 및 동작 화면들을 조정하는 화상 편집기, 컴퓨터 터미널, 워드프로세서를 포함하는 사무 자동화 터미널, 오락기 등의 기능들도 포함할 수 있고, 따라서 이는 산업 분야에 매우 광범위하게 응용될 수 있다.
물론, 제27도는 표면 도전 전자 방출 소자들이 갖춰진 전자 소스를 포함하는 디스플레이 패널을 사용하는 디스플레이 장치 구성의 한 예를 단지 도시하고, 본 발명은 도시된 예에만 국한되지 않는다. 예를 들면, 사용 목적 외에 필요하지 않은 제27도에 도시된 부품들의 회로들은 생략될 수 있다. 반면에, 사용 용도에 따라, 다른 부품들이 추가될 수 있다. 본 디스플레이 장치가 TV 전화로서 채택되면, 추가 부품들로서, TV 카메라, 음성 마이크로폰, 조명기, 및 모뎀을 갖춘 전송/수신 회로를 제공하는 것이 바람직하다.
본 디스플레이 장치에 있어서, 특히 표면 도전 전자 방출 소자들이 갖춰진 전자 소스를 갖는 디스플레이패널은 두께가 쉽게 감소될 수 있으므로, 디스플레이 장치는 기존보다 더 작은 깊이를 가질 수 있다. 더욱이, 표면 도전 전자 방출 소자들이 갖춰진 전자 소스를 갖는 디스플레이 패널이 쉽게 스크린 사이즈를 크게 할 수 있고, 또한 고휘도 그리고 시청 각도의 뛰어난 특성을 제공할 수 있기 때문에, 본 디스플레이 장치는 양호한 시청을 위해 더 사실적이고 강렬한 화상을 디스플레이할 수 있다.
앞에서 언급한 단계들을 통해 제조된 평면형 표면 도전 전자 방출 소자의 특성을 달성하기 위해서, 제12a도 및 제12b도에 도시된 평면형 표면 도전 전자 방출 소자로서 L1 및 W를 포함하는 동일 크기의 표준 비교 샘플이 동일한 방법으로 동시에 제조되고, 전자 방출 특성은 제15도에 도시된 장치를 측정 및 평가함으로써 측정된다.
비교 샘플에 대한 조건들의 측정은 다음과 같다: 양극과 전자 방출 소자 사이의 거리; 4mm, 양극에서의 전압; 1kV, 및 전자 방출 특성의 특정 중에 진공 장치 내의 진공도; 1×10-6torr.
비교 샘플의 소자 전극(5와 6)들 사이에 소자 전압을 인가하고 상기 조건하에 따르는 소자 전류 If 및 방출 전류 Ie를 측정함으로써, 제16도에 도시된 바와 같은 전류-전압 특성이 달성된다. 이러한 비교 샘플에 있어서, 방출 전류 Ie는 소자 전압이 약 8V에 달했을 때 갑자기 증가하기 시작했다. 14V의 소자 전압에서, 소자 전류 If는 2.2mA, 방출 전류 Ie는 1.1 μA, 전자 방출 효율 η=Ie/If(%)는 0.05%이다.
상기 구성의 화상 디스플레이 장치에 있어서, 신호 발생기 및 전압 발생기(둘다 도시 안됨)가 주사 신호에 대응하는 전압을 X방향의 리드 전극으로 인가하고 정보, 예를 들어 비디오 신호에 대응하는 전압을 Y방향의 리드 전극으로 인가하도록 동작되어, X방향 및 Y방향의 리드 전극들에 접속된 표면 도전 전자 방출 소자 양단에 차동 전압을 생성하면, 표면 도전 전자 방출 소자의 전자 방출 특성은 인가된 전압에 대해 임계값을 갖고, 따라서 소자로부터 전자들의 방출은 상술한 바와 같이 제어될 수 있다.
더욱이, 본 발명은 변조 신호에 대응하는 Y방향의 배선 전극에 인가된 전압이 주사 신호에 대응하는 X방향의 배선 전극에 인가된 전압보다 높거나 같도록 설정되어 차동 전압을 생성하는 특징이 있고, 전자 방출 영역들 각각이 기판 위에서 보았을 때에 X 방향의 배선 전극, 이 X방향의 배선 전극과 소자 전극을 접속하기 위한 접속 전극, 및 X방향의 배선 전극에 접속된 소자 전극 중에 적어도 하나에 의해 적어도 3방향 이상으로 둘러싸여져 있다는 데에 또한 그 특징이 있다.
생성된 전자 비임이 상기 특징들을 갖는 본 소자에 의해 집중되는 이유는 제6도를 참조하여 이제 설명한다. 제6도는 제1도의 선 A-A'를 따라 절취한 단면도이고, 이는 한 전자 방출 소자 및 그 부근을 도시한다.
제6도에서 상술한 바와 같이, 본 발명에 따른 전극 배치 및 전압 인가 조건들에 있어서, Y방향의 배선 전극에 접속된 소자 전극(5)은 차동 전압 때문에 항상 고전압 전극으로 되고, 반면에 X방향의 배선 전극(82) 및 이 X방향의 배선 전극(82)에 접속된 소자 전극(6)은 항상 저전압 전극들로 된다. 따라서, 전계는 제6도의 화살표가 지시한 대로 전자 방출 영역(3)의 부근에서 생성되기 때문에 영역(3)으로부터 방출되어 발산(diverge)되는 경향이 있는 전자들은 양면 상에서 X방향으로 서로 대향하고 작용하도록 되어 있으므로, 집중된다. 그 결과, 형광 물질 상에서의 스폿 사이즈는 축소된다.
상술한 설명은 X방향에만 관한 것이지만, 집중 작용은 Y방향으로 유사하게 생성되는데, 그 이유는 전자 방출 영역(3)도 또한 Y방향인 비교적 네가티브의 전압으로 유지된 X방향의 배선 전극(82)에 의해 둘러싸여져 있기 때문이다.
집중 작용의 크기는 전극들의 사이즈와 그들 사이의 거리, 인가된 전압, 및 가속 전압과 같은 파라메터들에 의존하지만, 그 한 예는 다음과 같다. 포지션 3mm에서 상기 비교 샘플 위에 5kV의 전압을 인가할 때에 발생된 X방향의 스폿 사이즈는 300㎛이다. 반면에, 전자 방출 영역은 폭이 100㎛인 X방향의 전극의 한 끝에 형성되며, 폭이 각각 1mm인 한 쌍의 전극들은 교환 관계에 있는 전자 방출 영역의 양면 상에 형성된다. 그 다음에, 스폿 사이즈는 마찬가지로 폭이 100㎛인 중심 전극에 14V를 인가하고 외부 전극에는 0V를 인가함으로써 측정된다. X방향의 최종 스폿 사이즈는 약 240㎛이고, 스폿 사이즈의 축소율은 약 20%이다.
화상을 디스플레이하기 위한 한가지 양호한 디스플레이 장치를 제조하는데 상기 배치가 꼭 필요한 것으로 설명된다. 장치 부품들의 물질과 같은 세보 설명은 예를 들어, 상기 예들에만 국한되지 않고, 원하는 대로 화상 디스플레이 장치 용도에 적합하도록 선택될 수 있다.
더욱이, 본 발명의 개념에 따르면, 상기 화상 디스플레이 장치는 화상을 디스플레이하는 데에 적합할 뿐만 아니라, 광학 프린터에도 응용 가능한데, 이 광학 프린터는 발광 다이오드 대신에 발광원으로서 감광 드럼, 발광 다이오드 등을 포함한다. 이 경우에, 행 배선의 m개의 라인들 및 열 배선의 n개의 라인들을 적절히 선택함으로써, 화상 디스플레이 장치는 단순히 선형 발광원으로서 사용되는 것보다는 2차원 발광원으로서 사용될 수 있다.
[실시예 2]
이 실시예에서는, 다수의 수직형 표면 도전 전자 방출 소자들이 기판 상에 형성되고, X방향의 배선과 Y방향의 배선 사이의 층간 절연층도 표면 도전 전자 방출 소자들의 스텝-포밍 섹션으로서 작용하며, 소자 전극들은 구성 소자들 또는 전체적으로 X방향의 배선 및 Y방향의 배선으로의 접속 전극들과 동일하다.
이 실시예에 있어서 전자 소스의 부분 사시도는 제1도와 기본적으로 유사하므로, 여기에서는 생략한다. 이 실시예의 전자 소스를 도시하지는 않지만, 제2도에 대응하는, 즉 제1도의 선 A-A'를 따라 절취한 단면도가 제7도에 도시된다. 제7도에 있어서, 제2도에서와 동일한 참조 번호는 동일한 부품들을 나타낸다. 여기에서, 1은 기판, 72는 제18도의 DXn에 대응하는 X방향의 배선(또는 상부 리드), 73은 제18도의 DYn에 대응하는 Y방향의 배선(또는 하부 리드), 4는 박막을 포함하는 전자 방출 영역, 5 및 6은 소자 전극들, 그리고 111은 층간 절연층을 나타낸다.
제8a도 내지 제8f도를 참조하여, 제조 공정이 연속적인 단계들의 순서대로 상세히 기술된다.
(단계-a)
소다 석회 유리로 만들어진 기판(1)은 세척되고, 5000두께의 Pd 막은 진공 증착에 의해 기판(1) 상에 적층된다. 그 위에 포토레지스트(AZ1370, Hoechst Co.)가 스피너에 의해 회전되면서 코팅된 다음에 구워진다. 그 후에, 포토마스크 화상을 노출 및 현상시킴으로써, Y방향의 배선(73)의 레지스트 패턴이 형성된다. 피착된 Pb 막은 에칭에 의해 선택적으로 제거되어 소정의 패턴으로 Y방향의 배선(73) 및 소자 전극(5)을 형성한다.
(단계-b)
그 다음에, 1.5 마이크론 두께의 실리콘 산화막은 X방향의 배선(72)과 Y방향의 배선(73) 사이의 층간 절연층(111)으로 되고, 수직형 표면 도전 전자 방출 소자들의 스텝-포밍 섹션(17)으로 더블링(doubling)되는 층간 절연층(111)은 RF 스퍼터링법에 의해 전체 기판 위에 피착된다.
(단계-c)
스텝-포밍 섹션(17) 따라서 층간 절연층(111)을 형성하기 위한 포토레지스트 패턴은 단계-b에서 피착된 실리콘 산화막 상에 소정의 패턴으로 코팅되고, 이것을 마스크로서 사용하여, 실리콘 산화막이 선택적으로 에칭됨으로써 스텝-포밍 섹션(17) 따라서 층간 절연층(111)이 소정의 패턴으로 형성된다. 에칭은 CF4와 H2의 가스 혼합물을 사용하는 RIE(반응성 이온 에칭) 공정에 의해 실행된다.
(단계-d)
그러므로, 포토레지스트(RD-2000N-41, Hitachi Chemical Co., Ltd)는 소자 전극(6) 및 접속 전극(75)을 형성하기 위한 패턴으로 코팅된다. 그 다음에, 그 위에 100두께의 Pd 막이 진공 중착에 의해 피착된다. 포토레지스트 패턴은 유기 용제에 의해 용해되어 자체가 리프트 오프됨으로써 피착된 Pd 막이 남게 되므로, 소자 전극(5)에 대향하고 각각의 폭 W1이 500 마이크론인 소자 전극(6)이 접속 전극(75)과 함께 형성된다. 스텝-포밍 섹션(17)에 대응하는 소자 전극들 사이의 거리 L1은 1.5 마이크론이다.
(단계-e)
실시예 1에 있어서, 1000의 두께의 Cr 막이 진공 증착에 의해 피착되고, 소자 전극(5 및 6)들과 그 부근을 커버하는 구멍을 갖는 마스크의 도움으로 전자 방출 영역 형성 박막(2)에 대응하는 형태로 패터닝된다. 유기적인 Pd용제(ccp4230, Okuno Pharmaceutical Co., Ltd.)가 스피너에 의해 회전되면서 그 상부에 코팅된 다음에 10분 동안 300℃로 가열함으로써 구워진다. 이렇게 형성되고 주요 구송 소자로서 미세한 Pb 입자들을 포함하는 전자 방출 영역 형성 박막(2)은 두께가 150이고 면적 저항값은 면적당 7×104ohm이다.
그 후, Cr 막과 구워진 후의 전자 방출 영역 형성 박막(2)은 산 부식제에 의해 습식 에칭되어 소정의 형태로 형성된다.
(단계-f)
약 10마이크론 두께의 Ag-Pd 도체막은 소자 전극(6) 상에 프린트되어 X방향의 배선(72)을 소정의 패턴으로 형성한다.
상기 단계들의 결과, X방향의 배선(72), 층간 절연층(111), Y방향의 배선(73), 소자 전극(5 및 6), 전자 방출 영역 형성 박막(2) 등은 절연 기판(1) 상에 형성된다.
다음에, 제5도에 도시된 것과 유사한 화상 디스플레이 장치는 전자 소스를 사용하여 구성되므로, 실시예 1에서와 같이 제조된다.
비교 샘플의 소자 전극(5 및 6)들 사이에 소자 전압을 인가하고 상기 조건에 따르는 소자 전류 If 및 방출 전류 Ie를 측정한 결과, 제16도에 도시된 것과 유사한 전류-전압 특성이 또한 달성된다. 비교 샘플에 있어서, 방출 전류 Ie는 소자 전압이 약 7.5V에 달했을 때 갑자기 증가하기 시작한다. 14V의 소자 전압에서, 소자 전류 If는 2.5mA, 방출 전류 Ie는 1.2μA, 전자 방출 효율 η=Ie/If(%)는 0.048%이다.
실시예 1과 유사한, 이 실시예의 완성된 화상 디스플레이 장치에 있어서, 주사 신호 및 변조 신호는 엔벨로프 외부에서 터미널(Dx1 내지 Dxm 그리고 Dy1 내지 Dyn)들을 통해 신호 발생 수단(도시 안됨)으로부터 전자 방출 소자들로 공급되기 때문에, 변조 신호측의 전압은 항상 주사 신호의 전압보다 높거나 같으므로, 전자 방출 소자들은 전자들을 방출한다. 수 kV 이상의 고전압은 전자 비임을 가속시켜 형광막(93)에 충돌하도록 고전압 터미털 Hv를 통해 메탈백(metal back; 94) 또는 투명 전극에 인가되기 때문에, 형광 물질이 여기되어 광을 방사시킴으로써 화상을 디스플레이시킨다. 그 결과, 개별 전극들은 제8a도 내지 제8f도에 도시된 바와 같이, 각각의 전자 방출 영역(3)이 X방향의 배선 전극(72) 및 이에 접속된 접속 전극에 의해, 즉 저전압측 상의 전극들에 의해 둘러싸여져 있도록 배열되기 때문에, 전자 비임은 실시예 1에서와 같이 집중된다. 추가적으로, 이 실시예에서는, 전자 방출 영역들이 X방향의 배선과 Y방향의 배선 사이의 층간 절연층에 형성되기 때문에, 전자 소스는 고밀도의 전자 방출 소자들로 제조될 수 있다.
[실시예 3]
이 실시예에서는, 다수의 평면형 표면 도전 전자 방출 소자들이 기판 상에 형성되고, X방향의 배선과 Y방향의 배선 사이의 층간 절연층은 X방향 및 Y방향의 배선들의 교차부들에서만 존재하며, 소자 전극들과 그리고 X방향의 배선 및 Y방향의 배선으로의 접속 전극들은 접촉 홀들이 없이도 서로 전기적으로 접속되고 전부 절연 기판 상에 직접 배치된다. 이 실시예에서 전자 소스의 부분 평면도는 제9도에 도시된다. 제9도의 선 A-A'를 따라 취해진 단면도가 제10도에 도시된다. 제9도 및 제10도에 있어서, 동일 참조 번호는 동일 부품들을 나타낸다. 여기에서, 1은 기판, 72는 제18도의 DXn에 대응하는 X방향의 배선(또는 상부 리드), 73은 제18도의 DYn에 대응하는 Y방향의 배선(또는 하부 리드), 4는 박막을 포함하는 전자 방출 영역, 5 및 6은 소자 전극들, 그리고 111은 층간 절연층을 나타낸다.
제11a도 내지 제11f도를 참조하여, 제조 공정이 연속적인 단계들의 순서대로 상세히 기술된다.
(단계-a)
소다 석회 유리로 만들어진 기판(1)은 세척되고, 50두께의 Cr 막과 1000두께의 Au막은 진공 증착에 의해 기판(1) 상에 적층된다. 그 위에 포토레지스트(AZ1370, Hoechst Co.)가 스피너에 의해 회전되면서 코팅된 다음에 구워진다. 그 후에, 포토마스크 화상을 노출 및 현상시킴으로써, 소자 전극(5 및 6), 접속 전극(75) 및 Y방향의 배선(73)에 대한 레지스트 패턴이 형성된다. 피착된 Au/Cr 막은 에칭에 의해 선택적으로 제거되어 소정의 패턴들로 Y방향의 배선(73), 소자 전극(5 및 6)(W=300㎛, L1=2㎛) 및 소자 전극(5)을 형성한다.
(단계-b)
그 다음에, 두께가 1.0 마이크론이고 X방향이 배선(72)과 Y방향의 배선(73) 사이의 층간 절연층(111)으로 되는 실리콘 산화막은 RF 스퍼터링법에 의해 전체 기판 위에 피착된다.
(단계-c)
X방향의 배선(72) 및 Y방향의 배선(73)의 교차부들에만 층간 절연층(111)을 형성하기 위한 포토레지스트 패턴은 단계-b에서 피착된 실리콘 산화막 상에 소정의 패턴으로 코팅되고, 이것을 마스크로서 사용하여, 실리콘 산화막이 선택적으로 에칭됨으로써 층간 절연층(111)을 형성한다. 에칭은 CF4와 H2의 가스 혼합물을 사용하는 RIE(반응성 이온 에칭) 공정에 의해 실행된다.
(단계-d)
그러므로, 포토레지스트(RD-2000N-41, Hitachi Chemical Co., Ltd.)는 X방향의 배선(72)을 형성하기 위한 패턴으로 코팅된 다음에, 그 위에 5000두께의 Au막이 진공 증착에 의해 피착된다. 포토레지스트 패턴은 유기 용제에 의해 용해되어 자체가 리프트 오프됨으로써 피착된 Au 막이 남게 되므로, X방향의 배선(72)이 형성된다.
(단계-e)
실시예 1에 있어서, 1000의 두께의 Cr 막이 진공 증착에 의해 피착되고, 소자 전극(5 및 6)들과 그 부근을 커버하는 구멍을 갖는 마스크의 도움으로 전자 방출 영역 형성 박막(2)에 대응하는 형태로 패터닝된다. 유기적인 Pd 용제(ccp4230, Okuno Pharmaceutical Co., Ltd)가 스피너에 의해 회전되면서 그 상부에 코팅된 다음에 10분 동안 300℃로 가열함으로써 구워진다. 이렇게 형성되고 주요 구성 소자로서 미세한 Pd 입자들을 포함하는 전자 방출 영역 형성 박막(2)은 두께가 75이고 면적 저항값은 면적당 1×105ohm이다.
그 후, Cr 막과 구워진 후의 전자 방출 영역 형성 박막(2)은 산 부식제에 의해 습식 에칭되어 소정의 형태로 형성된다.
상기 단계들의 결과, X방향과 배선(72), 층간 절연층(111), Y방향의 배선(73), 소자 전극(5 및 6), 전자 방출 영역 형성 박막(2) 등은 절연 기판(1)상에 형성된다.
다음에, 제28도에 도시된 것과 유사한 화상 디스플레이 장치는 실시예 1에서와 같이 제조된 전자 소스를 사용하여 구성된다.
상술한 바와 같이 제조된 이 실시예의 전자 방출 소자들 각각에 있어서, 제16도에 도시된 것과 유시한 전류-전압 특성이 또한 달성된다.
이 실시예의 소자에 있어서, 방출 전류 Ie는 소자 전압이 약 7.0V에 달했을 때 갑자기 증가하기 시작한다. 14V의 소자 전압에서, 소자 전류 If는 2.1mA, 방출 전류 Ie는 1.0μA, 전자 방출 효율 η=Ie/If(%)는 0.05%이다. (타겟 전극은 그 위에 소자들이 제조되는 기판보다 5mm 위에 배치되고, 1kV의 전압이 인가된다).
이 실시예의 배치에 있어서, 주사 신호 및 정보 신호는 X방향 및 Y방향의 배선 전극들에 각각 인가되기 때문에, 변조 신호의 전압은 항상 주사 신호의 전압보다 높거나 같다. 또한, 제9도에 도시된 바와 같이, 전극 배치는 각각의 전자 방출 영역이 X방향의 배선 전극으로만 둘러싸여져 있지 않을 때에도, 접속 전극 또는 X방향의 배선 전극과 함께 이것에 접속된 인접 소자의 소자 전극에 의해 적도어 3방향 이상으로 둘러싸여져 있도록 선택된다. 그 결과, 각각의 전자 방출 영역이 저전압측 상의 전극들에 의해 둘러싸여져 있기 때문에, 전자 비임은 실시예 1 및 2에서와 같이 집중된다.
본 발명에 따르면, 상술한 바와 같이, 전자 소스는 다수의 표면 도전 전자 방출 소자들을 포함하는데, 이 소자들은 절연 기판 상에서 메트릭스 패턴으로 배열되어 있고 한 쌍의 소자 전극들을 각각 포함하며, 이 전극들은 이들 사이에 박막을 포함하는 전자 방출 영역과 대향 관계로 배치되고 행 배선 전극들의 m개의 라인들 및 열 배선 전극들의 n개의 라인들 중 대응하는 것들에 접속되고, 이들 2가지 전극들은 절연층이 그 사이에 삽입되어 서로 엇갈려 형성된다. 그 다음에, 이러한 전자 소스에 있어서, 열 배선 전극들에 인가된 전압은 행 배선 전극들에 인가된 전압보다 항상 높거나 같고, 각각의 소자의 전자 방출 영역은 기판 위에서 보았을 때에 행 배선 전극, 이 행 배선 전극과 소자 전극을 접속하기 위한 접속 전극, 및 행 배선 전극에 접속된 소자 전극 중에 적어도 하나에 의해 적어도 3방향 이상으로 둘러싸여져 있다. 그 결과, 각각의 소자로부터 방출된 전자 비임은 소자 전극, 배선 전극 및 접속 전극으로 결합된 간단한 구조로 집중될 수 있기 때문에, 전자 방출 소자들의 배열을 고밀도로 만들고 화상을 초정밀하게 생성하는 것이 가능하다.

Claims (16)

  1. 기판; 상기 기판 상에 절연층을 사이에 끼고 서로 교차하도록 적층된 제1 배선 및 제2 배선; 및 전자 방출 영역을 구비하고 상기 제1 및 제2 배선들에 접속된 전자 방출 소자를 포함하되, 상기 전자 방출 소자, 상기 제1 배선 및 상기 제2 배선은 각각 복수로 제공되며, 상기 복수의 전자 방출 소자는 매트릭스 형태로 배열된 전자 소스에 있어서, 상기 각각의 전자 방출 영역은 상기 제1 배선들 중에서 상기 절연층 상부에 배치된 하나의 제1 배선에 의해, 또는 상기 제1 배선들 중 하나와, 상기 제1 배선들중 하나와 상기 전자 방출 영역을 접속시키기 위한 전극에 의해, 상기 전자 소스의 표면을 기준으로 정해진 X-Y 평면의 4방향(±X, ±Y) 중 적어도 3방향이 둘러싸여 있으며, 주사 신호에 대응하고 상기 제1 배선들 중 하나에 인가되는 제1 전위의 크기는, 변조 신호에 대응하고 상기 제2 배선들 중에서 상기 절연층 하부에 배치되어 상기 전자 방출 영역에 접속된 하나의 제2 배선에 인가되는 제2 전위의 크기보다 크지 않은 것을 특징으로 하는 전자 소스.
  2. 제1항에 있어서, 상기 전자 방출 소자는 상기 절연층 상부에 배치된 것을 특징으로 하는 전자 소스.
  3. 제1항에 있어서, 상기 전자 방출 소자는 소자 전극들 사이에 상기 전자 방출 영역을 포함하는 도전막을 구비한 전자 방출 소자인 것을 특징으로 하는 전자 소스.
  4. 제3항에 있어서, 상기 전자 방출 영역을 포함하는 도전막은 미립자들로 구성된 것을 특징으로 하는 전자 소스.
  5. 제3항에 있어서, 상기 전자 방출 영역을 포함하는 도전막은 주 구성 원소로서 Pd를 함유한 미립자들로 구성된 것을 특징으로 하는 전자 소스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전자 방출 소자는 표면 전도 전자 방출 소자인 것을 특징으로 하는 전자 소스.
  7. 제1항의 전자 소스; 및 입력 신호에 따라 상기 전자 소스로부터 방출된 전자 비임의 조사와 동시에 화상을 형성하기 위한 화상 형성 부재를 포함하는 것을 특징으로 하는 화상 형성 장치.
  8. 제7항에 있어서, 상기 입력 신호는 TV 신호, 화상 입력 유닛으로부터의 신호, 화상 메모리로부터의 신호 및 컴퓨터로부터의 신호 중에서 선택되는 것을 특징으로 하는 화상 형성 장치.
  9. 기판; 상기 기판 상에 절연층을 사이에 끼고 서로 교차하도록 적층된 제1 배선 및 제2 배선; 및 전자 방출 영역을 구비하고 상기 제1 및 제2 배선들에 접속된 전자 방출 소자를 포함하되, 상기 전자 방출 소자, 상기 제1 배선 및 상기 제2 배선은 각각 복수로 제공되며, 상기 복수의 전자 방출 소자는 매트릭스 형태로 배열된 전자 소스에 있어서, 상기 제1 배선은 상기 절연층 상부에 배치되고, 상기 제1 배선의 상부면은 상기 전자 방출 영역의 상부면보다 높은 위치에 있으며, 주사 신호에 대응하고 상기 제1 배선에 인가되는 제1 전위의 크기는, 변조 신호에 대응하고 상기 제2 배선에 인가되는 제2 전위의 크기보다 크지 않은 것을 특징으로 하는 전자 소스.
  10. 제9항에 있어서, 상기 전자 방출 소자는 상기 절연층 상부에 배치된 것을 특징으로 하는 전자 소스.
  11. 제9항에 있어서, 상기 전자 방출 소자는 소자 전극들 사이에 상기 전자 방출 영역을 포함하는 도전막을 구비한 전자 방출 소자인 것을 특징으로 하는 전자 소스.
  12. 제11항에 있어서, 상기 전자 방출 영역을 포함하는 도전막은 미립자들로 구성된 것을 특징으로 하는 전자 소스.
  13. 제11항에 있어서, 상기 전자 방출 영역을 포함하는 도전막은 주 구성원소로서 Pb를 함유한 미립자들로 구성된 것을 특징으로 하는 전자 소스.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 전자 방출 소자는 표면 전도 전자 방출 소자인 것을 특징으로 하는 전자 소스.
  15. 제9항의 전자 소스; 및 입력 신호에 따라 상기 전자 소스로부터 방출된 전자 빔의 조사와 동시에 화상을 형성하기 위한 화상 형성 부재를 포함하는 것을 특징으로 하는 화상 형성 장치.
  16. 제15항에 있어서, 상기 입력 신호는 TV 신호, 화상 입력 유닛으로부터의 신호, 화상 메모리로부터의 신호 및 컴퓨터로부터의 신호 중에서 선택되는 것을 특징으로 하는 화상 형성 장치.
KR1019940007140A 1994-03-29 1994-04-04 전자 소스 및 화상 형성 장치 KR100209046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-081158 1994-03-29
JP08115894A JP3387617B2 (ja) 1994-03-29 1994-03-29 電子源

Publications (2)

Publication Number Publication Date
KR950027886A KR950027886A (ko) 1995-10-18
KR100209046B1 true KR100209046B1 (ko) 1999-07-15

Family

ID=13738642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007140A KR100209046B1 (ko) 1994-03-29 1994-04-04 전자 소스 및 화상 형성 장치

Country Status (9)

Country Link
US (2) US5932963A (ko)
EP (1) EP0675517B1 (ko)
JP (1) JP3387617B2 (ko)
KR (1) KR100209046B1 (ko)
CN (1) CN1060881C (ko)
AT (1) ATE193615T1 (ko)
AU (1) AU687032B2 (ko)
CA (1) CA2120391C (ko)
DE (1) DE69424769T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
JP3387617B2 (ja) * 1994-03-29 2003-03-17 キヤノン株式会社 電子源
KR100252068B1 (ko) 1997-10-22 2000-04-15 손욱 전계방출소자 및 이를 이용한 화상표시소자
JP3878365B2 (ja) * 1999-09-09 2007-02-07 株式会社日立製作所 画像表示装置および画像表示装置の製造方法
JP3483526B2 (ja) * 1999-10-21 2004-01-06 シャープ株式会社 画像形成装置
JP2001319561A (ja) * 2000-05-08 2001-11-16 Canon Inc 電子源及び画像表示装置
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
KR100869789B1 (ko) * 2002-12-12 2008-11-21 삼성에스디아이 주식회사 전계 방출 표시장치
KR20040010026A (ko) 2002-07-25 2004-01-31 가부시키가이샤 히타치세이사쿠쇼 전계방출형 화상표시장치
KR100884527B1 (ko) * 2003-01-07 2009-02-18 삼성에스디아이 주식회사 전계 방출 표시장치
JP2007294126A (ja) * 2006-04-21 2007-11-08 Canon Inc 電子放出素子、電子源、画像表示装置、及び、電子放出素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5786886A (en) * 1980-11-20 1982-05-31 Japan Broadcasting Corp Driving of gas discharge display panel
FR2568394B1 (fr) * 1984-07-27 1988-02-12 Commissariat Energie Atomique Dispositif de visualisation par cathodoluminescence excitee par emission de champ
US4904895A (en) * 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
JPS63313332A (ja) * 1987-06-16 1988-12-21 Hitachi Chem Co Ltd 光ディスク基板の製造法
DE3853744T2 (de) * 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
US4956578A (en) * 1987-07-28 1990-09-11 Canon Kabushiki Kaisha Surface conduction electron-emitting device
JP2981751B2 (ja) * 1989-03-23 1999-11-22 キヤノン株式会社 電子線発生装置及びこれを用いた画像形成装置、並びに電子線発生装置の製造方法
BE1003936A3 (fr) * 1989-05-23 1992-07-22 Browning Sa Securite de chien pour armes a feu.
JP3054205B2 (ja) * 1991-02-20 2000-06-19 株式会社リコー 電子放出素子集積基板
AU665006B2 (en) * 1991-07-17 1995-12-14 Canon Kabushiki Kaisha Image-forming device
US5455597A (en) * 1992-12-29 1995-10-03 Canon Kabushiki Kaisha Image-forming apparatus, and designation of electron beam diameter at image-forming member in image-forming apparatus
US5627436A (en) * 1993-04-05 1997-05-06 Canon Kabushiki Kaisha Multi-electron beam source with a cut off circuit and image device using the same
US5525861A (en) * 1993-04-30 1996-06-11 Canon Kabushiki Kaisha Display apparatus having first and second internal spaces
JP3387617B2 (ja) * 1994-03-29 2003-03-17 キヤノン株式会社 電子源
JPH10199674A (ja) * 1996-11-15 1998-07-31 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス素子の駆動方法、有機エレクトロルミネッセンス装置及び表示装置

Also Published As

Publication number Publication date
DE69424769D1 (de) 2000-07-06
US6144166A (en) 2000-11-07
CN1109633A (zh) 1995-10-04
KR950027886A (ko) 1995-10-18
JP3387617B2 (ja) 2003-03-17
CA2120391A1 (en) 1995-09-30
JPH07272616A (ja) 1995-10-20
DE69424769T2 (de) 2001-02-22
AU5927594A (en) 1995-10-19
AU687032B2 (en) 1998-02-19
EP0675517B1 (en) 2000-05-31
CA2120391C (en) 1999-09-14
EP0675517A1 (en) 1995-10-04
CN1060881C (zh) 2001-01-17
ATE193615T1 (de) 2000-06-15
US5932963A (en) 1999-08-03

Similar Documents

Publication Publication Date Title
EP1209719B1 (en) Image-forming apparatus
JP3416266B2 (ja) 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
US6555957B1 (en) Electron beam apparatus and image-forming apparatus
EP0619594B1 (en) Electron source and image-forming apparatus
JPH08315723A (ja) 電子線発生装置、及び、それを用いた画像形成装置
KR100209046B1 (ko) 전자 소스 및 화상 형성 장치
KR100221161B1 (ko) 전자원, 그것을 포함하는 화상 형성 장치 및 화상 형성 장치의 구동 방법
US6236167B1 (en) Apparatus for and method of driving elements, apparatus for and method of driving electron source, and image forming apparatus
JP3402751B2 (ja) 電子源と、その製造方法及び該電子源を用いた画像形成装置
JP3416261B2 (ja) 電子源のフォーミング方法
JP3517474B2 (ja) 電子線発生装置及び画像形成装置
JP3372689B2 (ja) 電子ビーム発生装置および画像表示装置
CA2295411C (en) Electron beam apparatus and image-forming apparatus
AU757299B2 (en) Electron beam apparatus and image-forming apparatus
CA2297602C (en) Electron source, and image-forming apparatus and method of driving the same
JPH09230818A (ja) 電子発生装置、それを用いた画像形成装置およびそれらの駆動方法、駆動回路
JPH0950256A (ja) 電子源及びこれを用いた画像形成装置
JPH09265897A (ja) 電子放出素子、電子源及び画像形成装置
JPH0927273A (ja) 電子放出素子、電子源、及びこれを用いた画像形成装置とそれらの製造方法
JPH0831306A (ja) 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法
JPH08329827A (ja) 電子放出素子、それを用いた電子源、画像形成装置
JPH08190878A (ja) 電子源の駆動装置及び該電子源を用いた画像形成装置
JPH10106457A (ja) 画像形成装置
JP2002313225A (ja) 電子源のフォーミング方法及び電子源と画像形成装置
JPH07326309A (ja) 電子源及び画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee