JP3205176B2 - 電子源とその制御方法並びに画像形成装置及び画像形成方法 - Google Patents

電子源とその制御方法並びに画像形成装置及び画像形成方法

Info

Publication number
JP3205176B2
JP3205176B2 JP11902594A JP11902594A JP3205176B2 JP 3205176 B2 JP3205176 B2 JP 3205176B2 JP 11902594 A JP11902594 A JP 11902594A JP 11902594 A JP11902594 A JP 11902594A JP 3205176 B2 JP3205176 B2 JP 3205176B2
Authority
JP
Japan
Prior art keywords
electron
wiring
electron source
surface conduction
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11902594A
Other languages
English (en)
Other versions
JPH07326284A (ja
Inventor
青児 磯野
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11902594A priority Critical patent/JP3205176B2/ja
Publication of JPH07326284A publication Critical patent/JPH07326284A/ja
Application granted granted Critical
Publication of JP3205176B2 publication Critical patent/JP3205176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子源とそれを用いた
画像形成装置、特に、電子放出素子を多数個備える電子
源と、それを用いた画像形成方法とその装置に関する。
【0002】
【従来の技術】従来、電子放出素子として、熱電子源と
冷陰極電子源の2種類が知られている。冷陰極電子源に
は、電解放出型(以下FE型と略す)、金属/絶縁層/
金属型(以下、MIM型と略す)や表面伝導型電子放出
素子(以下、SCEと略す)等がある。
【0003】FE型の例に関して記述している文献とし
て、以下のものが知られている。
【0004】1 W.P.Dyke & W.W.Dolan,“Field emiss
ion”, Advance in ElectronPhysics,8, 89(1956) ; 2 C.A.Spindt,“PHYSICAL Properties of thin-film
field emissioncathodes with molybdenium cones ”,
J.Appl.Phys., 47, 5248(1976)また、MIM型の例に
関する文献としては、C.A.Mead,“The tunnel-emission
amplifier,J.Appl.Phys.,32,(1961)が知られている。
【0005】SCE型の例に関する文献としては、M.I.
Ellinson, Radio Eng.Electron Phy., 10, (1965)があ
る。
【0006】SCE型は、基板上に形成された小面積の
薄膜に、膜面に平行に電流を流すことにより、電子放出
が生ずる現象を利用するものである。この表面伝導型電
子放出素子としては、前記エリンソン(M.I.Ellinson)に
よるSn02薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films”,9, 317(1972)]、In2
3/SnO2薄膜によるもの[M.Hartwell and C.G.Fons
tad: “IEEETrans. ED Conf. ”,519 (1975)]、カー
ボン薄膜によるもの[荒木久他:真空、。第26巻、第1
号、22頁 (1983)]等が報告されている。
【0007】これら表面伝導型放出素子の典型的な素子
構成として、前述のM.ハートウェル(M.Hartwell)の文
献による素子構成を図17に示す。図17において、5
01は、絶縁性基板である。502は、電子放出部形成
用薄膜で、H型形状のパターンに、スパッタで形成され
た金属酸化物薄膜等からなり、後述のフォーミングと呼
ばれる通電処理により電子放出部503が形成される。
504を、電子放出部を含む薄膜と呼ぶことにする。5
02は、素子電極となる。
【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に、電子放出部形成用薄膜
502を、予めフォーミングと呼ばれる通電処理によっ
て電子放出部503を形成するのが一般的であった。す
なわち、フォーミングとは前記電子放出部形成用薄膜5
02の両端に電圧を印加通電し、電子放出部形成用薄膜
を局所的に破壊、変形もしくは変質せしめ、電気的に高
抵抗な状態にした電子放出部503を形成することであ
る。なお、電子放出部503は、電子放出部形成用薄膜
502の一部に亀裂が発生し、その亀裂付近から電子放
出が行われる。以下、フォーミングにより形成した電子
放出部を含む電子放出部形成用薄膜502を、電子放出
部を含む薄膜504と呼ぶ。前記フォーミング処理をし
た表面伝導型電子放出素子は、上述の電子放出部を含む
薄膜504に電圧を印加し、素子に電流を流すことによ
り、上述の電子放出部503より電子を放出せしめるも
のである。しかしながら、これら従来の表面伝導型電子
放出素子においては、実用化にあたっては、様々の問題
があったが、本出願人等は、後述するような様々な改善
を検討し、実用化を行う際の様々な問題点を解決してき
た。
【0009】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたって多数素
子を配列できる利点がある。そこで、この特徴を生かせ
るような色々な応用が研究されている。例えば、荷電ビ
ーム源、形成装置等が挙げられる。多数の表面伝導型放
出素子を配列した例としては、並列に表面伝導型電子放
出素子を配列し、個々の素子の両端を配線にてそれぞれ
結線した行を多数配列した電子源が挙げられる(例え
ば、特開平1−031332)。また、特に、形成装置
等の画像形成装置においては、近年、液晶を用いた平板
型形成装置が、CRTに替わって普及してきたが、自発
光型でないため、バックライト等を持たなければならな
い等の問題点があり、自発光型の形成装置の開発が望ま
れていた。表面伝導型放出素子を多数配置した電子源と
電子源より放出された電子によって、可視光を発光せし
める蛍光体とを組み合わせた形成装置である画像形成装
置は、大画面の装置でも比較的容易に製造でき、かつ形
成品位の優れた自発光型の形成装置である。
【0010】
【発明が解決しようとする課題】上述の平板型CRTを
はじめとして、表面伝導型放出素子を応用した各種画像
形成パネルに於いては当然のことながら高品位・高精細
な画像が望まれる。これを実現するには、例えば、単純
マトリクス配線された多数の表面伝導型電子放出素子を
用いる。このため、行及び列の数が数百〜数千にも達す
る非常に多くの素子配列が必要となり、かつ各表面伝導
型電子放出素子の電子放出特性が均一であることが望ま
れる。
【0011】しかしながら、これらの素子を画像形成装
置に応用し、m本の行方向(或はX方向と呼ぶ)配線と
n本の列方向(或はY方向と呼ぶ)配線によって、表面
伝導型電子放出素子の対向する1対の素子電極をそれぞ
れ結線することで、行列状に、多数個の表面伝導型放出
素子を配列した電子源を構成する単純マトリクス構成を
採った場合、行方向及び列方向の配線抵抗で生じる電圧
効果のために各素子電極毎に印加される電圧がばらつい
てしまうという現象が起きる。その結果、各素子にかか
る実効電圧にばらつきが生じ、その為フォーミングにも
ばらつきが生じる問題が発生する。更に、表面伝導型電
子放出素子は、液晶のような電圧駆動ではなく、電流駆
動であるために、ライン駆動した場合の配線抵抗の影響
は顕著である。
【0012】図18、図19、図20はこの問題をより
詳しく説明する為の図である。図18は、電子源の一部
を示す平面図であり、図19は、電子放出素子と配線抵
抗を示す図である。図20は、ある一本の行方向の配線
に接続された全電子放出素子を駆動する場合の各放出素
子電極に印加される電圧を示す図である。ここで、横軸
の列とは、各電子放出素子と接続している列配線番号
(1、2、3、・・・、n)のことで、ある一本の行方
向の配線に接続されている電子放出素子の素子番号(D
1、D2、D3、・・・、Dn)を表している。
【0013】図19は、m×nの単純マトリクス回路
で、n本のY方向配線DY1、DY2、・・・、DYn
同電位の電圧Vinを印加し、m本のX方向配線DXn
を接地した場合での特性を示す。また、行配線、列配線
は素子単位でそれぞれrx、ryの抵抗成分を有するも
のとする。
【0014】尚、通常、画像形成装置では、電子線のタ
ーゲットとなる画素は等ピッチで配列されているため、
電子放出素子も行方向、列方向に等間隔に配置されてい
る。そのため、配線の幅や膜厚の製造上のばらつきを抑
えることで、素子単位で、行方向、列方向でそれぞれ等
しい抵抗値を持つと期待できる。また、電子放出素子
は、全て、ほぼ等しい抵抗値を有するものとする。
【0015】図20から明らかなように、図19のよう
な回路の場合には、電圧印加端子に近い素子程大きな電
圧が印加され、電圧印加端子から遠い素子程印加電圧が
小さくなる。そのため、印加電圧にばらつきを生じる。
【0016】この配線抵抗による印加電圧ばらつきによ
り、フォーミング後に形成された表面伝導型電子放出素
子の素子特性が、フォーミング印加電圧のばらつきによ
り、各素子の電子放出特性がばらつく。即ち、一般的
に、フォーミング電圧印加端子に近い素子程印加電界-
電子放出効率が良く、電圧印加端子から遠くなる程効率
が悪くなる。
【0017】本発明は、電子放出素子形成時に、電子放
出素子となるべき部分の配線抵抗に起因して発生する非
一様な入出力特性を、一様になるように補正することに
より、高品質の画像形成を行う電子源とその制御方法並
びにそれを用いた画像形成方法とその装置を提供するこ
とを目的とする。
【0018】
【課題を解決するための手段】上記目的を達成するため
の、本発明による電子源は以下の構成を備える。すなわ
ち、複数の表面伝導型電子放出素子が、マトリクス状に
レイアウトされ、同じ行にレイアウトされた前記表面伝
導型電子放出素子の一方の電極が、行方向の配線に接続
され、同じ列にレイアウトされた前記表面伝導型電子放
出素子の他方の電極が、列方向の配線に接続した電子源
において、前記行方向の配線の一方端よりフォーミング
を行なうフォーミング電圧を印加することにより、前記
複数の表面伝導型電子放出素子の各々に形成された電子
放出部と、 前記行方向の配線の他方端に、前記表面伝導
型電子放出素子に電子放出させるための駆動電圧を印加
するための駆動電圧印加部とを備える
【0019】また、上記の目的を達成する本発明の他の
態様による画像形成装置は上記構成を備えた電子源
と、前記電子源の表面伝導型電子放出素子から放出され
る電子に基づいて、発光する発光手段とを備える。
【0020】また、上記の目的を達成するための本発明
による電子源の制御方法は、複数の表面伝導型電子放出
素子が、マトリクス状にレイアウトされ、同じ行にレイ
アウトされた前記表面伝導型電子放出素子の一方の電極
が、行方向の配線に接続され、同じ列にレイアウトされ
た前記表面伝導型電子放出素子の他方の電極が、列方向
の配線に接続された電子源において、所望の表面伝導型
電子放出素子から電子を放出させる制御方法であって、
前記複数の表面伝導型電子放出素子の各々にフォーミン
グを行なうためのフォーミング電圧を印加するのに使用
された前記行方向の配線の一方端とは別の、当該行方向
の配線の他方端に、表面伝導型電子放出素子に電子放出
させるための駆動電圧を印加する
【0021】更に、上記の目的を達成するための本発明
の他の態様による画像形成方法は、上記電子源の制御方
法に基づいて、電子放出素子から電子を放出する工程
と、前記放出された電子に基づいて、発光手段を発光さ
せる工程とを備える。
【0022】
【作用】以上の構成及び工程によれば、複数の表面伝導
型電子放出素子が、マトリクス状にレイアウトされ、同
じ行にレイアウトされた前記表面伝導型電子放出素子の
一方の電極が、行方向の配線に接続され、同じ列にレイ
アウトされた前記表面伝導型電子放出素子の他方の電極
が、列方向の配線に接続した電子源において、フォーミ
ング電圧が印加された行方向の配線における一方端とは
異なる他方端に、表面伝導型電子放出素子に電子放出さ
せるための駆動電圧が印加される。こうして、フォーミ
ング電圧の印加端と駆動電圧の印加端を異ならせること
により、配線抵抗等に起因するフォーミングのバラツキ
を低減する。
【0023】また、本発明の画像形成装置及び方法によ
れば、上記の如く駆動される電子源と、電子源の表面伝
導型電子放出素子から放出される電子に基づいて発光す
ることで画像形成を行うので、ムラの少ない画像を表示
できる。
【0024】
【0025】
【0026】[実施例1]以下に、添付の図面を参照し
て、本発明の好適な実施例について説明する。
【0027】まず本実施例に係わる表面伝導型電子放出
素子について、その概要および製造方法を説明する。
【0028】本実施例に係わる表面伝導型電子放出素子
の構成、及び製法の特徴としては、次の様なものがあげ
られる。図2を以下参照する。 1) フォーミングと呼ばれる通電処理前の電子放出部
形成用薄膜202は、微粒子分散体を分散し形成された
微粒子からなる薄膜、あるいは、有機金属等を加熱焼成
し形成された微粒子からなる薄膜等の、基本的には、微
粒子より構成される。
【0029】2)フォーミングと呼ばれる通電処理後の
電子放出部を含む薄膜204は、電子放出部203を含
めて、基本的には、微粒子より構成される。基板201
としては、石英ガラス、Na等の不純物含有量を減少し
たガラス、青板ガラス、青板ガラスにスパッタ法等によ
り形成したSiO2を積層したガラス基板等およびアル
ミナ等のセラミック等、シリコン基板等があげられる。
【0030】本実施例に係わる表面伝導型電子放出素子
の基本的な構成として、平面型および垂直型の2つの構
成があげられる。まず、平面型表面伝導型電子放出素子
について説明する。
【0031】図3(a)および(b)は、それぞれ本実
施例に係わる基本的な平面型表面伝導型電子放出素子の
構成を示す平面図及び断面図である。図3を用いて、本
実施例に係わる素子の基本的な構成を説明する。
【0032】図3において、201は基板、205と2
06は素子電極、204は電子放出部を含む薄膜、20
3は電子放出部である。
【0033】対向する素子電極205,206の材料と
しては、基本的に導電性の優れたものもの、例えば、N
i,Cr,Au,Mo,W,Pt,Ti,Al,Cu,
Pd等の金属或は合金及びPd,Ag,Au,Ru
2,Pd−Ag等の金属或は金属酸化物とガラス等か
ら構成される印刷導体、In23−SnO2等の透明導
伝体及びポリシリコン等の半導体材料等があげられる。
【0034】素子電極間隔L1は、例えば、数百オング
ストロームから数百マイクロメートルであり、素子電極
の製法の基本となるフォトリソグラフィー技術、即ち、
露光機の性能とエッチング方法、また、素子電極間に印
加する電圧と電子放出し得る電界強度等により設定され
るが、好ましくは、1マイクロメートルから10マイク
ロメートルである。素子電極長さW1、素子電極20
5,206の膜厚dは、電極の抵抗値、前述したX,Y
配線との結線、多数配置された電子源の配置上の問題よ
り適宜設計され、通常は、素子電極長さW1は、数マイ
クロメートルから数百マイクロメートルであり、素子電
極205,206の膜厚dは、好ましくは数百オングス
トロームより数マイクロメートルである。
【0035】基板201上に設けられた対向する素子電
極205と、素子電極206間及び素子電極205,2
06上に設置された電子放出部を含む薄膜204は、電
子放出部203を含む。図3の(b)では、電子放出部
を含む薄膜204が、素子電極205,206上に設置
された場合を示すが、素子電極205,206上に電子
放出部を含む薄膜204が設置されない場合もある。即
ち、基板201上に電子放出部形成用薄膜202を積層
した後、対向する素子電極205、206の電極という
順序で積層構成した場合である。
【0036】また、製法によっては、対向する素子電極
205と素子電極206間全てが電子放出部として機能
する場合もある。この電子放出部を含む薄膜204の膜
厚は、数オングストロームより数千オングストローム、
好ましくは数10オングストローム〜200オングスト
ロームであり、素子電極205,206へのステップカ
バレージ、電子放出部203と素子電極205,206
間の抵抗値及び電子放出部203の導電性微粒子の粒
径、後述する通電処理条件等によって、適宜設定され
る。その抵抗値は、103 〜107 Ω/□のシート抵抗
値を示す。
【0037】電子放出部を含む薄膜204構成する材料
の具体例を挙げるならばPd,Ru,Ag,Au,T
i,In,Cu,Cr,Fe,Zn,Sn,Ta,W,
Pd等の金属、PdO,SnO2,In23,PbO,
Sb23等の酸化物、HfB2,ZrB2,LaB6,C
eB6,YB4,GdB4等の硼化物、TiC,ZrC,
HfC,TaC,SiC,WC等の炭化物、TiN,Z
rN,HfN等の窒化物、Si,Ge等の半導体、カー
ボン、AgMg,NiCu,Pb,Sn等があげられ、
これらは微粒子膜からなる。
【0038】尚、ここで述べる微粒子膜とは、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接、あるいは重なり合った状態(島状も含む)の膜を
さす。
【0039】電子放出部203は、数オングストローム
より数千オングストローム、好ましくは10オングスト
ロームより200オングストロームの粒径の導電性微粒
子多数個からなり、電子放出部を含む薄膜204の膜
厚、及び、後述する通電処理条件等の製法等に依存して
おり、適宜設定される。電子放出部を含む薄膜204を
構成する材料の元素の一部あるいは全てと同様の物であ
る。 <基本的製造方法>電子放出部203を有する表面伝導
型電子放出素子の製造方法としては、様々な方法が考え
られるが、その一例を図2に示す。尚、202は電子放
出部形成用薄膜で、例えば微粒子膜があげられる。
【0040】以下、順を追って製造方法の説明を、図3
及び図2に基づいて説明する。
【0041】1) 基板201を洗剤、純水および有機
溶剤により充分に洗浄後、真空蒸着技術、スパッタ法等
により素子電極材料を堆積後、フォトリングラフィー技
術により、該基板201の面上に素子電極205,20
6を形成する(図2の(a))。
【0042】2) 基板201上に設けられた素子電極
205と素子電極206との間、及び素子電極205と
206を形成した基板上に有機金属溶液を塗布して放置
することにより、有機金属薄膜を形成する。なお、有機
金属溶液とは、前記Pd,Ru,Ag,Au,Ti,I
n,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ,エッ
チング等によりパターニングし、電子放出部形成用薄膜
202を形成する(図2の(b))。
【0043】尚、ここでは、有機金属溶液の塗布法を用
いているがこれに限られるものではなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法等によって形成してもよい。
【0044】3) 続いて、フォーミングと呼ばれる通
電処理を行う。ここで、素子電極205,206間に、
不図示の電源からのパルス状電圧による通電処理が行わ
れると、電子放出部形成用薄膜202の部位に構造の変
化した電子放出部203が形成される(図2の
(c))。
【0045】この通電処理により、電子放出部形成用の
薄膜202を局所的に破壊、変形もしくは変質させる。
このように、フォーミングにより構造の変化した部位を
電子放出部203と呼ぶ。先に説明したように、電子放
出部203は導電性微粒子で構成されている。
【0046】次に、フォーミング処理の電圧波形を、図
4を参照して説明する。
【0047】図4において、T1及びT2は、それぞれ
電圧波形のパルス幅とパルス間隔である。例えば、T1
を、1マイクロ秒〜10ミリ秒、T2を、10マイクロ
秒〜100ミリ秒とし、三角波の波高値(フォーミング
時のピーク電圧)は4V〜10V程度、フォーミング処
理は真空雰囲気下で数十秒間程度で適宜選択する。
【0048】以上説明した電子放出部を形成する際に、
素子の電極間に三角波パルスを印加してフォーミング処
理を行うが、素子の電極間に印加する波形は三角波に限
定されるものではなく、矩形波など所望の波形を用いて
も良い。更に、その波高値及びパルス幅・パルス間隔等
についても上述の値に限ることなく、電子放出部が良好
に形成されれば所望の値を選択することは言うまでもな
い。 <基本特性について>次に、上述のような素子構成と製
造方法によって作成された本実施例にかかわる表面伝導
型電子放出素子の特性の評価方法について、図5を用い
て説明する。
【0049】図5は、図3で示した構成を有する表面伝
導型電子放出素子の電子放出特性を測定するための測定
評価装置の概略構成図である。
【0050】図5において、201は基板、205及び
206は素子電極、204は電子放出部を含む薄膜、2
03は電子放出部である。231は電源であり、素子に
素子電圧Vfを印加する。230は電流計であり、素子
電極205,206間の電子放出部を含む薄膜204を
流れる素子電流Ifを測定する。234はアノード電極
であり、電子放出部203より放出される放出電流Ie
を捕捉する。233は高圧電源であり、アノード電極2
34に電圧を印加する。232は電流計であり、電子放
出部203より放出される放出電流Ieを測定する。
【0051】電子放出素子の上記素子電流If、放出電
流Ieの測定にあたっては、素子電極5,6に電源31
と電流計30とを接続し、該電子放出素子の上方に電源
33と電流計32とを接続したアノード電極34を配置
している。また、本電子放出素子及びアノード電極34
は真空装置内に配設され、その真空装置には不図示の排
気ポンプ及び真空計等の真空装置に必要な機器が具備さ
れており、所望の真空下で本素子の測定評価を行えるよ
うになっている。
【0052】尚、アノード電極234の電圧は、1kV
〜10kV、アノード電極234と表面伝導型電子放出
素子との距離Hは3mm〜8mmの範囲で測定した。
【0053】尚、あらかじめ導電性微粒子を分散して構
成した表面伝導型電子放出素子においては、前記本実施
例の基本的な素子構成の基本的な製造方法の範囲で、そ
の一部を変更しても良い。
【0054】次に、本実施例に係わる別な構成の表面伝
導型電子放出素子である垂直型表面伝導型電子放出素子
について説明する。
【0055】図6は、本実施例に係わる垂直型表面伝導
型電子放出素子の基本的な構成を示す図面である。
【0056】図6において、251は基板、255、2
56は素子電極、254は電子放出部を含む薄膜、25
3は電子放出部、257は段差形成部である。尚、電子
放出部253は、段差形成部257の厚さ、製法及び、
電子放出部を含む薄膜254の厚さ、製法等によってそ
の位置は変化し、図6で示された位置に限るものではな
い。
【0057】基板251、素子電極255と256、電
子放出部を含む薄膜254、電子放出部253は、前述
した平面型表面伝導型電子放出素子と同様の材料で構成
されたものである。従って、ここでは、垂直型表面伝導
型電子放出素子を特徴づける段差形成部257及び電子
放出部を含む薄膜254について詳述する。
【0058】段差形成部257は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2等の絶縁性材料
で構成される。段差形成部257の厚さが先に述べた平
面型表面伝導型電子放出素子の素子電極間隔L1に対応
し、数百オングストロームより数十マイクロメートルで
ある。段差形成部257の厚さは、段差形成部257の
製法、及び、素子電極間に印加する電圧と電子放出し得
る電界強度により設定されるが、好ましくは、千オング
ストロームより10マイクロメートルである。
【0059】電子放出部を含む薄膜254は、素子電極
255、256と段差形成部257の作成後に形成され
るため、素子電極255、256の上に積層され、場合
によっては素子電極255、256との電気的接続を担
う重なりの一部を除いた所望の形状にされる。また、電
子放出部を含む薄膜254の膜厚は、その製法に依存し
て、段差部での膜厚と素子電極255、256の上に積
層された部分の膜厚とでは異なる場合が多く、一般に段
差部分の膜厚が薄い。その結果、前述した平面型表面伝
導型電子放出素子と比べて、容易に通電処理され、電子
放出部3が形成される場合が多い。 <マトリクス>次に、上述の表面伝導型電子放出素子を
マトリクス状に配列した電子源について説明する。
【0060】電子源基板の構成について、図7を用いて
説明する。
【0061】図7において、271は基板、272はX
方向配線、273はY方向配線、274は表面伝導型電
子放出素子、275は結線である。
【0062】尚、表面伝導型電子放出素子274は、前
述した平面型或いは垂直型のいずれであっても良い。
【0063】基板271は、シリコン基板等であり、そ
の大きさは基板271に設置される表面伝導型素子の個
数及び個々の素子の設計上の形状に依存して適宜設定さ
れる。
【0064】m本のX方向配線272は、DX1,DX2
…,DXmからなり、基板271上に真空蒸着法、印刷
法、スパッタ法等で形成し、所望のパターンとした導電
性金属等からなり、多数の表面伝導型素子にほぼ均等な
電圧が供給される様に、材料、膜厚、配線幅が設定され
る。Y方向配線273は、DY1,DY2,…,DYnのn本
の配線よりなり、X方向配線272と同様に、真空蒸着
法、印刷法、スパッタ法等で形成し、所望のパターンと
した導電性金属等からなり、多数の表面伝導型素子にで
きるだけほぼ均等な電圧が供給される様に、材料、膜
厚、配線幅等が設定される。これらm本のX方向配線2
72とn本のY方向配線273間には、不図示の層間絶
縁層が設置され、電気的に分離されて、マトリクス配線
を構成する。
【0065】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2等であり、X方
向配線272を形成した基板271の全面或は一部に、
所望の形状で形成される。また、X方向配線272とY
方向配線273は、それぞれ外部端子として引き出され
ている。
【0066】尚、上述の例では、m本のX方向配線27
2の上に、n本のY方向配線273を層間絶縁層を介し
て設置した例で説明したが、n本のY方向配線273の
上にm本のX方向配線272を層間絶縁層を介して設置
する場合もある。
【0067】更に、前述と同様にして、表面伝導型放出
素子274の対向する電極(不図示)と真空蒸着法、印
刷法、スパッタ法等で形成された導電性金属等からなる
結線275を有する。すなわち、表面伝導型電子放出素
子274は、結線275によってm本のX方向配線27
2とn本のY方向配線273と電気的に接続されてい
る。
【0068】尚、m本のX方向配線272、n本のY方
向配線273、及び対向する素子電極である結線275
の導電性金属は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なっていても良く、N
i,Cr,Au,Mo,W,Pt,Ti,Al,Cu,
Pd等の金属或は合金及びPd,Ag,Au,Ru
2,Pd−Ag等の金属或は金属酸化物とガラス等か
ら構成される印刷導体、In 23−SnO2等の透明導
体及びポリシリコン等の半導体材料等より適宜選択され
る。又、表面伝導型電子放出素子は、基板271或は不
図示の層間絶縁層上のどちらに形成しても良い。
【0069】また、X方向配線272には、X方向に配
列する表面伝導型放出素子274の行を任意に走査する
ための走査信号を印加するための不図示の走査信号発生
部と電気的に接続されている。
【0070】一方、Y方向配線273には、Y方向に配
列する表面伝導型放出素子274の列の各列を任意に変
調するための変調信号を印加するための不図示の変調信
号発生部と電気的に接続されている。更に、表面伝導型
電子放出素子の各素子に印加される駆動電圧は、当該素
子に印加される走査信号と変調信号の差電圧として供給
されるものである。 <画像形成装置の基本構成>次に、以上のようにして作
成した電子源を用いた形成等に用いる画像形成装置につ
いて、図8及び図9用いて説明する。図8は画像形成装
置の基本構成図であり、図9は蛍光膜を表わす図であ
る。
【0071】271は基板であり、基板271の上には
上述のようにして電子放出素子を形成されている。以後
これを電子源基板と称する。281は、電子源基板を固
定したリアプレート、286はガラス基板283の内面
に蛍光膜284とメタルバック285等が形成されたフ
ェースプレートである。282は支持枠であり、リアプ
レート281及びフェースプレート286をフリットガ
ラス等で封着して、外囲器288を構成する。
【0072】上述の構成では、外囲器288をフェース
プレート286、支持枠282、リアプレート281で
構成したが、リアプレート281は、主に電子源基板の
強度を補強する目的で設けられているため、電子源基板
自体で十分な強度を有する場合は、別体のリアプレート
281は不要であり、電子源基板に直接支持枠282を
封着し、フェースプレート286、支持枠282、電子
源基板にて外囲器288を構成しても良い。
【0073】図9は、蛍光膜の構造を表わす図である。
蛍光膜284(図8参照)は、モノクロームの場合は、
蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光
体の配列によりブラックストライプあるいはブラックマ
トリクスなどと呼ばれる黒色導伝材291と蛍光体29
2とで構成される。
【0074】ブラックストライプ、ブラックマトリクス
が設けられる目的は、カラー形成の場合、必要となる三
原色蛍光体の、各蛍光体間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜284におけ
る外光反射によるコントラストの低下を抑制することで
ある。ブラックストライプの材料としては、通常良く用
いられている黒鉛を主成分とする材料だけでなく、導電
性があり、光の透過及び反射が少ない材料であればこれ
に限るものではない。
【0075】ガラス基板283に蛍光体を塗布する方法
は、モノクローム、カラーによらず沈澱法や印刷法が用
いられる。
【0076】また、蛍光膜284の内面側には、通常メ
タルバック285が設けられる。メタルバックの目的
は、蛍光体の発光のうち内面側への光をフェースプレー
ト286側へ鏡面反射することにより輝度を向上するこ
と、電子ビーム加速電圧を印加するための電極として作
用すること、外囲器内で発生した負イオンの衝突による
ダメージからの蛍光体の保護等である。
【0077】メタルバックは、蛍光膜284の作製後、
蛍光膜の284内面側表面の平滑化処理(通常フィルミ
ングと呼ばれる)を行い、その後、A1を真空蒸着する
ことで作製できる。
【0078】フェースプレート286には、更に蛍光膜
286の導電性を高めるため、蛍光膜284の外面側に
透明電極(不図示)を設けてもよい。尚、前述の封着を
行う際、カラーの場所は各色蛍光体と電子放出素子とを
対応させなくてはいけないため、十分な位置合わせを行
なう必要がある。
【0079】外囲器288内は、不図示の排気管を通
じ、10のマイナス6乗トール程度の真空度にされ、外
囲器288の封止が行われる。
【0080】尚、容器外端子DoxL1〜DoxLmとDoy1
Doynを通じ、素子電極205,206間に電圧を印加
し、上述のフォーミングを行い、電子放出部203を形
成し電子放出素子を作製した。また、外囲器288の封
止後の真空度を維持するために、ゲッター処理を行なう
場合もある。これは、外囲器288の封止を行う直前あ
るいは封止後に、抵抗加熱あるいは高周波加熱等の加熱
法により、外囲器288内の所定の位置(不図示)に配
置されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ba等が主成分であり、蒸着膜の吸
着作用により、たとえば1×10-5ないしは1×10-7
トール[Torr]の真空度を維持するものである。
【0081】以上説明したように製作された本実施例の
画像形成装置において、各電子放出素子は、配線による
電圧降下の影響により、フォーミングにより素子特性が
容器外端子DOXL1〜DOXLmから離れるにつれて悪くな
る。このような非一様な素子特性を持つ各素子から、よ
り一様に電子放出させるために、容器外端子DOXR1〜D
OXRm、DOY1〜DOYnを通じ、配線で電圧降下をした電圧
を印加することにより容器外端子DOXR1〜DOXRmから離
れるにつれて各電子放出素子に印加される電圧を低くす
ることにより、非一様な素子特性分布を補正する電圧を
印加することで、ほぼ一様な電子量を放出させる。
【0082】更に、放出させた電子を、高圧端子Hvを
通じ、メタルバック85、或は透明電極(不図示)に数
kV以上の高圧を印加し、電子ビームを加速し、蛍光膜
84に衝突させ、励起・発光させることで画像を表示す
るものである。
【0083】なお、以上では容器外端子DOXL1〜DOXLm
によりフォーミングを行ない、容器外端子DOXR1〜DOX
Rmから電圧を印加することにより電子放出を行なった
が、容器外端子DOXL1〜DOXLmから電圧を印加すること
により電子放出を行なっても良い。
【0084】以上述べた構成は、形成等に用いられる好
適な画像形成装置を作製する上で必要な概略構成である
が、例えば、各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像装置の用途に適用するよう
適宜選択できることは言うまでもない。
【0085】また、本実施例は、形成に用いられる好適
な画像形成装置に限るものではなく、例えば、感光性ド
ラムと発光ダイオード等で構成された光プリンタの発光
ダイオード等の代替の発光源としても用いることもでき
る。またこの際、上述のm本のX方向配線272とn本
のY方向配線273を、適宜選択することで、ライン状
発光源だけでなく、2次元状の発光源としても応用でき
る。
【0086】以上の表面伝導型放出素子の基本的な構
成、製法について述べたが、本実施例で説明した上述の
構成等に限定されず、後述の電子源、形成装置等の画像
形成装置に於ても適用できる。 <フォーミング及び駆動>次に、本実施例のフォーミン
グ及び駆動方法を説明する。図1、図10、図11を参
照して、フォーミング及び駆動方法を説明する。
【0087】図1の(a)は、フォーミング時のフォー
ミング電圧を印加するフォーミングドライバー、即ち、
フォーミング用Xドライバー(2001)とYドライバ
ー(2000)と電子源パネル(2010)との接続法
を示す。DOXL1〜DOXLmは、電子源パネル(2010)
の容器外左側端子であり、Yドライバー(2000)は
Y方向配線に電圧を印加するドライバーである。フォー
ミング用Xドライバー(2001)とYドライバー(2
000)には、それぞれに対する駆動タイミングを与え
るX駆動制御信号8002とY駆動制御信号8001
が、フォーミング用制御回路8000から供給される。
【0088】図1の(b)は、フォーミングが終了した
電子源パネル(2010)を駆動する時の、表示用ドラ
イバー、即ち、電子放出用Xドライバー(2002)と
Yドライバー(2000)と電子源パネル(2010)
との接続法を示す。DOXR1〜DOXRmは電子源パネルの容
器外右端端子である。電子放出用Xドライバー(200
2)とYドライバー(2000)には、それぞれに対す
る駆動タイミングを与えるX駆動制御信号8004とY
駆動制御信号8003が、表示用制御回路8100から
供給される。表示用制御回路8100は、入力する画像
信号8005に同期した、X駆動制御信号8004とY
駆動制御信号8003を生成する。
【0089】図10の(a)は、フォーミング時の1ラ
イン(X方向配線に接続された電子放出素子の1ライ
ン)のそれぞれ素子に印加される電圧を示す。
【0090】図10の(b)は、フォーミング後の素子
の放出電流特性を示す。
【0091】図11の(c)は、駆動時の1ラインのそ
れぞれの素子に印加される電圧を示す。
【0092】図11の(d)は、1ライン全てを同時に
駆動時の電子放出量を示している。ここで、素子番号と
は、あるX方向配線に接続された1ラインの電子放出素
子の左端の電子放出素子をD1とし、順次D2、D3、・
・・、Dnと付けた素子の番号を示している。
【0093】図1の(a)を参照して、まず、フォーミ
ング時に、電子源パネル(2010)の容器外左側端子
にフォーミング用Xドライバー(2001)を接続し、
このフォーミング用ドライバー(a)とYドライバー
(2000)を用いて、フォーミングを行なう。このと
き、配線抵抗の電圧降下により、1ラインの素子のそれ
ぞれの素子には、図10の(a)に示すような電圧が印
加される。そのために、1ラインの素子のそれぞれの素
子の電子放出特性は、図10の(b)に示すように、フ
ォーミング時の電圧供給端である左端から遠ざかるにつ
れて、電子放出量が少なくなり、素子の電子放出特性が
低下する。
【0094】他方、通常の駆動時には、電子源パネル
(2010)の容器外右側端子に表示用ドライバーであ
るXドライバー(2002)を接続し、Xドライバー
(2002)とYドライバー(2000)により駆動を
行なう。このとき、配線抵抗の電圧降下により、1ライ
ンの素子のそれぞれの素子には配線抵抗の電圧降下によ
り、図11の(c)に示すように、電圧供給端である右
端で高く、左端で低い電圧が印加される。このように電
圧がそれぞれの素子に印加されることにより、素子特性
が低い右端程、高い駆動電圧が印加され、素子特性が高
い左端程、低い駆動電圧が印加される。それにより、駆
動時の放出電流は図11の(d)に示すようになり、1
ラインでほぼ均一な電子放出を行なうことができる。
【0095】ここでは、左側端子によりフォーミングを
行ない、右型端子により駆動を行なったが、右側端子か
らフォーミングを行ない、左側端子から駆動を行なって
も良い。 <電子源の製造方法>次に、本実施例の電子源の製造法
を説明する。図12〜図14を参照して、製造法を工程
順に従って、具体的に説明する。 [工程−a](図12の(a)参照) 清浄化した青板ガラス状に厚さ0.5ミクロンのシリコ
ン酸化膜を、スパッタ法で形成した基板1上に、真空蒸
着により厚さ50オングストロームのCr、厚さ600
0オングストロームのAuを順次積層した後、ホトレジ
スト(例えば、AZ1370、ヘキスト社製)をスピン
ナーにより回転塗布、ベークした後、ホソマスク像を露
光、現像して、下配線72のレジストパターンを形成
し、Au/Cr堆積膜をウエットエッチングして、所望
の形状の下配線72を形成する。 [工程−b](図12の(b)参照) 次に、厚さ1.0ミクロンのシリコン酸化膜からなる層
間絶縁層111をRFスパッタ法により堆積する。 [工程−c](図12の(c)参照) 工程bで堆積したシリコン酸化膜に、コンタクトホール
112を形成するためのホトレジストパターンを作り、
これをマスクとして、層間絶縁層111をエッチングし
て、コンタクトホール112を形成する。エッチング
は、CF4とH2ガスを用いたRIE(Reactiv
e Ion Etching)法によった。 [工程−d](図12の(d)参照) その後、素子電極5と素子電極間ギャップGとなるべき
パターンを、ホトレジスト(例えば、RD−2000N
−41、日立化成社製)形成し、真空蒸着法により、厚
さ50オングストロームのTi、厚さ1000オングス
トロームのNiを順次堆積する。ホトレジストパターン
を有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフ
し、素子電極間隔L1は3ミクロン、素子電極の幅W1
を300ミクロンの素子電極5、6を形成する。 [工程−e](図13の(e)参照) 素子電極5、6の上に上配線73のホトレジストパター
ンを形成した後、厚さ50オングストロームのTi、厚
さ5000オングストロームのAuを順次真空蒸着によ
り堆積し、リフトオフにより不要の部分を除去して、所
望の形状の上配線73を形成する。 [工程−f](図14の(f)参照) 図15に、本工程にかかわる電子放出素子の電子放出部
形成用薄膜2のマスクの平面図の一部を示す。素子間電
極ギャップL1及びこの近傍に開口を有するマスクであ
り、このマスクにより、膜厚1000オングストローム
のCr膜121を真空蒸着により堆積・パターニング
し、その上に有機Pd(例えば、ccp4230、奥野
製薬(株)社製)をスピンナーにより回転塗布、300
℃で10分間の加熱焼成処理を行う。また、こうして形
成された主元素としてPdよりなる微粒子からなる電子
放出部形成用薄膜4の膜厚は、100オングストロー
ム、シート抵抗値は5×10の4乗Ω/□である。
【0096】尚、ここで述べる微粒子膜とは、上述した
ように、複数の微粒子が集合した膜であり、その微細構
造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、或は、重なりあった状態(島
上も含む)の膜をも指し、その粒径とは、前記状態で粒
子形状が認識可能な微粒子についての径をいう。 [工程−g](図14の(g)参照) Cr膜121、及び焼成後の電子放出部形成用薄膜4を
酸エッチャントにより、エッチングして所望のパターン
を形成する。 [工程−h](図14の(h)参照) コンタクトホール112部分以外に、レジストを塗布す
るようなパターンを形成し、真空蒸着により厚さ50オ
ングストロームのTi、厚さ5000オングストローム
のAuを順次堆積する。リフトオフにより不要の部分を
除去することにより、コンタクトホール112を埋め込
む。
【0097】以上の工程により、絶縁性基板1上に、下
配線72、層間絶縁層111、上配線73、素子電極
5、6、電子放出部形成用薄膜4等を形成した。
【0098】次に、以上のようにして作成した電子源を
用いて表示装置を構成した例を、図8と図9を用いて説
明する。
【0099】上述したように、多数の平面型表面伝導型
電子放出素子を作製した基板1をリアプレート81上に
固定した後、基板1の5mm上方に、フェースプレート
86(ガラス基板83の内面に蛍光膜84とメタルバッ
ク85が形成されて構成される)を支持枠82を介して
配置し、フェースプレート86、支持枠82、リアプレ
ート81の接合部にはフリットガラスを塗布し、大気中
或は窒素雰囲気中で400℃ないし500℃で10分以
上焼成することで封着する。また、リアプレート881
への基板1の固定もフリットガラスで行う。
【0100】図8において、74は電子放出素子、7
2、73は、それぞれX方向及びY方向の配線である。
【0101】蛍光膜84は、モノクロームの場合は蛍光
体のみからなるが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜84を作製する。ブ
ラックストライプの材料として、通常よく用いられてい
る黒鉛を主成分とする材料を用いる。ガラス基板83に
蛍光体を塗布する方法として、本実施例ではスラリー法
を用いた。
【0102】また、蛍光膜84の内面側には、通常メタ
ルバック85が設けられる。メタルバックは、蛍光膜製
作後、蛍光膜の内面側表面の平滑化処理(通常フィルミ
ングと呼ばれる)を行い、その後、Alを真空蒸着する
ことで作製する。
【0103】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたため省
略した。
【0104】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め十分な位置合わせを行った。
【0105】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子DOXL1〜DOX
LmとDOY1〜DOYnを通じ、電子放出素子74の電極5、
6間に電圧を印加し、電子放出部3を、電子放出部形成
用薄膜2を通電処理(フォーミング処理)することによ
り形成する。
【0106】図4に、フォーミング処理の電圧波形を示
す。図4において、T1及びT2は、それぞれ電圧波形
のパルス幅とパルス間隔であり、本実施例では、T1を
1ミリ秒、T2を10ミリ秒とし、三角波の波高値(フ
ォーミング時のピーク電圧)は5Vとし、フォーミング
処理は、約1×10-6トール(torr)の真空雰囲気
下で60秒間行った。
【0107】このように形成された電子放出部3は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は30オングストロー
ムであった。
【0108】以上説明したように、フォーミングを行な
い、電子放出部3を形成し、電子放出素子74を作成で
きる。
【0109】次に、10-6トール程度の真空度で、不図
示の排気管をガスバーナーで熱することで溶着し、外囲
器の封止を行う。
【0110】最後に、封止後の真空度を維持するため
に、ゲッター処理を行う。これは、封止を行う直前に、
高周波加熱等の加熱法により、画像形成装置内の所定の
位置(不図示)に配置されたゲッターを加熱し、蒸着膜
を形成処理するものである。ゲッターは、例えば、Ba
等を主成分とする。
【0111】以上のように、完成した本発明の画像形成
装置において、各電子放出素子には、図8の容器外端子
DOXR1〜DOCRm、DOY1〜DOYnを通じ、走査信号及び変
調信号を不図示の信号発生部から、それぞれ印加するこ
とにより、電子を放出させ、高圧端子Hvを通じ、メタ
ルバック84に数kV以上の高圧を印加し、電子ビーム
を加速し、蛍光膜85に衝突させ、励起・発光させるこ
とで画像を表示させる。
【0112】尚、上述の基本的な製造方法に限ることな
く、前記本発明に係る実施例の電子源の基本的な製造方
法のうち一部を変更したものであっても、本発明の主旨
とその構成から逸脱するものではない。
【0113】[実施例2]実施例1においては、表示パネ
ルの片側からフォーミングを行い、もう一方から通常の
駆動を行なったが、実施例2では、別のフォーミング駆
動線と通常駆動線の構成方法を示す。
【0114】以下、図16を参照して、実施例2のフォ
ーミングと通常駆動方法を説明する。
【0115】表示パネル2010の構成は、実施例1と
同様である。表示パネル2010から接続される、フォ
ーミング用Xドライバー(2001)とXドライバー
(2002)とYドライバー(2000)は不図示であ
るが、実施例1で示したものと同様である。
【0116】DOXL1〜DOXLm、DOXR1〜DOXRmは電子源
を内蔵する表示パネルの容器外側端子であり、〇印はフ
ォーミング端子を示し、△印は駆動端子を示している。
【0117】まず、フォーミング時では、フォーミング
端子である左側奇数端子(DOXL1、DOXL3、・・・、D
OXLm-1)、及び右側偶数端子(DOXR2、DOXR4、・・
・、DOXRm)にフォーミングドライバーに接続し、この
フォーミングドライバーとYドライバーによりフォーミ
ングを行なう。
【0118】また、駆動時には、駆動端子である左側偶
数端子(DOXL2、DOXL4、・・・、DOXLm)及び右側奇
数端子(DOXR1、DOXR3、・・・、DOXRm-1)に表示用
ドライバ、即ち、Xドライバー(2002)を接続し、
このXドライバー(2002)とYドライバー(200
0)により駆動を行なう。
【0119】以上示した構成により、フォーミング終了
後の通常駆動において、電圧-電子放出効率の低いと特
性の電子源素子程、高い駆動電圧が印加され、電圧-電
子放出効率の高い特性の電子源素子程、低い駆動電圧が
印加される。
【0120】それにより、駆動時では、各ラインでほぼ
均一な電子放出を行なうことができる。更に、1ライン
の分布が完全に均一でなかったとしても、ライン毎にフ
ォーミング及び駆動が交互に変わるために、視覚上は分
布が相殺されパネル全体として、より均一に各電子源素
子を駆動できる。
【0121】ここでは、左側奇数端子(DOXL1、DOX
L3、・・・、DOXLm-1)及び右側偶数端子(DOXR2、D
OXR4、・・・、DOXRm)によりフォーミングを行ない、
左側奇数端子(DOXL2、DOXL4、・・・、DOXLm)、及
び右側偶数端子(DOXR1、DOXR3、・・・、DOXRm-1
により駆動を行なったが、逆に、左側奇数端子(DOX
L2、DOXL4、・・・、DOXLm)、及び右側偶数端子(D
OXR1、DOXR3、・・・、DOXRm-1)からフォーミングを
行ない、左側奇数端子(DOXL2、DOXL4、・・・、DOX
Lm-1)及び右側偶数端子(DOXR2、DOXR4、・・・、D
OXRm)から駆動を行なっても良い。
【0122】また、ここでは、1ライン毎に交互に給電
端を変えたが、場合によっては、複数ラインを1グルー
プとして、グループ毎に給電端を変えても良い。
【0123】尚、上述したフォーミング用ドライバー
は、電子源のフォーミング後に、電子源から取り外すこ
ともできる。
【0124】尚、本発明は、複数の機器から構成される
システムに適用しても1つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。
【0125】以上説明したように、本実施例によれば、
配線抵抗による電圧効果によって生じるフォーミング時
の各素子にかかる実効電圧に対するばらつきに起因す
る、放出電子素子特性のばらつきと、そのばらつきに対
応する非一様の輝度分布を、ほぼ一様になるように容易
に補正され、高品位の画像形成を行うことができる。
【0126】
【発明の効果】以上説明したように本発明によれば、電
子放出素子の配線抵抗に起因して発生する各電子放出素
子の非一様な電子放出を、一様になるように補正するこ
とにより、高品質の画像形成を行うことができる。
【0127】
【図面の簡単な説明】
【図1】実施例1のフォーミングドライバー及び表示ド
ライバー及び電子源パネル構成図である。
【図2】表面伝導電子放出素子の基本製作工程を示す図
である。
【図3】表面伝導電子放出素子の基本構成図である。
【図4】表面伝導型電子放出素子のフォーミング処理で
の電圧波形を示す図である。
【図5】表面伝導型電子放出素子の特性を測定する測定
装置の構成図である。
【図6】垂直型表面伝導型電子放出素子の基本的な構成
を示す図である。
【図7】表面伝導型電子放出素子のマトリクス構成を説
明する図である。
【図8】表面伝導型電子放出素子と蛍光膜を含む画像形
成装置の概念図である。
【図9】蛍光膜の説明図である。
【図10】フォーミング時の行方向の各素子特性を示す
図である。
【図11】駆動時の行方向の各素子特性を示す図であ
る。
【図12】電子源の製造工程を示す図である。
【図13】電子源の製造工程を示す図である。
【図14】電子源の製造工程を示す図である。
【図15】電子源の平面図である。
【図16】実施例2のフォーミング端子及び駆動端子の
構成図である。
【図17】表面伝導電子放出素子の基本構成図である。
【図18】マトリクス状に構成された電子源を含む表示
パネルの平面図である。
【図19】マトリクス状に構成された電子源を含む表示
パネルの回路図である。
【図20】マトリクス構成回路に対する行配線片側電圧
印加時の電圧分布を示す図である。
【符号の説明】
2000 Yドライバー 2001 フォーミング用Xドライバー 2002 Xドライバー 2010 表示パネル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 1/316 G09G 3/22 H01J 9/02 H01J 31/12

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の表面伝導型電子放出素子が、マト
    リクス状にレイアウトされ、 同じ行にレイアウトされた前記表面伝導型電子放出素子
    の一方の電極が、行方向の配線に接続され、 同じ列にレイアウトされた前記表面伝導型電子放出素子
    の他方の電極が、列方向の配線に接続した電子源におい
    て、前記行方向の配線の一方端よりフォーミングを行なうフ
    ォーミング電圧を印加することにより、前記複数の表面
    伝導型電子放出素子の各々に形成された電子放出部と、 前記行方向の配線の他方端に、前記表面伝導型電子放出
    素子に電子放出させるための駆動電圧を印加するための
    駆動電圧印加部と を備えること を特徴とする電子源。
  2. 【請求項2】 前記駆動電圧印加部に、前記駆動電圧を
    印加する駆動電圧印加手段を更に備えることを特徴とす
    る請求項1に記載の電子源。
  3. 【請求項3】 全ての前記行方向の配線の一方端は、同
    じ側にレイアウトされ、 全ての前記行方向の配線の他方端は、前記同じ側に対し
    て逆側にレイアウトされることを特徴とする請求項1に
    記載の電子源。
  4. 【請求項4】 全ての前記行方向の配線の一方端は、前
    記行方向の配線の偶数番目の配線の同じ側の端と、前記
    行方向の配線の奇数番目の配線の前記同じ側と逆側の端
    とに割当てられ、 全ての前記行方向の配線の他方端は、前記行方向の配線
    の奇数番目の配線の前記同じ側の端と、前記行方向の配
    線の偶数番目の配線の前記同じ側と逆側の端とに割当て
    られることを特徴とする請求項1に記載の電子源。
  5. 【請求項5】 前記行方向の配線の一方端に、前記フォ
    ーミング電圧を印加する電圧印加手段を、更に備えるこ
    とを特徴とする請求項1または請求項2に記載の電子
    源。
  6. 【請求項6】 前記フォーミング電圧の波形は、矩形電
    圧波形であることを特徴とする請求項1に記載の電子
    源。
  7. 【請求項7】 前記フォーミング電圧の波形は、三角波
    形であることを特徴とする請求項1に記載の電子源。
  8. 【請求項8】 前記表面伝導型電子放出素子は、シリコ
    ン基板上に形成されることを特徴とする請求項1に記載
    の電子源。
  9. 【請求項9】 前記表面伝導型電子放出素子は、絶縁基
    板上に形成されることを特徴とする請求項1に記載の電
    子源。
  10. 【請求項10】 前記絶縁基板は、ガラスであることを
    特徴とする請求項に記載の電子源。
  11. 【請求項11】 請求項1から請求項10のいずれか1
    つに記載の電子源と、前記電子源の表面伝導型電子放出
    素子から放出される電子に基づいて、発光する発光手段
    とを備えることを特徴とする画像形成装置。
  12. 【請求項12】 複数の表面伝導型電子放出素子が、マ
    トリクス状にレイアウトされ、 同じ行にレイアウトされた前記表面伝導型電子放出素子
    の一方の電極が、行方向の配線に接続され、 同じ列にレイアウトされた前記表面伝導型電子放出素子
    の他方の電極が、列方向の配線に接続された電子源にお
    いて、所望の表面伝導型電子放出素子から電子を放出さ
    せる制御方法であって、前記複数の表面伝導型電子放出素子の各々にフォーミン
    グを行なうためのフォーミング電圧を印加するのに使用
    された前記行方向の配線の一方端とは別の、当該行方向
    の配線の他方端に、表面伝導型電子放出素子に電子放出
    させるための駆動電圧を印加する ことを特徴とする電子
    源の制御方法。
  13. 【請求項13】 全ての前記行方向の配線の一方端は、
    同じ側にレイアウトされ、 全ての前記行方向の配線の他方端は、前記同じ側に対し
    て逆側にレイアウトされることを特徴とする請求項12
    に記載の電子源の制御方法。
  14. 【請求項14】 全ての前記行方向の配線の一方端は、
    前記行方向の配線の偶数番目の配線の同じ側の端と、前
    記行方向の配線の奇数番目の配線の前記同じ側と逆側の
    端とに割当てられ、 全ての前記行方向の配線の他方端は、前記行方向の配線
    の奇数番目の配線の前記同じ側の端と、前記行方向の配
    線の偶数番目の配線の前記同じ側と逆側の端とに割当て
    られることを特徴とする請求項12に記載の電子源の制
    御方法。
  15. 【請求項15】 前記フォーミング電圧の波形は、矩形
    電圧波形であることを特徴とする請求項12に記載の電
    子源の制御方法。
  16. 【請求項16】 前記フォーミング電圧の波形は、三角
    波形であることを特徴とする請求項12に記載の電子源
    の制御方法。
  17. 【請求項17】 前記表面伝導型電子放出素子は、シリ
    コン基板上に形成されることを特徴とする請求項12
    記載の電子源の制御方法。
  18. 【請求項18】 前記表面伝導型電子放出素子は、絶縁
    基板上に形成されることを特徴とする請求項12に記載
    の電子源の制御方法。
  19. 【請求項19】 前記絶縁基板は、ガラスであることを
    特徴とする請求項18に記載の電子源の制御方法。
  20. 【請求項20】 請求項12から請求項19のいずれか
    1つに記載の電子源の制御方法に基づいて、電子放出素
    子から電子を放出する工程と、 前記放出された電子に基づいて、発光手段を発光させる
    工程とを備えることを特徴とする画像形成方法。
JP11902594A 1994-05-31 1994-05-31 電子源とその制御方法並びに画像形成装置及び画像形成方法 Expired - Fee Related JP3205176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11902594A JP3205176B2 (ja) 1994-05-31 1994-05-31 電子源とその制御方法並びに画像形成装置及び画像形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11902594A JP3205176B2 (ja) 1994-05-31 1994-05-31 電子源とその制御方法並びに画像形成装置及び画像形成方法

Publications (2)

Publication Number Publication Date
JPH07326284A JPH07326284A (ja) 1995-12-12
JP3205176B2 true JP3205176B2 (ja) 2001-09-04

Family

ID=14751126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11902594A Expired - Fee Related JP3205176B2 (ja) 1994-05-31 1994-05-31 電子源とその制御方法並びに画像形成装置及び画像形成方法

Country Status (1)

Country Link
JP (1) JP3205176B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016385A (ja) * 2006-07-07 2008-01-24 Mt Picture Display Co Ltd 電子放出素子
JP4976787B2 (ja) * 2006-08-31 2012-07-18 株式会社ピュアロンジャパン フィールドエミッションランプ

Also Published As

Publication number Publication date
JPH07326284A (ja) 1995-12-12

Similar Documents

Publication Publication Date Title
JP3187367B2 (ja) 電子装置及びそれを用いた画像形成装置
JPH08315723A (ja) 電子線発生装置、及び、それを用いた画像形成装置
JP3402751B2 (ja) 電子源と、その製造方法及び該電子源を用いた画像形成装置
JP3217629B2 (ja) 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法
JP3205176B2 (ja) 電子源とその制御方法並びに画像形成装置及び画像形成方法
JP3226428B2 (ja) 画像形成装置
JP3397738B2 (ja) 電子源および画像形成装置
JP3200270B2 (ja) 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法
JP3744978B2 (ja) 画像形成装置
JPH08162001A (ja) 電子源基板、電子源、画像形成装置及びそれらの製造方法
JP3222338B2 (ja) 電子源および画像形成装置の製造方法
JP3507454B2 (ja) 平板型画像形成装置の製造方法
JP3740296B2 (ja) 画像形成装置
JP3372715B2 (ja) 画像形成装置
JP3592307B2 (ja) 電子線発生装置、画像形成装置、及び支持スペーサ
JP3313888B2 (ja) 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置
JP3478807B2 (ja) 平板型画像形成装置及びその製造方法
JP3207990B2 (ja) 平板型画像形成装置
JP3332673B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JPH07335152A (ja) 画像形成方法とその装置
JP3450425B2 (ja) 電子源およびその製造方法、ならびに画像形成装置
JP3517474B2 (ja) 電子線発生装置及び画像形成装置
JP3226442B2 (ja) 画像形成装置
JP3428760B2 (ja) 画像形成装置
JP3450565B2 (ja) 電子源基板および画像形成装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010528

LAPS Cancellation because of no payment of annual fees