KR100348814B1 - 전계방출캐소드 및 그 제조방법 - Google Patents

전계방출캐소드 및 그 제조방법 Download PDF

Info

Publication number
KR100348814B1
KR100348814B1 KR1019990020384A KR19990020384A KR100348814B1 KR 100348814 B1 KR100348814 B1 KR 100348814B1 KR 1019990020384 A KR1019990020384 A KR 1019990020384A KR 19990020384 A KR19990020384 A KR 19990020384A KR 100348814 B1 KR100348814 B1 KR 100348814B1
Authority
KR
South Korea
Prior art keywords
photoresist layer
layer
cathode
modified
insulating layer
Prior art date
Application number
KR1019990020384A
Other languages
English (en)
Other versions
KR20000005864A (ko
Inventor
이토시게오
이토쥰지
가네마루세이고
Original Assignee
고교 기쥬쯔인
후다바 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고교 기쥬쯔인, 후다바 덴시 고교 가부시키가이샤 filed Critical 고교 기쥬쯔인
Publication of KR20000005864A publication Critical patent/KR20000005864A/ko
Application granted granted Critical
Publication of KR100348814B1 publication Critical patent/KR100348814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

저전압으로 전자를 방출하는 것이 가능한 전계방출캐소드를 제공한다.
절연층(5) 위에 인출전극부(6)가 형성되고, 절연층(5) 및 인출전극부(6)의 적층부분에 개구부(7)가 개방되고, 개구부(7) 내에 이미터(4a)가 설치되어 있다. 절연층(5)의 하층에, 가열에 의해 개질된 개질 포트레지스트층(4)을 갖고, 개질 포트레지스트층(4)에 저항층(3)을 통하여 캐소드전극(2)이 전기적으로 접속되어 있다. 캐소드전극(2)은 유리등의 캐소드기판(1)위에 패턴 형성되어 있다. 이미터(4a)는, 절연층(5)으로부터 노출된 개질 포트레지스트층(4)의 돌기부의 선단이다. 포토레지스트는 가열함으로써 개질되어 도전성을 가짐과 동시에 저전압으로 안정된 전자방출특성을 얻을 수 있다.

Description

전계방출캐소드 및 그 제조방법{FIELD EMISSION CATHODE AND METHOD FOR MANUFACTURING SAME}
본 발명은 디스플레이장치, 촬상장치, 센서, 고주파용 소자 등의 전자원으로 사용되는 전계방출캐소드 및 그 제조방법에 관한 것이다.
금속 또는 반도체표면의 인가전계를 109[V/m] 정도로 하면, 터널효과에 의해 전자가 장벽을 통과하고 상온에서도 진공중에 전자방출이 행해진다. 이것을 전계방출(Field Emission)이라고 부르며, 이와 같은 원리로 전자를 방출하는 캐소드를 전계방출캐소드(Field Emission Cathode)라고 부른다.
전계방출캐소드로서 종래부터, Mo(몰리브덴) 등의 금속재료를 콘형상 등의 팁모양으로 형성하여 이미터로 하고, 근접한 게이트전극과의 사이에 저전계를 걸어서 전자를 방출시키는 스핀트(Spindt)형의 전계방출캐소드가 알려져 있다. 그러나, Mo 등의 고융점 금속재료를 전자빔(EB) 증착하거나, 서브미크론 정도로 게이트전극 (인출전극)과 절연층에 구멍을 뚫을 필요가 있는 등, 제조공정상 비용이 많이 들기 때문에, 큰 면적의 것을 양산하기가 어렵다는 문제가 있다.
한편, 다이어몬드형상 탄소(DLC : 다이어몬드라이크카본)가 저전계로 전자를방출하는 것이 알려져 있다. 이 현상을 이용한 전계방출캐소드로서, 포트레지스트재료를 개질(改質)하는 것이 있다. 포토레지스트 재료에 전사몰드형을 사용해서 돌기부를 형성하고, 가열하면 포토레지스트 재료가 개질되고, 탄소-탄소의 공유결합이 많아져서 도전성을 갖게 된다. 이 탄소-탄소 결합중에는 결정화가 진행된 다이어몬드형상 탄소가 섞여 있다.
그러나, 이 전사몰드형은 실리콘웨이퍼로 제조하기 때문에, 최대 12인치 정도의 크기까지 밖에 될 수 없다. 또, 이 전사몰드형은 개질된 포토레지스트층에서 에칭에 의해 제거되기 때문에 1회 밖에 사용되지 않는다. 또, 다이어몬드형상 탄소를 이미터로 하는 종래의 제조법에서는 이미터에 근접시켜서 인출전극을 간단히 형성할 수 있는 것이 없었다. 인출전극이 없으면 다이어몬드형상 탄소가 갖는 저전압구동의 이점을 충분히 살릴 수 없다는 문제가 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 이루어진 것으로, 저전압으로 전자를 방출할 수 있는 전계방출캐소드 및 이 전계방출캐소드를 낮은 비용으로 용이하게 제조할 수 있는 전계방출캐소드의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 전계방출캐소드의 일 실시형태의 단면 구조도,
도 2는 본 발명의 전계방출캐소드의 제 1 제조방법의 제 1 공정의 설명도,
도 3은 본 발명의 전계방출캐소드의 제 1 제조방법의 제 2 공정의 설명도,
도 4는 본 발명의 전계방출캐소드의 제 1 제조방법의 제 3 공정의 설명도,
도 5는 본 발명의 전계방출캐소드의 제 1 제조방법의 제 4 공정의 설명도,
도 6은 본 발명의 전계방출캐소드의 제 1 제조방법의 제 5 공정의 설명도,
도 7은 본 발명의 전계방출캐소드의 제 1 제조방법의 제 6 공정의 설명도,
도 8은 본 발명의 전계방출캐소드의 제 2 제조방법의 제 1 중간공정 설명도,
도 9는 본 발명의 전계방출캐소드의 제 2 제조방법의 제 2 중간공정 설명도.
(도면에 대한 부호의 간단한 설명)
1 : 캐소드 기판 2 : 캐소드 전극
3 : 저항층 4 : 개질 포토레지스트층
4a : 이미터 5 : 절연층
6 : 인출전극부 7 : 개구부
11 : 실리콘웨이퍼 11a : 오목부
12 : 산화막 12a : 구멍
21 : 금속기판 31 : 포토레지스트층
41 : 금속막 42 : 레지스트재
본 발명의 전계방출캐소드는 절연층, 이 절연층 위에 형성된 인출전극, 상기 절연층 및 상기 인출전극의 적층부분에 개방된 개구부, 이 개구부 내에 설치된 이미터, 및 캐소드전극을 갖는 전계방출캐소드로서, 상기 절연층의 하층에 가열에 의해 개질된 개질 포토레지스트층을 가지며, 상기 개질 포토레지스트층에 상기 캐소드전극이 전기적으로 접속되고, 상기 이미터는 상기 절연층에서 노출된 상기 개질 포토레지스트층의 돌기부의 선단이다.
따라서, 저전압으로 전자를 방출시킬 수 있는 개질 포토레지스트의 돌기부와 인출전극과의 거리가 근접된 구조이기 때문에, 인출전극부와 돌기부 사이에 낮은 전압을 인가하여도 전자를 방출할 수 있다.
또한, 본 발명의 전계방출캐소드는 저항층을 가지며, 이 저항층을 통하여 상기 개질 포토레지스트층에 상기 캐소드전극이 전기적으로 접속되는 것이다.
따라서, 과전류를 방지함과 동시에 특정 이미터로 전류가 집중되는 것을 방지할 수 있다.
본 발명의 전계방출캐소드의 제조방법에 있어서는, 캐소드기판 위에 캐소드전극패턴을 형성한 후, 포토레지스트층을 형성하고, 이 포토레지스트층에 돌기형성용 오목부를 가지며 이형재가 도포된 오목판을 겹쳐 맞추어, 가열하면서 가압성형함으로써, 상기 포토레지스트층에 돌기부를 형성함과 동시에 상기 포토레지스트층을 개질하고, 상기 오목판을 박리하여, 개질된 상기 포토레지스트층의 표면을 에칭하고, 상기 개질된 포토레지스트층 위에 절연층을 형성하고, 이 절연층 위에 게이트전극패턴을 형성하고, 이 게이트전극패턴의 인출전극부 및 상기 절연층의 적층부를 에칭함으로써, 상기 적층부분에 개구부를 형성함과 동시에, 이 개구부의 상기 절연층에서 상기 개질된 포토레지스트층의 상기 돌기부의 선단을 노출시키는 것이다.
또한, 본 발명의 전계방출캐소드의 제조방법에 있어서는, 캐소드기판 위에 캐소드전극패턴을 형성함과 동시에, 돌기형성용 오목부를 가지며 이형재가 도포된 오목판에 포토레지스트층을 형성하고, 상기 캐소드전극패턴과 상기 포토레지스트층이 대향하도록, 상기 캐소드기판쪽과 상기 오목판쪽을 겹쳐 맞추어서, 가열하면서 가압성형함으로써, 상기 포토레지스트층에 돌기부를 형성함과 동시에, 상기 포토레지스트층을 개질하고, 상기 오목판을 박리하고, 개질된 상기 포토레지스트층의 표면을 에칭하고, 상기 개질된 포토레지스트층 위에 절연층을 형성하고, 이 절연층 위에 게이트전극패턴을 형성하고, 이 게이트전극패턴의 인출전극부 및 상기 절연층의 적층부분을 에칭함으로써, 상기 적층부에 개구부를 형성함과 동시에, 이 개구부의 상기 절연층에서 상기 개질된 포토레지스트층의 상기 돌기부의 선단을 노출시키는 것이다.
따라서, 어느 제조방법에 의해서도 인출전극부와 돌기부 사이에 낮은 전압을 인가하여도 전자를 방출할 수 있는 전계방출캐소드를 낮은 비용으로 용이하게 제조할 수 있다.
또한, 본 발명의 전계방출캐소드의 제조방법에 있어서는, 캐소드전극패턴 위에 저항층패턴을 형성하면 과전류를 방지함과 동시에 특정 이미터로 전류가 집중되는 것을 방지할 수 있다.
도 1은 본 발명의 전계방출캐소드의 일 실시형태의 단면구조도이다. 도면중 1은 캐소드기판, 2는 캐소드전극, 3은 저항층, 4는 개질 포토레지스트층, 4a는 이미터, 5는 절연층, 6은 인출전극부, 7은 개구부이다.
절연층(5) 위에 인출전극부(6)가 형성되고, 절연층(5) 및 인출전극부(6)의 적층부분에 개구부(7)가 개방되고, 이 개구부(7) 내에 이미터(4a)가 설치되어 있다. 절연층(5)의 하층에, 가열에 의해 개질된 개질 포토레지스트층(4)을 갖고 있으며, 이 개질 포토레지스트층(4)에 저항층(3)을 통하여 캐소드전극(2)이 전기적으로 접속되어 있다. 캐소드전극(2)은 유리 등의 캐소드기판(1) 위에 패턴이 형성되어 있다. 이미터(4a)는 절연층(5)으로부터 노출된 개질 포토레지스트층(4)의 돌기부의 선단이다. 인출전극부(6)는 게이트전극패턴의 일부이다.
포토레지스트는 가열함으로써 개질되어 도전성을 갖게 된다. 포토레지스트로서는, IC 제조시의 패터닝에 넓게 사용되고 있는 시판중인 노볼락 수지계 포토레지스트(예를 들면, 일본 토쿄오카(東京應化)주식회사제 OFPR-800형)를 사용할 수 있다. 가열하면 산소원자나 수소원자가 이탈해서 막두께가 감소하고 탄소-탄소결합이 많아진다. 또한, 가열된 개질 포토레지스트층(4)은 다이어몬드형상카본 결합이 포함되기 때문에, 저전압이며 안정된 전자방출특성을 얻게 된다. 또한, 제조공정중에 패터닝을 할 필요가 없는 경우에는, 포토레지스트재를 대신하여 탄소를 주원료로 하는 재료를 적층해도 좋으나 도포하기 위해서는 액체재료인 것이 바람직하다.
이미터(4a)가 개질 포토레지스트이며, 인출전극부(6)와 이미터 (4a)와의 거리를 서브미크론 정도로 짧게할 수 있는 구조이기 때문에, 인출전극부 (6)와 이미터(4a) 사이에 약간의 전압을 인가하는 것만으로 전자를 이미터(4a)로부터 전계방출시킬 수 있다.
이미터(4a)와 캐소드전극(2)을 전기적으로 접속시키는 구조에는 여러가지 타입이 있는데, 본 발명에 있어서는 특히 한정되는 것은 아니다. 도시의 예에서는 캐소드전극(2)의 바로 위에 있는 저항층(3) 및 개질 포토레지스트층(4)을 통하여 이미터(4a)로부터 캐소드전극(2)에 전류를 흘리고 있다. 다른 예로, 저항층(3)을 없애고, 개질 포토레지스트층(4)을 캐소드전극(2)에 직접 적층시켜도 좋다.
그 밖에, 도시하는 캐소드전극(2)의 부분을 도상전극(島狀電極)으로 하고, 개질 포토레지스트층(4) 및 도상전극이 저항층(3)을 통하여 캐소드전극패턴의 배선부에 전기적으로 접속되어도 좋다. 또, 개질 포토레지스트층(4)의 바로 아래에서는 저항층(3)만이 캐소드기판(1) 위에 형성되고, 도시하지 않은 부분에서 캐소드기판(1) 위에 캐소드전극패턴의 배선부가 형성되고, 개질 포토레지스트층(4)이 저항층(3)을 통하여 캐소드전극패턴의 배선부에 접속되어도 좋다.
캐소드전극(2)과 개질 포토레지스트층(4) 사이에 저항층(3)을 형성하는 이유는 먼지에 의한 이미터(4a)와 인출전극부(6)의 단락시의 과전류방지, 이미터(4a)와 인출전극부(6) 사이 혹은 이미터(4a)와 애노드전극 사이의 탈가스에 의한 방전시의 과전류방지, 특정 이미터(4a)로의 전류의 집중 방지 등의 이유이며, 저항층(3)에 의하여 제조상에 생산성 향상이나 동작의 안정화를 도모할 수 있다.
게이트전극패턴은 인출전극부(6)를 가지며, 각 인출전극부(6)에는 복수의 개구부(7)가 설치되고, 각 인출전극부(6)마다에 단일의 이미터(4a) 혹은 복수의 이미터(4a)로 이루어지는 1단위의 이미터어레이가 구성되고, 공통의 저항층(3)을 통하여 캐소드전극(2)에 접속되어 있다. 표시장치의 전계방출캐소드로서 사용하는 경우에는 1매의 캐소드기판(1)에 화소 및 3원색에 대응해서 복수의 인출전극부(6)가 형성된다.
게이트전극패턴의 배선과 캐소드전극패턴의 배선을 매트릭스배선함으로써, 캐소드기판(1) 위의 특정 인출전극부(6)에 속하는 이미터어레이 또는 단일의 이미터(4a)를 독립하여 임의로 제어할 수 있다. 예를 들면, 캐소드기판(1) 위에 복수의 캐소드전극라인이 형성되고, 절연층(5) 위에 복수의 게이트전극라인이 형성되어서 매트릭스를 편성하는 구성으로 되어 있다. 캐소드전극(2)의 1 라인에 수백도트의 이미터(4a)가 형성되어 있으며, 이 캐소드전극(2)의 1 라인에 입력하는 입력신호와, 이것에 직교하는 인출전극부(6)에 접속된 게이트전극라인으로의 정전압 인가에 의해 이미터(4a)를 선택하여 전자방출시킨다.
다음, 상술한 전계방출캐소드의 제조방법을 설명한다. 도 1에 있어서, 먼저, 캐소드기판(1) 위에 캐소드전극(2)의 패턴을 형성하고, 다음 저항층(3)의 패턴을 형성하며, 또한, 포토레지스트층을 형성한다. 한편, 돌기형성용 오목부를 갖는 오목판을 제작해 놓는다. 포토레지스트층에 돌기형성용 오목부를 가지며, 이형재가 도포된 오목판을 겹쳐 맞추어, 가열하면서 가압성형함으로써, 포토레지스트층에 이미터(4a)로 되는 돌기부를 형성함과 동시에 포토레지스트층을 개질한다. 다음, 오목판을 박리시켜, 개질된 포토레지스트층의 표면을 에칭한다. 개질된 포토레지스트층 위에 절연층(5)을 형성하고, 절연층(5) 위에 게이트전극패턴을 형성하며, 이 게이트전극패턴의 인출전극부(6) 및 절연층(5)의 적층부를 에칭함으로써, 적층부에 개구부(7)를 형성함과 동시에, 개구부(7)의 절연층(5)으로부터 개질 포토레지스트층(4)의 돌기부의 선단을 노출시킨다.
다음, 도 2 내지 도 7을 참조하여, 제조공정을 순차적으로 설명한다.
도 2 및 도 3은 본 발명의 전계방출캐소드의 제 1 제조방법의 제 1 및 제 2 공정의 설명도이며, 오목판의 제작공정을 도시한 것이다. 도면중 도 1과 동일한 부분에는 동일부호를 붙여서 설명은 생략한다. 11은 실리콘웨이퍼, 11a는 오목부, 12는 산화막, 12a는 구멍, 21은 금속기판이다.
도 2a에 도시한 바와 같이, 실리콘의 단결정인 실리콘웨이퍼(11)의 표면에 SiO2산화막(12)을 0.5㎛두께로 형성한다. 그 위에, 도시하지 않은 포토레지스트막을 형성하고, 1∼수㎛Ø의 구멍(12a)을 소정의 피치간격으로 패터닝하면, 도 2b에 도시된 것과 같이 된다. 다음, 산화막(12)을 마스크층으로서, BHF를 사용한 웨트 에칭, 혹은 SF6또는 CHF3등을 사용한 드라이 에칭에 의해 이방성 에칭을 행한다.
그 결과, 도 2c에 도시한 바와 같이, 실리콘웨이퍼(11)의 결정구조인 (111)면으로 둘러싸였다. 4각추(역피라미드형상)의 오목부(11a)가 다수 형성된다. 그 후, 산화막(12)의 마스크층을 제거한 후, 실리콘웨이퍼(11)를 유기계 접착제로 금속판(21)에 붙여 맞추면, 도 3에 도시한 바와 같은 스탬프용의 오목판이 제작된다. 실리콘웨이퍼(11)를 사용한 오목판은 베이스로서 금속기판(21) 등의 위에 접합되어 있다. 그 때문에, 주요부가 파손하지 않는 한 오목판을 세정해서 유성 박리막을 스프레이 도포하면 반복사용이 가능하다.
도 4는 본 발명의 전계방출캐소드의 제 1 제조방법의 제 3 공정 설명도이다. 도면중 도 1과 동일한 부분에는 동일한 부호를 붙여서 설명을 생략한다. 31은 포토레지스트층이다. 유리재질의 캐소드기판(1) 위에 캐소드전극(2)의 패턴을 형성하고, 그 위에, 저항층(3)으로서 아모르퍼스실리콘(a - Si) 등의 후막 또는 박막의 패턴을 패터닝에 의해 형성한다. 그 위에, 포토레지스트층(31)의 패턴을 약 10㎛ 두께로 도포하고 약 100℃에서 프리베이킹한다.
도 5, 도 6 및 도 7은 본 발명의 전계방출캐소드의 제 1 제조방법의 제 4, 제 5, 제 6 공정의 설명도이다. 도면중 도 1∼도 4와 동일한 부분에는 동일한 부호를 붙여서 설명을 생략한다. 41은 금속막, 42는 레지스트재이다.
도 3에 도시한 오목판의 실리콘웨이퍼(11)의 표면을 세정한 후, 이형제로서 실리콘계 오일 등의 윤활유를 스프레이 도포해서 실리콘웨이퍼 오목판의 스탬프가 생긴다. 이 실리콘웨이퍼 오목판의 스탬프에 도 4에 도시한 캐소드기판(1)의 포토레지스트층(31) 쪽을 겹쳐 맞추고, 도 5에 도시한 바와 같이 겹쳐 맞춘 상태에서, 진공중 또는 불활성가스중에서 약 300∼800℃로 가온시키면서 가압한다. 포토레지스트층(31)은 열에 의해 개질되어 탄소-탄소의 공유결합이 많아져 도전성을 갖게 된다. 그 후, 오목판과 캐소드전극 쪽을 이형(離形)시키면, 도 6에 도시한 바와 같이, 개질된 포토레지스트층(4)에 돌기부가 형성된다. 그 후, 개질된 포토레지스트층(4)의 표면에 대해 02애셔 등으로 가볍게 등방성 에칭을 행하고, 돌기부 이외의 개질된 포토레지스트층(4)을 되도록이면 제거한다.
다음, 개질된 포토레지스트층(4) 위에 플라즈마 CVD 법, 상압 CVD 법, 감압 CVD 법, 또는 열 필라멘트 CVD 법 등에 의해, 절연층(5)을 0.4∼1㎛ 두께로 형성한다. 그 위에, 게이트전극이 되는 Nb 등의 금속막(41)을 스퍼터링증착 등으로 0.2∼0.4㎛ 두께로 형성하고, 그 위로부터, 레지스트재(이것도 포토레지스트이나, 포토레지스트(31)와 동일 또는 상이해도 좋음)(42)를 금속막(41)의 볼록부의 선단을 매립하도록 1㎛ 이상 형성하면, 도 7에 도시된 것과 같이 된다.
도 7에 있어서, 레지스트재(42)를 O2애셔 등으로 에칭하고, 금속막(41)의 볼록부 선단을 0.1∼0.3㎛ 정도의 높이까지 노출시킨다. 노출된 금속막(41)의 볼록부에 대하여 SF6을 사용한 드라이 에칭 등을 사용하여 에칭하고, 개구부를 개방한다. 또한, BHF를 사용한 웨트 에칭, 혹은 SF6또는 CHF3등을 사용한 드라이 에칭을 사용하여, 개구된 금속막(41) 아래의 절연층(5)을 선택 에칭하여, 개질 포토레지스트층(4)의 돌기부의 선단을 노출시키면, 도 1에 도시한 전계방출캐소드가 제작된다.
다음, 본 발명의 전계방출캐소드의 제 2 제조방법을 설명한다. 도 1에 있어서, 캐소드기판(1) 위에 캐소드전극(2)의 패턴을 형성한다. 한편, 돌기형성용 오목부를 가지며 이형재가 도포된 오목판 쪽에 포토레지스트층을 형성해 놓는다. 캐소드전극(2)의 패턴과 포토레지스트층이 대향하도록, 캐소드기판 쪽과 오목판 쪽을 겹쳐 맞추고, 가열하면서 가압성형함으로써, 포토레지스트층에 이미터(4a)로 되는 돌기부를 형성함과 동시에, 포토레지스트층을 개질한다. 오목판을 박리하고, 개질된 포토레지스트층의 표면을 에칭하고, 개질된 포토레지스트층 위에 절연층(5)를 형성하고, 절연층(5) 위에 게이트전극패턴을 형성하며, 이 게이트전극패턴의 인출전극부(6) 및 절연층(5)의 적층부를 에칭함으로써, 적층부에 개구부(7)를 형성함과 동시에, 개구부(7)의 절연층(5)으로부터 개질된 포토레지스트층의 돌기부의 선단을 노출시킨다.
도 8 및 도 9는 본 발명의 전계방출캐소드의 제 2 제조방법의 중간공정의 제 1 및 제 2의 설명도이다. 도면중 도 1 내지 도 4와 동일한 부분에는 동일부호를 붙여서 설명을 생략한다.
도 3에 도시한 실리콘웨이퍼(11)의 오목판 표면에 이형재를 도포한 후, 스핀코팅법에 의해 포토레지스트(31)를 도포형성하면, 도 8에 도시된 것과 같이 된다. 오목부(11a)에 메워진 포토레지스트재료 이외의 포토레지스트층을 되도록이면 O2애셔 등으로 에칭한다.
한편, 도 4와 동일하게, 유리재질의 캐소드기판(1) 위에 캐소드전극(2)의 패턴을 형성하고, 그 위에, 저항층(3)으로서 아모르퍼스실리콘(a - Si) 등의 후막 또는 박막의 패턴을 패터닝에 의해 형성하면, 도 9에 도시된 것과 같이 된다.
도 8에 도시한 포토레지스트층(31)쪽과 도 9에 도시한 저항층(3)쪽의 위치를 맞추어 겹쳐 맞춤한다. 도 5와 동일하게, 진공중 또는 불활성가스중에서 약 300∼800℃로 가온하면서 가압한 후에 양자를 이형시킴으로써, 도 6에 도시한 바와 같이, 개질된 포토레지스트층에 돌기부를 형성한다. 그 후는 제 1 실시형태와 동일하다. 개질된 포토레지스트층 위에 절연층과 금속막을 형성하고, 금속막의 볼록부에 대하여 에칭하여 개구부를 형성하고, 또한 절연층(5)을 에칭하여 개질 포토레지스트층의 돌기부의 선단을 노출시킨다.
또한, 어느 실시형태에 있어서도, 상술한 오목판에는 실리콘웨이퍼(11)를 사용했다. 그러나, 포토레지스트층(31)에 돌기부를 형성하기 위한 오목부를 형성할 수 있는 것이면, 화합물 반도체의 단결정 혹은 금속박막이라도 좋다.
상술한 설명으로 알 수 있는 바와 같이, 본 발명의 전계방출캐소드에 의하면 전자방출효율이 양호한 전계방출캐소드를 실현할 수 있다는 효과가 있다.
본 발명의 전계방출캐소드의 제조방법에 의하면, 전자방출효율이 양호하며, 균질하고 재현성이 양호한 전계방출캐소드를 낮은 비용으로 용이하게 제작할 수 있다는 효과가 있다. 또, 소형부터 대형의 것까지, 다품종의 전계방출캐소드를 1매의 오목판 스탬프를 제작하는 것만으로 몇번이라도 사용할 수 있기 때문에, 전계방출디스플레이(FED : Field Emission Display)의 전계방출캐소드로서 사용할 경우에, 디스플레이의 변화를 증가시킬 수 있음과 동시에, 비용을 큰 폭으로 낮출 수 있다.

Claims (6)

  1. 절연층, 이 절연층 위에 형성된 인출전극, 상기 절연층 및 상기 인출전극의 적층부분에 개방된 개구부, 이 개구부내에 설치된 이미터, 및 캐소드전극을 갖는 전계방출캐소드에 있어서,
    상기 절연층의 하층에 가열에 의해 개질된 개질 포토레지스트층을 가지며,
    상기 개질 포토레지스트층에 상기 캐소드전극이 전기적으로 접속되고,
    상기 이미터는 상기 절연층으로부터 노출된 상기 개질 포토레지스트층의 돌기부의 선단인 것을 특징으로 하는 전계방출캐소드.
  2. 제 1 항에 있어서, 저항층이 상기 개질 포토레지스트층과 상기 캐소드전극과의 사이에 개재되어 있고, 상기 개질 포토레지스트층과 상기 캐소드전극과의 상기 전기적인 접속은 상기 저항층을 통해서 이루어지는 것을 특징으로 하는 전계방출캐소드.
  3. 캐소드기판 위에 캐소드전극패턴을 형성한 후, 포토레지스트층을 형성하고, 이 포토레지스트층에 돌기형성용 오목부를 가지며 이형재가 도포된 오목판을 겹쳐 맞추고, 가열하면서 가압성형함으로써, 상기 포토레지스트층에 돌기부를 형성함과 동시에, 상기 포토레지스트층을 개질하고, 상기 오목판을 박리하며, 개질된 상기 포토레지스트층의 표면을 에칭하고, 상기 개질된 포토레지스트층 위에 절연층을 형성하며, 이 절연층 위에 게이트전극패턴을 형성하고, 이 게이트전극패턴의 인출전극부 및 상기 절연층의 적층부분을 에칭함으로써, 상기 적층부에 개구부를 형성함과 동시에, 이 개구부의 상기 절연층으로부터 상기 개질된 포토레지스트층의 상기 돌기부의 선단을 노출시키는 것을 특징으로 하는 전계방출캐소드의 제조방법.
  4. 제 3 항에 있어서, 상기 캐소드전극패턴 위에 저항층패턴을 형성한 후, 상기 포토레지스트층 패턴을 형성하는 것을 특징으로 하는 전계방출캐소드의 제조방법.
  5. 캐소드기판 위에 캐소드전극패턴을 형성함과 동시에, 돌기형성용 오목부를 가지며 이형재가 도포된 오목판에 포토레지스트층을 형성하고, 상기 캐소드전극패턴과 상기 포토레지스트층이 대향하도록, 상기 캐소드기판쪽과 상기 오목판쪽을 겹쳐 맞추어, 가열하면서 가압성형함으로써, 상기 포토레지스트층에 돌기부를 형성함과 동시에 상기 포토레지스트층을 개질하고, 상기 오목판을 박리하며, 개질된 상기 포토레지스트층의 표면을 에칭하고, 상기 개질된 포토레지스트층 위에 절연층을 형성하며, 이 절연층 위에 게이트전극패턴을 형성하고, 이 게이트전극패턴의 인출전극부 및 상기 절연층의 적층부를 에칭함으로써, 상기 적층부분에 개구부를 형성함과 동시에, 이 개구부의 상기 절연층으로부터 상기 개질된 포토레지스트층의 상기 돌기부의 선단을 노출시키는 것을 특징으로 하는 전계방출 캐소드의 제조방법.
  6. 제 5 항에 있어서, 상기 캐소드전극패턴 위에 저항층패턴을 형성한 후, 상기 저항층패턴과 상기 포토레지스트층이 대향하도록, 상기 캐소드기판쪽과 상기 오목판쪽을 겹쳐 맞추는 것을 특징으로 하는 전계방출캐소드의 제조방법.
KR1019990020384A 1998-06-05 1999-06-03 전계방출캐소드 및 그 제조방법 KR100348814B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-157480 1998-06-05
JP15748098A JP3437983B2 (ja) 1998-06-05 1998-06-05 電界放出カソードおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20000005864A KR20000005864A (ko) 2000-01-25
KR100348814B1 true KR100348814B1 (ko) 2002-08-17

Family

ID=15650608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020384A KR100348814B1 (ko) 1998-06-05 1999-06-03 전계방출캐소드 및 그 제조방법

Country Status (5)

Country Link
US (1) US6409565B1 (ko)
JP (1) JP3437983B2 (ko)
KR (1) KR100348814B1 (ko)
FR (1) FR2779570B1 (ko)
TW (1) TW428188B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1225048A1 (en) * 2001-01-18 2002-07-24 Tonejet Corporation Pty Ltd Electrode for a drop-on-demand printer
US9060844B2 (en) * 2002-11-01 2015-06-23 Valentx, Inc. Apparatus and methods for treatment of morbid obesity
KR100943971B1 (ko) * 2008-06-30 2010-02-26 한국과학기술원 탄소 미세 구조물을 갖는 전계방출 어레이 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128971A (en) * 1977-04-18 1978-11-10 Hitachi Ltd Manufacture of electron radiation cathode
EP0675519A1 (en) * 1994-03-30 1995-10-04 AT&T Corp. Apparatus comprising field emitters
US5713775A (en) * 1995-05-02 1998-02-03 Massachusetts Institute Of Technology Field emitters of wide-bandgap materials and methods for their fabrication
US5726524A (en) * 1996-05-31 1998-03-10 Minnesota Mining And Manufacturing Company Field emission device having nanostructured emitters
FR2751785A1 (fr) * 1996-07-29 1998-01-30 Commissariat Energie Atomique Procede et dispositif de formation de motifs dans une couche de resine photosensible par insolation laser continue, application a la fabrication de sources d'electrons a cathodes emissives a micropointes et d'ecrans plats

Also Published As

Publication number Publication date
FR2779570A1 (fr) 1999-12-10
JP3437983B2 (ja) 2003-08-18
TW428188B (en) 2001-04-01
KR20000005864A (ko) 2000-01-25
FR2779570B1 (fr) 2001-05-04
US6409565B1 (en) 2002-06-25
JPH11354011A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US6417606B1 (en) Field emission cold-cathode device
US5817201A (en) Method of fabricating a field emission device
WO1991010252A1 (en) Field emitter structure and fabrication process
EP0691032A1 (en) Emitter tip structure and field emission device comprising same, and method of making same
KR100348814B1 (ko) 전계방출캐소드 및 그 제조방법
KR100256396B1 (ko) 전계방출소자 및 그의 제조방법
KR100312510B1 (ko) 카본 나노튜브를 이용한 전계방출소자
JP2001351512A (ja) 電界放出陰極の製造方法
JP3052845B2 (ja) 集束電極を有する電界放出カソードの製造方法
KR100405971B1 (ko) 전계방출소자의 집속전극 구조 및 형성방법
JP4831009B2 (ja) 集束型電界放出カソードと電界放出型表示装置
JP2002203469A (ja) 冷陰極電子装置
KR100257700B1 (ko) 3극 에지형 다이아몬드 필드 에미터의 제조방법
KR100278781B1 (ko) 전계방출이미터제조방법
KR100370246B1 (ko) 전계방출소자
KR100352972B1 (ko) 전계방출소자와그제조방법
KR20020009067A (ko) 전계 방출 표시소자의 필드 에미터 및 그 제조방법
JP2000011855A (ja) 電界放出カソードおよびその製造方法
JPH02257540A (ja) 熱電子線源及びその製造方法
KR100266224B1 (ko) 전계방출 소자 및 그 제조방법과 그를 이용한전계방출 디스플레이 장치
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법
KR100186248B1 (ko) 트라이오드 형태의 fed 제조 방법
KR100195171B1 (ko) 음극선관용 전자총의 음극구조체 및 그 제조방법
KR20000045293A (ko) 전계방출 표시 소자의 제조방법
KR20010046797A (ko) 집속 렌즈를 갖는 전계 방출 표시 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee