KR20020009067A - 전계 방출 표시소자의 필드 에미터 및 그 제조방법 - Google Patents

전계 방출 표시소자의 필드 에미터 및 그 제조방법 Download PDF

Info

Publication number
KR20020009067A
KR20020009067A KR1020000042299A KR20000042299A KR20020009067A KR 20020009067 A KR20020009067 A KR 20020009067A KR 1020000042299 A KR1020000042299 A KR 1020000042299A KR 20000042299 A KR20000042299 A KR 20000042299A KR 20020009067 A KR20020009067 A KR 20020009067A
Authority
KR
South Korea
Prior art keywords
metal island
cathode electrode
layer
metal
gate
Prior art date
Application number
KR1020000042299A
Other languages
English (en)
Inventor
정재훈
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000042299A priority Critical patent/KR20020009067A/ko
Publication of KR20020009067A publication Critical patent/KR20020009067A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전계방출 표시소자의 필드 에미터 및 그 제조방법에 관한 것으로서, 기판 중앙 부분에 캐소드 전극과 소정 거리로 이격되어 형성된 금속섬, 상기 금속섬의 외측으로 일정거리 이격되어 형성된 캐소드 전극, 상기 금속섬의 양단 및 캐소드 전극 상에 형성되어 상기 금속섬과 캐소드 전극을 연결하는 불순물이 도핑된 비정질 실리콘 박막으로 이루어진 저항층, 상기 금속섬 및 저항층 상에 형성되어 상기 금속섬의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극 및 상기 게이트 홀에 형성된 마이크로 팁을 구비하여 기판의 중앙부에 금속섬을 형성하고 형성된 금속섬 외측에 소정 거리 이격되도록 캐소드 전극을 형성하고, 상기 금속섬의 양단 및 캐소드 전극상에 형성되어 상기 금속섬 및 캐소드 전극을 연결하는 저항층을 형성하며, 상기 저항층 및 캐소드 전극상에 형성되어 상기 저항층의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극을 형성한 후 상기 게이트 홀 속에 마이크로 팁을 형성함으로써, 마이크로 팁에 흐르는 전류를 쉽게 제어하여 소자의 수명을 연장시킬 수 있고 방출 전류의 균일도를 높일 수 있고, 금속섬 상에 저항층을 형성하지 않아 손상되지 않으며 제작 공정을 더욱 쉽게 진행할 수 있는 효과를 갖는다.

Description

전계 방출 표시소자의 필드 에미터 및 그 제조방법{Field emitter of field emission display device and manufacturing method thereof}
본 발명은 표시 소자 및 그 제조방법에 관한 것으로, 특히 전계 방출 표시 소자의 필드 에미터 및 그 제조방법에 관한 것이다.
일반적으로, 상기 전계 방출 표시 소자는 금속으로 이루어진 마이크로 팁에 강한 전기장이 인가될 때 마이크로 팁에서 전자들이 방출하는 성질을 이용하는 소자로서, 특히, 1968년 C.A 스핀트(spintdt)에 의해 처음 제기된 박막형 전계 방출 소자의 필드 에미터는 전자 방출용 마이크로 팁을 원뿔 모양으로 뾰족하게 만들고, 상기 마이크로 팁에 전압을 인가하기 위한 게이트 전극을 수 ㎛로 아주 가까이 위치시켜 수십 볼트의 낮은 전압에서도 전자 방출을 가능하게 함으로써, 애노드의 수백 볼트의 전압을 일정하게 인가하고 마이크로 팁(캐소드 전극)에 OV, 게이트 전극에 수십 볼트의 전압을 인가하게 되면 게이트 전극과 마이크로 팁 간의 강한 전기장에 의하여 마이크로 팁에서 전자가 방출되어 애노드 전극으로 가속되어 도달하게 된다.
하지만, 상기 전계 방출 표시 소자는 강한 전기장에 의한 전자 방출로 인해 높은 전류에 의하여 주울열이 발생함으로 인하여 마이크로 팁이 파괴되고, 더 나아가서는 게이트 전극간의 전기적인 쇼트에 의하여 소자의 파괴가 발생할 수 있는 문제점이 발생하는데, 이를 방지하기 위하여 초기에는 게이트 전극과 캐소드 전극의 외부에 전기 저항을 부착시켜 캐소드 전극의 과전류를 억제하는 단순한 전기 회로를 이용하였는데, 이는 외부 전원 장치의 보호는 물론 필드 에미터의 보호를 꾀할 수는 있지만 전계 방출 표시 소자의 단위 픽셀의 균일성은 확보할 수가 없으므로, 최근에는 단위 픽셀에 각각의 저항을 형성시키는 기술이 제안되었다.
도 1 은 종래의 수직형 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한 픽셀을 나타내는 단면도이다.
상기 종래의 수직형 저항층을 갖는 전계 방출 표시 소자의 필드 에미터는, 절연막(107)이 형성된 기판(101) 상에 마련된 캐소드 전극(103)과 마이크로 팁(111) 사이에 수직 저항 성분으로 저항층(105)이 형성되어, 상기 캐소드 전극(103)과 게이트 절연막(107) 상에 형성된 게이트 전극(109)에 전압이 인가될 때, 원뿔형의 마이크로 팁(111)에서 전자가 방출되고 저항층(105)에 의하여 전자방출이 제한되며, 또한 따로 차지하는 상기 저항층(105) 공간이 불필요하므로 마이크로 팁 수의 감소와 해상도 저하는 방지할 수 있다.
도 2 는 종래의 수평형 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한 픽셀을 나타내는 단면도이다.
상기 종래의 수평형 저항층을 갖는 전계 방출 표시 소자의 필드 에미터는, 절연층(207)이 형성된 기판(210) 상에 마련된 캐소드 전극(203)의 중앙부분을 저항층(205)으로 채워 수평 저항 성분을 만들고, 상기 저항층(205)상에 마이크로 팁(211)이 형성된 즉, 캐소드 전극(203)의 외부에서 저항층(205)을 따라 마이크로 팁(211)에 전자가 공급됨으로써, 캐소드 전극(203)과의 거리에 따라 각 마이크로 팁(211)의 저항이 다를 수 있고 저항층(205)을 형성할 넓은 공간이 필요하므로 픽셀당 마이크로 팁(211) 수가 제한을 받는다.
도 3 은 종래의 수직/수평 혼합형으로 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한 픽셀을 나타내는 단면도이다.
상기 종래의 수직/수평 혼합형의 저항층을 갖는 전계 방출 표시 소자는, 상기 도 1 및 도 2의 혼합 형태의 구조 즉, 절연층(507)이 형성된 기판(501) 상에 마련된 캐소드 전극(503)과 게이트 절연층(507) 상에 형성된 게이트 전극(509)에 전압이 인가되면 마이크로 팁(511)에서 전자가 방출되는데, 캐소드 전극(503a)과 금속성(503b)과의 수평 저항, 및 전극성(503b)과 마이크로 팁(511)간의 수직 저항으로 전류 제한이 이루어진다.
그런데 종래의 전계 방출 표시 소자의 필드 에미터 제작시 상기 게이트 절연층은 실리콘 산화막을 사용하며, 저항층은 비정질 실리콘막을 사용함에 따라 게이트 홀을 형성하기 위한 건식식각시 실리콘 산화막과 비정질 실리콘막도 동시에 식각하기 때문에 실리콘 산화막과 비정질 실리콘막간의 선택 식각이 어려운 문제점, 즉 정확한 원통 모양의 게이트 홀의 구현이 어려운 문제점이 있다.
그런데, 종래의 전계방출 표시 소자의 필드 에미터를 제작할 때 게이트 절연층은 실리콘 산화막을 사용하며, 저항층은 비정질 실리콘막을 사용하여 게이트 홀의 형성시 게이트 홀은 원형으로 식각하며, 게이트 홀의 측벽은 수직으로 식각할 필요가 있다. 왜냐하면 마이크로 팁 선단에서부터 게이트 전극까지의 거리가 수평방향으로 일정하여야 하는데, 이는 게이트 전극으로부터 마이크로팁에 인가되는 전기장이 균일하게 인가되어야 안정된 전자 방출을 기대할 수 있기 때문이며, 그리고 상기 게이트 홀의 측벽이 수직일 경우 마이크로 팁 선단에 걸리는 전기장을 최대로 할 수 있음으로써, 마이크로 팁으로부터 더 많은 전자 방출을 기대할 수 있다.
상기 게이트 홀을 수직으로 식각하여 원통 모양의 홀을 만들기 위해서는 CHF3＋O2가스를 이용한 건식식각이 필수적이지만, 이러한 방법으로는 실리콘 산화막과 비정질 실리콘막이 동시에 식각되기 때문에 실리콘 산화막과 비정질 실리콘막간의 선택 식각이 어려운 문제, 즉 실리콘 산화막을 식각할 때 비정질 실리콘막도 식각되므로 비정질 실리콘막이 게이트 홀 하단부에 존재하는 정확한 원통 모양의 게이트 홀 구현이 어려운 문제점이 있다.
상기 문제점을 해결하기 위해 본 발명은, 원통 모양의 게이트 홀을 구현할 수 있는 전계방출 표시 소자의 필드 에미터를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은, 기판 중앙 부분에 캐소드 전극과 소정 거리로 이격되어 형성된 금속섬, 상기 금속섬의 외측으로 일정거리 이격되어 형성된 캐소드 전극, 상기 금속섬의 양단 및 캐소드 전극 상에 형성되어 상기 금속섬과 캐소드 전극을 연결하는 불순물이 도핑된 비정질 실리콘 박막으로 이루어진 저항층, 상기 금속섬 및 저항층 상에 형성되어 상기 금속섬의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극 및 상기 게이트 홀에 형성된 마이크로 팁으로 이루어진 것을 특징으로 한다.
이때 상기 금속섬은 상기 캐소드와 0.1∼20㎛의 거리로 이격되어 형성되고, 상기 저항층은 불순물이 도핑된 비정질 실리콘 박막으로 형성되어 상기 캐소드 전극과 금속섬 사이를 저항층으로 연결하고, 상기 마이크로 팁에 정확한 저항을 연결시킴으로써 단위 픽셀간의 방출 전류의 균일도를 향상시킬 수 있는 장점을 갖는다.
또한, 상기 목적을 달성하기 위해 본 발명은, 기판의 중앙부에 금속섬을 형성하고 형성된 금속섬 외측에 소정 거리 이격되도록 캐소드 전극을 형성하는 제 1단계와, 상기 금속섬의 양단 및 캐소드 전극상에 형성되어 상기 금속섬 및 캐소드 전극을 연결하는 저항층을 형성하는 제 2 단계와, 상기 저항층 및 캐소드 전극상에 형성되어 상기 저항층의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극을 형성하는 제 3 단계 및 상기 게이트 홀 속에 마이크로 팁을 형성하는 제 4 단계를 포함하는 것을 또 다른 특징으로 한다.
상기 게이트 절연층 및 게이트 전극은, 상기 저항층이 형성된 기판의 전면에 절연층 및 금속막을 형성한 후 상기 금속막 상에 금속섬 상부 표면 일부를 노출시키는 마스크 패턴을 형성하고, 상기 마스크 패턴을 마스크로 하고 상기 금속섬을 식각저지막으로 하여 상기 금속막 및 절연층을 건식식각하며, 상기 마스크 패턴을 제거함으로써 형성할 수 있다.
도 1 은 종래의 수직형 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한 픽셀을 나타내는 단면도,
도 2 는 종래의 수평형 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한 픽셀을 나타내는 단면도,
도 3 은 종래의 수직/수평 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한 픽셀을 나타내는 단면도,
도 4 는 본 발명이 적용되는 저항층을 갖는 전계 방출 표시 소자의 필드 에미터의 한픽셀을 나타내는 평면도,
도 5 는 본 발명에 따른 도 1의 A-A선 단면도,
도 6 내지 도 8 은 본 발명에 따른 도 1의 A-A 전계 방출 표시 소자의 필드 에미터 제조방법을 설명하기 위한 단면도,
도 9는 본 발명의 전계 방출 표시 소자의 실시 예를 나타내는 단면도,
* 도면의 주요부분에 대한 부호의 설명
401, 501, 601, 701, 801, 901 : 기판
403a, 503a, 603a, 703a, 803a : 캐소드 전극(전극배선층)
403b, 503b, 603b, 703b, 803b : 금속섬
405, 505, 605, 705, 805 : 저항층
507, 607, 807 : 절연층
509, 609, 709, 809, : 인출전극
411, 511 : 필드 에미터 팁
813 : 마스크 패턴(포토레지스터 패턴)
900, 907 : 유리기판
902 : 마이크로 팁(필드 에미터 팁)
903 : 형광층
904 : 금속막(알루미늄)
905 : 형광층
906 : 블랙 매트릭스
908 : 지지대(스페이서)
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4 는 본 발명이 적용되는 저항층을 갖는 전계 방출 표시 소자의 필드 에미터를 나타내는 평면도이고, 도 5 는 상기 도 4의 A-A'선에 따른 단면도이다.
상기 저항층을 갖는 전계 방출 표시 소자의 필드 에미터는, 기판(401), 예컨대 실리콘이나 유리 기판의 중앙부에 형성된 금속섬(403b)과, 상기 금속섬(403b)의 외측으로 소정거리(d), 예컨대 0.1∼20㎛ 이격되어 형성된 캐소드 전극(403a)과, 상기 금속섬(403b)의 양단 및 캐소드 전극(403a) 상에 형성되어 상기 캐소드 전극(403a)과 금속섬(403b)을 연결하는 저항층(405)과, 상기 금속섬(403b) 및 저항층(405) 상에 형성되고 상기 금속섬(403b)의 표면 일부를 노출하는 케이트 홀을 갖는 게이트 절연층(407) 및 게이트 전극(409) 및 그리고, 상기 게이트 홀 내의 금속섬(403b) 상에 형성된 마이크로 팁(411)으로 이루어져 있다.
상기와 같은 구조를 갖는 전계 방출 표시 소자의 필드 에미터에서는 상기 캐소드 전극(403a)과 금속섬(403b) 사이를 저항층(405)으로 연결하여 마이크로 팁(411)에 정확한 저항이 연결되어 단위 픽셀간의 방출 전류의 균일도를 향상시킬 수 있는데, 특히, 상기 캐소드 전극(403a)과 금속섬(403b)과의거리(d)를 0.1∼20㎛로 조절하고 저항층(405)으로 사용하는 비정질 실리콘 박막에 PH3/SiH40∼1%의 불순물을 도핑하여 박막의 비저항을 조절하여 캐소드 전극(403a)과 금속섬(403b)과의 저항을 통하여 마이크로 팁(411)에 흐르는 전류를 제어할 수 있다.
도 6 내지 도 8은 도 4의 A-A'에 따른 전계 방출 표시 소자의 필드 에미터 제조방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(601), 예컨대 실리콘이나 유리 기판 상에 Cr, Mo, Nb, Ni 등의 금속막을 스퍼터링법 등을 이용하여 1000∼5000Å의 두께로 증착한 후 사진식각 공정으로 상기 도 5에 도시한 바와 같이 일방향으로 패터닝하는. 즉, 도시한 바와 같이 상기 기판(601)의 중앙부분에는 금속섬(603b)을 형성하고, 상기 금속섬(603b)과는 소정거리(d), 예컨대 0.1∼20㎛ 이격되도록 캐소드 전극(603a)을 형성하고, 상기 금속섬(603b) 및 캐소드 전극(603a)이 형성된 기판(601)의 전면에 PH3/SiH40∼1%의 불순물이 도핑된 비정질 실리콘 박막을 형성한 후 패터닝하여 상기 금속섬(603b)과 캐소드 전극(603a)을 연결하는 저항층(605)을 형성하는 즉, 상기 저항층(505)은 상기 도 5에 도시한 바와 같이 캐소드 전극(403a) 및 금속섬(403b)과 후에 형성되는 게이트 전극의 교차영역에 형성되고, 상기 금속섬(403b)의 양단을 덮고 상기 캐소드 전극(403a)을 포위하도록 형성되는데, 상기 금속섬(403b) 상부에 저항층(405)을 형성하지 않을 경우 후의 게이트 홀 형성을 위한 건식식각시 종래와 다르게 저항층(405)이 식각되지 않아 종래보다 정확한 원통 모양의 게이트 홀을 형성할 수 있다.
도 7을 참조하면, 상기 저항층(705) 및 금속섬(703b)이 형성된 기판(701)의 전면에 절연층(707), 예컨대 실리콘 산화막을 플라즈마 화학 기상 증착법 또는 화학 기상 증착법 등에 의해 증착하고, 이어서 상기 절연층(707) 상에 게이트 전극으로 사용할 Cr, Mo, Nb 또는 Ni 등의 금속막(709)을 스퍼터링 등의 방법으로 1000∼5000Å의 두께로 증착한다.
도 8을 참조하면, 사진공정을 이용하여 상기 금속막 상에 상기 금속섬의 상부 일부를 노출하는 게이트 홀을 갖는 마스크 패턴(813), 예컨대 포토레지스트 패턴을 형성한 후 상기 마스크 패턴(813)을 마스크로 하여 상기 게이트 전극(809) 및 절연층(807)을 상기 금속섬(803b)을 노출할 때까지 건식식각하여 직경 1㎛ 내외의 게이트 홀을 갖는 게이트 전극(809) 및 게이트 절연막(807)을 형성하는데, 상기 게이트 홀 형성시 상기 게이트 전극(809)이 Cr인 경우 Cl2/O2가스를 이용한 반응성 이온 식각법을 이용하여 식각하고, 상기 절연층(805)이 실리콘 산화막인 경우에는CHF3/O2가스를 이용한 반응성 이온 식각법을 이용하여 식각한다.
특히, 상기 게이트 홀 형성을 위하여 실리콘 산화막으로 구성된 절연층(707)의 식각시 상기 금속섬(803b)은 식각 저지막(etch stopper)으로 작용함에 따라 종래와 비교하여 정확한 원통 모양의 게이트 홀을 형성할 수 있으며, 또한, 본 발명은 상기 게이트 홀 형성시 건식식각을 이용하여 상기 게이트 홀의 측벽을 수직하게 할 수 있으므로, 후에 형성되는 마이크로 팁(411)에 걸리는 전기장을 최대로 할 수 있어 많은 전자 방출 효율을 최대로 할 수 있어 더 많은 방출 전류를 얻을 수 있다.
다음에, 상기 마스크 패턴(813)을 제거한 후 상기 도 5에 도시한 바와 같이 통상의 스핀트 공정을 이용하여 게이트 홀 속에 마이크로 팁(411)을 형성하는데, 상기 마이크로 팁은 Cr, Mo, Nb 또는 Ni의 금속 등을 이용하여 형성한다.
도 9에 도시된 바와 같이 유리 기판 상에 패시브-매트릭스(Passive-Matrix)구조의 전계방출소자를 형성시키는데, 이는 적어도 일부가 투광성을 갖는 표시면 및 그 표시면에 대향 배치한 기판을 갖고 내부가 진공 배기 된 패널(Panel)과, 표시면과 기판을 소정의 간격으로 여러 배치된 스페이서(Spacer) 및 표시면에 소정의 전위가 인가된 형광체로 된 발광부와, 기판에서의 소정의 전위가 인가된 전자 방출부로 구성되어 있다.
상기 도 9는 기판(901) 상에 전계 방출 소자(902)가 위치하고 투명한 전면 유리기판(907)이 기판(901)에 소정의 거리를 두고 스페이서(908)에 의하여 진공(903)을 이루면서 대향 배치하고 있으며, 형광체(905)와 블랙 매트릭스(BlackMatrix)(906)는 메쉬(Mesh) 형태로 구성되어 있고, 그 표면에는 알루미늄 막을 증착한 것으로 형성된 금속막(904)이 형성되어 있는데, 이 발광부의 형광체는 5∼10keV의 높은 에너지로 가속시킨 전자를 충돌시켜 발광하는 형광체(905)를 이용하며, 200∼1,000eV의 낮은 에너지로 가속된 전자로 발광한 형광체를 이용하는 경우, 상기 금속막(904)을 형성하지 않고 유리기판(907)과 형광층(905)에 전위가 인가되도록 할 수 있다.
상기 서술한 바에 따라 상기 금속막(904)에 (+)의 전위가 인가되고 게이트 전극([도5.(409)])에 (+)의 전위가 인가되고 캐소드 전극({도5.(403)])에 (0) 혹은(-)의 전위가 걸리면 전계 방출 소자(802)에서 전자가 방출되며, 그 방출된 전자가 형광층(905)에 도달하여 형광층(905)이 발광하고, 또한 전계 방출 소자(902)가 매트릭스(Matrix) 구조로 배열되고 형광층(905)은 적색 발광 형광체를 구성하고 그 옆의 형광층(905)은 청색 발광 형광체를 구성하면 칼라 표시가 가능한 평면 디스플레이로 할 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명에 따른 전계 방출 표시 소자의 필드 에미터는, 캐소드 전극과 금속섬 사이를 저항층으로 연결하여 마이크로 팁에 정확한 저항이 연결되도록 함으로써, 마이크로 팁에 흐르는 전류를 쉽게 제어하여 소자의 수명을 연장시킬 수 있고 방출 전류의 균일도를 높일 수 있다.
또한, 본 발명의 전계 방출 표시 소자의 필드 에미터는 금속섬 상에 저항층을 형성하지 않아 종래와 같이 저항층이 손상되지 않으며 제작 공정을 더울 쉽게 진행할 수 있는 효과를 갖는다.

Claims (6)

  1. 기판 중앙 부분에 캐소드 전극과 소정 거리로 이격되어 형성된 금속섬;
    상기 금속섬의 외측으로 일정거리 이격되어 형성된 캐소드 전극;
    상기 금속섬의 양단 및 캐소드 전극 상에 형성되어 상기 금속섬과 캐소드 전극을 연결하는 불순물이 도핑된 비정질 실리콘 박막으로 이루어진 저항층;
    상기 금속섬 및 저항층 상에 형성되어 상기 금속섬의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극; 및
    상기 게이트 홀에 형성된 마이크로 팁을 포함하는 것을 특징으로 하는 전계 방출 표시소자의 필드 에미터.
  2. 제 1 항에 있어서, 상기 금속섬은
    상기 캐소드와 0.1∼20㎛의 거리로 이격되어 형성되는 것을 특징으로 하는 전계 방출 표시소자의 필드 에미터.
  3. 제 1 항에 있어서, 상기 저항층은
    불순물이 도핑된 비정질 실리콘 박막으로 이루어진 것을 특징으로 하는 전계 방출 표시소자의 필드 에미터.
  4. 제 1 항에 있어서,
    상기 캐소드 전극과 금속섬 사이를 저항층으로 연결하고, 상기 마이크로 팁에 정확한 저항을 연결시킴으로써 단위 픽셀간의 방출 전류의 균일도를 향상시키는 것을 특징으로 하는 전계 방출 표시소자의 필드 에미터.
  5. 기판의 중앙부에 금속섬을 형성하고 형성된 금속섬 외측에 소정 거리 이격되도록 캐소드 전극을 형성하는 제 1 단계;
    상기 금속섬의 양단 및 캐소드 전극상에 형성되어 상기 금속섬 및 캐소드 전극을 연결하는 저항층을 형성하는 제 2 단계;
    상기 저항층 및 캐소드 전극상에 형성되어 상기 저항층의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극을 형성하는 제 3 단계; 및
    상기 게이트 홀 속에 마이크로 팁을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 전계 방출 표시소자의 필드 에미터 제조방법.
  6. 제 5 항에 있어서, 상기 3 단계는
    상기 저항층이 형성된 기판의 전면에 절연층 및 금속막을 형성하는 제 1 부단계;
    상기 금속막 상에 금속섬 상부 표면 일부를 노출시키는 마스크 패턴을 형성하는 제 2 부단계;
    상기 마스크 패턴을 마스크로 하고 상기 금속섬을 식각저지막으로 하여 상기 금속막 및 절연층을 건식식각하는 제 3 부단계; 및
    상기 마스크 패턴을 제거하는 제 4 부단계로 이루어진 것을 특징으로 하는 전계 방출 표시소자의 필드 에미터 제조방법.
KR1020000042299A 2000-07-24 2000-07-24 전계 방출 표시소자의 필드 에미터 및 그 제조방법 KR20020009067A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000042299A KR20020009067A (ko) 2000-07-24 2000-07-24 전계 방출 표시소자의 필드 에미터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042299A KR20020009067A (ko) 2000-07-24 2000-07-24 전계 방출 표시소자의 필드 에미터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20020009067A true KR20020009067A (ko) 2002-02-01

Family

ID=19679470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042299A KR20020009067A (ko) 2000-07-24 2000-07-24 전계 방출 표시소자의 필드 에미터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20020009067A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759399B1 (ko) * 2006-06-16 2007-09-19 삼성에스디아이 주식회사 발광 장치 및 이 발광 장치를 백 라이트 유닛으로 사용하는액정 표시 장치
KR100759400B1 (ko) * 2006-06-15 2007-09-19 삼성에스디아이 주식회사 발광 장치 및 이 발광 장치를 백 라이트 유닛으로 사용하는액정 표시 장치
US7663297B2 (en) 2006-05-19 2010-02-16 Samsung Sdi Co., Ltd. Light emission device and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663297B2 (en) 2006-05-19 2010-02-16 Samsung Sdi Co., Ltd. Light emission device and display device
KR100759400B1 (ko) * 2006-06-15 2007-09-19 삼성에스디아이 주식회사 발광 장치 및 이 발광 장치를 백 라이트 유닛으로 사용하는액정 표시 장치
KR100759399B1 (ko) * 2006-06-16 2007-09-19 삼성에스디아이 주식회사 발광 장치 및 이 발광 장치를 백 라이트 유닛으로 사용하는액정 표시 장치

Similar Documents

Publication Publication Date Title
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
US7528536B2 (en) Protective layer for corrosion prevention during lithography and etch
US5378182A (en) Self-aligned process for gated field emitters
KR100442840B1 (ko) 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법
US6045426A (en) Method to manufacture field emission array with self-aligned focus structure
KR20020009067A (ko) 전계 방출 표시소자의 필드 에미터 및 그 제조방법
US5827624A (en) Mask modification for focal plane on contact photolithography tool
KR100310997B1 (ko) 전계 방출 표시 소자의 필드 에미터 및 그 제조방법
KR100590524B1 (ko) 포커싱 전극을 가지는 전계방출소자 및 그 제조방법
WO2007089991A2 (en) Field emission device
KR100323221B1 (ko) 전계 방출 표시 소자의 필드 에미터 및 그 제조방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
KR100405971B1 (ko) 전계방출소자의 집속전극 구조 및 형성방법
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
KR950008757B1 (ko) 전계전자방출소자 및 그의 제조방법
KR100569269B1 (ko) 전계방출 표시소자의 제조방법
KR100565198B1 (ko) 탄소 나노튜브 전계방출소자 및 제조방법
JPH04284325A (ja) 電界放出型陰極装置
KR100357832B1 (ko) 전계 방출 표시장치의 포커싱 소자의 제조방법
KR940011723B1 (ko) Fed의 제조방법
KR0136686B1 (ko) 실리콘 필드 에미터 및 그 제조방법
KR20010046798A (ko) 전계 방출 표시 소자의 필드 에미터 및 그 제조방법
KR19990067713A (ko) 전계 방출 장치, 그의 제작방법, 그의 용도
KR100292829B1 (ko) 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법
KR100290137B1 (ko) 전계방출소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application