KR100438629B1 - 진공마이크로디바이스 - Google Patents

진공마이크로디바이스 Download PDF

Info

Publication number
KR100438629B1
KR100438629B1 KR1019970010913A KR19970010913A KR100438629B1 KR 100438629 B1 KR100438629 B1 KR 100438629B1 KR 1019970010913 A KR1019970010913 A KR 1019970010913A KR 19970010913 A KR19970010913 A KR 19970010913A KR 100438629 B1 KR100438629 B1 KR 100438629B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
emitter
structural substrate
oxide film
Prior art date
Application number
KR1019970010913A
Other languages
English (en)
Other versions
KR970067443A (ko
Inventor
게니찌로 스즈끼
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR970067443A publication Critical patent/KR970067443A/ko
Application granted granted Critical
Publication of KR100438629B1 publication Critical patent/KR100438629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/006—Microdevices formed as a single homogeneous piece, i.e. wherein the mechanical function is obtained by the use of the device, e.g. cutters
    • B81B1/008—Microtips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

전계 방출 냉음극을 가진 진공 마이크로디바이스는 선단부가 뾰족한 돌출부를 그 표면에 가진 제1 전극과; 돌출부의 뾰족한 선단부를 제외한 제1 전극의 영역에 형성되는 절연막과; 제2 전극의 표면을 평탄화하도록, 돌출부의 뾰족한 선단부를 제외한 절연막 상의 영역에 형성되는 제2 전극; 및 제1 전극의 저면에 접착되며 제1 전극의 저면과의 접착면 내의 오목부를 가진 구조 기판을 포함하되, 오목부는 제1 전극의 저면 상에 형성된 돌출부의 뾰족한 선단부를 반영하는 오목 부분을 커버하기에 충분히 큰 크기를 가진다. 구조 기판에 형성된 오목부의 내부는 디바이스 외부의 분위기와 연결되어 있다. 지지 구조체는 제1 전극 상에 형성된 각각의 돌출부를 둘러싸도록 제2 전극의 표면 상에 형성된다. 이러한 구조로, 보이드의 존재에 의한 특성의 변화를 억제시킬 수 있으며 장기적 신뢰성이 우수한 진공 마이크로디바이스를 제공할 수 있다.

Description

진공 마이크로디바이스{Vacuum Microdevice}
본 발명은 진공 마이크로디바이스에 관한 것으로, 특히, 미소한 마이크로파 진공관, 미소한 표시 소자 등에 사용되는 전계 방출 냉음극(field-emission cold cathode)에 관한 것이다.
실리콘 반도체 기술을 이용하여 미소한 전계 방출 냉음극을 제조할 수 있다. 이 기술을 이용한 몇 가지 방법이 공지되어 있다. 전계 방출 냉음극의 기능을 향상시키기 위하여, 에미터 전극은 뾰족한 선단을 가질 것을 필요로 하며, 각각의 에미터 전극의 형상은 균일해야 한다. 이러한 형상 등의 요구에 부가하여, 재료 등에 대한 요구 사항이 충족되어야 한다. 예를 들면, 가공 기능이 적고 환경 변화에 쉽게 변하지 않는 에미터 재료가 사용되어야 한다. 이런 이유로, 실리콘 기판에 저면(lower surface)이 뾰족한 오목부를 형성하고, 이 오목부를 에미터 재료로 충전하며, 에미터로부터 실리콘 기판을 분리하는 모울드법의 원리를 이용한 제조 방법이 더욱 주목되고 있다.
이러한 모울드법을 이용한 전계 방출 냉음극의 제조 방법은 H. F. Grey 등의 "Method of Manufacturing a Field-Emission Cathode Structure" (미국 특허 제4307507호)에 최초로 보고되었다. 모울드법은 실리콘 기판에 다수의 미소한 오목부가 균일하게 형성될 수 있으며, 에미터 재료로 오목부를 메우는 간단한 공정이 요구되며, 다양한 에미터 재료가 사용될 수 있다.
H. F. Grey 등의 특허에 의한 제조 방법에 따르면, 에미터 박막은 에미터를 실리콘 기판으로부터 적절하게 분리하기에 충분히 강하지 않으므로, 두꺼운 에미터가 형성되어야 한다. 따라서, 에미터를 제조하는데 많은 시간이 걸린다. 또한, 이 방법은 에미터 재료에 남아 있는 큰 응력을 제어하는 기술을 필요로 한다.
에미터 박막을 사용한 냉음극을 제조하는 한 가지 방법은 충분한 강도로 구조 기판에 이 에미터 박막을 결합하여 보강하는 방법이다. 이 방법을 사용하여 3극관 구조의 디바이스를 제조하는 기술은 Nakamoto 등에 의한 "Method of Manufacturing a Field Emission Cold Cathode, Field Emission Cold Cathode Manufactured by such Method, and Flat Image Display" (일본 특허 제6-36682호 공보)에 기재되어 있다. 이러한 종래의 기술은 도 1 및 2를 참조하여 이하 설명되어 있다.
도 1은 일본 특허 제6-36682호 공보에 개시된 모울드법에 의해 제조된 전계 방출 냉음극을 가진 디바이스(2)의 구조를 도시한 단면도이다. 도 1에서와 같이, 선단이 뾰족한 에미터 전극(101)은 글라스 기판(100) 상의 전류 방사 영역(104)에 형성되어 있다. 게이트 전극(103)은 산화막(102)을 통하여 에미터 전극(101) 상에 형성된다. 에미터 전극(101) 및 글라스 기판(100) 간의 공간에 보이드(105)가 존재함을 주목해 보자.
다음으로, 디바이스(2)의 전계 방출 냉음극의 동작에 관하여 설명하겠다. 약 100V의 전원이 게이트 전극(103) 및 에미터 전극(101) 사이에 인가될 경우, 에미터 전극(101)의 각 선단이 뾰족하므로, 약 109V/cm의 강한 전계가 전류 방사 영역(104)에 발생된다. 이러한 강한 전계로 인하여, 에미터 전극(101)의 선단에서 전자가 방출된다. 전류 방사 영역(104)은 그러한 강한 전계를 발생시키기 위한 영역이므로, 에미터 전극(101) 및 게이트 전극(103)의 선단은 고정밀도로 제어되는 것이 요구된다.
도 2A 내지 2F는 도 1에 도시된 구조를 가진 전계 방출 냉음극의 제조 방법의 단계들을 순차적으로 도시한 단면도이다. 먼저, 도 2A에서와 같이, 약 1㎛x1㎛x0.7㎛ 크기를 각각 가진 호울(116)은 마스크로서 산화막(111)을 사용하여 실리콘 기판(110)의 상면에 형성되어 있다. 이들 호울은 KOH를 사용하여 실리콘 기판을 에칭하여 역 사각뿔 형상으로 쉽게 형성될 수 있다. 도 2B에서와 같이, 실리콘 기판(110)은 호울(116) 내의 약 300nm 두께를 가진 산화막(112)을 형성하도록산화된다. 에미터 금속(113)은 약 1㎛ 두께로 산화막(112) 상에 증착된다. 산화막(112)이 에미터 금속(113)의 증착 이전에 호울(116) 내에 형성될 경우, 각 호울(116)의 선단의 형상을 뾰족하게 할 수 있다.
계속해서, 도 2C 내지 2F를 참조하여 설명할 것이다. 도 2C 내지 2F에 도시된 구조가 도 2A 내지 2B에 도시된 구조에 대하여 반대 위치로 도시됨을 주목해야 한다.
도 2C에서와 같이, 에미터 금속(113) 및 글라스 기판(100)을 정전 결합으로 상호 접착한 후, 발생된 샘플을 KOH 에칭액에 잠기게 하여 실리콘 기판(110)을 완전히 제거한다. KOH는 산화막의 에칭 속도에 비하여 약 100배 큰 실리콘막의 에칭 속도를 가지므로써, 도 2C에 도시된 구조를 얻을 수 있다.
도 2D에서와 같이, 게이트 금속(114)을 샘플에 약 1㎛ 정도의 두께로 스퍼터링하여 증착한 후, 게이트 금속(114)의 표면을 레지스트(115)를 코팅한다. 일반적으로, 몰리브덴은 에미터 금속(113) 및 게이트 금속(114)에 사용된다. 도 2E에서와 같이, 균일한 속도로 에칭되는 조건하에서, 레지스트(115)를 건식 에칭 디바이스를 이용하여 백(back)-에칭한다. 이 백-에칭은 뾰족한 선단이 형성되어 있는 각 영역(117) 내의 산화막(112)이 노출될 때 종료된다. 그 후, 도 2F에서와 같이, 레지스트(115)를 먼저 제거한 다음, 영역(117)에 노출된 산화막(112)을 에칭하기 위해 HF 용액에 샘플을 담근다. 이 방식에서, 에미터 전극으로서 작용하는 에미터 금속(113)의 각 선단을 노출시킬 수 있다.
하지만, 도 1 및 도 2에 도시된 종래의 기술에서는, 다음과 같은 문제가 발생된다. 도 1에서와 같이, 전류 방사 영역(104)의 하부의 에미터 전극(101) 및 글라스 기판(100) 간의 공간에 보이드(void; 105)가 존재한다. 이들 보이드(105)는 다음의 이유로 존재한다. 도 2B의 단계에서, 호울(116) 내에 에미터 금속(113)이 증착될 경우(도 2A), 호울(116)의 형상을 반영하여, 에미터 금속(113)에 오목부(106)가 형성된다. 도 2C에 도시된 단계에서, 글라스 기판(100) 및 에미터 금속(113)은 오목부(106)가 형성된 상태에서 상호 접착된다. 하기 하는 바와 같이, 보이드(105)가 있으면 상기한 형태의 계면 방출 냉음극을 사용하는 디바이스를 제조하는데 어려움이 있고 제조된 디바이스에 있어서도 특성의 열화가 발생된다.
먼저, 도 2C에 도시된 단계에 설명된 바와 같이, 에미터 금속(113)을 피착한후에 실리콘 기판(110)을 정전 결합에 의해서 글라스 기판(100)에 접착한다. 정전결합시에 2기판의 결합면이 서로 접촉하게 되고 약 400℃까지 가열된 분위기에서 서로 접착된다. 이 경우는 각 보이드(105) 내의 공기가 가열되어 팽창되어 보이드(105) 내의 압력을 증가시킨다. 이러한 압력 증가로 인하여 2기판의 결합면을 서로 분리시키려는 힘이 발생하여 2기판을 접착시키는 것을 어렵게 만든다. 이러한 이유때문에, 종래 기술에 따르면 2개의 기판을 접착시키기 위해서 결합면을 서로 분리시키는 힘을 극복할 수 있는 정전력(인력)이 가해지고, 접착 시간이 연장된다. 그러나, 기판의 전면을 서로 일정하게 접착하는 것은 어렵다. 따라서, 제조된 디바이스의 칩은 에미터 금속(113)이 글라스 기판(100)에 결합되어 있지 않은 일부 비-결합된 영역을 필연적으로 갖게 마련이다.
둘째로, 도 2C에 도시된 바와 같이, 2개의 기판(실리콘 기판(110) 및 글라스기판(100))을 서로 접착한 후, 약 1㎛의 두께를 가진 에미터 금속(113) 및 약 300㎛의 두께를 가진 산화막(112)을 제외하고, 습식 에칭에 의해서 실리콘 기판(110)을 완전히 제거했다. 실제로 행해진 실리콘 에칭 공정에서는 실리콘용 에칭 용액(KOH)이 약 110℃까지 가열되었고 실리콘의 에칭 반응 때문에 실리콘면에서 수소 기포가 상당히 발생되었다. 이 경우는 박막, 즉 에미터 금속(113) 및 산화막(112)으로 구성된 구조가 항상 수소 기포에 의해서 손상을 입게 된다. 그 이유는 잔재 압력이 박막에 가해지는 외에 공기가 각 보이드(105)로 팽창하고 박막과 글라스 기판(100) 간에 비-결합된 영역이 존재하기 때문에 박막 구조에 커다란 응력이 발생되기 때문이다.
셋째로, 도 2D에 도시된 단계에 설명되어 있는 바와 같이, 도 2C에 도시된 단계에 따라 제조된 샘플에 게이트 금속(114)을 피착하기 위해서, 샘플이 진공 유닛내에 배치되어야 한다. 이 경우는 에미터 금속(113) 및 산화막(112)으로 이루어진 박막 구조가 각 보이드(105) 내에 트랩된 공기의 압력에 의해서 손상을 입을지도 모른다.
넷째로, 디바이스 제조 공정에서 제기된 여러가지 문제점 이외에도 보이드(105)의 존재로 인하여 하기 하는 바와 같이 제조된 디바이스의 특성에 악영향을 미친다.
도 1을 참조하면, 각 전류 방사 영역(104)에서의 에미터 전극(101)의 선단의 모양, 선단 주변의 게이트 전극(103)의 형태 및 에미터 전극(101)과 게이트 전극(103)의 각 선단간의 상대적 위치 관계가 계면 방출 냉음극 디바이스의 특징에결정적이다. 따라서 이들 형태를 고 정밀도로 제어할 필요가 있다. 그러나 전류 방사 영역(104) 아래의 각 보이드(105) 내에 트랩된 공기의 압력이 디바이스 제조 공정에서는 제어될 수 없다. 이러한 이유 때문에, 각 보이드(105)에 트랩된 공기의 압력이 디바이스 혹은 전류 방사 영역(다수의 전류 방사 영역이 1칩 내에 형성된다)에 따라 변한다.
보이드(105) 내에 트랩된 공기를 유지하는 에미터 전극(101) 및 산화막(102)이 박막이므로, 각 전류 방사 영역(104)의 형태가 트랩된 공기의 압력 크기에 따라 변한다. 이러한 이유로, 디바이스 특성이 디바이스 혹은 전류 방사 영역에 따라 변한다. 그 외에, 박막과 글라스 기판(100) 간의 비결합된 영역의 제조 및 위치가 제어될 수 없으므로, 박막 구조는 특정한 전류 방사 영역 부근의 글라스 기판(100)에 결합되지 않을지도 모른다. 고전계의 전압이 비결합된 영역에 가해지면 에미터 전극(101)은 글라스 기판(100)으로부터 박리될지 모른다.
다섯째로, 도 1에 도시된 디바이스를 안정적으로 구동시키기 위해서는 약 10-5토르 또한 그 이하의 진공 분위기에서 설치될 패키지에 장치해야 한다. 이러한 패키징이 이루어진 후에 디바이스 및 패키지에 붙어 있는 습기 등을 증발시키기 위해 약 400℃로 디바이스를 소성한다. 이 소성 단계에서는 각 보이드(105)에 트랩된 공기가 팽창하여 전류 방사 영역(104)의 모양을 변화시킨다. 이러한 모양 변화는 냉각 공정 후에도 유지된다. 또한, 비결합된 영역 등은 디바이스가 구동되는 동안에도 손상을 입을 수 있다. 이 경우는 트랩된 공기가 패키지 내로 배기되어 패키지내의 진공도를 떨어뜨리므로 디바이스 특성의 열화를 초래한다. 이러한 이유로 인하여, 도 1의 종래 구조를 가진 디바이스가 장기간의 신뢰성이 떨어진다.
상기한 문제점 외에, 여섯번째 문제점으로서는 도 1에 도시한 종래의 구조는 게이트 및 에미터 전극을 패키지의 핀에 접속하고 전기 신호를 전극에 공급하는 구조에 관한 개시가 없다. 전기 신호를 공급하는 수단은 디바이스의 응용 범위를 제한하는 중요한 요소이다. 따라서 이러한 수단에 대한 연구가 디바이스의 실제 응용에 중요하다.
본 발명의 목적은 계면 방출 냉음극의 게이트 및 에미터 전극에 전기 신호를 공급하는 구조, 및 보이드의 존재로 인한 특성 변화를 억제하고 장기간의 신뢰성이 우수한 진공 마이크로디바이스를 제공하는데 있다. 상기한 목적을 달성하기 위해서, 본 발명에 따른 진공 마이크로디바이스는, 그 표면 위에 형성되며 예리한 선단부가 있는 돌출부를 가진 제1 전극, 상기 돌출부의 예리한 선단부를 제외하고 상기 제1 전극의 영역에 형성된 절연막, 그 표면을 평탄화하기 위해서 상기 돌출부의 예리한 선단을 제외하고 상기 절연막 상의 영역에 형성된 제2 전극, 및 상기 제1 전극의 저면에 결합되며 상기 제1 전극의 저면을 가진 결합면에 상기 제1 전극의 저면에 형성된 돌출부의 예리한 선단을 반감시키는 오목부를 커버할 수 있을 정도로 크기가 큰 오목 부분을 갖는 구조적 기판을 포함한다.
상기한 구조에 따르면, 에미터 전극의 저면에 형성된 돌출 부분의 선단을 반감시키는 오목부를 커버할 정도로 크기가 큰 오목 부분이 제1 전극으로서의 에미터전극이 결합된 구조적 기판에 형성되므로, 에미터 전극 및 구조적 기판은 오목 부분의 주변 부분에서 서로 결합되고 각 전류 방사 영역 아래에 에미터 전극은 구조적 기판에 결합되지 않는다. 이 때문에, 종래의 변화의 문제점, 즉 각 전류 방사 영역에서의 결합 및 비결합된 부분들의 존재가 해결될 수 있다. 그 외에, 상기 디바이스는 에미터 전극, 산화막 및 제2 전극으로서 작용하는 게이트 전극으로 이루어지는 3층의 두꺼운 구조(예를 들면, 약 2.3㎛)로 구성된다. 기계적 강성은 두께의 3제곱에 비례하므로, 이 구조의 강도는 크게 증가될 수 있다. 예를 들면, 이 구조의 강성은 종래 디바이스의 구조의 강성의 5.5배이다.
상기 진공 마이크로디바이스의 구조에서, 구조적 기판에 형성된 오목 부분의 내부는 디바이스 외부의 분위기와 잘 연통한다. 이러한 구조에 의해서, 오목 부분의 내부와 디바이스의 외부 간의 압력차가 제거된다. 결국, 제조 공정시에, 구조적 기판 및 실리콘 기판이 용이하게 서로 결합될 수 있다. 4인치 실리콘 웨이퍼가 250V의 전압과 300℃ 온도에서 4인치 글라스 기판에 실제로 결합되는 경우 모든 영역이 5분 내에 서로 결합될 수 있다. 게다가, 거기에는 트랩된 공기층이 없으므로, 박막 구조는 공기층의 팽창에 의해서 손상을 입지 않는다. 또한, 디바이스 내에 트랩된 공기층이 없으므로, 디바이스 설치 후에 디바이스가 손상을 입었을 때 발생될 수 있는 패키지의 진공도의 감소가 방지될 수 있다.
상기 진공 마이크로디바이스의 구조에 있어서, 지지 구조는 제1 전극에 형성된 돌출 부분을 둘러싸도록 제2 전극면에 형성되는 것이 바람직하다. 에미터 전극, 산화막, 및 게이트 전극으로 구성되는 3층의 두꺼운 구조 주위에 두꺼운 지지구조(예를 들면, 약 100㎛)를 형성하므로써 디바이스의 기계적 강도가 크게 향상되어 제조 공정에서의 디바이스에 대한 손상을 방지할 수 있다.
게다가, 지지 구조는 반도체로 이루어지는 것이 바람직하며, (111) 측면을 갖는다. 이런 구조에서는 전류 방사 영역에서 방출된 전자의 흐름을 방해하지 않도록 지지 구조의 내측면에 테이퍼가 형성될 수 있다.
지지 구조는 제2 전극을 형성하는 불순물 확산층의 일부로서 만들어지는 것이 좋다. 이 경우는 제조 공정이 실리콘 기판의 저면에 대한 포토리소그래픽 단계를 포함하지 않으므로 제조 공정이 간단해 질 수 있다. 그 외에, 지지 구조의 두께가 확산 깊이를 제어하므로써 제어될 수 있으므로, 지지 구조에 의해 점유된 영역이 감소될 수 있다.
구조적 기판은 구조적 기판과, 에미터 전극이 정전 결합에 의해서 서로 확실하게 결합될 수 있으므로 글라스 기판을 포함하는 것이 바람직하다.
본 발명의 진공 마이크로디바이스에 전기 신호를 공급하는 구조에 있어서는, 제1 전극이 구조적 기판에 형성된 금속 전극에 접속되고, 제2 전극이 절연막에 형성된 호울을 통해서 구조적 기판에 형성된 다른 금속 전극에 접속되고 전기 신호가 금속 전극을 통해서 제1 및 제2 전극에 공급되는 구조, 제1 및 제2 전극의 부분들이 구조적 기판이 결합된 면과 다른 표면측에 노출되도록 외측으로 연장되고, 전기 신호들이 노출된 영역을 통해서 제1 및 제2 전극에 공급되는 구조, 혹은 제2 전극의 일부분이 구조적 기판이 결합된 면과 다른 표면측 상에 노출되도록 연장되고, 전기 신호가 노출된 영역을 통해 제2 전극으로 공급되며 전기 신호가 제1 전극에형성된 지지 구조를 통해서 제1 전극으로 공급되는 구조가 제공된다.
상술한 바와 같이, 전기 신호를 패키지 내에 설치된 디바이스의 에미터 및 게이트 전극으로 공급하는 여러가지 수단이 이용가능하다. 따라서, 패키지의 크기 등은 여러가지 실제 응용에 따라 변화될 수 있으므로 설계가 더욱 자유로와진다.
본 발명의 다른 양태에 따른 진공 마이크로디바이스는, 그 표면에 형성되며 예리한 선단부가 있는 돌출부를 가진 제1 전극, 상기 돌출부의 예리한 선단을 제외하고 상기 제1 전극의 영역에 형성된 절연막, 및 그 표면을 평탄화하기 위해서 돌출부의 예리한 선단부를 제외하고 절연막 상의 영역에 형성된 제2 전극을 포함하며, 여기서 전기 신호는 제1 전극에 형성된 전극 및 상기 제1 전극과 분리되어 있고 제2 전극에 접속된 전극으로 공급된다. 이러한 양태에 따르면, 에미터 전극에 구조적 기판을 결합시킬 필요가 없기 때문에 디바이스의 구조가 간단해 질 수 있다.
도 1은 모울드(mold)법에 의해 제조된 전계 방출 냉음극을 가진 종래의 진공 마이크로디바이스의 구조를 도시한 단면도.
도 2A 내지 2F는 도 1의 디바이스를 제조하는 방법의 공정을 순차적으로 도시한 단면도.
도 3은 본 발명의 제1 실시예에 따른 전계 방출 냉음극을 가진 진공 마이크로디바이스의 구조를 도시한 평면도.
도 4는 도 3의 A-A 선에 따른 단면도.
도 5A 내지 5F는 제1 실시예에 따른 진공 마이크로디바이스 제조 방법의 공정을 순차적으로 도시한 단면도.
도 6은 본 발명의 제2 실시예에 따른 전계 방출 냉음극을 가진 진공 마이크로디바이스의 구조를 도시한 단면도.
도 7A 내지 7F는 제2 실시예에 따른 진공 마이크로디바이스 제조 방법의 공정을 순차적으로 도시한 단면도.
도 8은 본 발명의 제3 실시예에 따른 전계 방출 냉음극을 가진 진공 마이크로디바이스의 구조를 도시한 단면도.
도 9A 내지 9G는 제3 실시예에 따른 진공 마이크로디바이스 제조 방법의 공정을 순차적으로 도시한 단면도.
도 10은 전계 방출 냉음극을 가지고, 본 발명의 제4 실시예에 따른 패키지에 실장된 진공 마이크로디바이스의 구조를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 83 : 구조 기판
12, 87 : 절연막
14 : 전류 방사 영역
16, 84 : 지지 구조체
21, 24 : 산화막
본 발명은 수반되는 도면을 참조하여 이하 설명될 것이다.
도 3은 본 발명의 일실시예에 따른 전계 방출 냉음극을 가진 진공 마이크로디바이스의 구조를 도시한 평면도이다. 도 4는 도 3의 A-A 선에 따른 단면도이다. 도 4에서와 같이, 에미터 전극(11)은 예로, 0.5mm 두께를 갖는 글라스 기판과 같은 구조 기판(10) 상에 형성된다. 에미터 전극(11)의 저면은 구조 기판(10)에 접착된다. 뾰족한 선단을 가진 부분이 에미터 전극(11)의 상면에 형성된다. 에미터 전극(11)의 상면에는 절연막(12)을 개재한 게이트 전극(13)이 형성된다. 에미터 전극(11)은 몰리브덴, 탄탈, 티타늄, 질화몰리브덴, 질화탄탈, 질화티타늄, 폴리실리콘, LaB6또는 다이아몬드막 등의 작은 일함수를 가진 재료로 구성된다. 예를 들어, 에미터 전극(11)은 약 1㎛의 두께를 갖는다. 에미터 전극(11)의 각각의 뾰족한 선단부는 10nm 이하의 곡률 반경을 갖는다.
절연막(12)은 산화막 또는 질화막이거나, 에미터 전극 재료의 산화물 또는 질화물로 구성된다. 예를 들면, 절연막(12)은 약 0.3㎛의 두께를 갖는다. 게이트 전극(13)은 불순물로 도핑되고 저저항 등을 갖는 실리콘으로 구성된다. 예를 들어, 게이트 전극(13)은 약 1㎛ 두께의 p형 또는 n형 실리콘층으로 되어 있다. 전류 방사 영역(14)은 에미터 전극(11)의 각각의 뾰족한 선단부 근방에 형성된다. 이 영역에서, 게이트 전극(13) 및 절연막(12)은 에미터 전극(11)의 뾰족한 선단부를 노출시키기 위해 부분적으로 제거된다.
도 3 및 도 4의 실시예에서, 디비이스는 다수의 전류 방사 영역(14)을 가진다. 응용에 의한 단 하나의 전류 방사 영역을 가진 디바이스들도 있다. 도 1에 도시된 종래의 디바이스와 비교하여 명백해지듯이, 전류 방사 영역(14) 내의 게이트 전극(13)은 절연막(12) 상에 균일한 두께로 증착되지 않지만, 에미터 전극(11)의 뾰족한 선단부와 거의 같은 레벨로 표면을 평탄화하도록 절연막(12) 상에 형성된다. 본 발명자에 의한 다른 특허 출원에서와 같이, 위와 같은 뾰족부를 가진 게이트 전극(13)의 사용으로, 종래 구조에 비해 기계적 강성을 크게 할 수 있다.
구조 기판(10) 내에서 구조 기판(10) 및 에미터 전극(11) 간의 접착부에 오목부(17)가 형성된다. 도 3에서와 같이, 오목부(17)는 에어 스루(air through; 120)를 통하여 외부의 분위기가 연결된다. 예를 들면, 오목부(17)는 약 100㎛x100㎛x20㎛의 크기를 가지며, 모든 전류 방사 영역(14)을 포함한 대영역을 점유한다. 예를 들면, 각 에어 스루(120)는 약 10㎛의 폭과 약 20㎛의 깊이를 가진 연장 홈이다. 본 실시예에서, 오목부(17)의 각각 반인 상부 및 하부에 두개의 에어 스루(120)가 형성된다. 하지만, 원리적으로, 그것은 디바이스가 1개의 에어 스루(120)를 가질 경우에 충분하다. 또한, 에어 스루(120)는 오목부(17)가 외부 분위기와 접속할 수 있는 한 임의의 위치에 형성가능하다. 외부 분위기와 접속하는 오목부(17)의 형성으로, 종래 디바이스에서의 문제를 일으키는 보이드 내에 트랩된 공기의 영향을 제거할 수 있다.
프레임형 지지 구조체(16)는 전류 방사 영역(14)을 둘러싸도록 게이트 전극(13) 상에 형성된다. 지지 구조체(16)에 의해 싸여진 영역 내부에 오목부(17)가 위치한다. 이러한 배치로, 지지 구조체(16)로 싸여진 영역 아래에 위치한 에미터 전극(11)의 주변부는 구조 기판(10)의 상면과 접촉되어 있을 수 있다. 이 접촉면은 에미터 전극(11) 및 구조 기판(10)을 상호 접착될 수 있게 한다.
지지 구조체(16)가 (이하 상세히 설명될) 약 100㎛의 두께를 갖도록 제조될 수 있으므로, 구조체(16)의 두께는 에미터 전극(11), 절연막(12) 및 게이트 전극(13)으로 구성된 3층 박막 구조체의 두께(예를 들면, 약 2.3㎛)보다 더 크다. 따라서, 지지 구조체(16)를 프레임으로 사용하여, 3층 박막 구조체의 기계적 강도를 크게 증가시킬 수 있다. 이런 이유로, 구조 기판(10) 및 에미터 전극(11) 사이에서, 오목부(17) 및 에어 스루(120)에 대한, 에미터 전극(11)에 접착되지 않은 영역의 존재에도 불구하고, 디바이스 전체의 구조에 충분한 강도를 줄 수 있다.
본 실시예에서, 도 3에서와 같이, 지지 구조체(16)의 내측에 54.7° 의 경사를 가진 테이퍼(121)가 형성된다. 이 테이퍼(121)는 지지 구조체(16)가 실리콘 기판을 에칭하여 형성될 때 실리콘 기판(111)면의 낮은 에칭 속도에 기초하여 형성된다. 오목부(17)가 본 실시예에서보다 크게 형성되어, 오목부(17)의 측면은 지지 구조체(16) 아래에 위치하게 된다. 이 구조체로, 상술한 바와 같은 효과를 얻을 수 있다.
도 3 및 4에서와 같이, 에미터 전극(11) 및 게이트 전극(13)에 전기 신호를 외부에서 공급하기 위한 수단으로 작용하는 에미터 접촉 패드(15) 및 게이트 접촉 패드(19)는 구조 기판(10)의 주변부에 형성된다. 에미터 접촉 패드(15)의 일부는 에미터 전극(11)의 일부와 직접 접촉되어 있다. 게이트 접촉 패드(19)는 절연막(12)의 일부에 형성된 스루 호울(130)을 통하여 게이트 전극(13)에 전기 접속된 콘택트 스루(18)와 접촉하고 있다. 콘택트 스루(18)가 에미터 전극(11)에서 전기적으로 분리되어 있으므로, 다른 전기 신호들이 게이트 전극(13) 및 에미터 전극(11)에 공급될 수 있다.
구조 기판(10) 상에 형성된 이들 접촉 패드(15 및 19)의 각각은 30nm 두께의 티타늄막, 20nm 두께의 백금막, 및 250nm 두께의 금막으로 된 3층 박막 구조를 가지고, 패드가 에미터 전극(11) 또는 콘택트 스루(18)에 접촉되어 있는 영역 및 영역 부근에서는 30nm 두께의 티타늄막 및 20nm 두께의 백금막으로 된 2층 구조를 갖도록 설계된다. 접촉 패드가 존재하지 않는 영역에서 에미터 전극(11)이 구조 표면(10)에 접착될 때 발생되는 힘을 이용하여 에미터 접촉 패드(15) 및 게이트 접촉 패드(19)에 에미터 전극(11) 및 접촉 스루(18)를 각각 접착시킬 수 있다. 접촉 패드(15 및 19)가 상기 방식으로 구조 표면(10)의 동일면 상에 형성되므로, 구조 기판(10)의 저면[오목부(17)를 가진 면의 반대면]은 패키지에 접착가능하며, 에미터 전극(11) 및 게이트 전극(13)은 구조 기판(10)의 상면 상에 접촉 패드(15 및 19)를 통해 패키지의 핀에 전기 접속 가능하여, 디바이스의 패키징이 용이해진다.
게이트 구조(13)는 본 실시예에서 실리콘으로 구성되어 있으나, 여러 가지 금속 재료를 사용하여 형성될 수도 있다. 또한, 오목부(17)가 구조 기판(10)에서 스루 호울로 형성되어도, 본 실시예에서와 동일한 효과를 얻을 수 있다. 이 경우, 에어 스루(120)가 형성될 필요가 없더라도, 이 스루 호울이 디바이스 칩 외부의 분위기와 접속할 수 있는 구조체는 패키지 내 또는 그의 표면 상에 형성되어야 한다.
본 실시예에서, 지지 구조체(16)로서, 연속 프레임 구조체가 사용된다. 하지만, 본 발명은 두께가 얇은 부분(들)을 가진 프레임 구조체 또는 비연속 구조체(예로, 본 발명에서와 동일한 효과를 얻을 수 있는 한, 두 대향측 또는 도 3의 4 코너에서 상호 분리되어 있는 부재들을 가진 4 측면 상에 지지 구조체로 구성된 구조체)를 포함한다. 아울러, 지지 구조체(16)의 프레임 구조체가 빔 구조체(예로, 1 이상의 수평 지지 구조체 또는 프레임 구조체 내 1 이상의 교차형 지지 구조체)를 포함할 경우, 지지 구조체(16)의 기계적 강도를 더욱 크게 할 수 있다. 이 경우, 전류 방사 영역(14) 내 에미터 전극 선단부가 프레임 구조체 내에 형성된 빔 구조체를 오버랩하지 않도록 형성되어야 하므로, 디바이스의 전체 크기는 어느 정도 증가한다. 따라서, 디바이스가 사용되는 환경은 빔 구조체를 형성하는지의 여부를 결정하도록 고려되어야 한다.
도 5A 내지 5F는 도 3 및 4에 도시된 제1 실시예에 따른 진공 마이크로디바이스의 제조 방법에서의 순차적 단계들을 도시한 단면도이다.
도 5A에서와 같이, 실리콘 기판(20) 상에 산화막(21)이 형성되며, 1㎛x1㎛ 크기를 각각 가진 개구부가 형성된다. KOH 또는 히드라진 용액 등의 이방성 에칭 용액의 사용으로 실리콘 기판(20)을 에칭하여 역 4각뿔 형태로 모울드 호울(22)을 형성하게 된다. 계속해서, 도 5B에서와 같이, 모울드 호울(22)이 형성되어 있는 주면 상에 형성된 산화막(21)은 패턴되어 산화막(132)을 형성한다. 산화막(132)을 마스크로 사용하여 붕소가 고농도로 확산되어, B 확산층(23)을 형성하게 된다. 예를 들면, 이러한 붕소의 고농도 확산을 모울드 호울(22)이 형성되어 있는 표면에 대향하도록 고체 소스를 위치시키고, 질소 가스와, 질소 가스 유량의 약 3 내지 10%의 산소를 함유한 분위기에서 발생된 구조체를 약 1200℃ 온도로 가열함으로써 실현된다.
이러한 형성 방법은 각 모울드 호울(22)의 저부의 뾰족한 영역 내에 확산된 붕소의 농도가 조금 억제되는 특징이 있다. 그 결과, 각 모울드 호울의 저부의 붕소 농도는 매우 낮아진다. 상기 고체 소스 확산 후, 실리콘 기판(20)의 표면은 고농도 붕소를 함유하고 약 100nm 두께를 가진 산화막으로 커버된다. 따라서, 이러한 산화막은 플루오르화 수소산을 사용하여 완전히 제거되어야 한다. 뾰족한 선단을가진 에미터 전극을 형성하기 위하여, 다음의 이유 때문에 이 단계는 중요하다. 붕소를 함유한 산화막의 용융점은 낮고, 수소를 함유한 분위기에서 약 700℃로 이 산화막을 액화시켜, 후속되는 도 5C의 산화 처리로 각 모울드 호울(22)의 선단은 둥글게 된다.
도 5C에서와 같이, 전기 노(furnace)에 샘플을 두어 B 확산층(23)에 산화막(24)을 기판(20)의 저면 상에 산화막(131)을 형성한다. 예를 들면, 각각의 산화막(24 및 131)은 약 300 nm 두께를 갖는다. B 확산층(23)에 도달한 스루 호울(130)은 산화막(24)의 일부에 형성된다. 도 5D에서와 같이, 산화막(24) 상에 에미터 전극(11)이 증착된다. 에미터 전극(11)이 부분 패턴되어 콘택트 스루(18)를 분리하게 된다. 도 5E에서와 같이, 구조 기판(10)은 에미터 전극(11)이 형성되어 있는 실리콘 기판(20)의 표면과 접촉하게 되며, 이들 기판은 상호 접착된다. 도 5E 및 5F에 도시된 구조는 도 5A 내지 5D에 도시된 구조에 대해 반대 위치로 되어 있다.
구조 기판(10)의 제조 단계가 도시되어 있지 않지만, 구조 기판(10)은 실리콘 기판(20)에 독립하여 제공된 글라스 기판의 표면 내에 오목부(17) 및 에어 스루(120)를 형성하여 제조된다. 예를 들면, 레지스트로 코팅된 글라스 기판의 표면 내의 오목부(17) 및 에어 스루(120)의 영역에 대응하는 개구부를 형성함과 동시에, 플루오르화 수소산 등의 글라스 에칭액의 사용으로 약 20㎛의 깊이로 글라스 기판을 에칭하므로써 오목부(17) 및 에어 스루(120)를 얻을 수 있다. 계속해서, 30nm, 구조 기판(10) 상에 20nm, 및 250nm의 두께로 티타늄, 백금, 및 금이 증착되며, 에미터 접촉 패드(15) 및 게이트 접촉 패드(19)의 영역이 패턴된다. 또한, 에미터 전극(11) 및 콘택트 스루(18)와 각각 접촉하게 되는 에미터 접촉 패드(15) 및 게이트 접촉 패드(19)의 영역 내의 금막이 제거된다.
구조 기판(10)이 글라스 재료로 형성될 경우, 글라스 부재는 정전 접착에 의해 에미터 전극(11)에 단단하게 접착될 수 있다. 이러한 정전 접착은 고강도 접착이 확실하다는 특성을 가지며, 접착제가 사용되지 않기 때문에, 구조 기판(10)에 형성된 오목부(17) 및 에어 스루(120)에 접착제가 유출되지 않는다. 구조 기판(10)에 대한 재료로 폴리실리케이트 글라스(예로, 코닝 ＃7740)가 사용되고, 에미터 전극(11)에 대한 재료로 탄탈, 몰리브덴 등이 사용될 경우, 이들 재료의 열 팽창 계수가 비슷하므로, 변형이 적은 디바이스를 얻을 수 있다. 열 팽창 계수에 있어 구조 기판(10)에 대한 재료와 크게 다른 에미터 전극 재료가 사용됨을 주목해보자, 이 경우, 예를 들어, 탄탈, 몰리브덴 또는 실리콘막이 에미터 전극(11)의 형성 후에, 접착층으로서 사용될 경우, 생성된 구조체는 도 5C의 단계에서 구조 기판에 쉽게 접착될 수 있다. 상술한 바와 같이, 디바이스의 내부는 구조 기판(10)에 형성된 오목부(17) 및 에어 스루(120)를 통하여 디바이스 외부의 분위기와 접속하므로, 구조 기판(10)을 실리콘 기판(20)에 접착하는 단계에서의 트래핑 에어 문제가 해결될 수 있음에 따라, 종래에 비해 접착 단계를 더욱 용이하게 한다.
계속해서, 도 5E에서와 같이, 실리콘 기판(20)의 저면 상에 있는 산화막(131)이 패턴되어 산화막(133)을 형성한다. 도 5F에서와 같이, 에칭 속도가 붕소 농도 및 결정면 방향에 의존하는, 히드라진 용액과 같은, 용액에 제조된 샘플을 두어 실리콘 기판(20)을 제거한다. 결과적으로, 게이트 전극으로 작용하는 초기 기판면 및 B 확산층(23)에 관하여 54.7° 경사진 측벽을 갖는 지지 구조체(16)로 구성되는 구조체를 얻을 수 있다.
실리콘 기판(20)의 에칭 단계에 있어서, 샘플이 적정 호울더에 포함되거나, 실리콘 에칭액이 에어 스루(120)를 통하여 오목부에 흐르는 것을 방지하기 위해 에어 스루(120)의 입구에 실리콘 등을 바른다. 호울더의 사용 방법에 있어서, 에어 스루(120)는 호울더 내에 형성된 기공을 통하여 에칭액 외부의 분위기와 접속할 수 있다. 실리콘 도포의 방법에서, 오목부(17)에 공기를 트랩하고, 공기는 에칭액이 가열될 때 팽창한다. 하지만, 본 실시예에서, 구조체의 기계적 강도는 에미터 전극, 절연막, 및 게이트 전극으로 구성된 3층 구조로 증가가능함에 따라, 그 디바이스는 파열에 대한 내성을 가진다. 여러가지 전류 방사 영역이 형성될 필요가 있고, 이러한 3층 구조체의 크기는 파열에 대한 내성이 작은 디바이스를 형성하기 위해 증가한다고 가정해보자. 이 경우에도, 지지 구조체(16)가 빔 구조를 포함할 경우, 충분한 기계적 강도를 가진 디바이스가 제공될 수 있다. 결국, 플루오르화 수소산의 사용으로 산화막의 뾰족한 선단부가 제거되어 에미터 전극(11)의 선단부를 노출하게 된다.
상기 제조 방법에서, 지지 구조체(16)는 실리콘 기판(20)과 두께가 같다. 이 경우, 실리콘 기판(20)이 더 두꺼워지므로, 지지 구조체(16)에 의해 점유된 영역은 증가한다. 이 때문에, 연마에 의한 실리콘 기판(20)의 박막 단계는 예로, 도 3의 단계 후에 부가적으로 행해질 수 있다.
상기 제조 방법에 따르면, 게이트 전극, 산화막, 및 에미터 전극으로 구성된 두꺼운 2층 구조체는 종래 기술에서와 같이 글라스 기판 상에 형성되어 있는 에미터 전극 및 산화막으로 구성된 얇은 2층 구조체 대신에 형성된다. 또한, 3층 구조체 주변에 두꺼운 지지 구조체가 형성된다. 이에 따라, 고강도 디바이스 구조체를 얻을 수 있다. 더욱이, 지지 구조체는 에미터 전극의 선단부(전류 방사 영역)보다 높은 레벨에서 전류 방사 영역을 둘러쌓고 있으므로, 샘플 제조시 전류 방사 영역의 손상을 막을 수 있다.
도 5A 내지 5F의 상기 제조 방법은 B 확산층의 형성시 모울드 호울(22)로 붕산이 확산되는 것을 방지하기 위한 마스크를 사용하지 않는 디바이스 제조법이다. 이러한 제조법에 따르면, 비평탄부를 가진 모울드 호울 부근에 패턴이 행해지지 않으므로, 디바이스 제조 공정은 더욱 간단해질 수 있다. 또한, 작은 개구(직경: 약 0.5㎛)를 가진 게이트 전극은 에미터 전극의 뾰족 선단부 주위에 형성 가능하다. 게이트 전극의 각 개구 크기가 감소됨에 따라, 디바이스에 인가되는 전압에 낮아질 수 있다.
도 6은 본 발명의 제2 실시예에 따른 진공 마이크로디바이스를 도시한 단면도이다. 도 6의 동일 참조 부호는 제1 실시예를 도시한 도 4 및 도 5의 동일 부분을 나타내며, 그에 대한 설명은 생략하기로 한다. 제2 실시예의 에미터 및 게이트 접촉 패드의 구조체는 제1 실시예에서와 다르다. 도 6의 좌측에 있는 에미터 접촉 패드(142)는 에미터 전극(11)을 지지 구조체(16)의 외부로 연장하여 형성된다. 도 6의 우측에 있는 게이트 접촉 패드(141)는 절연막(12) 상에 형성된 게이트전극(13)을 지지 구조체(16)의 외부로 연장하여 형성된다. 예를 들면, 이들 접촉 패드는 얇은 알루미늄 라인을 통하여 패키지의 핀에 전기적으로 접속될 수 있다. 제1 실시예에 비하여, 제2 실시예는 구조 기판(10) 상의 접촉 패드로서 패턴된 금속막을 요구하지 않으며 게이트 전극(13)과의 전기 접속을 위한 콘택트 스루(18; 도 4 참조)를 요구하지 않음에 따라, 제조 공정이 간단해진다.
도 7A 내지 7F는 제2 실시예에 따른 진공 마이크로디바이스의 제조 방법의 관계를 순차적으로 도시한 단면도이다. 도 7A 내지 7F의 동일 참조 부호는 도 5A 내지 5F의 동일 부분을 나타낸다.
도 7A에서와 같이, 실리콘 기판(20) 상에 산화막(21)이 형성되며, 1㎛x1㎛ 크기를 각각 갖는 개구부가 형성된다. 실리콘 기판(20)은 예를 들어, KOH 또는 히드라진 용액과 같은 이방성 에칭 용액을 사용하여 에칭되어, 역 4각뿔형의 모울드 호울(22)을 형성한다. 계속해서, 도 7B에서와 같이, 모울드 호울(22)이 형성되어 있는 주면 상에 형성된 산화막(21)이 패턴되어 산화막(151)을 형성한다. 산화막(151)을 마스크로 사용함으로써 붕소를 고농도로 확산하여 B 확산층(23)을 형성한다. 예를 들면, 모울드 호울(22)이 형성되어 있는 표면에 대향하도록 고체 소스를 위치시키고, 생성된 구조체를 질소 가스와, 질소 가스 유량의 3 내지 10%의 산소를 함유한 분위기에서 1200℃ 정도로 가열함으로써, 위와 같은 붕소의 고농도 확산을 실현할 수 있다. 이 고체 소스를 사용하는 붕소 확산 단계 후에, 각 모울드 호울(22)에서 형성되는 산화막은 플루오르화 수소산을 사용하여 완전하게 제거된다.
도 7C에서 도시된 바와 같이, 샘플은 전기 화덕에 배치된 확산층(23) 위에 산화막(23)을 형성하고 기판(20)의 저면 위에 산화막(152)을 형성한다. 예를 들면, 각각의 산화막(24와 152)은 약 300nm의 두께이다. 도 7D에서 도시된 바와 같이, 에미터 전극(11)은 산화막(24) 위에 증착된다.
오목부(17) 및 에어 스루(120; 도 3 참조)를 갖는 구조적 기판(10)은 이상의 실리콘 공정과 관계없이 미리 형성된다. 도 7E에서 도시된 바와 같이, 구조적 기판(10)은 에미터 전극(11)이 형성되는 실리콘 기판(20)의 표면에 접촉하게 되고, 이 기판들은 서로 접착된다. 구조적 기판(10)이 글라스 재료로 제조되면, 글라스 부재는 정전기적 접착 방법에 의해 에미터 전극(11)에 단단하게 접착된다. 이런 경우, 디바이스의 내부가 오목부(17)와 에어 스루(120)를 통해 디바이스의 외부 분위기에 접속되기 때문에, 접착 단계에 있어서의 디바이스 내부의 에어를 트래핑하는 문제는 해결될 수 있다. 부가적으로, 실리콘 기판(20)의 저면 상부의 산화막(152)은 산화막(153)을 형성하도록 패턴된다.
계속해서, 도 7F에서 도시된 바와 같이, 실리콘 기판(20)은 히드라진 용액과 같은, 에칭율이 붕소 밀도와 각 면 방향에 따르는, 용액에 제조된 샘플을 배치시킴으로써 제거된다. 결과적으로, 초기 기판 표면과 게이트 전극 구실을 하는 B 확산층(23)에 대해서 54.7° 경사의 측벽을 갖는 서포트 구조에 의해 구성되는 구조가 얻어질 수 있다. 동시에, 산화막(24)의 예리한 선단부는 플루오르화 수소산을 사용하여 제거되어 에미터 전극(11)의 팁스에 노출된다. 주의할 것은 도 7E 및 도 7F에 도시된 구조는 도 7A 및 도 7D에 도시된 구조에 대해서 반대된 위치이다.
도 8은 본 발명의 제3 실시예에 따른 진공 마이크로디바이스를 도시하는 단면도이다. 제1 실시예를 도시하는 도 8의 같은 참조번호는 도 4 및 도 5에서와 동일한 부분을 나타내어서 그에 대한 설명은 생략한다. 제3 실시예의 에미터 및 게이트 접촉 패드의 구조들과 지지 구조들은 제1 실시예의 구조들과 다르다. 도 8에 도시된 바와 같이, 게이트 전극(13)과 유사한, 지지 구조체(160)가 도핑된 실리콘으로 구성된다. 이러한 이유로, 서포트 구조(160)는 작은 저항으로 게이트 전극(13)에 전기적으로 접속된다. 부가적으로, 후에 상세히 설명되겠지만 또한, 후술되는 바와 같이, 지지 구조체(160)의 측면 형상은 불순물의 확산 형상과 유사하다.
제3 실시예에서, 패키지의 핀은 지지 구조체(160)의 상측에 형성된 평탄 영역에 알루미늄 도선을 접속하여 게이트 전극(13)에 전기적으로 도통된다. 도 8의 좌측 상의 에미터 접촉 패드(161)는 에미터 전극(11)을 지지 구조체(160)의 외측으로 연장하여 형성된다. 제3 실시예에서, 제1 실시예에서와 달리, 접촉 패드에 부수적인 복잡한 구조가 필요 없으며, 그 구조는 크게 간략화될 수 있다.
도 9A 내지 9G는 제3 실시예에 따른 진공 마이크로디바이스의 제조 방법의 단계들을 순차적으로 도시한 단면도이다. 도 9의 동일 참조 부호는 도 5의 동일 부분을 나타낸다.
도 9A에서와 같이, 실리콘 기판(20) 상에 산화막(171)이 형성되고, 지지 구조체의 영역에 대응하는 개구가 형성된다. 이 개구에 B 확산층(172)이 형성된다. 이러한 붕소 확산 단계에서, 예를 들어, 샘플이 1200℃에서 20시간 동안 가열된 경우, 약 20㎛ 두께의 지지 구조체가 형성될 수 있다. 도 9B에서와 같이,산화막(171)이 제거되고, 산화막(21)이 실리콘 기판(20) 상에 형성된다. 그 후, 예를 들어, 각각 1㎛x1㎛ 크기의 개구부가 형성된다. 이 샘플에 KOH 또는 히드라진 용액과 같은 이방성 에칭 용액의 주입으로 실리콘 기판(20)을 에칭하여 역 사각뿔 형태로 모울드 호울(22)을 형성하게 된다. 계속해서, 도 9C에서와 같이, 모울드 호울(22)이 형성되어 있는 주면 상에 형성된 산화막(21)이 패턴되어 산화막(173)을 형성하게 된다.
산화막(173)을 마스크로 사용하여 붕소가 고농도로 확산되어 B 확산층(23)을 형성하게 된다. 예를 들면, 이런 붕소 확산 단계에서, 샘플은 1200℃에서 약 20분간 가열된다. 이 경우, 약 1㎛ 두께의 게이트 전극(13)이 형성될 수 있다. 이러한 고체 소스를 사용한 붕소 확산 단계 후, 각 모울드 호울(22) 내에 형성된 산화막은 플루오르화 수소산을 사용하여 완전히 제거된다.
도 9D에서와 같이, 전기 노에 샘플을 두어 산화막(24)을 형성하게 된다. 예를 들면, 산화막(24)은 300nm 정도의 두께를 가진다. 도 9E에서와 같이, 에미터 전극(11)은 산화막(24) 상에 증착된다.
오목부(17) 및 에어 스루(120; 도 3 참조)를 가진 구조 기판(10)은 상기 실리콘 공정과 무관하게 미리 형성된다. 도 9F에서와 같이, 구조 기판(10)은 에미터 전극(11)이 형성되어 있는 실리콘 기판(20)의 표면과 접촉하게 되며, 이들 기판은 서로 접착된다. 구조 기판(10)이 글라스 재료로 되어 있을 경우, 글라스 부재는 정전 접착법에 의해 에미터 전극(11)에 단단하게 접착될 수 있다. 이 경우, 디바이스의 내부가 오목부(17) 및 에어 스루(120)를 통하여 디바이스 외부 분위기와 접촉하고 있으므로, 접착 단계에서 디바이스 내부 공기에 갇히는 문제를 해결할 수 있다.
계속해서, 도 9G에서와 같이, 에칭 속도가 붕소 농도 및 결정면 방향에 의존하는, 히드라진 용액과 같은, 용액에 제조 샘플을 두어 실리콘 기판(20)을 제거한다. 결과적으로, 게이트 전극으로 작용하는 B 확산층(23) 및 지지 구조체(160)로 구성된 구조체를 얻을 수 있다. 동시에, 접촉 패드(161)가 형성가능하다. 결국, 산화막(24)의 뾰족한 선단이 플루오르화 수소산을 사용하여 제거되어 에미터 전극(11)의 선단을 노출하게 된다. 도 9G에서와 같이, 이러한 방식으로 제조된 디바이스에서, 에미터 전극(11)은 디바이스의 우측에 지지 구조체(160)의 외부로 연장된다. 이 때문에, 에미터 접촉 패드(161)가 도 8의 좌측에 형성되어도, 에미터 접촉 패드(161)는 도 9A 내지 9G에 도시된 제조 방법에 따른 지지 구조체(160) 주변의 임의의 위치에 형성가능하다. 도 9F 및 9G의 구조체는 도 9A 내지 9E의 구조체에 대하여 반대 위치로 되어 있음을 주목해 보자.
제1 및 제2 실시예의 제조 방법과 달리, 제3 실시예의 디바이스 제조 방법을 실리콘 기판의 저면에 대한 포토리소그래픽 단계(도 5E 및 7E)를 포함하지 않는다. 따라서, 제조 공정은 더욱 간단해질 수 있다. 또한 지지 구조체(160)의 두께는 확산 깊이의 조절에 따라 제어 가능하므로, 실리콘 기판(20)보다 얇은 지지 구조체(160)를 형성할 수 있다. 따라서, 제1 실시예에서, 지지 구조체(16)에 의해 점유된 영역을 감소시키기 위한 실리콘 기판(20)의 연마 단계는 생략 가능하다. 상술한 바와 같이, 지지 구조체(160)에 의해 점유된 영역이 감소 가능하므로, 디바이스의 기계적 강도는 디바이스 크기의 큰 증가없이 상기 빔 구조를 부가하여 증가될수 있다.
도 10은 본 발명의 제4 실시예에 따른 디바이스가 패키지 내에 설치되어 있는 상태를 도시한 단면도이다. 제4 실시예에서 에미터 및 게이트 접촉 패드의 구조와 구조 기판의 위치 및 형태는 제1, 제2 및 제3 실시예에서와 다르다. 특히, 디바이스 칩의 실리콘부는 게이트 전극(85), 절연막(87), 에미터 전극(86), 및 지지 구조체(84)를 포함하지만, 제1 내지 제3 실시예(도 4, 6, 및 8 참조)에서와 같이 에미터 전극에 접착되는 구조 기판(10)을 포함하지 않는다. 구조 기판(10) 대신에, 이 디바이스는 도 4의 지지 구조체(16)에 대응하는 지지 구조체(84)를 포함한다. 지지 구조체(84)는 구조 기판(83)에 접착된다. 전류 방사 영역에서 방출된 전자의 흐름을 안내하기 위한 스루 호울(83a)이 구조 기판(83)의 중간 부분에 형성된다. 또한, 이 구조 기판(83)은 핀(89a 및 89b)을 가진다.
제4 실시예에서는 디바이스 제1 내지 3 실시예에서와 같이 에미터 전극에 접착된 구조 기판을 갖지 않으며, 전기 신호가 디바이스(즉, 도10의 하측)의 저면에서 게이트 전극(85) 및 에미터 전극(86)에 공급된다는 특성이 있다. 특히, 전기 신호는 에미터 전극에서부터 리드(88)를 통하여 핀(89a)으로의 전도 및 콘택트 스루(180)에서부터 리드(88)를 통하여 핀(89b)으로의 전도로 인한 각 전극에 공급된다. 도 10에서와 같이, 핀(89a 및 89b)은 에미터 전극(86)의 전류 방사 영역에서 방출된 전자의 흐름에 방해하지 않도록 구부려진다. 핀(89a 및 89b)은 스템(81)을 통하여 외부로 연장된다. 캡(80)이 스템(81)에 접착되어 디바이스를 커버한다.
캡(80)은 디바이스가 안정 동작할 수 있도록 10-5토르 이하로 설정된다. 게이트 전극(85)이 에미터 전극(86)에 대해 정의 상태가 되도록 디바이스에 전압을 가할 때, 전자는 에미터 전극(86)의 전류 방사 영역에서부터 진공으로 방출된다. 그리드(82)가 게이트 전극(85)에 대해 정의 상태가 되도록 전압이 그리드(82)에 인가된다(전압 인가를 위한 핀 구조의 예시는 도 10으로부터 생략됨). 이런 동작으로, 방출된 전자 흐름은 그리드(82) 내부 공간을 통하여 위로 이동될 수 있다. 이 전자 흐름을 형광 스크린 또는 애노드 전극으로 유도하여, 이 디바이스를 디스플레이 또는 신호 증폭기(도시 생략)로 사용할 수 있다. 도 10에 도시된 실시예에 있어서, 핀(89a 및 89b)이 180° 로 구부려져 스템(81)을 통하여 외부로 연장된다. 하지만, 이들 핀을 실제 응용에 따라 여러 형태를 가질 수도 있다. 예를 들면, 핀은 90° 로 구부려지거나 굴곡 없이 외부로 연장될 수도 있다.
제2 실시예에서 도 7A 내지 7D의 단계들은 제4 실시예에 따른 진공 마이크로디바이스에 대한 제조 공정에서와 공통적이다. 그 후, 도 7E에서와 같이, 실리콘 기판의 저면 상에 산화막을 패턴하여 지지 구조체의 형성 단계에서와 같은 방식으로 지지 구조체(84)를 형성하고, 스루 호울을 가진 구조 기판(83)에 지지 기판(84)을 접착한다.
제4 실시예에서 패키지의 구조가 제1 내지 제3 실시예에서와 비교하여 조금더 복잡하지만, 디바이스 자체의 구조는 매우 간단하다. 또한, 지지 구조체(84)에 구조 기판(83)을 접착하는 단계에서, 접착 단계에 기인한 변형은 게이트 전극(85),절연막(87), 및 에미터 전극(86)으로 구성된 얇은 3층 구조체에 직접 영향을 주지 않는다. 따라서, 안정된 특성의 디바이스를 제공할 수 있다. 아울러, 지지 구조체(84)에 구조 기판(83)을 접착하는데 접착제를 사용하지 않아도 큰 문제가 발생되지 않기 때문에, 구조 기판(83)의 재료는 광범위하게 선택될 수 있다.
제1 내지 3 실시예에 따른 각각의 제조 방법에 있어서, 히드라진 용액과 같은 에칭 용액으로 고농도 붕소층 및 실리콘 기판의 에칭 속도가 다름을 이용하여 게이트 전극을 형성한다. 이 방법으로, 게이트 전극의 형상을 쉽게 조절할 수 있으며, 제조 공정을 크게 용이하게 하여 저비용 제조를 실현하게 된다. 하지만, 본 발명은 이러한 B 확산층 게이트 전극의 구조에 제한되지 않으며, SOI 기판을 이용한 형성 방법, 전압 인가에 의한 pn 접합 계면에서 에칭 공정의 중단 방법, 및 다공성 실리콘 재료를 이용한 형성 방법 등의 여러 공지된 형성 방법에 의해 형성 가능한 실리콘 게이트 전극을 가진 구조체에 적용될 수 있다.
본 발명의 진공 마이크로디바이스에 있어서, 게이트 전극 및 에미터 전극 간의 상대적 위치 관계의 변형 요인을 감소시킬 수 있으므로, 디바이스 특성을 정확하게 제어할 수 있다. 에미터 전극에 몰리브덴을 사용하여 제조된 디바이스의 전기적 특성이 측정될 때, 100V 인가에 따라 동일 전류가 방출된 종래의 디바이스와는 달리 40V 전압의 인가로 100μA의 전류는 100개의 어레이로부터 방출된다. 이런 이유로, 각각의 전류 방사 영역의 특성이 좋아지고, 종래 디바이스의 전류 방사 영역으로부터의 전자수보다 더 많은 전자 수를 방출하는 것을 고려해 볼 수 있다. 상술한 바와 같이, 조금 인가된 전압으로 큰 전류를 얻을 수 있는 디바이스가 제공된다. 또한, 디바이스를 장시간 구동할 때도 디바이스 특성의 노화가 관찰되지 않는다. 이러한 효과는 패키지의 진공도가 저하되지 않는다는 사실에 기인한 것으로 고려된다.

Claims (10)

  1. 표면에 선단을 뾰족하게 한 형상 부분을 가지며, 그 아래 부분이 인접하는 상기 선단을 뾰족하게 한 형상 부분과 틈이 없이 연결되어 있는 제1 전극과,
    상기 제1 전극의 표면 상에 상기 뾰족하게 한 형상 부분의 선단을 제외한 영역에 형성된 절연막과,
    상기 절연막 상에 형성된 제2 전극과,
    상기 제1 전극의 이면에 접착되고, 또한 상기 제1 전극과의 접착면에 상기 선단을 뾰족하게 한 형상 부분을 복수 포함하는 영역에 걸쳐 형성된 오목부(recess portion)를 갖는 구조 기판
    을 구비하는 것을 특징으로 하는 진공 마이크로디바이스(vacuum microdevice).
  2. 제1항에 있어서,
    상기 구조 기판에 형성된 오목부의 내부가 상기 마이크로디바이스의 외부 분위기와 연결되어 있는 것을 특징으로 하는 진공 마이크로디바이스.
  3. 제1항에 있어서,
    상기 제2 전극의 표면에는, 상기 뾰족한 형상 부분이 형성된 영역을 둘러싸도록 지지 구조체가 형성되는 것을 특징으로 하는 진공 마이크로디바이스.
  4. 제3항에 있어서,
    상기 지지 구조체는 반도체로 형성되고, 그 결정의 (111)면으로 이루어지는 측면을 갖는 것을 특징으로 하는 진공 마이크로디바이스.
  5. 제3항에 있어서,
    상기 지지 구조체는 상기 제2 전극을 형성하는 반도체 기판과 일체로 또한 상기 제2 전극을 형성하는 불순물 확산층의 일부로 구성되는 것을 특징으로 하는 진공 마이크로디바이스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 구조 기판은 글라스 기판인 것을 특징으로 하는 진공 마이크로디바이스.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 전극을 상기 구조 기판 상에 형성된 금속 전극에 접속하고, 상기 제2 전극을 절연막에 형성된 호울을 통하여 상기 구조 기판 상에 형성된 다른 금속 전극에 접속하고, 이들의 금속 전극을 통하여 상기 제1 및 제2의 각 전극에 전기 신호를 인가하는 것을 특징으로 하는 진공 마이크로디바이스.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 구조 기판이 접착된 면과 다른 면 측에 있어서 상기 제1 전극 및 제2 전극의 각각의 일부를 노출시키고, 이 노출된 영역을 통하여 상기 제1 및 제2 전극에 각각 전기 신호를 인가하는 것을 특징으로 하는 진공 마이크로디바이스.
  9. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 구조 기판이 접착된 면과 다른 면 측에 있어서 상기 제1 전극의 일부를 노출시키고, 이 노출된 영역을 통하여 상기 제1 전극에 전기 신호를 인가하고, 또한 상기 제2 전극의 위에 형성된 상기 지지 구조체를 통하여 상기 제2 전극에 전기 신호를 인가하는 것을 특징으로 하는 진공 마이크로디바이스.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 전극의 이면과, 상기 제1 전극으로부터 분리되고 상기 제2 전극에 접속된 전극의 각각에 전기 신호를 인가하는 것을 특징으로 하는 진공 마이크로디바이스.
KR1019970010913A 1996-03-27 1997-03-27 진공마이크로디바이스 KR100438629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7190596A JP3079994B2 (ja) 1996-03-27 1996-03-27 真空マイクロデバイス
JP96-071905 1996-03-27

Publications (2)

Publication Number Publication Date
KR970067443A KR970067443A (ko) 1997-10-13
KR100438629B1 true KR100438629B1 (ko) 2004-09-08

Family

ID=13474031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010913A KR100438629B1 (ko) 1996-03-27 1997-03-27 진공마이크로디바이스

Country Status (3)

Country Link
US (1) US5834790A (ko)
JP (1) JP3079994B2 (ko)
KR (1) KR100438629B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149778A (ja) * 1996-09-17 1998-06-02 Toshiba Corp 微小冷陰極管とその駆動方法
WO1998052220A1 (fr) * 1997-05-09 1998-11-19 Citizen Watch Co., Ltd. Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits
TW483025B (en) * 2000-10-24 2002-04-11 Nat Science Council Formation method of metal tip electrode field emission structure
US20050016575A1 (en) * 2003-06-13 2005-01-27 Nalin Kumar Field emission based thermoelectric device
WO2005008711A2 (en) * 2003-07-22 2005-01-27 Yeda Research And Development Company Ltd. Electron emission device
US7956742B2 (en) 2003-10-30 2011-06-07 Motedata Inc. Method and system for storing, retrieving, and managing data for tags
US7388488B2 (en) 2003-10-30 2008-06-17 Peter Lupoli Method and system for storing, retrieving, and managing data for tags
WO2007041428A2 (en) * 2005-09-30 2007-04-12 Bae Systems Information And Electronic Systems Integration Inc. Process to fabricate integrated mwir emitter
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
KR101904907B1 (ko) 2018-03-28 2018-11-30 장은재 배관 단열재용 덕트

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916002A (en) * 1989-01-13 1990-04-10 The Board Of Trustees Of The Leland Jr. University Microcasting of microminiature tips
US5100355A (en) * 1991-06-28 1992-03-31 Bell Communications Research, Inc. Microminiature tapered all-metal structures
JPH05205614A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp 電界放出陰極の作製方法
JPH05266832A (ja) * 1992-01-22 1993-10-15 Mitsubishi Electric Corp 表示素子
JPH06111713A (ja) * 1992-09-29 1994-04-22 Sony Corp 電子放出素子
JPH06310029A (ja) * 1993-02-26 1994-11-04 Nippon Steel Corp 電子銃および量子細線の製造方法
JPH07254355A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 電界放出型冷陰極アレイ
JPH07326603A (ja) * 1994-05-30 1995-12-12 Fujitsu Ltd 半導体装置の製造方法
JPH08102246A (ja) * 1994-09-29 1996-04-16 Sharp Corp 電界放出型電子源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307507A (en) * 1980-09-10 1981-12-29 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing a field-emission cathode structure
US5580827A (en) * 1989-10-10 1996-12-03 The Board Of Trustees Of The Leland Stanford Junior University Casting sharpened microminiature tips
US5499938A (en) * 1992-07-14 1996-03-19 Kabushiki Kaisha Toshiba Field emission cathode structure, method for production thereof, and flat panel display device using same
JP3142388B2 (ja) * 1992-09-16 2001-03-07 富士通株式会社 陰極装置
US5394006A (en) * 1994-01-04 1995-02-28 Industrial Technology Research Institute Narrow gate opening manufacturing of gated fluid emitters

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916002A (en) * 1989-01-13 1990-04-10 The Board Of Trustees Of The Leland Jr. University Microcasting of microminiature tips
US5100355A (en) * 1991-06-28 1992-03-31 Bell Communications Research, Inc. Microminiature tapered all-metal structures
JPH05266832A (ja) * 1992-01-22 1993-10-15 Mitsubishi Electric Corp 表示素子
JPH05205614A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp 電界放出陰極の作製方法
JPH06111713A (ja) * 1992-09-29 1994-04-22 Sony Corp 電子放出素子
JPH06310029A (ja) * 1993-02-26 1994-11-04 Nippon Steel Corp 電子銃および量子細線の製造方法
JPH07254355A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 電界放出型冷陰極アレイ
JPH07326603A (ja) * 1994-05-30 1995-12-12 Fujitsu Ltd 半導体装置の製造方法
JPH08102246A (ja) * 1994-09-29 1996-04-16 Sharp Corp 電界放出型電子源

Also Published As

Publication number Publication date
US5834790A (en) 1998-11-10
JPH09259738A (ja) 1997-10-03
JP3079994B2 (ja) 2000-08-21
KR970067443A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US6417606B1 (en) Field emission cold-cathode device
US5647785A (en) Methods of making vertical microelectronic field emission devices
KR100438629B1 (ko) 진공마이크로디바이스
US5783905A (en) Field emission device with series resistor tip and method of manufacturing
US5358909A (en) Method of manufacturing field-emitter
JPH09509528A (ja) 真空超小形電子デバイス及びその製造方法
JP3079993B2 (ja) 真空マイクロデバイスおよびその製造方法
EP0841678B1 (en) Vacuum-sealed field-emission electron source and method of manufacturing the same
US20040038496A1 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
US7149282B2 (en) X-ray tube electrodes
KR0174126B1 (ko) 전계 방출형 전자 총 제조 방법
US5966588A (en) Field emission display device fabrication method
US6121066A (en) Method for fabricating a field emission display
JPH0963469A (ja) 電界放出型素子の製造方法
US6297586B1 (en) Cold-cathode power switching device of field-emission type
JPH05174703A (ja) 電界放出型素子とその製造方法
JPH1092296A (ja) 電子放出素子及びその製造方法
KR100285316B1 (ko) 대면적화 한 전계 방출 표시소자
JPH0541152A (ja) 電界放出陰極の製造方法
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
JPH1196895A (ja) 電界放出型電子源及びその製造方法
JPH11213863A (ja) 電界放出型冷陰極及びその製造方法
JPH0785778A (ja) 電子放出素子
JPH07254368A (ja) 微小多極真空管およびその製造方法
JPH09265895A (ja) 真空マイクロ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee