JPH1196895A

JPH1196895A - 電界放出型電子源及びその製造方法

Info

Publication number: JPH1196895A
Application number: JP25198997A
Authority: JP
Inventors: Keisuke Koga; 啓介古賀
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-09-17
Filing date: 1997-09-17
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】任意の曲率を持つ曲面への適用が可能な電界
放出型電子源及びその製造方法を提供する。【解決手段】ＳＯＩ基板を用いて形成されたタワー形
状の陰極１０９が、裏面のシリコン基板部を除去した
後、任意の曲率を有する支持基板１１３上にフレキシブ
ルなフィルム形状のまま裏面の酸化シリコン膜１０２を
介して張合わせされており、陰極形成の時の微細加工性
を損なうことなく、任意の曲面への張りあわせが可能で
あり、パネル応用の適用範囲が大幅に拡大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の表示素子、及び超高速の微小真空素子等へ
の応用が期待される冷陰極電子源に係わり、特に集積化
及び低電圧化が実現可能な半導体応用の電界放出型電子
源及びその製造方法に関するものである。

【０００２】

【従来の技術】半導体微細加工技術の進展により、微小
な冷陰極構造の形成が可能になったことから、真空マイ
クロエレクトロニクス技術の開発が盛んになりつつあ
る。平面型の電子放出特性や高い電流密度が期待できる
ことから、特に次世代フラットディスプレイの電子源と
して期待が集まっている。

【０００３】又、動作温度がＴＦＴ−ＬＣＤ等の液晶表
示方式に比べて広範囲であるため、車載用の耐環境ディ
スプレイとしても実用化が望まれている。近年の自動車
用のディスプレイは速度表示等の車両運行情報だけでな
く、地図情報や映像音響用としても活用されており、車
載型集中マルチメディア機器としての要求仕様は益々高
くなってきている。

【０００４】一方、次世代のダッシュボード内蔵型のイ
ンパネ用途としては、ディスプレイとしての薄さ、高輝
度、高精細等の基本性能向上だけでなく、限られたスペ
ースを有効活用するために新規にフレキシブル性と言
う、これまでにない性能が要求されつつある。

【０００５】以下、従来例として、スピントの提案した
電界放出型陰極の構造及び製造方法を図２に示す（参考
文献：「ジェイエイピーピーエルフィジックス第
４７巻」（C.A.Spindt, J. Appl. Phys. Vol.47, p5248
(1976)））。

【０００６】(ａ) 導電性基板（シリコン）201上に絶縁
層202、ゲートとなる金属203を順次成膜する。金属203,
絶縁層202に円形の小孔204を通常のフォトリソプロセス
で形成する。

【０００７】(ｂ)次に、アルミナ等の犠牲層205を基板2
01に対して浅い角度で蒸着する。この工程により、ゲー
トの口径は縮小するとともにゲート電極膜は犠牲層205
に覆われる。

【０００８】(ｃ)その後モリブデン等のエミッタとなる
金属206を基板に対して垂直に蒸着する。ゲート口は蒸
着とともに小さくなるので孔の内部に自己整合的に円錐
形のエミッタ（陰極）207が形成できる。

【０００９】(ｄ)そして、犠牲層のエッチングによるリ
フトオフ法により不用の金属を除去する。この素子は、
エミッタ207の先端208からゲート電極203によって電子
を真空中に引き出し、別途エミッタに対向して設置され
たアノード電極（陽極）で受けることで動作することが
できる。

【００１０】一方、グレイらはシリコン基板を用い、そ
の異方性エッチングを利用してエミッタ形状の制御が比
較的容易なコーン型の電界放出型陰極を提案した（参考
文献：「アイイーデーエムテックデーアイジー１９
８６年」（ H.F.Gray et al.,IEDM Tech.Dig.P.776,(19
86))）。

【００１１】第２の従来例として、グレイらの提案した
電界放射陰極及びその製造方法を図３に示す。

【００１２】(ａ)導電性基板(シリコン) の(100)面上
に酸化シリコン膜301を成膜する。 (ｂ)次に、酸化シリコン膜を通常のフォトリソプロセス
で円形のマスク302に加工する。

【００１３】(ｃ)その後、異方性エッチングによりエッ
チング速度の遅い(111)面が基板表面の(1001)面に対し
て傾斜して表れ、陰極先端部303を急峻化する。また、
さらに陰極先端部を急峻化するために、熱酸化による酸
化膜を形成する方法も提案されている。

【００１４】(ｄ)そして、マスクを介して円錐形状部の
周辺部に絶縁層304とゲート電極金属304を堆積する。こ
の時、円形マスク302が蒸着マスクとなり、円錐の側面
には絶縁層とゲート電極金属は堆積されない。

【００１５】(ｅ)最後に、マスクを除去して引き出し電
極を形成して、電界放出型陰極を作製するものである。

【００１６】

【発明が解決しようとする課題】しかしながら上記従来
の電界放出型電子源は、いずれの場合も陰極を動作させ
る基板として陰極形成に用いた平面状のシリコン基板を
そのまま用いており、機械的な強度は保持できるものの
曲率を持った面を有するパネルへの応用ができないと言
う問題を有していた。

【００１７】また、陰極をディスプレイ用の画素として
独立に動作させる場合には、陰極を電気的に分離する構
造が必要となる。基板として半導体のシリコンを用いる
場合には、一般に導電性の異なるｐｎ接合部を形成して
電気的な素子分離を行う場合が多いが、ｐｎ接合の境界
領域にできる空乏層の影響で素子動作速度が著しく低下
したり、素子駆動のための消費電力が増大する等の問題
を有していた。特に、早い表示動作が必要な動画像を高
画質で表示させるためには１ミリ秒以下の高速動作が要
求され、素子の低消費電力化と同時に大きな課題となっ
ていた。

【００１８】本発明はかかる点に鑑み、次世代ディスプ
レイに要求される曲面を有する新規なフレキシブルな電
界放出型電子源構造を得ることを第１の目的とし、前記
第１の目的に加えて低消費電力性並びに高速動作が可能
な電界放出型電子源構造を得ることを第２の目的とする
電界放出型電子源の製造方法及びその製造方法により製
造される電子源を提供することを目的とするものであ
る。

【００１９】

【課題を解決するための手段】前記第１及び第２の目的
を達成するため、請求項１の発明は、基板上に第一の薄
膜層と、該第一の薄膜層上に形成された第二の薄膜層と
が順次積層して形成された構成を有し、該第二の薄膜層
上に絶縁膜を介して形成され陰極形成領域に開口部を有
する引き出し電極と、前記引き出し電極の開口部内に形
成された陰極とを備えた構成とするものである。

【００２０】請求項１の構成により、基板と陰極が形成
される第二の薄膜層が、中間に位置する第一の薄膜層を
介して積層方向に分離されているため、機械構造的にま
たは電気的に分離することが可能となる。

【００２１】請求項２の発明は、請求項１の構成に、前
記基板は、少なくとも一方向にある一定の曲率を有する
曲面を有し、前記第一の薄膜層及び前記第二の薄膜層と
が前記曲面上に張り合わせて形成された構造を有する構
成を付加するものである。この構成により、陰極が形成
された第二の薄膜層は、下地の基板と同一の曲面を有す
ることができる。

【００２２】請求項３の発明は、請求項１の構成に、前
記陰極は、タワー構造を有している構成を付加するもの
である。この構成により、エッジ放出部における電界集
中効果が一層高まり、電子放出効果を著しく向上させる
ことが可能になる。

【００２３】請求項４の発明は、請求項１の構成に、前
記第一の薄膜層は、前記第一の薄膜層及び第二の薄膜層
を前記基板から分離する際のエッチングストッパとして
作用する構成を付加するものである。

【００２４】請求項４の構成により、前記陰極が形成さ
れた第一の薄膜層及び前記第二の薄膜層を前記基板から
容易にエッチング分離して剥離することが可能となる。

【００２５】請求項５の発明は、請求項１の構成に、前
記第二の薄膜層は、ｐ型もしくはｎ型の半導体層からな
る構成を付加するものである。

【００２６】請求項５の構成により、p/n接合を利用し
た電気的分離や電流制御が可能になり素子動作の高性能
化が図れる。

【００２７】請求項６の発明は、請求項１の構成に、前
記第一の薄膜層としてシリコン酸化膜、及び前記第二の
薄膜層としてシリコン膜を用いる構成を付加するもので
ある。

【００２８】請求項６の構成により、微細加工性に優れ
た陰極形成が可能になり、さらに陰極形成領域の下部が
絶縁性のシリコン酸化膜であるため、SOI構造の絶縁分
離が可能になり素子分離の確実性とともに素子分離に伴
う浮遊容量を低減することが可能となり、高速動作を行
うことができる。

【００２９】請求項７の発明は、前記第１の発明に係わ
る電界放出型電子源の製造方法であって、基板として、
シリコン基板上に第一の薄膜としてのシリコン酸化膜及
び第二の薄膜としてのシリコン薄膜が形成されたＳＯＩ
基板を用い、前記第二の薄膜層上に形成されたエッチン
グマスクを用いて前記第二の薄膜層に対してエッチング
を行って、前記第二の薄膜層にタワー形状の陰極を形成
する陰極形成工程と、前記第二の薄膜層に全面的に絶縁
膜及び導電膜を順次形成した後、前記エッチングマスク
上の前記絶縁膜及び導電膜をリフトオフすることによ
り、前記陰極の周囲に開口部を有する引き出し電極を形
成する工程と、基板の裏面側からシリコンの選択エッチ
ングを行い、前記第一の薄膜及び第二の薄膜部を除いて
基板部を除去する裏面エッチング工程と、一定の曲率を
有する第二の基板上に前記第一の薄膜及び前記第二の薄
膜の積層部を張り合わせる工程とを備えている構成とす
るものである。

【００３０】請求項７の構成により、ＳＯＩ基板の表面
に形成されたタワー形状の陰極アレイ部を、前記第一の
シリコン酸化膜を介して基板裏面のシリコンを選択エッ
チングすることにより分離でき、しかる後にある一定の
曲率を有する第二の基板に張り合わせることが可能とな
る。この結果、任意の曲率を有する曲面が得られ、従来
の平面構造に比べてフレキシブル性が向上できる。

【００３１】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施の形態に
係る電界放出型電子源の構造について図１を参照しなが
ら説明する。

【００３２】図１に示すように、シリコンの結晶よりな
るシリコン薄膜１０３の上には、アレイ状の陰極形成領
域にそれぞれ円形状の開口部を有する下部酸化シリコン
膜１０４及び上部酸化シリコン膜１１０よりなる絶縁膜
を介して引き出し電極１１１が形成されている。

【００３３】この場合、引き出し電極１１１の開口部の
径は下部酸化シリコン膜１０４及び上部酸化シリコン膜
１１０の開口部の径よりも小さく、下部酸化シリコン膜
１０４及び上部酸化シリコン膜１１０の開口部周辺は引
き出し電極の開口部周辺よりも後退している。

【００３４】下部酸化シリコン膜１０４、上部酸化シリ
コン膜１１０及び引き出し電極１１１の開口部の内部に
は、円形断面を持つタワー形状の陰極１０９が形成され
ており、この陰極１０９の先端部は、結晶異方性エッチ
ングとシリコンの熱酸化プロセスとによって形成された
半径２ｎｍ以下の急峻な形状を有している。

【００３５】シリコン薄膜１０３の下部には、酸化シリ
コン薄膜１０２が形成されており、更に酸化シリコン膜
１０２は、裏面部を介して表面がある一定の曲率を有す
る支持基板１１３上に張り合わせて形成される。結果と
して、陰極が形成されている表面は下部の支持基板の曲
率と同じ曲面を有することになり、支持基板の曲率にあ
わせて任意の曲面を有することが可能になる。

【００３６】通常、陰極アレイ部は、ミクロンサイズの
微細加工技術を用いて高精度に形成されるため、曲面を
有する基板上に直接陰極アレイ部を形成することは極め
て困難であるが、本発明の構造では、陰極アレイ部を平
面状の基板に形成した後に薄膜フィルム状に加工した
後、一定の曲率を有する支持基板上に張り合わせる構成
をとる。

【００３７】従って、陰極アレイ部が張りあわせ前にフ
ィルム状態を有するため、機械的な強度が許容する範囲
内では少なくとも一方向に曲率をもって変形させること
ができる。この曲げ加工に必要な機械強度やフレキシブ
ル性を持たせるためには、第１の薄膜であるシリコン薄
膜１０３と第２の薄膜である酸化シリコン膜１０２の厚
みを予め最適に設定しておくことが必要である。

【００３８】更に、前記第２の酸化シリコン膜は、張り
あわせを行う前に陰極アレイ部を形成するシリコン基板
を裏面エッチングで除去する際に、エッチングストッパ
層としても作用する。これらの構成を有することによっ
て、所望する曲率を有する支持基板上に、生産性よく、
かつ高精度に陰極アレイ部を張合わせることが可能とな
る。

【００３９】また、前記陰極を形成するシリコン薄膜１
０３の導電型としてｐ型のものを用い、不純物導入によ
りｎ型の導電領域を形成することにより、半導体の回路
形成に必要なｐｎ接合部が形成され、ＭＯＳ−ＦＥＴ等
の制御回路を同一平面内で集積して形成することも可能
になる。これらの回路を用いた制御により、例えば電流
の安定化制御や低電圧での駆動等、高性能動作を付加す
ることもできる。

【００４０】又また、シリコン基板上にシリコン酸化膜
とシリコン薄膜が形成されたＳＯＩ基板を用いることに
より、上述のエッチングストッパ層としての機能だけで
はなく、ＳＯＩ基板が持つ本来の特徴、例えば素子の配
線や接合部の付加容量の低下による素子動作の高速化や
アレイ素子間の電気的絶縁分離が簡易に行えるなどの特
徴も利用できることになる。

【００４１】次に、第１実施形態に係る電界放出型電子
源の製造方法について図４〜図６を参照しながら説明す
る。

【００４２】まず、図４(ａ)に示すように、シリコン結
晶より成るシリコン基板１０１上に薄膜状の酸化シリコ
ン膜１０２及びシリコン結晶より成るシリコン薄膜１０
３が順次積層されて形成されたＳＯＩ基板(Silicon on
Insulator基板)を用い、シリコン薄膜１０３の（１０
０）面に熱酸化法により第２の酸化シリコン膜１０４を
形成した後、該第２の酸化シリコン膜１０４の上にフォ
トレジスト膜１０５を堆積する。

【００４３】次に、図４(ｂ)に示すように、フォトレジ
スト膜１０５にフォトリソグラフィ法を行って、約０．
５μｍの径を有するディスク形状のレジストマスク１０
５Ａを形成した後、このレジストマスク１０５Ａを用い
て第２の酸化シリコン膜１０４に対して異方性のドライ
エッチングを行うことにより、第２の酸化シリコン膜１
０４にレジストマスク１０５Ａを転写して酸化シリコン
マスク１０４Ａを形成する。

【００４４】次に、図４(ｃ)に示すように、レジストマ
スク１０５Ａを除去した後、酸化シリコンマスク１０４
Ａを用いてシリコン薄膜１０３に対して異方性ドライエ
ッチングを行ってシリコン薄膜１０３の表面に円柱状対
１０６Ａを形成する。

【００４５】次に、図４(ｄ)に示すように、結晶異方性
の性質を持つエッチング溶液、例えばエチレンジアミン
とピロカテコール水溶液を用いて円柱状体１０６Ａに対
してウェットエッチングを行って、側面が（３３１）面
を含む面よりなり且つ中央部がくびれた形状の鼓状体１
０６Ｂを形成する。この場合、予め、結晶の方位角度か
ら酸化シリコンマスク１０４Ａの径及びくびれ部の深さ
を最適に設計することにより、くびれ部の径が０．１μ
ｍ程度の微構造の鼓状体１０６Ｂを均一に且つ再現性よ
く形成することができる。

【００４６】次に、図５(ａ)に示すように、鼓状体１０
６Ｂのくびれ部保護のために、熱酸化法により鼓状体１
０６Ｂの側壁に、例えば厚さ１０ｎｍ程度の薄い第４の
酸化シリコン膜１０７を形成した後、再び酸化シリコン
マスク１０４Ａを用いてシリコン薄膜１０３に対して異
方性のドライエッチングを行ってシリコン薄膜１０３を
垂直にエッチングすることにより、図５(ｂ)に示すよう
に、シリコン薄膜１０３の表面に鼓状の柱状体１０６Ｃ
を形成する。

【００４７】次に、図５(ｃ)に示すように、熱酸化法に
より鼓状の柱状体１０６Ｃ及びシリコン薄膜１０３の表
面に、例えば厚さ１００ｎｍ程度の第５の酸化シリコン
膜１０８を形成することにより、鼓状の柱状体１０６Ｃ
の内部に陰極１０９を形成する。このように、鼓状体１
０６Ｃの表面に第５の酸化シリコン膜１０８を形成する
理由は、陰極１０９の先端部を先鋭化するためと、後述
する引き出し電極下部の絶縁膜の絶縁性を強化するため
である。

【００４８】この場合、酸化シリコンの融点よりも低い
温度、例えば９００℃程度の温度条件で熱酸化を行う
と、熱酸化時にシリコンよりなる陰極１０９と第５の酸
化シリコン膜１０８との界面付近にストレスが発生する
ので、極めて急峻な形状の先端部を持つ陰極１０９を形
成することができる。また、熱酸化法で形成したシリコ
ン酸化膜は、他の方法、例えば、蒸着法で形成したシリ
コン酸化膜よりも膜質に優れているため、高い絶縁抵抗
を持っている。この結果、後述の引き出し電極に電圧を
印加する際の絶縁性に優れ、高信頼性の素子を形成する
ことができる。

【００４９】次に、図５(ｄ)に示すように、酸化シリコ
ンマスク１０４Ａを介して後述の引き出し電極用絶縁膜
として用いる酸化シリコン膜１１０及び引き出し電極と
して用いる導電性膜１１１を真空蒸着法により順次連続
堆積する。酸化シリコン膜１０９を真空蒸着する際に、
オゾンガスを導入することによって、高耐圧性に優れた
良質なシリコン酸化膜を形成することができる。また、
導電性膜１１１としてＮｂ金属膜を用いれば、後述のリ
フトオフプロセスに際して、引き出しゲート開口の形状
制御性に優れた引き出し電極部を形成することができ
る。

【００５０】次に、図６(ａ)に示すように、バッファー
ド弗酸溶液を用いて超音波雰囲気中でウェットエッチン
グを行うことにより、陰極１０９の側壁部及び上部の酸
化シリコン膜１０４Ａが選択的に除去されて、酸化シリ
コン膜１０４Ａの上部に堆積した導電性膜１１１の一部
がリフトオフされると共に、微小な開口を持つ引き出し
電極部１１１と陰極１０９が露出される。この場合、ウ
エットエッチング時間を第４及び第５の酸化シリコン膜
１０８，１１０がオーバエッチングされる程度に調整す
ることにより、下部酸化シリコン膜１０８及び上部酸化
シリコン膜１１０を開口部引き出し電極１１１の開口部
周面よりも後退させることができる。

【００５１】次に、図６(ｂ)に示すように、陰極１０９
が形成された表面をレジスト膜１１２で全面被覆膜して
保護膜を形成した後、ＫＯＨ等のエッチング液を用いて
シリコン基板１０１を裏面から全面エッチング処理を施
す。

【００５２】この際、シリコン酸化膜１０２がエッチン
グストッパ層として作用するため、裏面のシリコン基板
１０１が全てエッチング除去された時点で自動的にエッ
チングが終了する。

【００５３】次に、図６(ｃ)に示すように、表面のレジ
スト膜１１２を除去した後、予め所望する一定の曲率を
有する支持基板１１３上（例えばガラス基板）に、フィ
ルム上に加工された前記陰極が形成されたシリコン薄膜
１０３及び酸化シリコン膜１０２の積層膜を張合わせて
第１の実施形態に係る電界放出型電子源が得られる。

【００５４】この製造方法は、微細加工技術を用いて高
精度に陰極アレイを形成した後に、基板裏面をエッチン
グ除去して、任意の曲率を有する支持基板上に張合わせ
る手法を用いており、陰極の微細加工性を損なうことな
く、任意の曲率面への適用が可能になるという利点を有
している。

【００５５】尚、前記の電界放出型電子源においては、
陰極１７の構造としてそれぞれタワー形状の場合につい
て述べたが、他の構造、例えば代表的な円錐状の形状を
持つコーン型の電子源に本発明を適用しても、同様の効
果を得ることができる。

【００５６】また、陰極が形成されるシリコン薄膜層１
０３の導電性としてｐ型もしくはｎ型の半導体層を用い
ることによって、ｐ／ｎ接合を用いた素子分離を容易に
行うことができる。

【００５７】更には、これらの接合部にＭＯＳＦＥＴ等
の制御回路部を隣接して集積化することが可能になる。
その結果、素子の駆動制御や素子の安定化制御が制御回
路によって行うことができ、素子の高性能化が容易に図
れる。

【００５８】また、素子の制御回路を集積化して内蔵す
ることにより、パネル駆動用に必要な駆動ＩＣ等の部品
点数を大幅に削減することができ、製造コストを大幅に
削減することが可能になる。

【００５９】

【発明の効果】請求項１の発明に係る電界放出型電子源
によると、基板と陰極を形成する薄膜層が、中間に位置
する薄膜層を介して積層方向に分離することが可能なた
め、機械構造的に、また電気的に基板と分離することが
可能になる。その結果、陰極を形成する薄膜層を、陰極
部を形成後にフィルム状に分離できるため、曲率を持っ
た面への適用性が生まれ、フレキシブル性が確保できる
という利点がある。

【００６０】請求項２の発明に係る電界放出電子源によ
ると、張合わせる支持基板が少なくともある一定の曲率
を有する曲面を有しているため、陰極が形成された薄膜
層が張りあわせを行うことで、前記支持基板と同一の曲
率を有する面が形成できることになる。

【００６１】請求項３の発明に係る電界放出型電子源に
よると、陰極がタワー形状を有するため、陰極の先端に
かかる電界集中係数が飛躍的に高まるため、低電圧での
動作が可能になる。

【００６２】請求項４の発明に係る電界放出型電子源に
よると、前記第一の薄膜層は、前記第一の薄膜層及び第
二の薄膜層を基板から分離する際のエッチングストッパ
層として作用するため、工業生産上簡易に、かつ信頼性
よく分離工程を行うことができる。

【００６３】請求項５の発明に係る電界放出型電子源に
よると、前記第二の薄膜層としてｐ型もしくはｎ型の半
導体層を用いるため、ｐｎ接合を利用した素子間の電気
的分離を容易に行うことができる。更に、ＭＯＳＦＥＴ
等の制御回路を集積化することが可能になるため、素子
安定化や低電圧動作などの高性能動作が可能になる。

【００６４】請求項６の発明に係る電界放出型電子源に
よると、前記第一の薄膜層としてシリコン酸化膜、前記
第二の薄膜層としてシリコン膜を用いるため、ＳＯＩ基
板としての絶縁分離や素子の高速化が容易に図れる。

【００６５】請求項７の発明に係る電界放出型電子源の
製造法によると、ＳＯＩ基板の表面に形成されたタワー
形状の陰極アレイ部を高精度に作製した後に、ＳＯＩ基
板の裏面のシリコン基板部をエッチング除去してフィル
ム上に加工した後、任意の曲率を有する支持基板上への
張りあわせを行って電界放出型電子源を完成させる。従
って、平面基板を用いた微細加工性の特性を保持したま
ま、任意の曲率の曲面への適用が可能になる。従って、
フレキシブルな曲面が要求されるパネル応用が可能にな
る。

【図面の簡単な説明】

【図１】本発明の第１実施の形態に係る電界放出型電子
源を示した断面図

【図２】（ａ）〜（ｄ）第一の従来例の電界放出型電子
源の構造断面図

【図３】（ａ）〜（ｅ）第二の従来例の電界放出型電子
源の構造断面図

【図４】（ａ）〜（ｄ）本発明の第１実施の形態に係る
電界放出型電子源の製造方法の各工程を示す断面図

【図５】（ａ）〜（ｄ）本発明の第１実施の形態に係る
電界放出型電子源の製造方法の各工程を示す断面図

【図６】（ａ）〜（ｃ）本発明の第１実施の形態に係る
電界放出型電子源の製造方法の各工程を示す断面図

【符号の説明】

１０２酸化シリコン膜１０３シリコン薄膜１０９陰極１１０上部酸化シリコン膜１１１引き出し電極

Claims

【特許請求の範囲】

【請求項１】基板上に、第一の薄膜層と、該第一の薄膜
層上に形成された第二の薄膜層とが順次積層して形成さ
れた構成を有し、該第二の薄膜層上に絶縁膜を介して形
成され陰極形成領域に開口部を有する引き出し電極と、
前記引き出し電極の開口部内に形成された陰極とを備え
たことを特徴とする電界放出型電子源。
【請求項２】基板は、少なくとも一方向にある一定の曲
率を有する曲面を有し、前記第一の薄膜層及び前記第二
の薄膜層とが前記曲面上に張り合わせて形成された構造
を有することを特徴とする請求項１に記載の電界放出型
電子源。
【請求項３】前記陰極は、タワー形状を有していること
を特徴とする請求項１に記載の電界放出型電子源。
【請求項４】前記第一の薄膜層は、前記第一の薄膜層及
び第二の薄膜層を前記基板から分離する際のエッチング
ストッパとして作用することを特徴とする請求項１に記
載の電界放出型電子源。
【請求項５】前記第二の薄膜層は、ｐ型もしくはｎ型の
半導体層からなることを特徴とする請求項１に記載の電
界放出型電子源。
【請求項６】前記第一の薄膜層としてシリコン酸化膜を
用い、前記第二の薄膜層としてシリコン膜を用いたこと
を特徴とする請求項１に記載の電界放出型電子源。
【請求項７】基板として、シリコン基板上に第一の薄膜
としてのシリコン酸化膜及び第二の薄膜としてのシリコ
ン薄膜が形成されたＳＯＩ基板を用い、前記第二の薄膜
層上に形成されたエッチングマスクを用いて前記第二の
薄膜層に対してエッチングを行って、前記第二の薄膜層
にタワー形状の陰極を形成する陰極形成工程と、前記第
二の薄膜層に全面的に絶縁膜及び導電膜を順次形成した
後、前記エッチングマスク上の前記絶縁膜及び導電膜を
リフトオフすることにより、前記陰極の周囲に開口部を
有する引き出し電極を形成する工程と、基板の裏面側か
らシリコンの選択エッチングを行い、前記第一の薄膜及
び第二の薄膜部を除いて基板部を除去する裏面エッチン
グ工程と、一定の曲率を有する第二の基板上に前記第一
の薄膜及び前記第二の薄膜の積層部を張り合わせる工程
とを備えていることを特徴とする電界放出型電子源の製
造方法。