KR100577780B1 - 전계방출 표시소자의 제조방법 - Google Patents

전계방출 표시소자의 제조방법 Download PDF

Info

Publication number
KR100577780B1
KR100577780B1 KR1019990014397A KR19990014397A KR100577780B1 KR 100577780 B1 KR100577780 B1 KR 100577780B1 KR 1019990014397 A KR1019990014397 A KR 1019990014397A KR 19990014397 A KR19990014397 A KR 19990014397A KR 100577780 B1 KR100577780 B1 KR 100577780B1
Authority
KR
South Korea
Prior art keywords
film
phase inversion
inversion photoresist
layer
substrate
Prior art date
Application number
KR1019990014397A
Other languages
English (en)
Other versions
KR20000066957A (ko
Inventor
성운철
고익환
이교웅
고영욱
송기훈
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990014397A priority Critical patent/KR100577780B1/ko
Publication of KR20000066957A publication Critical patent/KR20000066957A/ko
Application granted granted Critical
Publication of KR100577780B1 publication Critical patent/KR100577780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 누설전류 발생을 억제함과 더불어 공정을 단순화시킬 수 있는 새로운 전계방출 표시소자의 제조방법을 제공한다.
본 발명에 따른 전계방출 표시소자의 제조방법은 상부에 캐소드 라인이 형성된 기판 상에 제 1 상반전 포토레지스트막을 형성하는 단계; 제 1 상반전 포토레지스트막을 노광 및 현상하여 그의 상단의 크기가 하단의 크기보다 크고 소정의 경사를 갖는 게이트홀을 형성하는 단계; 게이트홀이 형성된 기판 상에 팁형성용 물질막을 형성하여 게이트홀 내의 캐소드라인 상에 원추형태의 에미터팁을 형성하는 단계; 제 1 상반전 포토레지스트막 상부의 팁형성용 물질막과 제 1 상반전 포토레지스트막을 제거하는 단계; 기판 전면에 제 2 상반전 포토레지스트막을 형성하는 단계; 제 2 상반전 포토레지스트막을 노광 및 현상하여 에미터팁 상부에 제 2 상반전 포토레지스트막 패턴을 형성하는 단계; 기판 전면에 절연막 및 게이트 금속층을 형성하는 단계; 및 제 2 상반전 포토레지스트막 패턴 상부의 절연막 및 게이트 전극층과, 제 2 상반전 포토레지스트막 패턴을 제거하는 단계를 포함한다.

Description

전계방출 표시소자의 제조방법{Method of manufacturing field emission display device}
도 1a 내지 도 1d는 종래의 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.
도 3 내지 도 5는 본 발명의 다른 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
20 : 기판 21 : 캐소드 라인
22, 24, 22-1 : 제 1 및 제 2 상반전 포토레지스트막
H1 : 게이트홀 23-1 : 팁형성용 물질막
23A-1 : 에미터팁 25 : 절연막
26 : 게이트 금속층 100 : 비정질 실리콘막
본 발명은 전계방출 표시소자의 제조방법에 관한 것으로, 누설전류 발생을 억제함과 더불어 공정을 단순화시킬 수 있는 전계방출 표시소자의 제조방법에 관한 것이다.
일반적으로 전계방출 표시소자(Field Emission Display ; FED)는 FEA(field emission array)를 매트릭스-어드세스할 수 있고, CRT와 같이 전자빔으로 형광체를 자극하여 음극선 발광을 일우키는 원리를 이용한 표시기이다.
이러한 FED는 캐소드판과 애노드판과, 그들 사이에 스페이서가 개재된다. 또한, 캐소드판에는 게이트 전극과 전자를 방출하는 수개의 에미터팁이 구비되어 FEA가 형성되고, 애노드판에는 ITO(indium tin oxide) 전극과 형광체가 구비되어 전계방출 표시장치의 컬러화를 실현한다.
한편, 전계방출 표시소자의 밝기를 결정하는 에미터팁은 게이트 전극 층에 소정의 홀을 형성한 다음, 그 홀 내부에 금속을 원뿔형태로 증착하여 형성한다.
도 1a 내지 도 1d는 종래의 FED 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 글래스 또는 웨이퍼와 같은 기판(10) 상에 캐소드 라인 (11)을 형성하고, 기판 전면에 절연막(12) 및 게이트 전극층(12)을 순차적으로 형성한다. 그런 다음, 게이트 전극층(13)을 절연막(12)의 일부가 노출되도록 식각하여 약 1㎛의 직경을 갖는 홀을 형성하고, 게이트 전극층(13)을 마스크로하여 노출된 절연막(12)을 불산 또는 반응성이온에칭으로 식각하여 캐소드라인(11)을 노출시켜 게이트홀(H)을 형성한다.
도 1b를 참조하면, 진공증착장비에 기판(11)을 장착하고, 기판(11)의 표면과 직각을 이루는 회전축에 대하여 회전시키면서 알루미늄막(14)을 증착하여, 게이트홀(H)의 크기를 미세화시킨다. 이때, 알루미늄 입자가 기판 표면에 대하여 30도 각도를 이루면서 입사되어, 알루미늄막(14)이 게이트 전극층(13) 및 게이트홀(H)의 에지에 증착이 이루어져서, 게이트홀(H)의 직경이 좁아진다. 즉, 게이트홀(H)의 크기가 좁을수록 이후 형성될 팁에 형성되는 전계가 높기 때문에 저전압 구동이 가능할 뿐만 아니라 게이트 전극층(13)에 더 많은 게이트 홀 형성할 수 있으므로 방출전류를 균일하게 할 수 있다.
도 1c를 참조하면, 도 1b의 구조 상에 팁형성용 물질막, 바람직하게 Mo막(15)을 전자빔증착(E-beam evaporation) 장비를 이용하여 증착하여, 캐소드라인 (11) 상에 원추형태의 에미터팁(15A)을 형성한 후, 도 1d에 도시된 바와 같이, 알루미늄막(14) 상부에 증착된 Mo막(15) 및 알루미늄막(14)을 리프트오프(lift off) 방식으로 제거한다.
그러나, 상기한 바와 같은 종래의 전계방출 표시소자의 제조방법은, 원추형태의 에미터팁을 형성하기 위한 공정이 복잡할 뿐만 아니라 공정이 난이도가 비교적 높아서, 모든 기판에 에미터팁을 균일하게 형성하기 어렵다. 또한, 초기에 절연막(12)을 형성하기 때문에, 공정의 진행도중 절연막(12)의 오염이 심각해지고, 이러한 절연막(12)의 오염으로 인하여 캐소드 라인(11)과 게이트 전극층(13)에 누설전류가 발생되어, 결국 소자의 전기적 특성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 누설전류 발생을 억제함과 더불어 공정을 단순화시킬 수 있는 새로운 전계방출 표시소자의 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 전계방출 표시소자의 제조방법은 상부에 캐소드 라인이 형성된 기판 상에 제 1 상반전 포토레지스트막을 형성하는 단계; 제 1 상반전 포토레지스트막을 노광 및 현상하여 그의 상단의 크기가 하단의 크기보다 크고 소정의 경사를 갖는 게이트홀을 형성하는 단계; 게이트홀이 형성된 기판 상에 팁형성용 물질막을 형성하여 게이트홀 내의 상기 캐소드라인 상에 원추형태의 에미터팁을 형성하는 단계; 제 1 상반전 포토레지스트막 상부의 팁형성용 물질막과 제 1 상반전 포토레지스트막을 제거하는 단계; 기판 전면에 제 2 상반전 포토레지스트막을 형성하는 단계; 제 2 상반전 포토레지스트막을 노광 및 현상하여 에미터팁 상부에 제 2 상반전 포토레지스트막 패턴을 형성하는 단계; 기판 전면에 절연막 및 게이트 금속층을 형성하는 단계; 및 제 2 상반전 포토레지스트막 패턴 상부의 절연막 및 게이트 전극층과, 제 2 상반전 포토레지스트막 패턴을 제거하는 단계를 포함한다.
또한, 팁형성용 물질막, 절연막 및 게이트 금속층은 전자빔증착 방식 또는 스퍼링 방식으로 형성한다. 또한, 캐소드라인은 ITO와 같은 투명물질로 형성하여, 제 2 상반전 포토레지스트막을 에미터팁을 노광 마스크로하여 후면노광으로 노광한 다. 또한, 절연막은 SiO2막, SiNx막 및 SiON막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 글래스 또는 웨이퍼와 같은 기판(20) 상에 캐소드 라인 (21)을 형성한다. 바람직하게, 캐소드라인(21)은 이후 후면노광을 고려하여 ITO (Indium Tin Oxide)와 같은 투명물질로 형성한다. 그런 다음, 캐소드라인(21)이 형성된 기판 상에 제 1 상반전(image reversal) 포토레지스트막(22)을 도포하고 노광 및 현상하여 그의 상단의 크기가 하단의 크기보다 크고 소정의 경사를 갖는 게이트홀(H1)을 형성한다.
도 2b를 참조하면, 도 2a의 구조 상에 팁형성용 물질막(23)을 전자빔증착 방식 또는 스퍼링 방식으로 증착하여 게이트홀(H1) 내의 캐소드라인(21) 상에 원추형태의 에미터팁(23A)을 형성한다. 팁형성용 물질막(23)은 Mo막, MoW막, Cr막 및 W막 중 선택되는 하나의 막으로 형성한다. 그런 다음, 도 2c에 도시된 바와 같이, 리프트 오프 방식으로 제 1 상반전 포토레지스트막(22) 상부에 증착된 팁형성용 물질막(23)과 제 1 상반전 포토레지스트막(22)을 제거한다.
도 2d를 참조하면, 도 2c의 구조 상에 제 2 상반전 포토레지스트막(24)을 도포하고, 에미터팁(23A)을 노광 마스크로하여 후면노광으로 노광한 후 현상을 진행하여, 도 2e에 도시된 바와 같이, 에미터팁(23A) 상부에 제 2 상반전 포토레지스트막 패턴(24A)을 형성한다. 그리고 나서, 도 2f에 도시된 바와 같이, 도 2e의 구조 상에 전자빔증착 방식 또는 스퍼터링 방식으로 절연막(25)과 게이트 금속층(26)을 순차적으로 형성한다. 바람직하게, 절연막(25)은 SiO2막, SiNx막 및 SiON막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하고, 게이트 금속층(26)은 Mo막, MoW막, Cr막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다. 그 후, 리프트 오프 방식으로 제 2 상반전 포토레지스트막 패턴(24A) 상부의 절연막(25) 및 게이트 금속층(26)과, 제 2 상반전 포토레지스트막 패턴(24A)을 제거한다.
한편, 도 3 내지 도 5는 본 발명의 다른 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도로서, 먼저 상기 실시예와는 달리 제 1 상반전 포토레지스트막(22-1)을 도 3에 도시된 바와 같이 패터닝하여, 에미터팁(23A-1)을 원뿔대 형상으로 형성할 수 있다. 또한, 도 4에 도시된 바와 같이, 절연막(25) 및 게이트 금속층(26)과 제 2 상반전 포토레지스트막 패턴(24A)의 제거(도 2g 참조) 후, 게이트 금속층(26)을 식각 마스크로하여 절연막(25)을 건식 또는 습식식각으로 식각하여, 에미터팁(23A) 양 측의 절연막(25)이 비스듬한 경사를 갖도록 변형시킬 수 있다. 또한, 도 5에 도시된 바와 같이, 제 1 상반전 포토레지스트막(22)의 도포(도 2a 참조) 전에, 캐소드라인(21)이 형성된 기판 상에 저항층으로서 비정질 실리콘막(100)을 형성하여 전계방출 표시소자를 제조함으로써, 전류표동을 적게 조 절할 수 있다.
상기한 본 발명에 의하면, 에미터팁 형성에 대한 희생층으로서 종래의 알루미늄막 대신에 상반전 포토레지스트막을 이용하기 때문에 공정이 단순해진다. 또한, 에미터팁 형성을 위한 일련의 공정을 진행한 후 절연막을 공정의 마지막 단계에서 형성하기 때문에, 절연막의 오염으로 인한 누설전류 발생이 억제됨으로써, 소자의 전기적 특성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (8)

  1. 상부에 캐소드 라인이 형성된 기판 상에 제 1 상반전 포토레지스트막을 형성하는 단계;
    상기 제 1 상반전 포토레지스트막을 노광 및 현상하여 그의 상단의 크기가 하단의 크기보다 크고 소정의 경사를 갖는 게이트홀을 형성하는 단계;
    상기 게이트홀이 형성된 기판 상에 팁형성용 물질막을 형성하여 상기 게이트홀 내의 상기 캐소드라인 상에 원추형태의 에미터팁을 형성하는 단계;
    상기 제 1 상반전 포토레지스트막 상부의 상기 팁형성용 물질막과 상기 제 1 상반전 포토레지스트막을 제거하는 단계;
    상기 기판 전면에 제 2 상반전 포토레지스트막을 형성하는 단계;
    상기 제 2 상반전 포토레지스트막을 노광 및 현상하여 상기 에미터팁 상부에 제 2 상반전 포토레지스트막 패턴을 형성하는 단계;
    상기 기판 전면에 절연막 및 게이트 금속층을 형성하는 단계; 및
    상기 제 2 상반전 포토레지스트막 패턴 상부의 상기 절연막 및 게이트 전극층과, 상기 제 2 상반전 포토레지스트막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  2. 제 1 항에 있어서, 상기 팁형성용 물질막은 전자빔증착 방식 또는 스퍼링 방식으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  3. 제 1 항에 있어서, 상기 캐소드라인은 ITO와 같은 투명물질로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  4. 제 3 항에 있어서, 상기 제 2 상반전 포토레지스트막의 노광은 상기 에미터팁을 노광 마스크로하여 후면노광으로 진행하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  5. 제 1 항에 있어서, 상기 절연막 및 게이트 금속층은 전자빔증착 방식 또는 스퍼터링 방식으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 절연막은 SiO2막, SiNx막 및 SiON막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  7. 제 1 항에 있어서, 상기 절연막 및 게이트 전극층과, 상기 제 2 상반전 포토레지스트막 패턴을 제거하는 단계 이후에, 상기 게이트 금속층을 식각 마스크로하여 상기 절연막을 식각하여 비스듬한 경사를 갖도록 변형시키는 단계를 더 포함하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
  8. 제 1 항에 있어서, 상기 제 1 상반전 포토레지스트막을 형성하기 전에 상기 캐소드라인이 형성된 기판 상에 저항층으로서 비정질 실리콘막을 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
KR1019990014397A 1999-04-22 1999-04-22 전계방출 표시소자의 제조방법 KR100577780B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014397A KR100577780B1 (ko) 1999-04-22 1999-04-22 전계방출 표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014397A KR100577780B1 (ko) 1999-04-22 1999-04-22 전계방출 표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20000066957A KR20000066957A (ko) 2000-11-15
KR100577780B1 true KR100577780B1 (ko) 2006-05-10

Family

ID=19581595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014397A KR100577780B1 (ko) 1999-04-22 1999-04-22 전계방출 표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100577780B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879290B1 (ko) * 2002-11-26 2009-01-16 삼성에스디아이 주식회사 함몰형 게이트 전극 구조를 갖는 전계 방출 표시 소자 및이 전극 구조의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620592A (ja) * 1992-05-06 1994-01-28 Fujitsu Ltd 電界放出陰極装置及びその製造方法
KR940016873A (ko) * 1992-12-11 1994-07-25 박경팔 전계전자방출소자 및 그의 제조방법
KR970008265A (ko) * 1995-07-20 1997-02-24 이우복 금속이 코팅된 3극 필드 에미터 제조방법
JPH09120770A (ja) * 1995-10-25 1997-05-06 Nec Corp 電界放出型冷陰極及びその製造方法
KR19990011794A (ko) * 1997-07-25 1999-02-18 이계철 전계방출소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620592A (ja) * 1992-05-06 1994-01-28 Fujitsu Ltd 電界放出陰極装置及びその製造方法
KR940016873A (ko) * 1992-12-11 1994-07-25 박경팔 전계전자방출소자 및 그의 제조방법
KR970008265A (ko) * 1995-07-20 1997-02-24 이우복 금속이 코팅된 3극 필드 에미터 제조방법
JPH09120770A (ja) * 1995-10-25 1997-05-06 Nec Corp 電界放出型冷陰極及びその製造方法
KR19990011794A (ko) * 1997-07-25 1999-02-18 이계철 전계방출소자의 제조방법

Also Published As

Publication number Publication date
KR20000066957A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
US7508124B2 (en) Field emission device, display adopting the same and method of manufacturing the same
US6422907B2 (en) Electrode structures, display devices containing the same, and methods for making the same
KR100343222B1 (ko) 전계방출표시소자의제조방법
US7268480B2 (en) Field emission device, display adopting the same and method of manufacturing the same
KR101009983B1 (ko) 전자 방출 표시 소자
JP3253683B2 (ja) 電界放出型冷陰極板の製造方法
KR100577780B1 (ko) 전계방출 표시소자의 제조방법
JP3151837B2 (ja) 電界電子放出装置
US20070029919A1 (en) Electron emission device having a focus electrode and a fabrication method therefor
KR100519754B1 (ko) 이중 게이트 구조를 가진 전계방출소자 및 그 제조방법
KR100569269B1 (ko) 전계방출 표시소자의 제조방법
US5827100A (en) Method for manufacturing field emission device
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
KR20000066956A (ko) 전계방출 표시소자의 제조방법
KR100322966B1 (ko) 전계방출 표시소자의 제조방법
JP2946706B2 (ja) 電界電子放出素子
JPH04284325A (ja) 電界放出型陰極装置
KR950008757B1 (ko) 전계전자방출소자 및 그의 제조방법
KR100260262B1 (ko) 전계방출소자의 메탈 팁 어레이 형성방법
KR100286450B1 (ko) 전계방출 이미터 및 그의 제조방법
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법
JPH0963464A (ja) 電界放出型冷陰極およびその製造方法
KR19980022877A (ko) 4개의 전극을 갖는 fed장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 13

EXPY Expiration of term