KR100519754B1 - 이중 게이트 구조를 가진 전계방출소자 및 그 제조방법 - Google Patents

Abstract

이중 게이트 구조를 가진 전계방출소자와 그 제조방법이 개시된다. 개시된 전계방출소자는, 기판과, 기판 상에 형성되는 캐소드층과, 기판과 캐소드층 위에 형성되며 캐소드층의 일부를 노출시키는 캐비티를 가진 게이트 절연층과, 캐비티의 바닥에 노출된 캐소드층 위에 마련되는 전계방출원과, 게이트 절연층 내부에 마련되며 캐비티의 내주면에 노출되지 않도록 캐비티의 직경보다 큰 직경을 가진 제1 게이트 홀이 형성된 제1 게이트층과, 게이트 절연층 위에 형성되며 캐비티에 대응되는 부위에 제2 게이트 홀이 형성된 제2 게이트층을 구비한다. 이와 같은 구성에 의하면, 제1 게이트가 절연층 내부에 배치되므로, 제1 게이트와 제2 게이트 사이 및 제1 게이트와 전계방출원 사이의 전기적 단락 현상이 방지될 수 있다.

Description

이중 게이트 구조를 가진 전계방출소자 및 그 제조방법{Field emission display with double gate structure and method of manufacturing thereof}

본 발명은 이중 게이트 구조를 가진 전계방출소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 전계방출원(emitter)과 이중 게이트(double gate) 상호간의 단락(short circuit) 현상을 방지할 수 있는 구조를 가진 전계방출소자(FED; Field Emission Display) 및 그 제조방법에 관한 것이다.

종래의 정보전달매체의 중요 부분인 표시장치의 대표적인 활용 분야로는 개인용 컴퓨터의 모니터와 텔레비젼 수상기 등을 들 수 있다. 이러한 표시장치는 고속 열전자 방출을 이용하는 음극선관(CRT; Cathode Ray Tube)과, 최근에 급속도로 발전하고 있는 평판표시장치(Flat Panel Display)로 크게 분류될 수 있다. 평판표시장치로는 액정표시장치(LCD; Liquid Crystal Display), 플라즈마 표시장치(PDP; Plasma Display Panel), 전계방출소자(FED; Field Emission Display) 등이 있다.

상기 전계방출소자는, 캐소드층 위에 일정한 간격으로 배열된 전계방출원(field emitter)에 게이트로부터 강한 전기장을 인가함으로써 전계방출원으로부터 전자를 방출시키고, 이 전자를 애노드층의 형광물질에 충돌시켜 발광되도록 하는 표시장치이다. 이러한 전계방출소자의 전계방출원으로서 종래에는 몰리브덴(Mo)과 같은 금속으로 이루어진 마이크로 팁이 많이 사용되었으나, 최근에는 탄소나노튜브(CNT; Carbon NanoTube)가 주로 사용되고 있다. 탄소나노튜브를 사용하는 전계방출소자는 넓은 시야각, 높은 해상도, 저전력 및 온도 안정성 등에 있어서 장점을 가지므로, 자동차 항법(var navigation) 장치, 전자적인 영상장치의 뷰 파인더(view finder) 등의 다양한 분야에 이용 가능성이 있다. 특히, 개인용 컴퓨터, PDA(Personal Data Assistants) 단말기, 의료기기, HDTV(High Definition Television) 등에서 대체 디스플레이 장치로서 이용될 수 있다.

도 1과 도 2에는 종래의 전계방출소자의 두 가지 구조가 도시되어 있다.

먼저 도 1을 참조하면, 종래의 전계방출소자는 기판(10)과, 기판(10) 상에 순차 적층된 캐소드층(11), 제1 절연층(12), 제1 게이트층(13), 제2 절연층(14) 및 제2 게이트층(15)을 구비한다. 상기 제1 및 제2 절연층(12, 14)에는 소정 직경을 가진 캐비티(cavity, 17)가 형성되어 있으며, 이 캐비티(17)에 대응하여 제1 및 제2 게이트층(13, 15)에는 각각 제1 게이트 홀(13a)과 제2 게이트 홀(15a)이 형성되어 있다. 그리고, 상기 캐비티(17)를 통해 노출된 캐소드층(11) 위에는 전계방출원(19)이 마련되어 있다. 여기에서, 상기 기판(10)으로는 글래스 기판이 주로 사용되며, 상기 캐소드층(11)은 투명한 도전성 물질인 ITO(Indium Tin Oxide)로 이루어진다. 그리고, 상기 전계방출원(19)은 전술한 바와 같이 탄소나노튜브 또는 금속 팁으로 이루어진다.

그리고, 도 2에 도시된 종래의 전계방출소자도 기판(20)과, 기판(20) 상에 순차 적층된 캐소드층(21), 제1 절연층(22), 제1 게이트층(23), 제2 절연층(24) 및 제2 게이트층(25)을 구비한다. 그리고, 제1 절연층(22)과 제1 게이트층(23)에는 동일한 직경을 가진 제1 캐비티(27)와 제1 게이트 홀(23a)이 각각 형성되고, 제2 절연층(24)과 제2 게이트층(25)에는 제1 캐비티(27)의 직경보다 큰 직경을 가진 제2 캐비티(28)와 제2 게이트 홀(25a) 각각 형성된다. 전계방출원(29)으로서 탄소나노튜브 또는 금속 팁은 제1 캐비티(27) 내부에 마련된다.

도 1과 도 2에 도시된 바와 같이 이중 게이트 구조를 전계방출소자는, 제2 게이트층(15, 25)에 인가되는 전압을 조절함으로써 전계방출원(19, 29)으로부터 방출되는 전자빔의 확산(divergence)을 방지할 수 있다. 이에 따라, 전자빔이 애노드층의 원하는 위치에 보다 작은 크기의 빔스폿으로 집속(focusing)되어 보다 선명한 화질의 구현이 가능한 장점을 가진다. 또한, 상기한 전계방출소자에 있어서는, 애노드층과의 사이에 발생될 수 있는 전기적 아크가 애노드층에 보다 가까운 제2 게이트층(15, 25)을 통해 방전될 수 있다. 따라서, 상기 전기적 아크가 전자빔의 방출 기능을 하는 전계방출원(19, 29)과 캐소드층(11, 21) 및 제1 게이트층(13, 23)에 직접 영향을 미치지 않게 되는 장점도 있다.

특히, 도 1에 도시된 구조를 가진 전계방출소자는 좁고 깊은 캐비티(17)와 게이트 홀(13a, 25a)를 가짐으로써 전계방출원(19)으로부터 방출되는 전자빔의 포커싱 특성이 보다 우수한 장점이 있으며, 도 2에 도시된 구조를 가진 전계방출소자는 넓은 제2 캐비티(28)와 제2 게이트 홀(25a)를 가짐으로써 그 제조가 보다 용이한 장점이 있다.

그런데, 도 1과 도 2에 도시된 종래의 전계방출소자에 있어서는, 제1 게이트층(13, 23)과 전계방출원(19, 29) 사이 및 제1 게이트층(13, 23)과 제2 게이트층(15, 25) 사이에서 전기적 단락(short circuit)이 자주 발생하는 단점이 있다. 이는, 비교적 높은 전압이 인가되는 제1 게이트층(13, 23)이 절연층(12, 14, 22, 24)외부로 노출되어 있으며, 또한 제1 게이트층(13, 23)과 전계방출원(19, 29) 및 제2 게이트(15, 25)층 각각 사이의 간격이 좁기 때문이다. 이와 같은 경우에는, 스크린 상에서 라인 끊김이 생기는 결함이 발생하게 되며, 또한 단락을 통한 과전류의 발생으로 인해 전계방출소자와 구동회로가 손상을 입어서 그 수명이 단축되는 문제점이 발생하게 된다.

도 3은 도 1에 도시된 구조를 가진 종래의 전계방출소자에 있어서의 전자빔 방출에 대한 시뮬레이션 결과를 보여주는 도면이다. 이 시뮬레이션에서, 제1 게이트층(13)에는 30V의 전압이 인가되었고, 제2 게이트층(15)에는 10V의 전압이 인가되었다. 그리고, 이 도면에서 전기장의 세기가 강한 부위일수록 붉은색으로 표시된다.

도 3을 보면, 종래에는 제1 게이트층(13)이 절연층(12, 14) 외부로 노출되어 있어서, 제1 게이트층(13)의 노출된 부위에 매우 강한 전기장이 집중됨을 알 수 있다. 이와 같은 경우에는, 전계방출원(19)와 제1 게이트층(13) 사이에 전기적 단락 현상이 발생하기 쉬운 문제점이 있다. 그리고, 전계방출원(19)에서 방출된 전자가 제1 게이트층(13)의 노출된 부위에 매우 강하게 충돌되어 그 부위가 손상을 입게 되고, 이에 따라 전계방출소자의 안정성이 저하되는 문제점이 발생될 수 있다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창출된 것으로서, 특히 전계방출원과 이중 게이트 상호간의 전기적 단락 현상을 방지할 수 있는 구조를 가진 전계방출소자를 제공하는데 그 목적이 있다.

또한, 본 발명은 상기한 구조를 가진 전계방출소자의 제조방법을 제공하는데 다른 목적이 있다.

상기한 목적을 달성하기 위하여 본 발명은,

기판;

상기 기판 상에 형성되는 캐소드층;

상기 기판과 캐소드층 위에 형성되며, 상기 캐소드층의 일부를 노출시키는 캐비티를 가진 게이트 절연층;

상기 캐비티의 바닥에 노출된 상기 캐소드층 위에 마련되는 전계방출원;

상기 게이트 절연층 내부에 마련되며, 상기 캐비티의 내주면에 노출되지 않도록 상기 캐비티의 직경보다 큰 직경을 가진 제1 게이트 홀이 형성된 제1 게이트층; 및

상기 게이트 절연층 위에 형성되며, 상기 캐비티에 대응되는 부위에 제2 게이트 홀이 형성된 제2 게이트층;을 구비하는 전계방출소자를 제공한다.

여기에서, 상기 게이트 절연층은 두 개의 절연층으로 이루어지고, 상기 두 개의 절연층 사이에 상기 제1 게이트층이 마련되는 것이 바람직하다.

그리고, 상기 제2 게이트 홀의 직경은 상기 캐비티의 직경보다 큰 것이 바람직하며, 상기 제1 게이트 홀의 직경과 실질적으로 동일한 것이 더 바람직하다.

한편, 상기 전계방출원으로서 금속 팁이 사용될 수 있으나, 탄소나노튜브를 사용하는 것이 바람직하다.

또한, 본 발명은 상기한 구조를 가진 전계방출소자의 제조방법을 제공한다.

상기 전계방출소자의 제조방법은,

(가) 투명 기판 상에 투명한 캐소드층을 형성하는 단계;

(나) 상기 기판과 캐소드층 위에 제1 절연층을 형성하는 단계;

(다) 상기 제1 절연층 위에 제1 게이트 홀을 가진 제1 게이트층을 형성하는 단계;

(라) 상기 제1 절연층과 제1 게이트층 위에 제2 절연층을 형성하는 단계;

(마) 상기 제2 절연층 위에 상기 제1 게이트 홀의 직경보다 작은 직경의 제2 게이트 홀을 가진 제2 게이트 층을 형성하는 단계;

(바) 상기 제2 게이트홀을 통해 노출된 제2 절연층과, 상기 제2 절연층 아래의 제1 절연층을 식각하여 상기 캐소드층의 일부를 노출시키는 캐비티를 형성하는 단계;

(사) 상기 제2 게이트층을 소정 형상으로 패터닝하는 단계; 및

(아) 상기 캐비티의 바닥에 노출된 상기 캐소드층 위에 전계방출원을 형성하는 단계;를 구비한다.

상기 본 발명에 있어서, 상기 제1 절연층과 제2 절연층은, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포한 뒤 이를 소성하는 후막 공정에 의해 형성될 수 있으며, 화학기상증착법을 이용하는 박막 공정에 의해 형성될 수도 있다.

본 발명에 있어서, 상기 (다) 단계는, 상기 제1 절연층 위에 도전성 금속 물질을 증착하여 상기 제1 게이트층을 형성하는 단계와, 상기 제1 게이트층을 소정 형상으로 패터닝하면서 상기 캐비티의 직경보다 큰 직경을 가진 제1 게이트 홀을 형성하는 단계를 포함하는 것이 바람직하다.

그리고, 상기 (마) 단계는, 상기 제2 절연층 위에 도전성 금속 물질을 증착하여 상기 제2 게이트층을 형성하는 단계와, 상기 제2 게이트층에 상기 제2 게이트 홀을 상기 캐비티의 직경과 동일한 직경으로 형성하는 단계를 포함하는 것이 바람직하다.

또한, 상기 (바) 단계는, 상기 제2 게이트층을 식각마스크로 하여 상기 제2 절연층과 상기 제1 절연층을 식각함으로써, 상기 캐비티를 상기 제2 게이트 홀의 직경과 실질적으로 동일한 직경으로 형성하는 것이 바람직하다.

상기 (사) 단계에서, 상기 제2 게이트 홀을 상기 캐비티의 직경보다 큰 직경으로 확대하는 것이 바람직하며, 특히 상기 제2 게이트 홀의 직경을 상기 제1 게이트 홀의 직경과 실질적으로 동일하도록 확대하는 것이 보다 바람직하다.

본 발명에 있어서, 상기 (아) 단계는, 상기 기판의 전면에 포토레지스트를 도포한 뒤 이를 패터닝하여 상기 캐비티 저면에 상기 캐소트층의 일부가 노출되도록 하는 단계와, 상기 포토레지스트가 도포된 상기 기판의 전면에 감광성을 가진 탄소나노튜브 페이스트를 도포하는 단계와, 상기 기판의 후면에서 자외선을 조사하여 상기 탄소나노튜브 페이스트를 선택적으로 노광시키는 단계와, 현상제를 사용하여 상기 포토레지스트를 제거하면서 상기 탄소나노튜브 페이스트 중 노광되지 않은 부분을 리프트 오프시키는 단계와, 잔존된 탄소나노튜브 페이스트를 소성하여 탄소나노튜브 에미터를 형성하는 단계를 포함하는 것이 바람직하다.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 이중 게이트 구조를 가진 전계방출소자의 바람직한 실시예를 상세히 설명한다.

도 4는 본 발명의 바람직한 실시예에 따른 전계방출소자의 구조를 도시한 단면도이고, 도 5는 도 4에 도시된 전계방출소자의 단면을 찍은 SEM 사진이다.

도 4와 도 5를 함께 참조하면, 본 발명에 따른 전계방출소자는, 기판(110)과, 상기 기판(110) 상에 순차 적층된 캐소드층(120) 및 게이트 절연층(130)과, 상기 게이트 절연층(130) 내부에 마련된 제1 게이트층(140)과, 상기 게이트 절연층(130) 위에 형성되는 제2 게이트층(160)을 구비한다.

상기 기판(110)으로는 글래스 기판이 주로 사용되며, 상기 캐소드층(120)은 투명한 도전성 물질인 ITO(Indium Tin Oxide)로 이루어질 수 있다.

그리고, 상기 게이트 절연층(130)은 캐소드층(120)의 일부를 노출시키는 소정 직경의 캐비티(cavity, 170)를 가지며, 상기 캐비티(170)의 바닥에 노출된 캐소드층(120) 위에는 전계방출원(190)이 마련된다.

상기 전계방출원(190)으로는 몰리브덴(Mo)과 같은 금속으로 이루어진 마이크로 팁이 사용될 수도 있으나, 전술한 바와 같이 넓은 시야각, 높은 해상도, 저전력 및 온도 안정성 등에 있어서 여러가지 장점을 가진 탄소나노튜브(CNT)를 사용하는 것이 바람직하다.

상기 제1 게이트층(140)은 상기한 바와 같이 게이트 절연층(130) 내부에 마련된다. 구체적으로, 상기 게이트 절연층(130)은 후술하는 제조공정에서 설명되는 바와 같이 두 개의 절연층으로 이루어지며, 상기 제1 게이트층(140)은 상기 두 개의 절연층 사이에 마련된다. 그리고, 제1 게이트층(140)에는 캐비티(170)의 직경보다 큰 직경을 가진 제1 게이트 홀(140a)이 형성된다. 즉, 제1 게이트층(140)의 제1 게이트 홀(140a)의 내주면과 캐비티(170)의 내주면 사이에 상기 게이트 절연층(130)을 이루는 물질이 개재된다. 따라서, 제1 게이트층(140)은 상기 캐비티(170)의 내주면에 노출되지 않는다.

이와 같이, 본 발명에 따른 전계방출소자에 있어서, 제1 게이트층(140)은 이를 둘러싸는 게이트 절연층(130)에 의해 제2 게이트층(160) 및 전계방출원(190) 각각과 보다 확실하게 절연될 수 있다. 따라서, 제1 게이트층(140)과 제2 게이트층(160) 사이 및 제1 게이트층(140)와 전계방출원(190) 사이에 발생될 수 있는 전기적 단락(short circuit) 현상이 미연에 방지될 수 있다. 따라서, 전기적 단락으로 인한 전계방출소자의 결함이 억제되고, 그 수명이 향상된다.

상기 제2 게이트층(160)은 게이트 절연층(130) 위에 형성되며, 상기 캐비티(170)에 대응되는 부위에 형성된 제2 게이트 홀(160a)을 가진다. 상기 제2 게이트 홀(160a)의 직경은 상기 캐비티(170)의 직경과 같을 수 있으나, 캐비티(170)의 직경보다 큰 것이 바람직하다. 특히, 제2 게이트 홀(160a)의 직경은 상기 제1 게이트 홀(140a)의 직경과 실질적으로 동일한 것이 더 바람직하다.

만약, 제2 게이트 홀(160a)의 직경이 캐비티(170)의 직경과 같거나 제1 게이트 홀(140a)의 직경보다 작다면, 제2 게이트층(160)이 제1 게이트층(140)보다 캐비티(170)에 더 가까워진다. 이 경우에는, 제2 게이트층(160)에 의한 전자빔의 포커싱 성능은 향상되는 반면에, 제1 게이트층(140)에 의한 전자빔의 방출에 대한 제어가 곤란하게 되어 전계방출원(190)으로부터의 전자빔의 방출 성능이 저하되는 단점이 있다.

반대로, 제2 게이트 홀(160a)의 직경이 제1 게이트 홀(140a)의 직경보다 크게 되면, 제1 게이트층(140)에 의한 전자빔의 방출에 대한 제어는 보다 효과적으로 이루어질 수 있으나, 제2 게이트층(160)에 의한 전자빔의 포커싱 성능은 떨어지게 된다.

따라서, 상기한 바와 같이 제2 게이트 홀(160a)의 직경과 제1 게이트 홀(140a)의 직경을 동일하게 하는 것이, 전자빔 방출 성능과 전자빔의 포커싱 성능이 균형을 이룰 수 있으므로 가장 바람직하다고 할 수 있다.

도 6은 도 4에 도시된 본 발명에 따른 전계방출소자에 있어서의 전자빔 방출에 대한 시뮬레이션 결과를 보여주는 도면이다. 이 시뮬레이션은 도 3에서와 같은 조건으로 실시되었다. 즉, 제1 게이트층(140)에는 30V의 전압이 인가되었고, 제2 게이트층(160)에는 10V의 전압이 인가되었다. 그리고, 이 도면에서 전기장의 세기가 강한 부위일수록 붉은색으로 표시된다.

도 6을 보면, 본 발명에 따르면 제1 게이트층(140)이 절연층(140)에 의해 둘러싸여 외부로 노출되지 않으므로, 제1 게이트층(140)의 내주에 형성되는 전기장의 세기가 도 3에서 보다 약화된 것을 알 수 있다. 또한, 제1 게이트층(140)은 절연층(130)에 의해 전계방출원(190)에서 방출되는 전자로부터 보호될 수 있다. 따라서, 제1 게이트층(140)과 전계방출원(190) 사이의 전기적 단락 현상이 방지될 수 있으며, 전계방출소자의 안정성이 향상될 수 있다.

이하에서는, 도 7a 내지 도 7h를 참조하며 본 발명에 따른 전계방출소자의 바람직한 제조방법을 단계적으로 설명하기로 한다.

먼저, 본 발명에 따른 전계방출소자의 제조방법을 개괄적으로 설명하면, 상기 전계방출소자는 후막 공정(Thick Film Process) 또는 박막 공정(Thin Film Process)에 의해 제조될 수 있다. 후막 공정은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포함으로써 후술되는 제1 절연층과 제2 절연층을 보다 두꺼운 두께로 형성하는 공정을 말하고, 박막 공정은 화학기상증착법(CVD; Chemical Vapor Deposition)에 실리콘 산화막과 같은 절연막을 증착함으로써 제1 절연층과 제2 절연층을 보다 얇은 두께로 형성하는 공정을 말한다. 상기 후막 공정에 의하면, 대면적의 표시장치를 용이하게 제조할 수 있으며, 양산성의 확보 및 낮은 제조 비용의 장점이 있는 반면에, 세밀하고 집적도가 높은 전계방출소자를 제조하기가 곤란한 단점이 있다. 한편, 상기 박막 공정은 상술한 후막 공정의 장,단점과 반대의 장,단점을 가진다.

도 7a은 기판(110) 상에 캐소드층(120)을 형성한 상태를 도시한 것이다. 여기에서, 상기 기판(110)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드층(120)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. 구체적으로, 글래스 기판(120) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이 때, 캐소드층(120)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 캐소드층(120)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다.

다음으로, 도 7b에 도시된 바와 같이, 캐소드층(120)과 기판(110)의 전 표면에 제1 절연층(131)을 소정 두께로 형성한다. 상기 제1 절연층(131)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ 이상의 온도에서 소성함으로써 대략 10㎛ ~ 12㎛ 정도의 두께를 가진 상기 제1 절연층(131)을 형성한다. 이 때, 소성 온도는 절연물질의 종류에 따라 달라질 수 있다. 한편, 상기 제1 절연층(131)을 박막 공정에 의해 형성하는 경우에는, 화학기상증착법에 의해 실리콘 산화막과 같은 절연막을 대략 1㎛ ~ 1.5㎛ 정도의 두께로 증착함으로써 상기 제1 절연층(131)을 형성한다.

이어서, 상기 제1 절연층(131) 상에 제1 게이트층(140)을 형성한다. 상기 제1 게이트층(140)은 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한 후, 이를 소정 형상으로 패터닝함으로써 형성될 수 있다. 이 때, 제1 게이트층(140)에 소정의 직경을 가진 제1 게이트 홀(140a)을 형성한다. 상기 제1 게이트 홀(140a)은 후술하는 캐비티(도 7d의 170)가 형성될 부위에 캐비티(170)의 직경보다 큰 직경을 가지도록 형성된다. 예컨대 상기 제1 게이트 홀(140a)의 직경은, 제1 절연층(131)이 후막 공정에 의해 형성된 경우에는 대략 30㎛ ~ 40㎛ 정도이고, 제1 절연층(131)이 박막 공정에 의해 형성된 경우에는 대략 5㎛ ~ 10㎛ 정도이다. 이러한 제1 게이트층(140)의 패터닝은 전술한 바와 같은 물질층의 패터닝 방법에 의해 수행될 수 있다.

도 7c는 제1 절연층(131)과 제1 게이트층(140) 위에 제2 절연층(132)과 제2 게이트층(160)을 순차 적층한 상태를 도시한 도면이다. 상기 제2 절연층(132)은 상기한 제1 절연층(131)의 형성 방법과 동일한 방법으로 형성될 수 있다. 다만, 상기 제2 절연층(132)이 후막 공정에 의해 형성하는 경우에는, 대략 30㎛ ~ 40㎛ 정도의 두께를 가지도록 형성되고, 상기 제2 절연층(132)이 박막 공정에 의해 형성하는 경우에는 대략 1㎛ ~ 1.5㎛ 정도의 두께를 가지도록 형성된다.

이어서, 상기 제2 절연층(132) 상에 제2 게이트층(160)을 형성한다. 구체적으로, 제2 절연층(132) 상에 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제2 게이트층(160)을 형성한다. 다음으로, 제2 게이트층(160)을 패터닝하여 캐비티(도 7d의 170)가 형성될 부위에 캐비티(170)의 직경과 동일한 직경을 가진 제2 게이트 홀(160a)을 형성한다. 예컨대 상기 제2 게이트 홀(160a)의 직경은, 제1 및 제2 절연층(131, 132)이 후막 공정에 의해 형성된 경우에는 대략 25㎛ ~ 30㎛ 정도이고, 제1 및 제2 절연층(131, 132)이 박막 공정에 의해 형성된 경우에는 대략 3㎛ ~ 5㎛ 정도이다. 이러한 제2 게이트층(160)의 패터닝도 전술한 물질층의 패터닝 방법에 의해 수행될 수 있다.

다음으로, 도 7d에 도시된 바와 같이, 제2 게이트층(160)의 제2 게이트 홀(160a)을 통해 노출된 제2 절연층(132)과 그 아래의 제1 절연층(131)을 캐소드층(120)이 노출될 때까지 건식 또는 습식 식각하여 캐비티(170)를 형성한다. 이 때, 제2 게이트층(160)은 식각마스크로 이용되므로, 상기 캐비티(170)는 상기 제2 게이트 홀(160a)과 동일한 직경을 가지게 된다. 따라서, 캐비티(170)의 직경보다 큰 직경의 제1 게이트 홀(140a)을 가진 제1 게이트층(140)은 캐비티(170)의 내주면에 노출되지 않으며, 제1 절연층(131)과 제2 절연층(132)에 의해 캐비티(170)와는 완전히 차단된다.

다음으로, 도 7e에 도시된 바와 같이, 제2 게이트층(160)을 소정의 전극 패턴으로 패터닝한다. 이 때, 제1 게이트 홀(160a)의 직경을 보다 크게, 바람직하게는 제1 게이트 홀(140a)의 직경과 동일하도록 키울 수 있다.

다음 단계는 도 7f 내지 도 7h에 도시된 바와 같이, 캐비티(170) 내부에 전계방출원(190)으로서 CNT 에미터를 형성시키는 단계이다.

먼저, 도 7f를 참조하면, 도 7e의 결과물 전 표면에 포토레지스트(PR)를 도포한 뒤, 이를 패터닝하여 캐비티(170) 저면에 캐소트층(120)이 일부 노출되도록 한다.

이어서, 도 7g에 도시된 바와 같이, 도 7f의 결과물 전면에 감광성을 가진 탄소나노튜브(CNT) 페이스트(191)를 스크린 프린팅 법에 의해 도포한다. 그리고, 기판(110)의 후면에서 자외선(UV)을 조사하여 CNT 페이스트(191)를 선택적으로 노광시킨다. 이 때, CNT 페이스트 중 포토레지스트(PR) 패턴에 의해 노출된 부위만 노광되어 경화(curing)된다. 그리고, 노광량을 제어하면 CNT 페이스트(191)의 노광 깊이가 조절될 수 있다.

다음으로, 도 7h를 참조하면, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트(191)도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 에미터(190)를 형성하게 된다. 이어서, 소정 온도, 예컨대 대략 460℃ 정도의 온도에서 소성 공정을 거치게 되면, CNT 에미터(190)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. 이 때 소성 온도는 CNT 페이스트의 종류 및 성분에 따라 달라질 수 있다. 그리고, 상기 CNT 에미터(190)의 높이는, 제1 및 제2 절연층(131, 132)이 후막 공정에 의해 형성된 경우에는 대략 2㎛ ~ 4㎛ 정도이고, 제1 및 제2 절연층(131, 132)이 박막 공정에 의해 형성된 경우에는 대략 0.5㎛ ~ 1㎛ 정도이다.

이로써, 도 7h에 도시된 바와 같이, 이중 게이트 구조를 가지며 제1 게이트층(140)이 절연층(131, 132) 내부에 형성된 본 발명에 따른 전계방출소자가 완성된다.

본 발명은 개시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.

이상에서 설명된 바와 같이 본 발명에 따른 전계방출소자의 구성에 의하면, 제1 게이트가 절연층 내부에 배치되고 캐비티의 내주면에 노출되지 않으므로, 제1 게이트와 제2 게이트 사이 및 제1 게이트와 전계방출원 사이의 전기적 단락 현상이 방지될 수 있다. 따라서, 단락으로 인한 전계방출소자의 결함이 억제되고 그 수명이 향상될 수 있다.

그리고, 본 발명의 제조방법에 의하면, 상기한 전계방출소자를 후막 공정 또는 박막 공정에 의해 그 용도에 적합하게 제조할 수 있다.

도 1은 종래의 전계방출소자의 일례를 도시한 단면도이다.

도 2는 종래의 전계방출소자의 다른 예를 도시한 단면도이다.

도 3은 도 1에 도시된 구조를 가진 종래의 전계방출소자에 있어서의 전자빔 방출에 대한 시뮬레이션 결과를 보여주는 도면이다.

도 4는 본 발명의 바람직한 실시예에 따른 전계방출소자의 구조를 도시한 단면도이다.

도 5는 도 4에 도시된 전계방출소자의 단면을 찍은 SEM 사진이다.

도 6은 도 4에 도시된 본 발명에 따른 전계방출소자에 있어서의 전자빔 방출에 대한 시뮬레이션 결과를 보여주는 도면이다.

도 7a 내지 도 7h는 도 4에 도시된 전계방출소자의 바람직한 제조방법을 단계적으로 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

110...글래스 기판 120...ITO 캐소드층

130...게이트 절연층 131...제1 절연층

132...제2 절연층 140...제1 게이트층

140a...제1 게이트 홀 160...제2 게이트층

160a...제2 게이트 홀 170...캐비티

190...전계방출원

Claims (16)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. (가) 투명 기판 상에 투명한 캐소드층을 형성하는 단계;

   (나) 상기 기판과 캐소드층 위에 제1 절연층을 형성하는 단계;

   (다) 상기 제1 절연층 위에 제1 게이트 홀을 가진 제1 게이트층을 형성하는 단계;

   (라) 상기 제1 절연층과 제1 게이트층 위에 제2 절연층을 형성하는 단계;

   (마) 상기 제2 절연층 위에 상기 제1 게이트 홀의 직경보다 작은 직경의 제2 게이트 홀을 가진 제2 게이트 층을 형성하는 단계;

   (바) 상기 제2 게이트홀을 통해 노출된 제2 절연층과, 상기 제2 절연층 아래의 제1 절연층을 식각하여 상기 캐소드층의 일부를 노출시키는 캐비티를 형성하는 단계;

   (사) 상기 제2 게이트층을 소정 형상으로 패터닝하는 단계; 및

   (아) 상기 캐비티의 바닥에 노출된 상기 캐소드층 위에 전계방출원을 형성하는 단계;를 구비하는 것을 특징으로 하는 전계방출소자의 제조방법.
7. 제 6항에 있어서,

   상기 (가) 단계는, 상기 투명 기판 상에 ITO 물질층을 형성한 뒤, 이를 스트라이프 형상으로 패터닝함으로써 상기 캐소드층을 형성하는 것을 특징으로 하는 전계방출소자의 제조방법.
8. 제 6항에 있어서,

   상기 제1 절연층과 제2 절연층은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포한 뒤, 이를 소성함으로써 형성되는 것을 특징으로 하는 전계방출소자의 제조방법.
9. 제 6항에 있어서,

   상기 제1 절연층과 제2 절연층은 화학기상증착법에 의해 형성되는 것을 특징으로 하는 전계방출소자의 제조방법.
10. 제 6항에 있어서, 상기 (다) 단계는,

    상기 제1 절연층 위에 도전성 금속 물질을 증착하여 상기 제1 게이트층을 형성하는 단계와,

    상기 제1 게이트층을 소정 형상으로 패터닝하면서 상기 캐비티의 직경보다 큰 직경을 가진 제1 게이트 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법.
11. 제 6항에 있어서, 상기 (마) 단계는,

    상기 제2 절연층 위에 도전성 금속 물질을 증착하여 상기 제2 게이트층을 형성하는 단계와,

    상기 제2 게이트층에 상기 제2 게이트 홀을 상기 캐비티의 직경과 동일한 직경으로 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법.
12. 제 10항 또는 제11항에 있어서,

    상기 도전성 금속 물질의 증착은 스퍼터링에 의해 수행되는 것을 특징으로 하는 전계방출소자의 제조방법.
13. 제 6항에 있어서,

    상기 (바) 단계는, 상기 제2 게이트층을 식각마스크로 하여 상기 제2 절연층과 상기 제1 절연층을 식각함으로써, 상기 캐비티를 상기 제2 게이트 홀의 직경과 실질적으로 동일한 직경으로 형성하는 것을 특징으로 하는 전계방출소자의 제조방법.
14. 제 6항에 있어서,

    상기 (사) 단계에서, 상기 제2 게이트 홀을 상기 캐비티의 직경보다 큰 직경으로 확대하는 것을 특징으로 하는 전계방출소자의 제조방법.
15. 제 14항에 있어서,

    상기 제2 게이트 홀의 직경은 상기 제1 게이트 홀의 직경과 실질적으로 동일하도록 확대되는 것을 특징으로 하는 전계방출소자의 제조방법.
16. 제 6항에 있어서, 상기 (아) 단계는,

    상기 기판의 전면에 포토레지스트를 도포한 뒤, 이를 패터닝하여 상기 캐비티 저면에 상기 캐소트층의 일부가 노출되도록 하는 단계;

    상기 포토레지스트가 도포된 상기 기판의 전면에 감광성을 가진 탄소나노튜브 페이스트를 도포하는 단계;

    상기 기판의 후면에서 자외선을 조사하여 상기 탄소나노튜브 페이스트를 선택적으로 노광시키는 단계;

    현상제를 사용하여 상기 포토레지스트를 제거하면서 상기 탄소나노튜브 페이스트 중 노광되지 않은 부분을 리프트 오프시키는 단계; 및

    잔존된 탄소나노튜브 페이스트를 소성하여 탄소나노튜브 에미터를 형성하는 단계;를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법.