JP3146470B2 - 電子放出素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、強電界によって電子を
放出する電界放射型の電子放出素子の製造方法に関す
る。より詳しくは、平面ディスプレイを構成するにアレ
イ状のＦＥＡ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａ
ｙ）に好ましく適用できる電子放出素子の製造方法に関
する。

【０００２】

【従来の技術】近年、高速応答性と高解像度とを有する
平面型ディスプレイが強く求められいるが、そのための
有力なディスプレイ構造として、高真空の平板セル中
に、微小な電子放出素子をアレイ状に配したものが有望
視されている。

【０００３】このような微小な電子放出素子としては、
いわゆる電界放射現象を利用したものが知られている。
即ち、電界放射型の電子放出素子は、物質に印加する電
界の強度を上げると、その強度に応じて物質表面のエネ
ルギー障壁の幅が次第に狭まり、電界強度が１０^７Ｖ／
ｃｍ以上の強電界となると、物質中の電子がトンネル効
果によりそのエネルギー障壁を突破できるようになり、
そのため物質から電子が放出されるという現象を利用す
るものである。

【０００４】このような電界放射型の電子放出素子とし
て一般的なものは、図３に示すように、先端が尖ったコ
ーン型の電子放出素子であり、これは、絶縁性基板３
１、後述するエミッタ３６に電圧を印加するためのエミ
ッタ配線層３２、絶縁層３３及びエミッタ３６に強電界
を集中させるためのゲート電極層３４が順次積層され、
ゲート電極層３４と絶縁層３３とにはエミッタ配線層３
２に達する開孔部３５が設けられ、その開孔部３５内の
エミッタ配線層３２上にエミッタ３６が、絶縁層３３及
びゲート電極層３４に接触しないように積層されている
構造を有する。この場合、エミッタの先端に強電界を集
中させ、先端から電子を放出させやすくするために、エ
ミッタの先端が数百ｎｍ以下の曲率半径の針状に加工さ
れている。

【０００５】ところが、このようなコーン型の電子放出
素子を、大面積の平面型ディスプレイに使用するＦＥＡ
に応用しようとした場合には、広い面積のＦＥＡ上でエ
ミッタの先端の加工を均一に行うことが非常に困難であ
るという問題があった。

【０００６】このため、図４に示すように、エミッタ３
６をコーン型とせずに、均一加工性の良好なディスク型
とすることが提案されている。このディスク型の電子放
出素子においては、ディスク状のエミッタ３６のエッジ
部に電界が集中し、そこから電子が放出される。この場
合、エミッタ３６とエミッタ配線層３２との間には、エ
ミッタ下地層３７を形成しておくことが一般的に行なわ
れている。そして、このようなエミッタ下地層３７は、
ディスク状のエミッタ３６のエッジ部に電界が集中しや
すくなるように、エミッタ３６の径よりも小さい径とす
ることが好ましいとされ、そのためにエミッタ下地層３
７は通常エミッタ３６よりもエッチングされやすい材料
から形成されている。

【０００７】しかしながら、ディスク型の電子放出素子
は、コーン型のものに比べて広い面積での均一加工性が
向上するものの、電界の集中度はコーン型の電子放出素
子に比べて大きくないために、より高い電圧の印加が必
要となり、電子放出特性が十分ではないという問題があ
った。

【０００８】このため、ディスク状のエミッタの上面に
電界が集中しやすくなる特異点を付与するために、図５
（ａ）〜（ｄ）のエミッタ平面図に示すように、ディス
ク状のエミッタを更に加工して尖ったエッジ部を形成す
ることが提案されている。例えば、図５（ａ）に示す形
状のエミッタを有する電子放出素子は図６に示す工程に
従って製造できる。

【０００９】まず、ガラスなどの絶縁性基板６１にＣｒ
などの金属膜を形成し、これをフォトリソグラフ法など
によりパターニングして、エミッタに電圧を印加するた
めのエミッタ配線層６２を形成する（図６（ａ））。

【００１０】次に、Ａｌなどからなるエミッタ下地層６
３を形成する。エミッタ下地層６３は常に必要なもので
はないが、後述するエミッタ層からの電子放出特性を向
上させるために、エミッタ表面よりその下部がサイドエ
ッチされた状態が好ましいため、エミッタよりサイドエ
ッチされやすい材質のエミッタ下地層６３をエミッタの
下層に形成することが一般的である。

【００１１】更に、エミッタ下地層６３上に、連続的
に、Ｃｒなどからなるエミッタ層６４及びレジスト層６
５を順次形成する（図６（ｂ））。そして、このレジス
ト層６５をディスク状にパターニングする（図６
（ｃ））。

【００１２】次に、パターニングされたレジスト層６５
をマスクとして、エミッタ層６４とエミッタ下地層６３
とを、エミッタ配線層６２が露出するまでエッチングす
ることによりパターニングする（図６（ｄ））。

【００１３】次に、リフトオフ法を利用してゲート電極
を形成するが、この場合、レジスト層６５をリフトオフ
層として機能させ、以下に示すようにゲート電極を形成
する。

【００１４】まず、絶縁性基板６１の垂直方向から、異
方性蒸着法、例えば反応性電子ビーム（ＲＥＢ）蒸着法
などを利用してＳｉＯ_２などからなる絶縁層６６を絶縁
性基板６１の全面上に形成し、更に連続的にＣｒなどか
らなるゲート電極層６７を形成する（図６（ｅ））。

【００１５】次に、レジスト層６５に弱アルカリ性剥離
液（例えば、マイクロポジット１１１２Ａ、シプレー社
製）を作用させることにより、レジスト層６５とエミッ
タ層６４とをその境界で剥離させ、レジスト層６５とそ
の上に形成された絶縁層６６ａとゲート電極層６７ａと
をリフトオフして除去し、ディスク状のエミッタ層６４
を露出させるとともにゲート電極パターンを形成する
（図６（ｆ））。

【００１６】次に、エミッタ層６４を図５（ａ）に示す
形状に以下に示すように加工する。

【００１７】まず、少なくともエミッタ層６４上に、ポ
ジ型レジストなどからなるレジスト層６８を形成する
（図６（ｇ））。そして、このレジスト層６８をフォト
リソグラフ法により十文字状にパターニングする（図６
（ｈ））。

【００１８】次に、パターニングされたレジスト層６８
をマスクとして、エミッタ層６４とエミッタ下地層６３
とを、エミッタ配線層６２に達するまでエッチングする
ことによりパターニングする（図６（ｉ））。

【００１９】最後に、レジスト層６８に弱アルカリ性剥
離液（例えば、マイクロポジット１１１２Ａ、シプレー
社製）などを作用させてレジスト層６８を除去すること
により図６（ｊ）に示す電子放出素子を得る。

【００２０】

【発明が解決しようとする課題】しかしながら、図６に
示したように電子放出素子を製造する場合には、ディス
ク型にエミッタ層６４を一度作製した後に、そのディス
ク型に作成したエミッタ層６４にエッジ部を形成するた
めにレジスト層６８を形成するが、このときレジスト層
６８は、既にディスク型にするための加工操作が施され
て凹凸表面となっているエミッタ層６４上に形成される
ことになる。従って、レジスト層６８を均一な厚さ塗工
することは非常に困難となり、エミッタの加工精度が低
下し、また、エミッタ層６４と絶縁層６６との間隙Ａ
（図６（ｇ））にレジスト層６８が入り込み、結果的に
電子放出素子自体の電子放出特性が低下するという問題
があった。

【００２１】また、エミッタ層６４の絶縁性基板６１か
らの距離ｔ１がゲート電極層６７の絶縁性基板６１から
の距離ｔ２に比べ小さい場合の方が、電子放出素子の電
気特性が良好となるため、図６（ｉ）に示すように、エ
ミッタ層６４が凹部となるように形成する。そのため、
フォトリソグラフ法を適用する場合に、プロキシミティ
露光状態となり、この点からもエミッタ層６４の加工精
度が低下し、電子放出素子自体の電子放出特性が低下す
るという問題があった。

【００２２】本発明は以上のような従来技術の問題点を
解決しようとするものであり、ディスク型の電子放出素
子の製造において、ディスク型エミッタの上面に電界が
集中しやすくなる特異点としてエッジ部を形成する際
に、従来の加工手法を使用し、高い精度で安定的にディ
スク型エミッタを再加工できるようにし、それにより電
子放出素子の電子放出特性を向上させることを目的とす
る。

【００２３】

【課題を解決するための手段】本発明者は、エミッタ層
の上面に電界が集中しやすくなる特異点としてエッジ部
を形成する際に使用するエッチングマスク用のレジスト
層を、予めエミッタ層上に予め形成しておくことにより
上述の目的が達成できることを見出し、本発明を完成さ
せるに至った。

【００２４】即ち、本発明は、絶縁性基板、エミッタ配
線層、絶縁層及びゲート電極層が順次積層され、該ゲー
ト電極層と絶縁層とにはエミッタ配線層に達する開孔部
が設けられ、その開孔部内のエミッタ配線層上にエミッ
タ層が、絶縁層及びゲート電極層に接触しないように積
層されてなる電界放射型の電子放出素子の製造におい
て： （ａ）絶縁性基板上にエミッタ配線層を形成する工程； （ｂ）エミッタ配線層上に、エミッタ層、第１レジスト
層、リフトオフ層、第２レジスト層を順次積層する工
程； （ｃ）第２レジスト層をパターニングする工程； （ｄ）パターニングされた第２レジスト層をマスクとし
てリフトオフ層、第１レジスト層及びエミッタ層を順次
エッチングする工程； （ｅ）パターニングされた第２レジスト層を除去する工
程； （ｆ）絶縁性基板の全面上に絶縁層及びゲート電極層を
順次形成する工程； （ｇ）第１レジスト層上のリフトオフ層及びその上の絶
縁層とゲート電極層とを除去し、第１レジスト層を露出
させる工程； （ｈ）露出した第１レジスト層をパターニングする工
程； （ｉ）パターニングされた第１レジスト層をマスクとし
て、エミッタ層を再度エッチングする工程；及び （ｊ）パターニングされた第１レジスト層を除去する工
程を含んでなることを特徴とする電子放出素子の製造方
法を提供する。

【００２５】以下、本発明を図面に従って詳細に説明す
る。

【００２６】図１は、本発明の電子放出素子の製造方法
の好ましい態様の工程図（工程（１ａ）〜（１ｊ））で
ある。

【００２７】工程（１ａ） まず、絶縁性基板１に導電性膜を形成し、これをフォト
リソグラフ法や、反応性イオンエッチング法（ＲＩＥ
法）などによりパターニングして、エミッタに電圧を印
加するためのエミッタ配線層２を形成する（図１
（ａ））。

【００２８】絶縁性基板１は電子放出素子の支持体とし
て機能している。このような絶縁性基板１としては、厚
みが１〜５ｍｍ程度のガラス基板、セラミック基板など
を使用することができる。

【００２９】エミッタ配線層２の材料としては、絶縁性
基板１と密着がよく、導電性の良好なものを使用する。
このような材料としては、Ｃｒ、Ｔａ、Ａｌ、Ｃｕなど
を好ましく例示することができる。

【００３０】なお、エミッタ配線層２の形成は、スパッ
タ法や真空蒸着法などにより行うことができ、その厚み
は０．１〜０．２μｍ程度が好ましい。

【００３１】工程（１ｂ） 次に、エミッタ配線層２上に、エミッタ層３、第１レジ
スト層４、リフトオフ層５及び第２レジスト層６を順次
形成する（図１（ｂ））。

【００３２】エミッタ層３の材料としては、仕事関数が
小さく電子放出特性が良好で、強電圧耐性があり、高い
融点を有するものを使用する。このような材料として
は、Ｗ、Ｍｏ、Ｎｂ、Ｃｒなどを好ましく例示すること
ができる。その厚みは、必要に応じて適宜決定すること
ができる。

【００３３】第１レジスト層４は、エミッタ層３をディ
スク形状に加工した後に、例えば十文字型に再加工する
際にエッチングマスクとして使用する層である。このよ
うに、ディスク型に加工する前の平坦なエミッタ層３上
に、その再加工用の第１レジスト層４を予め形成してお
くことにより、ディスク型にエミッタ層をパターニング
した後に再加工用のレジスト層を形成する不利益を解消
することができる。

【００３４】このような第１レジスト層４としては、ポ
ジ型あるいはネガ型のフォトレジストを使用することで
き、０．３〜０．８μｍ程度の厚みが好ましい。

【００３５】リフトオフ層５は、後述する絶縁層とゲー
ト電極層とを形成する際に、それらがエミッタ層３の上
層にも形成されてしまうために、それらをリフトオフ法
によりエミッタ層３から除去するための層である。リフ
トオフ層の材質や厚みなどは適宜選択することができ
る。例えば、Ｃｌ系ガスでドライエッチできるＡｌ材料
や、酸素ガスでアッシング除去できる有機樹脂材料など
を、適宜選択して使用することができる。

【００３６】第２レジスト層６は、エミッタ層３をディ
スク形状にエッチングする際のエッチングマスクとなる
ようにパターニングされる層であり、ポジ型あるいはネ
ガ型のフォトレジストを使用することでき、その厚みも
適宜選択することができる。

【００３７】工程（１ｃ） 次に、第２レジスト層６を、エミッタ層３をディスク形
状にエッチングする際のエッチングマスクとなるように
パターニングする（図１（ｃ））。

【００３８】なお、第２レジスト層６のパターニング
は、通常のフォトリソグラフ法により行うことができ
る。

【００３９】工程（１ｄ） 次に、パターニングされた第２レジスト層６をマスクと
してリフトオフ層５、第１レジスト層４及びエミッタ層
３を順次エッチングする。このエッチングはエミッタ配
線層２が露出するまで行うが（図１（ｄ））、それぞれ
の層に適したエッチング方法を適宜選択して行う。例え
ば、リフトオフ層５がＡｌであり、第１レジスト層４が
有機ポジ型レジストであり、そしてエミッタ層３がＷで
ある場合には、リフトオフ層５はＣＣｌ_４などのＣｌ系
エッチャントガスでＲＩＥ法でドライエッチングし、第
１レジスト層４はＯ_２ガスでアッシング法によりエッチ
ングし、エミッタ層３はＣＦ_４などのＦ系エッチャント
ガスでＲＩＥ法でドライエッチングするか、硝酸セリウ
ムアンモニウム水溶液を用いたウェットエッチングすれ
ばよい。

【００４０】工程（１ｅ） 次に、パターニングされた第２レジスト層６を除去する
（図１（ｅ））。この場合、第２レジスト層６の除去
は、Ｏ_２ガスを用いてアッシング法により行うことがで
きる。

【００４１】工程（１ｆ） 次に、絶縁性基板１の全面上に、絶縁層７及びゲート電
極層８を順次形成する（図１（ｆ））。絶縁層７及びゲ
ート電極層８の形成は、絶縁材料及びゲート電極層材料
を絶縁性基板１の垂直方向から異方性蒸着法、例えばＲ
ＥＢ蒸着法により順次蒸着させることにより行うことが
できる。異方性蒸着法によれば、図１（ｆ）に示すよう
に、エミッタ層３に接触させることなくその周囲に絶縁
層７及びゲート電極層８を形成することができる。

【００４２】絶縁層７の材料としては、ＳｉＯ_２、Ａｌ
_２Ｏ_３などの無機絶縁性化合物を使用することが好まし
い。その層厚はエミッタ層のサイズや形状などにより異
なるが、約０．５〜２μｍが好ましい。

【００４３】ゲート電極層８の材料としては、高融点金
属を使用する。このような材料としては、Ｃｒ、Ｗ、Ｍ
ｏ、Ｔａ、Ｎｂなどを好ましく例示することができる。
ゲート電極層８の厚みは、約０．１〜０．２μｍとする
ことが好ましい。

【００４４】工程（１ｇ） 次に、第１レジスト層４が露出するように、リフトオフ
法によりリフトオフ層５及びその上の絶縁層７ａとゲー
ト電極層８ａとを第１レジスト層４から除去し、これに
よりゲート電極層８をパターニングする（図１
（ｇ））。

【００４５】リフトオフ法の具体的手法としては、リフ
トオフ層５の材質などにより異なるが、ドライエッチン
グ処理、ウェットエッチング処理、アッシング処理、溶
剤による溶解処理などの手法を例示することができる。
例えば、リフトオフ層５がＡｌ層である場合には、リン
酸／硝酸／酢酸の混合液でウェットエッチングすること
により、その上層の絶縁層７ａとゲート電極層８ａとを
共にリフトオフすることができる。

【００４６】工程（１ｈ） 次に、第１レジスト層４を、所望の形状にエミッタ層３
をエッチングする際のエッチングマスクとなるようにパ
ターニングする（図１（ｈ））。

【００４７】なお、第１レジスト層４のパターニング
は、通常のフォトリソグラフ法等により行うことができ
る。

【００４８】工程（１ｉ） パターニングされた第１レジスト層４をマスクとして、
エミッタ層３を再度エッチングする（図１（ｉ））。こ
れにより、ディスク状のエミッタ層３の上面に電界が集
中しやすくなる特異点として尖ったエッジ部を形成する
ことができる。

【００４９】工程（１ｊ） 最後に、パターニングされた第１レジスト層４を除去す
る。この場合、第１レジスト層４の除去は、Ｏ_２ガスを
用いてアッシング法により行うことができる。これによ
り、図１（ｊ）に示すような、電子放出特性に優れた電
子放出素子が得られる。

【００５０】図２は、本発明の電子放出素子の製造方法
の別の態様の工程図（工程（２ａ）〜（２ｊ））であ
る。この態様は、エミッタ層３の下地にエミッタ下地層
を形成し、更に、エミッタ配線層を２層構造とした以外
は、基本的に図１の態様と同様である。

【００５１】工程（２ａ） まず、絶縁性基板１に第１のエミッタ配線層２ａを積層
し、更にその上に第２のエミッタ配線層２ｂを積層し、
この積層体をフォトリソグラフ法や、反応性イオンエッ
チング法（ＲＩＥ法）などによりパターニングして２層
構造のエミッタ配線層２を形成する（図２（ａ））。

【００５２】このようにエミッタ配線層２を２層構造と
する理由を以下に説明する。

【００５３】即ち、エミッタ配線層の材料としては、絶
縁性基板１と密着がよく、導電性が良好で、低コストで
成膜することができる材料、例えばＡｌを使用すること
が望まれる。しかし、Ａｌのみからエミッタ配線層を構
成した場合には、エミッタ配線層上に形成するエミッタ
層３や後述するエミッタ下地層９をエッチングする際に
エミッタ配線層との選択比がとれなくなったり、Ａｌか
らなるリフトオフ層をエッチングによりリフトオフする
際にエミッタ配線層もエッチングされたりという問題が
ある。そのため、エミッタ配線層２ａの保護層としても
機能する第２のエミッタ配線層２ｂを設けるのである。
このような第２のエミッタ配線層２ｂとしては、第１の
エミッタ配線層２ａが約０．１〜０．２μｍ厚のＡｌ薄
膜である場合には、約０．１〜０．２μｍ厚のＴａ薄膜
とすることが好ましい。

【００５４】工程（２ｂ） 次に、エミッタ配線層２上に、エミッタ下地層９、エミ
ッタ層３、第１レジスト層４、リフトオフ層５及び第２
レジスト層６を順次形成する（図２（ｂ））。

【００５５】エミッタ下地層９は、エミッタ層３からの
電子放出特性を向上させるため、エミッタ層３がその表
面よりもその下部がサイドエッチされた状態となるよう
に、エミッタ層３の材質よりサイドエッチされやすい材
質から形成する。例えば、エミッタ層３がＷからなる場
合には、エミッタ下地層９はＣｒから形成することが好
ましい。

【００５６】工程（２ｃ） 次に、第２レジスト層６を、エミッタ層３をディスク形
状にエッチングする際のエッチングマスクとなるように
パターニングする（図２（ｃ））。

【００５７】工程（２ｄ） 次に、パターニングされた第２レジスト層６をマスクと
してリフトオフ層５、第１レジスト層４、エミッタ層３
及びエミッタ下地層９を順次エッチングする。このエッ
チングはエミッタ配線層２が露出するまで行う（図２
（ｄ））。このとき、エミッタ下地層９がエミッタ層３
に対しサイドエッチングされるような条件で行うことが
好ましい。これにより電子放出素子の電子放出特性を向
上させることができる。このような条件としては、エッ
チングの際をガス圧高めること等を例示することができ
るが、これに限らず適宜設定することができる。

【００５８】工程（２ｅ）〜（２ｈ） これらの工程（図２（ｅ）〜（ｈ））は、図１で説明し
た工程（１ｅ）〜（１ｈ）とそれぞれ同様とすることが
できる。

【００５９】工程（２ｉ） パターニングされた第１レジスト層４をマスクとして、
エミッタ層３及びエミッタ下地層９を再度エッチングす
る（図２（ｉ））。これにより、ディスク状のエミッタ
層３の上面に、電界が集中しやすくなる特異点として尖
ったエッジ部を形成することができる。

【００６０】工程（２ｊ） 最後に、パターニングされた第１レジスト層４を除去す
る。これにより、図２（ｊ）に示すような、電子放出特
性に優れた電子放出素子が得られる。

【００６１】以上説明したように製造された電子放出素
子は、電界放射現象を利用する平面ディスプレイのＦＥ
Ａとして有用である。

【００６２】

【作用】本発明の電子放出素子の製造方法においては、
エミッタ層の上面に、電界が集中しやすくなる特異点と
してエッジ部を形成する際のエッチングマスクとなるよ
うにパターニングされるレジスト層を、ディスク型にパ
ターニングする前のエミッタ層上に予め形成する。従っ
て、レジスト層が、表面が平坦なエミッタ層上に形成さ
れることとなり、精度よくレジスト層をパターニングす
ることができる。また、エミッタ層とゲート電極層との
間隙にレジスト層を入り込ませないようにすることがで
きる。これにより、ディスク状エミッタ層を高い精度で
再加工することが可能となる。

【００６３】

【実施例】以下、図２に示した態様の本発明の電子放出
素子の製造方法を実施例に従って詳細に説明する。

【００６４】実施例工程（２ａ） まず、絶縁性基板としての厚さ１．１ｍｍのガラス基板
（ＡＮ、旭ガラス株式会社製）上に、スパッタ法により
１００ｎｍ厚のＡｌ層を第１エミッタ配線層として形成
した。このＡｌ層上に、スパッタ法により３００ｎｍ厚
のＴａ層を第２エミッタ配線層として形成した。このＡ
ｌ／Ｔａ積層体上にフォトリソグラフ法によりパターニ
ングしたレジスト層を形成し、このレジスト層をマスク
としてＣＦ_４ガスを用いてＲＩＥ法によりＡｌ／Ｔａ積
層体のドライエッチングを行った。その後に、レジスト
層を剥離除去することによりエミッタ配線層を形成し
た。

【００６５】工程（２ｂ） 次に、スパッタ法によりエミッタ下地層として８００ｎ
ｍ厚のＣｒ層を形成し、その上に連続的にエミッタ層と
しての２００ｎｍ厚のＷ膜を形成した。

【００６６】更に、エミッタ層上にポジ型フォトレジス
ト（Ｓ１４００、シプレー社製）をスピンコート法によ
り４００ｎｍ厚に塗工することにより第１レジスト層を
形成し、この第１レジスト層上に、リフトオフ層として
６００ｎｍ厚のＡｌ層を真空蒸着法により形成し、更に
このリフトオフ層上に、第１レジスト層と同じレジスト
を用いて約１．０〜１．５μｍ厚の第２レジスト層を形
成した。

【００６７】工程（２ｃ） 次に、第２レジスト層をフォトリソグラフ法により円形
にパターニングした。

【００６８】工程（２ｄ） パターニングされた第２レジスト層をマスクとして、ま
ずＡｌ層（リフトオフ層）を、ＣＣｌ_４ガスを用いてＲ
ＩＥ法によりドライエッチングした。続いて第１レジス
ト層を、酸素ガスを用いアッシングして除去した。更
に、Ｗ層（エミッタ層）を、ＣＦ_４ガスを用いてＲＩＥ
法によりドライエッチングした。そして、Ｃｒ層（エミ
ッタ下地層）を、ＣＣｌ_４とＯ_２との混合系ガス（流量
比１：３）を用いてＲＩＥ法でドライエッチングした。
このドライエッチングは、エミッタ配線層に達するまで
行った。

【００６９】なお、エミッタ下地層をエッチングする際
に、サイドエッチ量が大きくなるようにガス圧を高く調
整した。

【００７０】工程（２ｅ） エミッタ下地層のエッチング終了後、第２レジスト層を
酸素ガスを用いてアッシング除去した。

【００７１】工程（２ｆ） 次に、ガラス基板に対して垂直方向から、異方性蒸着法
であるＲＥＢ蒸着法により１μｍ厚のＳｉＯ_２層を絶縁
層として形成し、続いてその上に同じくＲＥＢ蒸着法に
より２００ｎｍ厚のＣｒ層をゲート電極層として形成し
た。

【００７２】工程（２ｇ） 次に、リフトオフ層をリン酸／硝酸／酢酸混合系エッチ
ング液を使用してウェットエッチングし、リフトオフ層
とその上の絶縁層とゲート電極層とをリフトオフして除
去した。この工程で第１レジスト層が露出した。

【００７３】工程（２ｈ） 第１レジスト層を十文字状にフォトリソグラフ法により
パターニングした。

【００７４】工程（２ｉ） パターニングされた第１レジスト層をマスクとして、ま
ず、Ｗ層（エミッタ層）をＣＦ_４ガスを用いるＲＩＥ法
によりドライエッチングし、次いで露出したＣｒ層をＣ
Ｃｌ_４とＯ_２との混合ガス（流量比１：３）を用いるＲ
ＩＥ法によりエミッタ配線層に達するまでドライエッチ
ングした。

【００７５】工程（２ｊ） 最後に、エミッタ層上の第１レジスト層を酸素ガスを用
いてアッシング除去することにより図２（ｊ）に示すよ
うな電子放出素子を得た。得られた電子放出素子は、電
子放出特性に優れたものであった。

【００７６】

【発明の効果】本発明の製造方法によれば、電子放出特
性に優れた電子放出素子を製造することができる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の製造方法の工程図であ
る。

【図２】本発明の電子放出素子の製造方法の工程図であ
る。

【図３】従来の電子放出素子の断面図である。

【図４】従来の電子放出素子の断面図である。

【図５】エミッタの平面図である。

【図６】従来の電子放出素子の製造方法の工程図であ
る。

【符号の説明】 １ 絶縁性基板 ２ エミッタ配線層 ２ａ 第１のエミッタ配線層 ２ｂ 第２のエミッタ配線層 ３ エミッタ層 ４ 第１レジスト層 ５ リフトオフ層 ６ 第２レジスト層 ７、７ａ 絶縁層 ８、８ａ ゲート電極層 ９ エミッタ下地層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−28138（ＪＰ，Ａ) 特開 平７−99024（ＪＰ，Ａ) 特開 平７−130283（ＪＰ，Ａ) 石崎守他，”十字形フィールドエミッ タ”，第54回応用物理学会学術講演会予 稿集，1993年９月27日，第２分冊，ｐ. 542，27ｐ−Ｙ−４ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02 H01J 1/304 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性基板、エミッタ配線層、絶縁層及
   びゲート電極層が順次積層され、該ゲート電極層と絶縁
   層とにはエミッタ配線層に達する開孔部が設けられ、そ
   の開孔部内のエミッタ配線層上にエミッタ層が、絶縁層
   及びゲート電極層に接触しないように積層されてなる電
   界放射型の電子放出素子の製造において： （ａ）絶縁性基板上にエミッタ配線層を形成する工程； （ｂ）エミッタ配線層上に、エミッタ層、第１レジスト
   層、リフトオフ層、第２レジスト層を順次積層する工
   程； （ｃ）第２レジスト層をパターニングする工程； （ｄ）パターニングされた第２レジスト層をマスクとし
   てリフトオフ層、第１レジスト層及びエミッタ層を順次
   エッチングする工程； （ｅ）パターニングされた第２レジスト層を除去する工
   程； （ｆ）絶縁性基板の全面上に絶縁層及びゲート電極層を
   順次形成する工程； （ｇ）第１レジスト層上のリフトオフ層及びその上の絶
   縁層とゲート電極層とを除去し、第１レジスト層を露出
   させる工程； （ｈ）露出した第１レジスト層をパターニングする工
   程； （ｉ）パターニングされた第１レジスト層をマスクとし
   て、エミッタ層を再度エッチングする工程；及び （ｊ）パターニングされた第１レジスト層を除去する工
   程を含んでなることを特徴とする電子放出素子の製造方
   法。
2. 【請求項２】 工程（ｂ）において、エミッタ配線層と
   エミッタ層との間に、更にエミッタ下地層を設け、工程
   （ｄ）において、エミッタ層の後にエミッタ下地層も順
   次エッチングし、そして工程（ｉ）において、エミッタ
   層及びエミッタ下地層を順次、再度エッチングする請求
   項１記載の電子放出素子の製造方法。
3. 【請求項３】 工程（ａ）において、エミッタ配線層を
   ２層構造とする請求項１記載の電子放出素子の製造方
   法。