KR100700528B1

KR100700528B1 - 자외선 차폐층을 구비한 전계방출소자

Info

Publication number: KR100700528B1
Application number: KR1020050094026A
Authority: KR
Inventors: 신은정; 권기진
Original assignee: 엘지전자 주식회사
Priority date: 2005-10-06
Filing date: 2005-10-06
Publication date: 2007-03-28

Abstract

본 발명은 자외선 차폐층을 구비한 전계방출소자에 관한 것으로, 종래 애노드 고전계에 의한 영향이 작은 노멀 게이트형 전계방출 소자는 좁고 깊은 게이트홀이 요구되며, 상기 게이트홀 내부에 에미터 물질이 정밀하게 형성되어야 하므로 희생층을 적용하거나 캐소드층 상부에 별도의 차폐층을 적용하고 감광성 에미터 물질을 형성한 후 특정 부분만 노광하는 것으로 상기 미세한 게이트홀 내부에 에미터 물질을 형성하였으나, 희생층을 이용하는 경우에는 정렬 문제와 희생층 제거 문제로 인해 소자 특성이 열화될 수 있고, 캐소드층 상부에 별도의 차폐층을 적용하는 경우에는 해당 차폐층과 그 상부의 유전층이 반응하여 차폐특성이 악화되거나 게이트홀 형성이 불완전해지는 문제점이 있었다. 상기와 같은 문제점을 해결하기 위해 본 발명은 배면 노광을 위한 투명한 기판 상부에 자외선 차폐층 패턴을 미리 형성하고, 그 상부에 캐소드 전극을 형성한 후, 그 상부에 일반적인 노멀게이트 구조를 형성하도록 하는 것으로, 상기 캐소드 전극에 의해 자외선 차폐층을 보호하여 불필요한 반응이나 식각에 의한 상기 차폐층의 손상을 방지할 수 있도록 함으로써, 균일하고 정밀한 전계방출부를 구현할 수 있는 효과가 있으며, 이를 통해 애노드 고전계에 영향이 없는 대면적 패널을 고해상도로 구현할 수 있게 되는 효과가 있다.

Description

자외선 차폐층을 구비한 전계방출소자{FIELD EMISSION DEVICE WITH ULTRAVIOLET PROTECTION LAYER}

도 1은 종래 노멀형 3전극 전계방출소자의 구조를 보인 단면도.

도 2는 종래 언더게이트형 3전극 전계방출소자의 구조를 보인 단면도.

도 3은 종래 코플래너(coplanar)형 3전극 전계방출소자의 구조를 보인 단면도.

도 4는 종래 카운터전극 언더게이트(undergate with counter electrode)형 3전극 전계방출소자의 구조를 보인 단면도.

도 5는 종래 노멀형 구조에 집속 전극을 더 형성하고 에미터를 도넛형으로 구성한 3전극 전계방출소자의 구조를 보인 단면도.

도 6은 종래 배면 노광 방식으로 형성된 노멀형 3전극 전계방출소자의 구조를 보인 단면도.

도 7a 내지 도 7c는 상기 도 6에 도시된 배면 노광방식 전계방출 소자를 제조하는 과정을 보인 수순 단면도.

도 8a 내지 도 8d는 상기 도 7a 내지 도 7c와 상이한 방식으로 배면 노광방식 전계방출 소자를 제조하는 과정을 보인 수순 단면도.

도 9는 본 발명 일 실시예의 구조를 보인 평면도 및 단면도.

도 10a 내지 도 10g는 상기 도 9의 구조를 제조하는 과정을 보인 수순 단면도.

***도면의 주요부분에 대한 부호의 설명***

110: 투명 기판 111: 하부 자외선 차폐층

112: 캐소드 전극 113: 절연층

114: 보호층 115: 게이트 전극

116: 탄소 나노튜브

본 발명은 자외선 차폐층을 구비한 전계방출소자에 관한 것으로, 특히 감광성 에미터를 이용하여 노멀 게이트형 전계방출 소자를 구현하는 배면 노광 방식에 적용되는 자외선 차폐층을 게이트 전극 하부에 미리 형성하도록 하는 것으로, 정렬이나 공정 잔류물에 의한 영향으로 열화되는 종래 공정을 대체할 수 있도록 한 자외선 차폐층을 구비한 전계방출소자에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이의 모습 또한 다양해 지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한, 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다. 이러한 다양한 표시 소자의 요구에 따라 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계방출소자는 현재 개발 혹은 양산중인 평판 디스플레이들(LCD와 PDP, VFD등)의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다. 전계방출소자 디스플레이는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 무한대의 칼라, 무한대의 그레이 스케일, 높은 휘도, 높은 비디오(video rate) 속도 등 디스플레이가 가져야 할 장점들을 고루 갖추고 있다.

전계방출 표시소자는 진공 속의 금속 또는 도체 표면(에미터)상에 고전계가 인가될 때 전자들이 금속 또는 도체로부터 진공 밖으로 나오는 양자역학적 터널링 현상을 이용한 것이다. 이 때 소자는 파울러-노드하임(Fowler-Nordheim) 법칙에 의하여 전류-전압 특성을 나타내게 된다. 전계방출 표시소자는 전자 방출 원인 에미터와 방출된 전자가 충돌하여 발광하는 애노드 부, 상하판 사이를 지지하는 스패이서, 그리고 진공기밀을 유지하기 위한 실링부 등으로 구성되어 있다.

최근 들어 탄소 나노튜브가 비교적 낮은 진공도에서 전자방출특성이 우수한 이유로 인해 이를 이용한 전계방출소자의 중요성이 인식되고 있다. 탄소 나노튜브는 하나의 탄소원자가 3개의 다른 탄소와 결합되어 형성된 육각형 벌집 무늬의 구 조가 둥굴게 말려 튜브 형태로 된 것으로서, 튜브의 직경이 수 내지 수백 나노미터 정도로 극히 작으며, 단일벽(single wall) 구조나 다중벽(multi-wall)구조 등으로 성장한다. 이러한 탄소 나노튜브는 감긴 형태 및 직경에 따라 금속과 같은 전기적 도체가 되기도 하며, 전기가 잘 통하지 않는 반도체의 성질을 갖기도 하며, 속이 비어 있고 길이가 길기 때문에 기계적, 전기적, 화학적 특성이 우수하여 전계방출소자의 에미터 소재로 사용되고 있다.

이와같은 탄소 나노튜브는 작은 직경(약, 1.0∼ 수십[nm])을 갖기 때문에 종래의 마이크로팁형(spindt형) 전계방출 팁에 비해 전계강화효과(field enhancement factor)가 상당히 우수하여 전자방출이 낮은 임계 전계(turn-on field, 약 1∼5[V/㎛])에서 이루어질 수 있게 되므로, 전력손실 및 생산단가를 줄일 수 있는 장점이 있다.

이러한 탄소 나노튜브는 캐소드 전극 상에 페이스트 상태로 스크린 프린팅되어 형성되거나 화학 기상 증착 방법으로 성장시키는 방법으로 형성될 수 있는데, 최근에는 속도가 느린 성장법 대신 대량 생산이 용이하고 공정이 빠르도록 탄소 나노튜브 분말을 페이스트 형태로 인쇄하거나, 해당 페이스트에 감광성 특성을 부여하여 배면 노광 방식으로 노광하는 방식으로 사용하는 것이 일반화되고 있다.

종래 전계방출소자의 구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1 내지 도 4는 종래의 탄소 나노튜브를 이용한 전계방출소자의 3전극 구조들 중 대표적인 구조들을 나타낸 것이다.

도 1은 노멀 게이트 구조(normal gate)로서, 도시한 바와 같이 기판(1) 상부에 캐소드 전극(2), 절연층(3), 게이트 전극(4)을 형성한 후 사진 식각 공정을 통해 상기 게이트 전극(4)과 절연층(3)을 식각하여 관통홀을 형성한 다음 노출된 캐소드 전극(2) 상부에 탄소 나노튜브(5)를 형성한 것이다. 그리고, 그에 대응하여 형광체가 형성된 상판 기판(7)에 애노드 전극(8)을 형성하여 스페이서 혹은 격벽(6)에 의해 상기 형성된 하판과 대향 배치된다. 상기 게이트 전극(4)과 캐소드 전극(2)에 전압이 인가되면, 상기 탄소 나노튜브(5) 에미터에서 전자가 방출되며, 이는 상기 고전압이 인가된 애노드 전극(8)의 높은 전계에 이끌려 상판으로 가속 충돌하게 되어 상판(7)의 형광체를 여기시켜 발광이 이루어지게 된다.

하지만, 이러한 노멀 구조는 전계가 제일 강한 홀의 주변에서만 국부적으로 전자방출이 일어날 가능성이 높고, 비대칭적인 전계분포에 의해 게이트전극(4)으로의 누설전류가 많으며, 그 공정 절차가 어렵기 때문에 대면적화가 용이하지 않은 문제점도 있어 한동안 사용이 줄어들었던 방식이다. 그러나, 최근에는 이러한 여러가지 문제점들을 해결할 수 있는 방식들이 제안됨에 따라 애노드 전극(8)의 고전계에 의해 소자가 선택되지 않은 경우에도 에미터가 전자를 방출하게 되는 오발광에 대한 내성이 가장 높은 구조라는 특성을 활용할 수 있게 되어 다시 관심을 받고 있는 구조이다.

한때, 상기 노멀 게이트 구조의 난해한 공정을 간략화하면서 대면적화에 유리하도록 게이트를 캐소드 전극 하부 혹은 동일 평면에 위치시키는 평면형 구조들이 등장하게 되었는데, 이들을 도 2에서 도 4까지 도시하였다.

먼저 도 2는 가장 간단한 평면형 구조인 언더 게이트(under gate)구조 전계방출소자의 단면도로서, 도시한 바와 같이 전자 방출을 일으키는 전기장을 나노 튜브(14)의 하부에 있는 게이트 전극(11)으로 인가하는 방식이다. 이는 유리기판(10) 상부에 게이트 전극(11)을 형성한 후 그 상부에 차례로 절연층(12), 캐소드 전극(13)을 형성한 다음, 상기 캐소드 전극(13) 상부에 탄소 나노튜브 혼합 페이스트를 스크린 프린팅법 등으로 도포하고 일련의 바인더 제거공정을 통해 탄소 나노튜브(14)를 형성하는 것으로 제조한다. 상기와 같이 그 제조 공정이 대단히 단순하기 때문에 종래의 다른 방법들에 비해 대면적 표시부에 적용하기 쉽다.

도 3은 코플래너(coplanar) 구조 전계방출소자의 단면도로서, 도시한 바와 같이 게이트 전극(22)과 캐소드 전극(23)이 동일층에 형성되는 형태이다. 즉, 유리기판(20) 상부에 형성된 절연층(21) 상에 게이트 전극(22)과 캐소드 전극(23)을 형성한 후 상기 캐소드 전극(23) 상부에 스크린 프린팅방법 등으로 탄소 나노튜브(25)를 형성한 것으로, 그 제조 공정이 간단하면서도 구동 전압을 크게 낮출 수 있어 대면적화에 용이하다.

도 4는 상기 코플래너 구조와 언더게이트 구조가 혼합된 카운터 전극 언더게이트 구조(undergate with counter electrode)로서, 도시한 바와 같이 캐소드 전극(35) 하부에 게이트 배선(31)을 형성하고, 상기 캐소드 전극(35)과 동일한 평면 상에 게이트 전극(34)을 배치하기 위해 관통홀을 형성하여 상기 게이트 배선(31)과 게이트 전극(34)을 연결한 형태이다. 이 경우 공정은 단순 코플래너 형태나 언더게이트 구조에 비해 복잡해 지지만 전극들의 배치를 구현하기 쉬운 장점이 있다.

하지만, 상기 설명한 평면형 구조들은 치명적인 문제점을 가지게 되는데, 바로 애노드 고전계에 에미터가 그대로 노출되어 있다는 점이다. 특히, 탄소 나노튜브와 같이 종횡비(aspect ratio)가 크기 때문에 낮은 전계방출 개시 전압 특성을 가지는 에미터는 이러한 상판 애노드 전계에 쉽게 영향을 받을 수밖에 없다. 특히, 고전압 형광체를 사용해야 하는 상판의 특성상 애노드에 고전압이 인가되어야 하므로 이를 줄일 경우 발광 특성이 낮아져 휘도가 낮아지게 된다. 따라서, 별도의 전계 차폐 구조물을 더 형성하거나, 상하판의 거리를 조절하는 등의 추가적인 조치가 필요하며, 경우에 따라서는 구동 방식을 변경하여 여러 구동 전압들을 번갈아 제공하는 등의 복잡한 제어가 요구되기도 한다.

도 5는 종래 애노드 고전계에 의한 오동작(다이오드 에미션)을 방지하기 위한 구조로, 도시된 바와 같이 에미터 영역이 형성되는 게이트홀을 좁고 깊게 형성한 경우이다. 이 경우, 해당 홀 내부에 형성되는 에미터인 탄소 나노튜브(46)의 구성이 어렵고, 작은 양의 탄소 나노튜브(46)만으로 전자 방출원을 형성할 경우 전자빔의 밀도가 낮아지므로 도시된 경우와 같이 복수의 홀과 에미터들(46)을 형성하는 방식이 사용된다. 그리고, 도시된 경우에는, 게이트 전극(43)과 캐소드 전극(41) 사이를 이격시키는 절연층(42) 상부에 제 2절연층(44)을 더 형성하고, 그 상부에 전자빔을 집속하고 애노드 고전계에 의한 영향을 저감시킬 수 있는 집속 전극(45)을 더 형성한 구조로, 설계 상 성능은 좋지만, 이렇게 좁은 홀을 대면적에 일괄 형성할 경우 정확한 홀의 형성이 어렵고 해당 홀 내부에 적절하게 탄소 나노튜브를 형성하여 에미터를 구성하기 어렵기 때문에 대면적화, 고정세화에는 적합하지 않은 구조로 여겨졌다.

하지만, 이러한 좁고 깊은 게이트홀을 형성해야 하는 노멀형 게이트 구조에서 상기 미세한 홀 내부에 적절한 에미터를 형성하는 새로운 방법으로 감광성 에미터 페이스트를 적용한 후 배면에서 노광하는 방식이 등장하였다.

도 6은 종래의 대표적인 배면 노광 방식의 노멀 게이트 전계방출 소자 구조를 보인 것으로, 도시한 바와 같이 탄소 나노튜브 페이스트와 같은 에미터 물질이 게이트 홀 내부에 정밀하게 형성될 수 있도록, 투명 기판(50)과, 투명한 캐소드 전극(51)을 형성하고, 그 상부에 게이트 홀 내부 영역만 제거된 자외선 차폐층(52)을 더 적용한 구조를 보이고 있다.

도 7a 내지 도 7c를 통해 제공하는 공정 수순 단면도들을 통해 상기 도 6의 구조를 좀더 상세히 설명하도록 한다.

먼저, 도 7a에 도시한 바와 같이 투명한 기판(50) 상에 투명한 캐소드 전극(51)을 형성하고, 그 상부에 불투명한 자외선 차폐층(52)을 형성한 후 그 상부에 차례로 유전층(53) 및 게이트 전극(54)을 형성한다. 상기 불투명한 자외선 차폐층(52)은 고온 공정이 요구되는 환경에서 주로 비정실 실리콘층이 사용된다. 상기 높게 형성되어야 하는 유전층(53)은 다양한 유사 공정들에 공통 적용될 수 있는 범용 장비로 용이하게 형성할 수 있으므로 다른 절연층 대신 유전층(53)이 이용이 일반화 되고 있다.

그리고, 도 7b에 도시한 바와 같이 전계방출 영역을 정의하기 위해 상기 게이트 전극(54), 유전층(53) 및 자외선 차폐층(52)을 차례로 식각하여 게이트홀을 형성하고, 그 상부 전면에 감광성 에미터 페이트스(55)을 형성한 후 기판 배면에서 노광하여 상기 자외선 차폐층(52)이 일부 제거된 노광 창 부분에 위치한 감광성 에미터 페이스트(55) 부분만 노광되도록 한다. 상기 감광성 에미터 페이스트(55)는 주로 감광성 물질이 포함된 탄소 나노튜브 페이스트를 이용한다. 상기의 경우, 자외선 차폐층(52)이 자기정렬되기 때문에 별도의 정렬이 요구되지 않아 공정이 용이하다는 특징이 있다.

그리고, 도 7c에 도시한 바와 같이 상기 노광된 에미터 페이스트(55)를 현상하면 노광된 게이트홀 하부 영역의 에미터 페이스트(55)를 제외한 나머지 부분이 제거되며, 잔류하는 에미터 페이스트(55)를 소성하여 전자 방출부로 이용할 수 있게 된다.

따라서, 좁고 깊은 형태의 게이트홀을 형성하더라도 비교적 정확하게 에미터 물질을 형성할 수 있는 장점이 있고, 상기 언급한 바와 같이 자기 정렬 기능에 의해 공정이 용이하다는 장점이 있다. 그러나, 상기 자외선 차폐층(52)으로 사용되는 비정질 실리콘은 그 상부의 유전체(53)가 고온에서 소성될 때 반응하여 산화되기 때문에 차폐특성이 저해되거나 완전 투과될 수 있으며, 이러한 자외선 차폐층(52)의 변성은 게이트홀 형성시 식각을 방해하거나 인접 영역까지 식각될 수 있는 가능성을 증가시키므로 완전한 홀을 형성하기 어렵고 게이트홀들 간 형태 편차를 발생시켜 발광 균일도가 저해되는 치명적인 문제점이 있다.

도 8a 내지 도 8d는 상기 도 7a 내지 도 7c에 도시한 공정과는 다른 방식으로 배면 노광을 실시하여 에미터 페이스트를 게이트홀 하부에 형성하는 방법으로, 이 경우에는 자외선을 차폐하는 희생층을 형성하여 에미터 영역을 정의한 후 상기 희생층을 제거하는 방법을 이용한다.

먼저, 도 8a에 도시한 바와 같이 투명 기판(60) 상부에 투명 캐소드 전극(61)을 형성하고, 그 상부에 유전층(62)과 게이트 전극(63)을 형성한다.

그리고, 도 8b에 도시한 바와 같이 상기 게이트 전극(63)과 유전층(62)의 일부 영역을 식각 제거하여 전계방출 영역을 정의한 후, 해당 구조물 전면에 자외선 차폐층으로 사용될 희생층(64)을 형성한다. 상기 희생층은 이후 제거되어야 할 것이므로 다른 층들과의 식각 선택성이 높아야 하기 때문에 W를 주로 사용하게 된다.

그리고, 도 8c에 도시한 바와 같이, 상기 형성된 희생층(64) 중에서 에미터가 형성될 게이트홀 내부의 일부 영역 만을 선택적으로 식각하여 제거한 후 상기 구조물 전면에 감광성 에미터 페이스트(65)를 형성한 후 배면 노광한다.

그리고, 도 8d에 도시한 바와 같이 상기 감광된 에미터 페이스트(65)를 현상하여 감광되지 않은 부분을 제거한 후 상기 희생층(65)을 식각하여 제거하면 게이트홀 하부의 일부 영역에 탄소 나노튜브(65)가 형성된다.

이 경우, 고온 공정이 완료된 후에 차폐판으로 사용될 희생층(65)이 형성되므로 의도하지 않은 반응이 발생하지는 않지만, 상기 희생층(65)으로 사용되는 W을 제거할 경우 게이트홀 내부면의 W이 완전히 제거되지 않아 게이트 전극(63)과 캐소드 전극(61) 사이에 단락이 발생할 위험이 있고, 게이트 홀 내부에 형성된 희생층(65)의 일정 영역을 선택적으로 제거해야 하므로 이 과정에서 정렬 오차가 발생하기 쉬워 추후 에미터가 게이트홀의 중심에 형성되지 않고 그 내부에서 편심되어 발 광 균일도가 달라지는 문제가 발생할 수 있으며, 이는 패널이 대면적화 될수록 더욱 심각해 질 수 있다.

상기한 바와 같이 종래 애노드 고전계에 의한 영향이 작은 노멀 게이트형 전계방출 소자는 좁고 깊은 게이트홀이 요구되며, 상기 게이트홀 내부에 에미터 물질이 정밀하게 형성되어야 하므로 희생층을 적용하거나 캐소드층 상부에 별도의 차폐층을 적용하고 감광성 에미터 물질을 형성한 후 특정 부분만 노광하는 것으로 상기 미세한 게이트홀 내부에 에미터 물질을 형성하였으나, 희생층을 이용하는 경우에는 정렬 문제와 희생층 제거 문제로 인해 소자 특성이 열화될 수 있고, 캐소드 전극 상부에 별도의 차폐층을 적용하는 경우에는 해당 차폐층과 그 상부의 유전층이 반응하여 차폐특성이 악화되거나 게이트홀 형성이 불완전해지는 문제점이 있었다.

상기한 바와 같은 종래의 문제점들을 해결하기 위한 본 발명은, 배면 노광을 위한 투명한 기판 상부에 자외선 차폐층 패턴을 미리 형성하고, 그 상부에 캐소드 전극을 형성한 후, 그 상부에 일반적인 노멀게이트 구조를 형성하도록 하는 것으로, 상기 캐소드 전극에 의해 자외선 차폐층을 보호하여 불필요한 반응이나 식각에 의한 상기 차폐층의 손상을 방지할 수 있도록 함으로써, 균일하고 정밀한 전계방출부를 구현할 수 있도록 한 자외선 차폐층을 구비한 전계방출소자를 제공하는데 그 목적이 있다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 투명 기판 상에 형성 되며 에미터가 형성될 부분만 선택적으로 제거된 자외선 차폐층과; 상기 자외선 차폐층 상부에 형성된 투명한 캐소드 전극과; 상기 제거된 영역을 가지는 자외선 차폐층의 상부에 형성된 캐소드 전극이 노출되도록 전계방출 영역이 정의된 절연층 및 그 상부에 형성된 게이트 전극과; 상기 자외선 차폐층의 제거된 부분이 정의하는 형태로 상기 캐소드 전극 상부에 형성된 에미터를 포함하는 것을 특징으로 한다.

상기 자외선 차폐층은 상기 캐소드 전극으로 보호될 수 있도록 상기 캐소드 전극과 동일하거나 더 작은 형태를 가진 것을 특징으로 한다.

상기 절연층과 캐소드 전극 사이에 상기 절연층을 손상으로부터 보호하고 상기 절연층을 투과하는 자외선을 차단하기 위한 제 2자외선 차폐층이 더 형성된 것을 특징으로 한다. 상기 제 2자외선 차폐층은 상기 에미터가 형성될 부분만 선택적으로 제거된 자외선 차폐층과 구별되도록 하기 위해 그렇게 명명되어진 것으로, 상기 제 2자외선 차폐층은 하기 설명에서 상부 자외선 차폐층으로도 명명된다. 또한, 상기 자외선 차폐층은 하부 자외선 차폐층으로도 명명된다.

상기한 바와 같은 본 발명의 실시예들을 첨부한 도면들을 참고하여 상세히 설명하면 다음과 같다.

도 9는 본 발명 일 실시예의 구조를 보인 단면도 및 평면도로서, 도시된 바와 같이 캐소드 전극(112)과 게이트 전극(115) 전극의 교차 영역에 형성된 게이트홀 및 이를 전계 방출 영역으로 하여 그 내부에 형성된 탄소 나노튜브(116) 에미터를 가지는 노멀 게이트형 전계방출 패널의 평면 구조(도 9a)와 하나의 셀 영역(C-C')에 대한 단면도 구조(도 9b)를 보인 것이다. 상기 단면도 구조를 통해 알 수 있듯이 기판(100)과 캐소드 전극(112) 사이에 자외선 차폐층(또는 하부 자외선 차폐층)(111)이 형성되어 있음을 알 수 있다. 이를 통해 본 발명은 배면노광 방식으로 좁고 깊은 게이트홀 내부에 정밀하게 에미터를 형성하면서도 차폐층에 의한 영향을 최소화하도록 한다는데 주목할 만한 특징이 있는 것이다.

상기 본 발명의 특징이 나타나는 단면 구조를 보다 상세히 살펴보면, 투명한 기판(110) 상부에 불투명한 하부 자외선 차폐층 패턴(111)이 형성되고, 그 상부에 캐소드 전극(112)이 형성된다. 상기 하부 자외선 차폐층 패턴(111)은 감광성 에미터 페이스트가 적용될 경우 노광을 통해 잔류시킬 감광성 에미터 페이스트가 위치하는 영역만 제거되어 노광 창으로 사용될 수 있도록 형성되고, 도시된 바와 같이 그 상부에 형성된 캐소드 전극(112)과 동일한 패턴 구조를 가진다.

상기 구조물 상부에 형성되는 절연층/유전층(113) 및 그 상부에 위치한 게이트 전극(115)의 구조는 일반적인 노멀 게이트 구조와 동일하며, 상기 절연층/유전층(113)과 상기 게이트 전극(115) 사이에 보조적인 상부 자외선 차폐층 패턴(또는 제2 자외선 차폐층 패턴)(114)이 더 형성되어 상기 절연층/유전층(113)을 투과하는 자외선에 의한 노광을 방지하도록 한다.

이 경우, 상기 하부 자외선 차폐층 패턴(111)은 도핑에 따라 전기 저항을 조절하여 소자에 절절한 저항층을 구현할 수 있는 특징과 함께 절연층/유전층(113) 형성을 위한 고온 공정에 대한 내성이 높은 특징도 함께 가지는 비정질 실리콘으로 형성될 수 있으며, 이때, 상기 절연층/유전층(113) 형성을 위한 고온 공정에서 상기 절연층/유전층(113)과 반응하지 않도록 상기 캐소드 전극(112)이 상기 하부 자외선 차폐층 패턴(111)을 보호하고 있으므로 상기 하부 자외선 차폐층 패턴(111)은 후속 공정 중에도 자외선 차폐특성을 그대로 유지할 수 있게 된다. 또한, 상기 캐 소드 전극(112)이 상기 절연층/유전층(113)을 식각하여 게이트홀을 형성할 경우 식각 방지층으로 사용되어 상기 하부 자외선 차폐층 패턴(111)을 보호하므로 식각에 의한 영향도 방지할 수 있다.

상기와 같은 구조를 가지는 전계방출 소자를 제조하는 과정을 도 10a 내지 도 10g에 도시한 수순 단면도를 참조하여 보다 상세히 설명하도록 한다.

먼저, 도 10a에 도시한 바와 같이 투명 유리기판(110) 상부에 하부 자외선 차폐층(111) 패턴을 형성한다. 상기 하부 자외선 차폐층(111)은 화학기상증착, 물리기상증착 등의 방법으로 소재 물질층을 성막한 다음 전계방출 에미터가 형성될 바닥 형상부의 크기 만큼 제거하여 노광 창을 형성한다. 상기 하부 자외선 차폐층(111)으로는 비정질 실리콘 등과 같이 저항층으로 사용가능한 물질을 사용하거나 절연층 공정 형성온도 등을 고려하여 열에 강하고 상기 투명 유리기판(110)과 선택적 식각이 가능한 금속 및 금속산화물을 사용할 수 있다. 상기 하부 자외선 차폐층(111)은 자외선을 차폐할 수 있는 두께로 형성해야 하는데, 공정에 따라 다르지만 비정질 실리콘의 경우 1000Å이상으로 구성한다.

그리고, 도 10b에 도시한 바와 같이 하부 자외선 차폐층(111) 상부에 투명한 전극물질을 형성하여 식각하는 것으로 캐소드 전극(112)을 형성하고, 상기 캐소드 전극(112)을 마스크로 상기 하부 자외선 차폐층(111)을 습식 및 건식 식각하여 셀 영역을 정의한다. 상기 하부 자외선 차폐층(111)은 식각되지 않고 투명기판(110) 전면에 잔류할 수 있으나, 후속되는 절연층과의 접착성이나 고온에서의 반응성 문제로 인해 상기와 같이 캐소드 전극(112)과 동일하게 식각하여 상기 캐소드 전극 (112)을 보호층으로 이용하는 것이 바람직하다. 상기 투명한 캐소드 전극(112)으로는 ITO 등과 같은 투명하면서 고온에 대한 내성이 있으며, 후속되는 절연층과 선택적 식각이 가능한 도전물질을 사용하며, ITO를 적용하는 경우 1000Å 이상을 스퍼터링법으로 형성한다.

그리고, 도 10c에 도시한 바와 같이 상기 형성된 구조물 상부 전면에 절연층(113), 보호층(114) 및 게이트 전극(115)을 차례로 형성한다. 통상적으로 상기 절연층(113)의 형성은 인쇄후 소성을 통하여 얻어지는 후막 절연층과 화학기상증착이나 물리기상증착 등을 통하여 형성되는 박막 절연층으로 형성된다. 후막 절연층의 경우 PbO, B₂O₃, SiO₂ 등으로 구성된 유리질 분말을 페이스트 상태로 만들어 스크린 인쇄후 400~580℃ 정도에서의 소성을 통하여 5~50um 정도의 두께의 후막을 얻게 되는데 이 경우에는 후공정에 의한 상기 절연층(113)의 손상을 막기 위하여 상부에 보호층을 필요로 하게 된다. 상부 보호층(114)으로는 100~5000Å 정도의 두께로 박막 절연층을 형성하게 되는데 주로 실리콘 산화막이나 실리콘 질화막을 형성하게 된다. 박막 절연층을 고속 증착하여 1~10um 정도의 절연층을 구성하는 경우라면 상부에 별도로 보호층을 형성할 필요는 없다. 상기 보호층(114)은 자외선이 투과하지 않는 상기와 같은 조성으로 형성하면 하부의 절연층(113)을 보호하는 역할과 함께 상부 자외선 차폐층으로서의 역할도 함께 수행할 수 있다.

이러한 상부 자외선 차폐층으로 동작할 수 있는 보호층(114)이 있는 경우와 없는 경우에 따라 후속되는 감광성 에미터 페이스트 도포 방식이 달라져야 하며, 이는 이후 해당 공정 부분에서 더욱 상세히 설명하도록 한다.

상기 게이트 전극(115)으로는 Mo, Ti, Cr, Al 등의 금속층으로 구성할 수 있으며 통상적으로 1000~5000Å 정도의 두께로 형성한다.

그리고, 도 10d에 도시한 바와 같이 상기 형성된 게이트 전극(115)을 소자별 배선에 맞추어 식각하여 형성하고, 전자 방출 영역을 정의하기 위한 게이트홀 형성을 위해 포토레지트 패턴(PR)을 형성한다.

그리고, 도 10e는 상기 형성된 포토레지스트 패턴(PR)을 이용하여 게이트 전극(115), 보호층(114), 그리고 절연층(113)을 차례로 건식 내지는 습식 식각한다. 이 과정에서 상기 투명한 캐소드 전극(112)은 식각 정지층 역할을 하며 동시에 그 하부에 형성된 하부 자외선 차폐층(111)의 보호층 역할을 한다. 상기 사용되는 포토레지스트 패턴(PR)은 상기 절연층(113)이 박막으로 형성되어 있고 식각 공정이 건식 식각이나 디핑(dipping)방식의 습식 식각공정인 경우에는 통상적인 전극공정에 사용하는 3㎛이하의 포토레지스트를 사용할 수 있지만 상기 절연층(113)이 인쇄방식의 후막절연층으로 형성된 경우나 박막 절연층 형성방법으로 고속으로 증착하여 후막을 형성한 경우라면 포토레지스트를 두껍게 가져갈 필요가 있으므로 도금몰드용 포토레지스트 등을 사용하여야 한다.

그리고, 도 10f에 도시한 바와 같이 상기 형성된 구조물 전면에 감광성 에미터 페이스트(116) 물질을 스크린 인쇄한 후 상기 하부 자외선 차폐층(111)에 형성된 노광창으로 자외선을 노광한다. 상기 감광성 에미터 페이스트(116)의 스크린 인쇄 방식은 크게 두가지로 나뉠 수 있는데 에미터를 형성해야하는 하부 자외선 차폐 층(111)을 제외한 나머지 부분이 상부 자외선 차폐층으로 동작하는 보호층(114)에 의해서 충분히 차폐될 시에는 전면인쇄가 가능하지만 상부 자외선 차폐층으로 사용되는 보호층(114)이 적용되지 않을 경우에는 하부 자외선 차폐층(111)이 형성된 캐소드 전극(112)보다 작은 선폭으로 상기 캐소드 전극방향으로 패턴인쇄를 하거나 상부 게이트 전극(115)보다 작은 선폭으로 상부 게이트 전극(115)방향으로 패턴인쇄를 할 수 있다. 이때 사용되는 감광성 에미터 물질(116)은 카본계 전자 방출물질을 포함하는 네거티브 감광성 물질로 자외선으로 조사된 부분에 패턴이 구현되게 된다.

그리고, 도 10g에 도시한 바와 같이 노광 후 현상하면 도시된 바와 같이 노광된 부분에만 감광성 에미터 물질(116)이 잔류하게 된다. 이후 건조 및 소성을 통하여 페이스트에 포함된 유기물이나 용매를 제거하면 카본계 전자방출원을 가지는 최종 하판이 제조된다.

상기 공정에서 하부 자외선 차폐층(111)을 비정질 실리콘으로 형성한 경우, 상부 절연층(113)으로 고온 소성이 요구되는 유전체를 사용한다면, 해당 소성공정 중 상기 비정질 실리콘의 산화를 완전히 방지하기는 어렵다. 그러나, 상기 도시한 구조에서는 투명전극에 포함된 산소에 의해 그 표면만 균일하게 산화되게 되므로 차폐특성과 에미터 형상 균일성을 저하시키지 않기 때문에 균일한 전계방출을 보장할 수 있다.

전술한 공정 수순을 통해 본원 발명의 구조가 제조되지만, 상기 공정으로 본 발명의 구조를 제조하는 방법이 제한되지는 않으며, 상기 하부 자외선 차폐층(111) 을 패터닝하는 시점이나 방법, 상기 투명 캐소드 전극(112)을 패터닝하는 시점이나 방법, 상기 절연층(113)을 형성하는 각종 방법등은 상기 설명한 방법 외에도 다양한 변형이 가능하며, 이러한 공정상의 변형이나 응용 등에 무관하게 상기 설명한 본원 발명의 구조가 본원 발명의 핵심이라는 것에 주의한다.

상기한 바와 같은 본 발명 자외선 차폐층을 구비한 전계방출소자는 배면 노광을 위한 투명한 기판 상부에 자외선 차폐층 패턴을 미리 형성하고, 그 상부에 캐소드 전극을 형성한 후, 그 상부에 일반적인 노멀게이트 구조를 형성하도록 하는 것으로, 상기 캐소드 전극에 의해 자외선 차폐층을 보호하여 불필요한 반응이나 식각에 의한 상기 차폐층의 손상을 방지할 수 있도록 함으로써, 균일하고 정밀한 전계방출부를 구현할 수 있는 효과가 있으며, 이를 통해 애노드 고전계에 영향이 없는 대면적 패널을 고해상도로 구현할 수 있게 되는 효과가 있다.

Claims

투명 기판 상에 형성되며 에미터가 형성될 부분만 선택적으로 제거된 자외선 차폐층과; 상기 자외선 차폐층 상부에 형성된 투명한 캐소드 전극과; 상기 제거된 영역을 가지는 자외선 차폐층의 상부에 형성된 캐소드 전극이 노출되도록 전계방출 영역이 정의된 절연층 및 그 상부에 형성된 게이트 전극과; 상기 자외선 차폐층의 제거된 부분이 정의하는 형태로 상기 캐소드 전극 상부에 형성된 에미터를 포함하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 1항에 있어서, 상기 자외선 차폐층은 상기 캐소드 전극으로 보호될 수 있도록 상기 캐소드 전극과 동일하거나 더 작은 형태를 가진 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 1항에 있어서, 상기 자외선 차폐층의 제거된 영역은 그 상부의 캐소드 전극 중심부에 위치하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 1항에 있어서, 상기 자외선 차폐층의 제거된 영역은 상기 절연층이 정의하는 전계방출 영역의 중심에 위치하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 1항에 있어서, 상기 절연층과 게이트 전극 사이에 상기 절연층을 손상으로부터 보호하고 상기 절연층을 투과하는 자외선을 차단하기 위한 제 2자외선 차폐층이 더 형성된 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 5항에 있어서, 상기 제 2자외선 차폐층은 실리콘 산화막 또는 실리콘 질화막의 조성을 가진 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 5항에 있어서, 상기 제 2자외선 차폐층은 100~5000Å의 두께를 가지는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 1항에 있어서, 상기 자외선 차폐층은 상기 절연층을 소성하기위한 온도에 대한 내성을 가지는 금속 또는 금속 산화물로 형성된 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
제 1항에 있어서, 상기 자외선 차폐층은 비정질 실리콘으로 형성되는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
삭제
삭제
제 1항에 있어서, 상기 에미터는 탄소 나노튜브, 다이아몬드상 탄소, 그라파이트 나노 화이버, 그라파이트를 포함하는 탄소계 전자 방출 물질들 중 적어도 하나를 포함하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.