KR20050086230A - 전자 방출 표시 소자 및 이의 제조 방법 - Google Patents

전자 방출 표시 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20050086230A
KR20050086230A KR1020040012628A KR20040012628A KR20050086230A KR 20050086230 A KR20050086230 A KR 20050086230A KR 1020040012628 A KR1020040012628 A KR 1020040012628A KR 20040012628 A KR20040012628 A KR 20040012628A KR 20050086230 A KR20050086230 A KR 20050086230A
Authority
KR
South Korea
Prior art keywords
emitter
substrate
electrode
cathode electrode
forming
Prior art date
Application number
KR1020040012628A
Other languages
English (en)
Other versions
KR101009983B1 (ko
Inventor
안상혁
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040012628A priority Critical patent/KR101009983B1/ko
Priority to US11/066,855 priority patent/US7541732B2/en
Priority to CNB2005100716173A priority patent/CN100437875C/zh
Priority to JP2005051670A priority patent/JP4651084B2/ja
Publication of KR20050086230A publication Critical patent/KR20050086230A/ko
Application granted granted Critical
Publication of KR101009983B1 publication Critical patent/KR101009983B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L9/00—Rigid pipes
    • F16L9/02—Rigid pipes of metal
    • F16L9/04—Reinforced pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L9/00—Rigid pipes
    • F16L9/006—Rigid pipes specially profiled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Abstract

본 발명은 기판에 매립된 에미터를 구비하는 전자 방출 표시 소자 및 이의 제조 방법에 관한 것으로, 본 발명의 전자 방출 표시 소자는, 오목한 홈 형상의 에미터 수용부들을 구비하는 제1 기판; 상기 제1 기판의 에미터 수용부들에 배치되는 에미터들; 상기 에미터들과 전기적으로 통전하도록 상기 제1 기판에 제공되는 캐소드 전극; 상기 캐소드 전극 위에 제공되는 절연층; 상기 절연층 위에 제공되는 게이트 전극; 상기 제1 기판에 대향 배치되는 제2 기판; 상기 제2 기판에 제공되는 애노드 전극 및 형광 스크린; 및 상기 에미터들에서 방출된 전자의 이동 경로를 형성하는 게이트 홀;을 포함한다. 이러한 구성의 전자 방출 표시 소자는 일정 깊이의 에미터 수용부에 에미터를 배치하고 있으므로, 종래와 동일한 박막상의 절연층을 사용하면서도 에미터와 애노드 전극간의 간격이 종래보다 증가되어 다이오드형 전자 방출 현상을 억제할 수 있다. 따라서, 애노드 전극에 고전압을 인가할 수 있으며, 이로 인해 휘도 향상이 가능하다. 그리고, 상기 에미터와 게이트 전극 사이에 높이차가 크게 형성되므로, 에미터에서 방출된 전자빔의 퍼짐 현상을 억제할 수 있어 색순도 향상이 가능하다.

Description

전자 방출 표시 소자 및 이의 제조 방법{ELECTRON EMISSION DISPLAY AND METHOD FOR FABRICATING THEREOF}
본 발명은 전자 방출 표시 소자에 관한 것으로, 보다 상세하게는 기판에 매립된 에미터를 구비하는 전자 방출 표시 소자 및 이의 제조 방법에 관한 것이다.
냉음극을 이용하는 전자 방출 표시 소자는 크게 에프이디(FED: Field Emission Display), 에스이디(SED: Surface Conduction Emitting Display), 엠아이엠(MIM; Metal Insulator Matal)으로 나눌 수 있다.
이 중에서, 상기 전계 방출 표시 소자(FED; field emission display device)는 양자역학적인 터널링 효과를 이용하여 캐소드 전극에 제공된 에미터에서 전자를 방출시키고, 방출된 전자는 애노드 전극에 제공된 형광층에 충돌하여 상기 형광층을 여기시킴으로써 소정의 화상을 구현하는 표시 소자이다.
미국 특허번호 제3,665,241호에 개시된 바와 같이, 초기의 전계 방출 표시 소자는 캐소드 전극상에 원추상의 금속 팁을 형성하고, 상기 금속 팁 주위에 게이트 전극을 형성하며, 양 전극 사이에 임계 전압 이상의 전압차가 발생되도록 구동 전압을 인가하여 금속 팁에서 전자를 방출시키고, 방출된 전자를 애노드 전극에 부착된 형광막으로 가속시켜 소정의 화상을 구현하는 구조로 이루어진다.
그러나 이러한 전계 방출 표시 소자는 상기 금속 팁을 형성하기 위해 고가의 반도체 장비를 사용해야 하기 때문에 제조 단가가 높아지고, 복잡한 제조 공정으로 인해 대면적 디스플레이 구현이 어려운 단점이 있다.
이러한 문제점들을 개선하기 위하여, 상기 전자 방출층을 평면 형상의 면전자원으로 형성하는 전계 방출 표시 소자가 제안되었다.
상기 면전자원은 통상적으로 흑연(graphite), 카본 섬유(carbon fiber), 다이아몬드상카본(DLC: Diamond Like Carbon), 탄소나노튜브(CNT: Carbon Nano-Tube), C60(fulleren) 등의 카본 계열 물질을 이용하여 형성하는데, 근래에는 탄소나노튜브(CNT)가 면전자원으로서 각광받고 있다. 이는 상기 탄소나노튜브의 끝단 곡률 반경이 약 100Å 정도로 미세하여 10 내지 50V 정도의 외부 전압에서도 전자 방출이 원활하게 일어나므로 저전압 구동이 용이하고, 대면적화가 가능한 등의 장점들을 갖기 때문이다.
상기한 카본 계열 물질을 면전자원으로 구비한 전계 방출 표시 소자는 전자 방출을 용이하게 조절하기 위하여 통상 3극관 구조로 제작되는바, 상기 3극관 구조는 게이트 전극이 절연층을 사이에 두고 캐소드 전극의 하부에 위치하는 하부 게이트(under gate) 구조와, 상기 게이트 전극이 절연층을 사이에 두고 캐소드 전극의 상부에 위치하는 상부 게이트(normal gate) 구조의 두가지로 나눌 수 있다.
다시 말하면, 상기 하부 게이트 구조는 캐소드 전극이 게이트 전극과 형광막 사이에 배치된 구조를 말하고, 상부 게이트 구조는 게이트 전극이 캐소드 전극과 형광막 사이에 배치된 구조를 말하는데, 이하에서는 상부 게이트 구조를 갖는 전계 방출 표시 소자에 대해 설명한다.
위에서 설명한 바와 같이, 상부 게이트 구조의 전계 방출 표시 소자는 게이트 전극이 절연층을 사이에 두고 캐소드 전극의 상부에 배치되므로, 캐소드 전극상에 전자 방출층을 형성하기 위해서는 캐소드 전극의 표면을 노출시키기 위한 게이트 홀을 절연층에 형성해야 하는데, 종래에는 페이스트의 인쇄에 의한 후막 공정 등에 의해 절연층을 일정 높이로 형성하고, 이 절연층의 위로 게이트 전극을 형성하며, 게이트 전극의 위로 감광막을 형성한 후 공지의 습식 식각 방법을 이용하여 게이트 전극 및 절연층을 식각함으로써 캐소드 전극을 노출시키는 게이트 홀을 형성하였다.
그런데, 상기 습식 식각을 이용한 방법에 의하면 식각의 등방성으로 인해 언더컷(under cut) 현상, 즉 식각 시작점의 반대쪽 부분에서 식각된 폭이 식각 시작점에서의 식각된 폭에 비해 좁게 형성되는 현상이 발생된다.
일례로, 높이가 10㎛이고, 식각액에 노출되는 폭이 10㎛인 절연층에 습식 식각을 이용하여 게이트 홀을 형성한 경우, 식각 시작점인 절연층의 상측 표면은 30㎛의 식각폭으로 식각되는데 반하여 하측 표면은 대략 10㎛ 정도의 식각폭으로 식각된다.
이와 같이, 종래의 게이트 홀은 하측의 식각폭이 상측의 식각폭에 비해 절반 이하의 값으로 형성되므로, 실질적으로 면전자원을 형성하기 위한 캐소드 전극의 노출 표면적이 축소된다.
따라서, 상기한 게이트 홀을 갖는 종래의 전계 방출 표시 소자는 미세 화소의 형성이 어려우므로 고해상도의 소자 제조가 용이하지 않으며, 또한 캐소드 전극상에 제공할 수 있는 전자 방출층의 양이 적어 고휘도의 소자 제조가 용이하지 않은 문제점이 있다. 또한, 일정 직경의 게이트 홀을 형성하기 위해 절연층을 두껍게 적층하는 경우에는 애노드 구동 전압이 증가되어 저전압 구동이 용이하지 않은 문제점이 있다.
상기한 문제점을 해결하기 위해, 근래에는 SiO2를 CVD 방식을 이용하여 증착함으로써 대략 1∼3㎛ 정도의 두께를 갖는 박막 형태로 절연층을 형성하고 있다.
그런데, 이 경우에는, 상기 면전자원을 형성하는 후막 공정(인쇄 등)의 특성상 상기 면전자원의 두께가 대략 2∼5㎛ 정도로 형성된다. 따라서, 면전자원의 높이가 게이트 전극보다도 높게 형성되는 경우가 발생되며, 이로 인해 낮은 애노드 전압에 의해서도 전자가 방출되는 다이오드형 전자 방출이 발생되거나, 게이트 전압 구동에 의해 매우 큰 빔퍼짐이 생기는 등의 문제점이 야기된다.
본 발명은 전자 방출원을 기판에 매립 형성함으로써 상기한 문제점들을 해결할 수 있는 전자 방출 표시 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명은,
오목한 홈 형상의 에미터 수용부들을 구비하는 제1 기판;
상기 제1 기판의 에미터 수용부들에 배치되는 에미터들;
상기 에미터들과 전기적으로 통전하도록 상기 제1 기판에 제공되는 캐소드 전극;
상기 캐소드 전극 위에 제공되는 절연층;
상기 절연층 위에 제공되는 게이트 전극;
상기 제1 기판에 대향 배치되는 제2 기판;
상기 제2 기판에 제공되는 애노드 전극 및 형광 스크린; 및
상기 에미터들에서 방출된 전자의 이동 경로를 형성하는 게이트 홀;
을 포함하는 전자 방출 표시 소자를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 캐소드 전극은 크롬(Cr), 알루미늄(Al) 또는 몰리브덴(Mo) 등의 불투명 전극 재질로 이루어진다. 이때, 상기 캐소드 전극은 후면 노광 방법을 이용한 에미터 형성이 가능하도록 하기 위해 제1 기판의 상기 에미터 수용부를 제외한 제1 기판의 표면에만 제공하는 것이 바람직하다.
그리고, 상기 에미터의 상부 표면과 상기 캐소드 전극의 표면의 높이 차를 ±1㎛ 이하의 범위로 형성하는 것이 바람직하다.
이러한 구성의 전자 방출 표시 소자는, 에미터 수용부를 형성하기 위한 홀 패턴을 구비하는 캐소드 전극을 제1 기판에 형성하는 단계; 상기 홀 패턴에 의해 노출된 부위의 제1 기판을 일정 깊이만큼 식각하여 홈 형상의 에미터 수용부를 형성하는 단계; 상기 캐소드 전극 위에 게이트 홀을 구비하는 절연층 및 게이트 전극을 순차적으로 형성하는 단계; 및 상기 에미터 수용부에 에미터를 형성하는 단계;를 포함하는 전자 방출 표시 소자의 제조 방법에 의해 제조할 수 있다.
그리고, 상기 캐소드 전극을 형성하는 단계는, 불투명 전극 물질을 코팅하는 단계; 및 상기 홀 패턴을 형성하는 단계;를 포함할 수 있으며, 상기 에미터 수용부는 불산이 14.3% 함유된 식각액을 사용하여 딥핑(dipping) 방법으로 형성하는 것이 바람직하고, 이때, 상기 에미터 수용부는 2 내지 3㎛의 깊이로 형성할 수 있다.
본 발명의 다른 바람직한 실시예에 의하면, 상기 캐소드 전극은 ITO 등의 투명 전극 재질로 이루어진다. 이 경우, 상기 캐소드 전극이 상기 제1 기판의 표면 및 에미터 수용부의 내면에 제공되며, 에미터 수용부 내측을 제외한 상기 캐소드 전극 위에는 후면 노광 방법을 이용한 에미터 형성이 가능하도록 하기 위해 저항층 또는 불투명 금속층을 더욱 제공하는 것이 바람직하다.
또한, 상기 에미터의 상부 표면과 상기 저항층 또는 불투명 금속층의 표면의 높이 차를 ±1㎛ 이하의 범위로 형성하는 것이 바람직하다.
이러한 구성의 전자 방출 표시 소자는, 마스크 패턴을 사용하여 제1 기판의 노출된 부위를 일정 깊이만큼 식각하여 홈 형상의 에미터 수용부를 형성하는 단계; 상기 에미터 수용부의 내벽면을 포함하는 제1 기판의 표면에 투명 전극 물질을 코팅하여 캐소드 전극을 형성하는 단계; 상기 에미터 수용부의 내벽면에 제공된 캐소드 전극을 제외한 나머지 부분에 저항층 또는 불투명 금속층을 형성하는 단계; 상기 저항층 또는 불투명 금속층 위에 게이트 홀을 구비하는 절연층 및 게이트 전극을 순차적으로 형성하는 단계; 및 상기 에미터 수용부에 에미터를 형성하는 단계;를 포함하는 전자 방출 표시 소자의 제조 방법에 의해 제조할 수 있다.
이때, 상기 에미터를 형성하는 단계는, 페이스트상의 감광성 전자 방출 물질을 코팅하는 단계; 후면 노광을 이용하여 상기 에미터 수용부 내부의 전자 방출 물질을 경화키는 단계; 및 경화되지 않은 전자 방출 물질을 제거하는 단계;를 포함할 수 있다. 그리고, 상기 에미터 수용부는 전술한 실시예와 동일한 방법으로 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 전자 방출 표시 소자, 특히 전계 방출 표시 소자의 개략적인 단면도를 도시한 것이며, 도 2a 내지 도 2e는 도 1의 제1 기판 제조 공정을 나타내는 단면도를 도시한 것이다.
도면을 참고하면, 전자 방출 표시 소자 중 하나인 전계 방출 표시 소자는 임의의 간격을 두고 대향 배치되며 진공 용기를 구성하는 제1 기판(12)과 제2 기판(14)을 포함한다. 제1 기판(12)에는 전계 형성으로 전자를 방출하는 구성이 제공되고, 제2 기판(14)에는 전자에 의해 가시광을 방출하여 소정의 이미지를 구현하는 구성이 제공된다.
보다 구체적으로, 제1 기판(12)에는 스트라이프 패턴상의 캐소드 전극(16)들이 서로 일정한 간격을 두고 배열되어 있고, 상기 캐소드 전극(16)들 위에는 SiO2를 CVD 방식으로 증착하여 형성한 대략 3㎛ 정도의 두께를 갖는 절연층(18)이 형성되어 있다. 물론, 여기에서 상기 절연층(18)을 형성하기 위한 방법 및 절연층의 두께 등은 제한적이지 않다.
그리고, 상기 절연층(18) 위에는 캐소드 전극(16)과 교차하는 방향으로 스트라이프 패턴상의 게이트 전극(20)들이 서로 일정한 간격을 두고 배열되어 있다.
이러한 구성에 있어서, 상기 캐소드 전극(16)들과 게이트 전극(20)들이 교차하는 영역이 화소 영역으로 형성되는데, 이를 위해 상기 화소 영역의 내측으로 게이트 전극(20)들과 절연층(18) 및 캐소드 전극(16)들에는 게이트 홀(22)이 형성된다.
그리고, 게이트 홀(22)의 하측에는 감광성 전자 방출 물질로 이루어진 에미터(24)가 배치되는데, 본 실시예에서는 상기 절연층(18)이 박막으로 이루어짐으로 인해 발생하는 문제점들을 해결하기 위해, 상기 에미터(24)가 배치되는 위치의 제1 기판(12)을 일정 깊이, 예컨대 대략 2 내지 3㎛ 정도의 깊이로 식각하여 홈상의 에미터 수용부(26)를 형성하고, 상기 에미터 수용부(26)의 내부에 에미터(24)를 배치하고 있다.
본 실시예에서 에미터(24)는 균일한 두께로 형성되는 면전자원으로서, 바람직하게 카본계 물질, 가령 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C60(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지며, 상부 모서리 부분에서 캐소드 전극(16)과 전기적으로 접촉된다.
한편, 제1 기판(12)과 마주보도록 배치되는 제2 기판(14)의 일면에는 애노드 전극(28)이 형성되고, 애노드 전극(28)의 일면에는 형광체들(미도시함)과 흑색막(미도시함)으로 이루어진 형광 스크린(30)이 형성된다. 애노드 전극(28)은 ITO 막과 같은 투명한 전도성 물질로 이루어진다. 한편, 형광 스크린(30) 표면에는 메탈 백(metal back) 효과에 의해 화면의 휘도를 높이는 금속막(도시하지 않음)이 위치할 수 있으며, 이 경우 투명 전극을 생략하고, 금속막을 애노드 전극으로 사용할 수 있다.
상기한 제1 기판(12)과 제2 기판(14)은 그 사이에 스페이서(미도시함)들을 배치한 상태에서 밀봉재(미도시함)에 의해 가장자리가 접합된 다음, 도시하지 않은 배기구를 통해 그 내부가 배기되어 진공 용기를 구성한다. 도시하지는 않았지만, 제1 기판(12)과 제2 기판(14) 사이에 메쉬 형태의 그리드 기판을 배치하여 에미터(24)에서 방출되는 전자들의 집속을 도모할 수 있다.
이와 같이 구성되는 전계 방출 표시 소자는, 외부로부터 게이트 전극(20), 캐소드 전극(16) 및 애노드 전극(28)에 소정의 전압을 공급하여 구동하는데, 게이트 전극(20)과 캐소드 전극(16)의 전압 차에 의해 에미터(24) 주위에 전계가 형성되어 에미터(24)로부터 전자가 방출되면, 방출된 전자들은 애노드 전극(28)에 인가된 고전압에 이끌려 제2 기판(14)으로 향하면서 해당 화소의 형광체(미도시함)에 충돌하여 이를 발광시킴으로써 소정의 표시가 이루어진다.
여기서, 본 실시예에 의한 전계 방출 표시 소자는 제1 기판(12)에 형성된 일정 깊이의 에미터 수용부(26)에 에미터(24)를 배치하고 있으므로, 종래와 동일한 두께의 절연층을 사용하더라도 다이오드형 전자 방출 현상을 억제할 수 있다. 따라서, 애노드 전극에 고전압을 인가할 수 있으며, 이로 인해 휘도 향상이 가능하다.
그리고, 상기 에미터(24)와 게이트 전극(20) 사이에 높이차가 크게 형성되므로, 에미터(24)에서 방출된 전자빔이 화살표 방향을 따라 형광막 스크린(30)에 도달되어 빔 퍼짐 현상을 억제할 수 있다. 따라서, 색순도 향상이 가능하다.
이러한 구성의 전계 방출 표시 소자에 있어서, 상기 제1 기판의 구조물들은 도 2a 내지 2e에 도시한 제조 방법에 따라 제조할 수 있다.
먼저, 도 2a에 도시한 바와 같이, 투명한 제1 기판(12) 위에 금속 전극 물질, 예컨대 크롬(Cr), 알루미늄(Al) 또는 몰리브덴(Mo) 등의 금속 전극 물질을 코팅하여 캐소드 전극(16)으로 사용할 금속막(16')을 형성하고, 도시하지 않은 마스크 패턴을 사용하여 금속막(16')을 패터닝함으로써 에미터 수용부(26)를 형성하기 위한 홀 패턴(H)을 형성한다.
이어서, 도 2b에 도시한 바와 같이 상기 금속막(16')을 마스크로 하여 제1 기판(12)을 식각 처리함으로써 제1 기판(12)에 일정 깊이의 에미터 수용부(26)를 형성한다. 이때, 상기 제1 기판(12)의 식각은 불산이 14.3% 함유된 식각액을 사용하여 딥핑(deeping) 공정을 대략 5분 정도 진행함으로써 2 내지 3㎛ 정도의 깊이를 갖는 에미터 수용부(26)를 형성하는 것이 바람직하다.
여기에서, 상기 에미터 수용부(26)의 깊이를 2 내지 3㎛ 정도로 형성하는 것은 절연층(18) 및 에미터(24)의 두께가 각각 1 내지 3㎛와 2 내지 5㎛ 정도인 점을 고려하여 상기 에미터(24)의 상부 표면과 캐소드 전극 표면간의 높이차가 ±1㎛ 이하의 범위로 유지되도록 하기 위한 것으로, 상기 에미터 수용부(26)의 깊이는 절연층(18)과 에미터(24)의 두께에 따라 적절한 범위 내에서 조절이 가능하다. 도 1에는 에미터의 상부 표면과 캐소드 전극 표면이 동일한 높이로 형성되어 있는 상태를 도시하였다.
계속하여, 상기 금속막(16')을 스트라이프 패턴으로 패터닝하여 캐소드 전극(16)들을 형성한다.
그리고, 도 2c에 도시한 바와 같이, SiO2를 상기 캐소드 전극(16) 위로 증착하여 대략 1 내지 3㎛ 정도의 두께로 절연층(18)을 형성한 후 이를 패터닝하여 상기 에미터 수용부(26)를 노출시키고, 도 2d에 도시한 바와 같이, 절연층(18) 위에 게이트 전극으로 사용할 금속막을 코팅한 후 이를 패터닝하여 캐소드 전극(16)들과 교차하는 스트라이프 패턴의 게이트 전극(20)들을 형성한다.
이때, 상기 에미터 수용부(26)를 노출시키는 게이트 홀(22)은 도 2c 및 2d에 각각 도시한 바와 같이 절연층(18) 및 게이트 전극(20) 코팅 후에 각각 형성할 수도 있고, 도시하지는 않았지만 절연층(18)과 게이트 전극(20)을 순차적으로 적층한 후 한번의 식각 공정으로 형성할 수도 있다.
이후, 페이스트상의 감광성 전자 방출 물질을 에미터 수용부(26) 내부에 채운다. 이때, 상기 전자 방출 물질은 바람직하게 카본계 물질, 가령 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C60(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어진다.
이어서, 도 4e에 도시한 바와 같이, 제1 기판(12)의 후면을 통해 자외선(화살표로 도시함)을 조사하여 에미터 수용부(26)에 채워진 전자 방출 물질을 선택적으로 경화시키고, 현상을 통해 경화되지 않은 전자 방출 물질을 제거하여 대략 2 내지 5㎛ 정도의 두께를 갖는 에미터(24)를 형성한다.
마지막으로 제1 기판(12) 위에 스페이서(미도시함)를 고정하고, 제2 기판(14) 위에 애노드 전극(28)과 형광 스크린(30)을 형성한 다음, 도시하지 않은 밀봉재를 이용하여 제1, 2 기판(12,14)의 가장자리를 접합시키고, 제1, 2 기판(12,14) 내부를 배기시켜 전계 방출 표시 소자를 완성한다.
도 3은 본 발명의 다른 실시예에 따른 전계 방출 표시 소자의 개략적인 단면도이고, 도 4a 내지 도 4e는 도 3의 제1 기판을 제조하는 방법을 나타내는 단면도이다. 본 실시예에서, 전술한 실시예들과 동일한 구성 요소에 대해서는 동일한 도면부호를 부여하며, 이들 구성 요소에 대한 별도의 설명은 생략한다.
본 실시예가 전술한 도 1 및 도 2의 실시예와 다른 점은 제1 기판(12)에 제공되는 캐소드 전극(16a)이 ITO(Indium Tin Oxide) 등의 투명 전극 물질로 이루어진다는 점과, 이 캐소드 전극(16a)이 에미터 수용부(26)의 내면에도 제공된다는 점이며, 또한, 캐소드 전극(16a) 위로 저항층 또는 불투명 금속층(16b)이 제공된다는 점이다.
이러한 구성의 실시예는 에미터(24)와 캐소드 전극(16a)이 에미터(24)의 상부 모서리 부분에서만 접촉하는 전술한 도 1 및 도 2의 실시예와는 달리 에미터(24)와 캐소드 전극(16a)이 에미터(24)의 상면을 제외한 전체 면에서 전기적으로 접촉되므로, 캐소드 전극(16a)과 에미터(24)의 접촉 면적이 증가된다.
따라서, 에미터와 캐소드 전극과의 접촉 저항 및 구동 전압을 감소시킬 수 있고, 전자 방출의 균일성이 향상되며, 면전자원과 캐소드 전극과의 전기적 단락을 방지할 수 있어 소자 특성을 향상시킬 수 있는 효과가 있다.
이러한 구성의 전계 방출 표시 소자의 제1 기판에 형성되는 구조물들은 도 4a 내지 4e에 도시한 방법에 따라 제조할 수 있다.
먼저, 도 4a에 도시한 바와 같이, 도시하지 않은 마스크 패턴을 이용하여 제1 기판(12)에 홈 형상의 에미터 수용부(26)를 형성한다. 이때, 상기 제1 기판(12)의 식각은 전술한 실시예와 동일한 방법으로 실시한다.
이어서, 상기 마스크 패턴을 제거한 후, 도 4b에 도시한 바와 같이 제1 기판(12)의 전체 면상에 ITO 등의 투명 도전 물질을 코팅한 후, 이를 패터닝하여 스트라이프 패턴의 투명한 캐소드 전극(16a)을 형성한다. 이때, 상기 캐소드 전극(16a)은 에미터 수용부(26)의 내면에도 형성된다. 그리고, 상기 캐소드 전극(16a) 위에 저항층 또는 불투명 금속층(16b)을 형성한 후 이를 패터닝하여 상기 에미터 수용부(26)를 노출시킨다. 이때, 상기 저항층 또는 불투명 금속층(16b)은 에미터 수용부(26) 내측의 캐소드 전극(16a)에는 형성하지 않는 것이 바람직한데, 이는 후면 노광 방법을 이용한 에미터(24) 형성이 가능하도록 하기 위한 것이다.
그리고, 도 4c에 도시한 바와 같이, SiO2를 상기 저항층 또는 불투명 금속층(16b) 위로 증착하여 대략 1 내지 3㎛ 정도의 두께로 절연층(18)을 형성한 후 이를 패터닝하여 상기 에미터 수용부(26)를 노출시키고, 도 4d에 도시한 바와 같이, 절연층(18) 위에 게이트 전극으로 사용할 금속막을 코팅한 후 이를 패터닝하여 캐소드 전극(16a)들과 교차하는 스트라이프 패턴의 게이트 전극(20)들을 형성한다.
이때, 상기 에미터 수용부(26)를 노출시키는 게이트 홀(22)은 도 4c 및 4d에 도시한 바와 같이 저항층 또는 불투명 금속층(16b)과 절연층(18) 및 게이트 전극(20) 코팅 후에 각각 형성할 수도 있고, 도시하지는 않았지만 상기한 저항층 또는 불투명 금속층(16b)과 절연층(18) 및 게이트 전극(20)을 순차적으로 적층한 후 한번의 식각 공정으로 형성할 수도 있다.
이후로는 도 4e에 도시한 바와 같이 전술한 실시예에서와 동일한 방법을 사용하여 에미터(24)를 형성한다.
상기에서는 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 상기 실시예로 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상에서 설명한 바와 같이 본 발명은, 제1 기판에 형성된 일정 깊이의 에미터 수용부(22)에 에미터(24)를 배치하고 있으므로, 종래와 동일한 박막상의 절연층을 사용하면서도 에미터와 애노드 전극간의 간격이 종래보다 증가되어 다이오드형 전자 방출 현상을 억제할 수 있다. 따라서, 애노드 전극에 고전압을 인가할 수 있으며, 이로 인해 휘도 향상이 가능하다.
그리고, 투명한 캐소드 전극을 이용한 본 발명의 실시예의 경우에는 에미터와 캐소드 전극의 접촉 면적을 증가시킬 수 있으므로, 에미터와 캐소드 전극과의 접촉 저항 및 구동 전압을 감소시킬 수 있고, 전자 방출의 균일성이 향상되며, 면전자원과 캐소드 전극과의 전기적 단락을 방지할 수 있어 소자 특성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 전자 방출 표시 소자의 개략적인 구성을 나타내는 단면도이다.
도 2a 내지 2e는 도 1에 도시한 제1 기판의 구조물들을 제조하는 방법을 나타내는 공정 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전자 방출 표시 소자의 개략적인 구성을 나타내는 단면도이다.
도 4a 내지 4e는 도 3에 도시한 제1 기판의 구조물들을 제조하는 방법을 나타내는 공정 단면도이다.

Claims (15)

  1. 오목한 홈 형상의 에미터 수용부들을 구비하는 제1 기판;
    상기 제1 기판의 에미터 수용부들에 배치되는 에미터들;
    상기 에미터들과 전기적으로 통전하도록 상기 제1 기판에 제공되는 캐소드 전극;
    상기 캐소드 전극 위에 제공되는 절연층;
    상기 절연층 위에 제공되는 게이트 전극;
    상기 제1 기판에 대향 배치되는 제2 기판;
    상기 제2 기판에 제공되는 애노드 전극 및 형광 스크린; 및
    상기 에미터들에서 방출된 전자의 이동 경로를 형성하는 게이트 홀;
    을 포함하는 전자 방출 표시 소자.
  2. 제 1항에 있어서,
    상기 캐소드 전극이 크롬(Cr), 알루미늄(Al) 또는 몰리브덴(Mo) 등의 불투명 전극 재질로 이루어지는 것을 특징으로 하는 전자 방출 표시 소자.
  3. 제 2항에 있어서,
    상기 캐소드 전극이 제1 기판의 상기 에미터 수용부를 제외한 제1 기판의 표면에만 제공되는 것을 특징으로 하는 전자 방출 표시 소자.
  4. 제 3항에 있어서,
    상기 에미터의 상부 표면과 상기 캐소드 전극의 표면의 높이 차가 ±1㎛이하의 범위로 형성되는 것을 특징으로 하는 전자 방출 표시 소자.
  5. 제 1항에 있어서,
    상기 캐소드 전극이 ITO 등의 투명 전극 재질로 이루어지는 것을 특징으로 하는 전자 방출 표시 소자.
  6. 제 5항에 있어서,
    상기 캐소드 전극이 상기 제1 기판의 표면 및 에미터 수용부의 내면에 제공되는 것을 특징으로 하는 전자 방출 표시 소자.
  7. 제 6항에 있어서,
    상기 에미터 수용부 내측을 제외한 상기 캐소드 전극 위에는 저항층 또는 불투명 금속층이 더욱 제공되는 것을 특징으로 하는 전자 방출 표시 소자.
  8. 제 7항에 있어서,
    상기 에미터의 상부 표면과 상기 저항층 또는 불투명 금속층의 표면의 높이 차가 ±1㎛이하의 범위로 형성되는 것을 특징으로 하는 전자 방출 표시 소자.
  9. 제 1항 내지 제 8항중 어느 한 항에 있어서,
    상기 캐소드 전극이 선형 패턴으로 형성되는 것을 특징으로 하는 전자 방출 표시 소자.
  10. 제 1항 내지 제 8항중 어느 한 항에 있어서, 상기 에미터 수용부는 2 내지 3㎛의 깊이로 형성되는 것을 특징으로 하는 전자 방출 표시 소자.
  11. 에미터 수용부를 형성하기 위한 홀 패턴을 구비하는 캐소드 전극을 제1 기판에 형성하는 단계;
    상기 홀 패턴에 의해 노출된 부위의 제1 기판을 일정 깊이만큼 식각하여 홈 형상의 에미터 수용부를 형성하는 단계;
    상기 캐소드 전극 위에 게이트 홀을 구비하는 절연층 및 게이트 전극을 순차적으로 형성하는 단계; 및
    상기 에미터 수용부에 에미터를 형성하는 단계;
    를 포함하는 전자 방출 표시 소자의 제조 방법.
  12. 제 11항에 있어서, 상기 캐소드 전극을 형성하는 단계는,
    불투명 전극 물질을 코팅하는 단계; 및
    상기 불투명 전극 물질을 스트라이프 패턴으로 형성함과 아울러, 홀 패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 전자 방출 표시 소자의 제조 방법.
  13. 마스크 패턴을 사용하여 제1 기판의 노출된 부위를 일정 깊이만큼 식각하여 홈 형상의 에미터 수용부를 형성하는 단계;
    상기 에미터 수용부의 내벽면을 포함하는 제1 기판의 표면에 투명 전극 물질을 코팅하여 캐소드 전극을 형성하는 단계;
    상기 에미터 수용부의 내벽면에 제공된 캐소드 전극을 제외한 나머지 부분에 저항층 또는 불투명 금속층을 형성하는 단계;
    상기 저항층 또는 불투명 금속층 위에 게이트 홀을 구비하는 절연층 및 게이트 전극을 순차적으로 형성하는 단계; 및
    상기 에미터 수용부에 에미터를 형성하는 단계;
    를 포함하는 전자 방출 표시 소자의 제조 방법.
  14. 제 11항 내지 제 13항중 어느 한 항에 있어서, 상기 에미터를 형성하는 단계는,
    페이스트상의 감광성 전자 방출 물질을 코팅하는 단계;
    후면 노광을 이용하여 상기 에미터 수용부 내부의 전자 방출 물질을 경화키는 단계; 및
    경화되지 않은 전자 방출 물질을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 전자 방출 표시 소자의 제조 방법.
  15. 제 11 내지 제 13항중 어느 한 항에 있어서, 상기 에미터 수용부는 불산이 14.3% 함유된 식각액을 사용하여 딥핑(dipping) 방법으로 형성하는 것을 특징으로 하는 전자 방출 표시 소자의 제조 방법.
KR1020040012628A 2004-02-25 2004-02-25 전자 방출 표시 소자 KR101009983B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040012628A KR101009983B1 (ko) 2004-02-25 2004-02-25 전자 방출 표시 소자
US11/066,855 US7541732B2 (en) 2004-02-25 2005-02-24 Electron emission with electron emission regions on cathode electrodes
CNB2005100716173A CN100437875C (zh) 2004-02-25 2005-02-25 电子发射器件和其制造方法
JP2005051670A JP4651084B2 (ja) 2004-02-25 2005-02-25 電子放出素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040012628A KR101009983B1 (ko) 2004-02-25 2004-02-25 전자 방출 표시 소자

Publications (2)

Publication Number Publication Date
KR20050086230A true KR20050086230A (ko) 2005-08-30
KR101009983B1 KR101009983B1 (ko) 2011-01-21

Family

ID=34858836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040012628A KR101009983B1 (ko) 2004-02-25 2004-02-25 전자 방출 표시 소자

Country Status (4)

Country Link
US (1) US7541732B2 (ko)
JP (1) JP4651084B2 (ko)
KR (1) KR101009983B1 (ko)
CN (1) CN100437875C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846708B1 (ko) * 2006-10-16 2008-07-16 삼성에스디아이 주식회사 발광 장치 및 표시 장치
KR100926218B1 (ko) * 2008-01-31 2009-11-09 경희대학교 산학협력단 전자방출 특성이 향상된 필드 에미터의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009983B1 (ko) * 2004-02-25 2011-01-21 삼성에스디아이 주식회사 전자 방출 표시 소자
KR20060080728A (ko) * 2005-01-06 2006-07-11 삼성에스디아이 주식회사 탄소나노튜브 합성을 위한 촉매층의 패터닝 방법 및 이를이용한 전계방출소자의 제조방법
KR20070070649A (ko) * 2005-12-29 2007-07-04 삼성에스디아이 주식회사 전자 방출 소자, 이를 구비한 백라이트 유닛, 이를 구비한평판 디스플레이 장치 및 전자 방출 소자의 구동 방법
KR20070120318A (ko) * 2006-06-19 2007-12-24 삼성에스디아이 주식회사 전자 방출 디바이스와 이의 제조 방법 및 이를 이용한 전자방출 표시장치
KR20080044702A (ko) * 2006-11-17 2008-05-21 삼성에스디아이 주식회사 전자 방출 디바이스, 그 제조 방법 및 그를 이용한 전자방출 디스플레이
KR100863959B1 (ko) * 2007-05-18 2008-10-16 삼성에스디아이 주식회사 발광 장치 및 이를 구비한 표시 장치
JP2011510431A (ja) * 2007-07-26 2011-03-31 シーイービーティー・カンパニー・リミティッド ナノ構造チップを備えた電子放出源及びこれを用いた電子カラム
KR100913179B1 (ko) * 2008-01-09 2009-08-20 삼성에스디아이 주식회사 발광 장치 및 이 발광 장치를 광원으로 사용하는 표시 장치
CN101339955B (zh) * 2008-06-16 2010-09-22 启东市捷捷微电子有限公司 门极灵敏触发单向可控硅芯片及其生产方法
KR20100084074A (ko) * 2009-01-15 2010-07-23 삼성에스디아이 주식회사 발광 장치 및 이를 구비한 표시 장치
CN101587895B (zh) * 2009-04-29 2011-02-16 启东市捷捷微电子有限公司 门极灵敏触发单向晶闸管芯片及其制造方法
KR20120139383A (ko) * 2011-06-17 2012-12-27 삼성전자주식회사 전계방출패널 및 그를 구비한 액정 디스플레이와 전계방출 디스플레이
KR102180748B1 (ko) 2019-08-21 2020-11-19 연세대학교 산학협력단 멀티코어 케이블 결함 분류 시스템 및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578901A (en) * 1994-02-14 1996-11-26 E. I. Du Pont De Nemours And Company Diamond fiber field emitters
JP3234740B2 (ja) 1994-06-09 2001-12-04 キヤノン株式会社 画像表示装置
JP2809129B2 (ja) * 1995-04-20 1998-10-08 日本電気株式会社 電界放射冷陰極とこれを用いた表示装置
JP3836539B2 (ja) * 1996-07-12 2006-10-25 双葉電子工業株式会社 電界放出素子およびその製造方法
JPH10125215A (ja) * 1996-10-18 1998-05-15 Nec Corp 電界放射薄膜冷陰極及びこれを用いた表示装置
JP2000123711A (ja) * 1998-10-12 2000-04-28 Toshiba Corp 電界放出型冷陰極及びその製造方法
WO2000052726A1 (en) 1999-03-04 2000-09-08 Electrovac, Fabrikation Elektrotechnischer Spezialartikel Gesellschaft M.B.H. Cathode structure for a field emission display
KR100812873B1 (ko) * 2000-07-19 2008-03-11 마츠시타 덴끼 산교 가부시키가이샤 전자방출소자, 그 제조방법 및 그것을 이용한 화상표시장치
EP1315191B1 (en) * 2001-11-23 2007-08-22 Samsung SDI Co. Ltd. Composite for paste including carbon nanotubes, electron emitting device using the same, and manufacturing method thereof
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
KR100852690B1 (ko) * 2002-04-22 2008-08-19 삼성에스디아이 주식회사 전계 방출 표시소자용 탄소 나노 튜브 에미터 페이스트조성물 및 이를 이용한 전계 방출 표시소자용 탄소 나노튜브 에미터의 제조방법
CN100345239C (zh) * 2003-03-26 2007-10-24 清华大学 碳纳米管场发射显示装置的制备方法
KR101009983B1 (ko) * 2004-02-25 2011-01-21 삼성에스디아이 주식회사 전자 방출 표시 소자
KR20050111705A (ko) * 2004-05-22 2005-11-28 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 전계방출 표시소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846708B1 (ko) * 2006-10-16 2008-07-16 삼성에스디아이 주식회사 발광 장치 및 표시 장치
KR100926218B1 (ko) * 2008-01-31 2009-11-09 경희대학교 산학협력단 전자방출 특성이 향상된 필드 에미터의 제조방법

Also Published As

Publication number Publication date
JP4651084B2 (ja) 2011-03-16
US7541732B2 (en) 2009-06-02
KR101009983B1 (ko) 2011-01-21
CN1702800A (zh) 2005-11-30
JP2005243641A (ja) 2005-09-08
CN100437875C (zh) 2008-11-26
US20050184634A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
JP4651084B2 (ja) 電子放出素子の製造方法
US7710014B2 (en) Electron emission device, electron emission display device using the same and method of manufacturing the same
US6922014B2 (en) Field emission display device having carbon-based emitters
KR20050111705A (ko) 전계방출소자와, 이를 적용한 전계방출 표시소자
KR20010062703A (ko) 전계 방출형 캐소드, 전자 방출 장치, 및 전자 방출장치의 제조 방법
KR20060124209A (ko) 전자 방출 소자와 이의 제조 방법
JP4418801B2 (ja) 電子放出デバイス，電子放出表示デバイス，および電子放出デバイスの製造方法
KR20070043391A (ko) 전자 방출 디바이스, 이를 이용한 전자 방출 표시 디바이스및 이의 제조 방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
KR101017037B1 (ko) 전자 방출 표시장치
KR20090131169A (ko) 전자 방출 소자, 이를 구비한 전자 방출형 백라이트 유닛및 그 제조 방법
JP2005317534A (ja) 電子放出表示装置
KR20060113192A (ko) 전자 방출 소자 및 그 제조 방법
KR940011723B1 (ko) Fed의 제조방법
KR20080045016A (ko) 전자 방출 디바이스, 전자 방출 디바이스의 제조 방법, 및전자 방출 디바이스를 구비한 발광 장치
KR20060060482A (ko) 전자 방출 소자 및 이의 제조 방법
KR100266224B1 (ko) 전계방출 소자 및 그 제조방법과 그를 이용한전계방출 디스플레이 장치
KR101049821B1 (ko) 전자 방출 소자
KR100700528B1 (ko) 자외선 차폐층을 구비한 전계방출소자
KR100763893B1 (ko) 굴곡진 ｃｎｔ층을 갖는 전자방출소자의 제조 방법
KR20070056614A (ko) 전자 방출 디바이스의 제조 방법
JP2006244980A (ja) 電子放出素子とその製造方法
KR20070044172A (ko) 전자 방출 소자 및 그 제조 방법
KR20070046516A (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
KR20070046512A (ko) 전자 방출 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee