JP2005243641A - 電子放出素子とその製造方法 - Google Patents

Abstract

【課題】 本発明は，ビーム拡散を抑制して他色発光を減らし，アノード電界によるダイオード型電子放出を抑制するための電子放出素子とその製造方法に関する。
【解決手段】 本発明の電子放出素子は，凹部を備える基板２と，凹部を満たして位置する電子放出部１２と，電子放出部１２と電気的に連結されるように基板に提供されるカソード電極６と，絶縁層を隔ててカソード電極６上部に形成されるゲート電極１０とを含む。
【選択図】 図１

Description

本発明は電子放出素子に関し，より詳しくは，真空中で電界が加わると，電子を放出する物質で電子放出部を形成した電子放出素子及びその製造方法に関するものである。

一般的に電子放出素子は，電子源の種類によって熱陰極（ｈｏｔ ｃａｔｈｏｄｅ）を利用する方式と冷陰極（ｃｏｌｄ ｃａｔｈｏｄｅ）を利用する方式とに分類することができる。

ここで，冷陰極を利用する方式の電子放出素子としては，電界エミッタアレイ（ｆｉｅｌｄ ｅｍｉｔｔｅｒ ａｒｒａｙ；ＦＥＡ）型，表面電導放出（ｓｕｒｆａｃｅ ｃｏｎｄｕｃｔｉｏｎ ｅｍｉｓｓｉｏｎ；ＳＣＥ）型，金属−絶縁層−金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ；ＭＩＭ）型，金属−絶縁層−半導体（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＭＩＳ）型などが知られている。

この中でＦＥＡ型は，仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が低く，縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）の大きな物質を電子源として使用する場合，真空中で電界によって容易に電子が放出される原理を利用し，モリブデン（Ｍｏ）又はシリコン（Ｓｉ）などを主材質とする先端の尖ったチップ構造物や，カーボンナノチューブ，黒鉛，及びダイアモンド状カーボンのようなカーボン系物質を電子源に適用した例が開発されている。

公知のＦＥＡ型電子放出素子の一構造は，基板上にカソード電極と絶縁層が形成され，絶縁層上に，ゲート電極がカソード電極と直交する方向に沿って形成され，カソード電極とゲート電極の交差領域ごとに，ゲート電極と絶縁層にカソード電極の一部表面を露出させる開口部が形成され，開口部内側のカソード電極上に電子放出部が形成された構造である。

前記構造で，絶縁層は，ペースト印刷によって５μｍ以上の厚さで形成され，ゲート電極と絶縁層の開口部は，ゲート電極上にマスク層を形成した後，ゲート電極と絶縁層を湿式エッチングして形成されるのが一般的である。

ところが，絶縁層の開口部を形成する際に湿式エッチング法を適用すると，エッチングの等方性により，エッチング開始点の反対側部分がエッチング開始点に比べて開口部の幅が狭くなる，いわゆるアンダーカット（ｕｎｄｅｒ ｃｕｔ）現象が発生する。したがって，従来の絶縁層開口部は下側のエッチングの幅が上側のエッチングの幅より狭く形成されるため，実質的に電子放出部を形成するためのカソード電極の露出面積が縮少される。

したがって，従来の電子放出素子は微細画素の製作が困難であって高解像度の素子製造は容易でなく，カソード電極上に提供できる電子放出物質の量が少ないため，高輝度画面を得るのは不利である。

前記問題点を解消するために，最近，ＳｉＯ_２を化学気相蒸着（ＣＶＤ）方式で形成して１〜３μｍ厚さを有する薄膜形態の絶縁層を形成している。

しかし，この場合，電子放出部を形成するいわゆる後膜工程（スクリーン印刷など）の特性上，電子放出部が２〜５μｍ厚さで形成されるため，電子放出部がゲート電極より高く形成される場合が発生する。これにより，電子放出部から放出された電子がゲート電極によって収束されず相当なビーム拡散が発生して，オフされるべき画素の電子放出部では，アノード電界の影響で電子が誤って放出されるダイオード型電子放出が起こるという問題があった。

そこで，本発明はこのような問題に鑑みてなされたものであり，その目的とするところは，ビーム拡散を抑制して他色発光を防止し，ダイオード型電子放出を最小化することができる電子放出素子を提供することにある。

上記課題を解決するために，本発明のある観点によれば，凹部を備える基板と，凹部を満たして位置する電子放出部と，電子放出部と電気的に連結されるように基板に提供されるカソード電極と，絶縁層を隔ててカソード電極上部に形成されるゲート電極とを含む電子放出素子が提供される。

上記カソード電極は，クロム（Ｃｒ），アルミニウム（Ａｌ），及びモリブデン（Ｍｏ）からなる群より選択されたいずれか一つの金属からなり，凹部上部で凹部に対応する開口部を形成してもよい。電子放出部の上部表面とカソード電極表面の高さの差は１μｍ以下が好ましい。

また，カソード電極は透明導電膜からなり，基板の上部表面及び凹部の内壁面に形成してもよい。凹部内側を除いたカソード電極の上部表面に抵抗層又は不透明金属層が形成してもよい。

上記凹部が２〜３μｍの深さを有し，電子放出部は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ_６０，及びシリコンナノワイヤーからなる群より選択された少なくとも一つの物質を含むようにしてもよい。

上記課題を解決するために，本発明の別の観点によれば，基板上に開口部を有するカソード電極を形成する段階と，基板より開口部によって露出された部位をエッチングして凹部を形成する段階と，カソード電極上に，凹部に対応する各自の開口部を有する絶縁層及びゲート電極を形成する段階と，凹部とカソード電極の開口部に電子放出物質を満たして電子放出部を形成する段階とを含む電子放出素子の製造方法が提供される。

上記凹部は，フッ酸が含まれているエッチング液を使用してディーピング工程で形成してもよい。

また，上記課題を解決するために本発明の別の観点によれば，基板を部分エッチングして凹部を形成する段階と，凹部の内壁面を含んだ基板の表面に透明電極物質をコーティングしてカソード電極を形成する段階と，カソード電極上に，凹部に対応する各自の開口部を有する絶縁層及びゲート電極を形成する段階と，凹部の内壁面のカソード電極上に電子放出物質を満たして電子放出部を形成する段階とを含む電子放出素子の製造方法が提供される。

上記カソード電極形成後，上記凹部に対応する部位を除いたカソード電極の上部表面に，抵抗層と不透明電極層のうちのいずれか一つを形成する段階をさらに含んでもよい。

以上説明したように本発明によれば，電子放出部から放出された電子がゲート電極を通過しながら収束し，電子ビームの拡散を最小化し，ゲート電極が電子放出部に対するアノード電界の影響を弱化させ，ダイオード型電子放出を効果的に抑制することができる。また，画面の色純度が向上し，色再現率が高まり，アノード電極により高い電圧を印加することができるので画面の輝度が向上する。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図１と図２を参照すれば，電子放出素子は，内部空間部を隔てて互いに対向配置される第１基板２と第２基板４を含む。この基板のうちの第１基板２には電子放出のための構成が備えられ，第２基板４には，電子によって可視光を放出して所定の発光又は表示を行う構造が備えられる。

より具体的に，第１基板２上には，カソード電極６が第１基板２の一方向（図面のｙ軸方向）に沿ってストライプパターンを形成し，カソード電極６を覆いながら第１基板２全体にＳｉＯ_２をＣＶＤ方式で蒸着して形成した，１〜３μｍの厚さを有する絶縁層８が形成される。絶縁層８上には，ゲート電極１０がカソード電極６と直交する方向（図面のｘ軸方向）に沿ってストライプパターンを形成する。

ここで，絶縁層８を形成するための方法，及び絶縁層８の厚さなどは上述の例に限定されない。

上述した構成により，カソード電極６とゲート電極１０とが交差する領域を画素領域と定義すれば，画素領域ごとに絶縁層８とゲート電極１０に少なくとも一つの開口部８ａ，１０ａが形成され，この開口部８ａ，１０ａ内側に，カソード電極６と電気的に連結される電子放出部１２が形成される。

本実施形態では，絶縁層８が３μｍ程度の厚さを有する薄膜からなることによって発生する問題点を解消するために，電子放出部１２が位置する第１基板２を一定の深さ，例えば，２〜３μｍ程度の深さにエッチングして溝形状の凹部１４を形成し，この凹部１４の内側に電子放出部１２を形成する。

この時，カソード電極６は凹部１４に対応する開口部６ａを形成し，電子放出部１２は，第１基板２の凹部１４とカソード電極６の開口部６ａを同時に満たしながら位置して，カソード電極６の側面と電子放出部１２とが互いに接触する構成をなす。

電子放出部１２は，電界が加われば電子を放出する物質，例えばカーボン系物質又はナノメートル（ｎｍ）サイズの物質からなる。電子放出部１２として使用可能な物質には，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ_６０，シリコンナノワイヤー，及びこれらの組み合わせ物質がある。

次に，第１基板２に対向する第２基板４の一面には蛍光層１６と黒色層１８が形成され，蛍光層１６と黒色層１８上に，アルミニウムのような金属膜からなるアノード電極２０が形成される。アノード電極２０は，外部から電子ビームの加速に必要な高電圧の印加を受け，蛍光層１６から第１基板２に向かって放射された可視光を第２基板４側に反射させ，画面の輝度を高める役割を果たす。

一方，アノード電極は，ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）のような透明導電膜からなることができる。この場合，アノード電極は第２基板に対向する蛍光層と黒色層の一面に形成され，所定のパターンに区分されて複数で形成することができる。

第１基板２と第２基板４は，その間にスペーサ２２を配置した状態で，低融点ガラスであるガラスフリット（ｇｌａｓｓ ｆｒｉｔ）によって縁部が一体に接合され，内部空間部を排気させて真空状態に維持することによって電子放出素子を構成する。この時，スペーサ２２は，黒色層１８が位置する非表示領域に対応して配置される。示してはいないが，第１基板２と第２基板４との間には，電子ビームの収束を図るメッシュ形態のグリッド電極が配置することができる。

前記構成の電子放出素子は，外部からカソード電極６，ゲート電極１０，及びアノード電極２０に所定の電圧を供給して駆動するが，例えば，カソード電極６とゲート電極１０には数〜数十ボルトの電圧差を有する駆動電圧が印加され，アノード電極２０には数百〜数千ボルトの直流電圧が印加される。

したがって，カソード電極６とゲート電極１０との間の電圧差が臨界値以上である画素で，電子放出部１２の周囲に電界が形成されてこれより電子が放出され，放出された電子は，アノード電極２０に印加された高電圧に率いられて第２基板４に向かいながら，対応する蛍光層１６に衝突してこれを発光させる。

ここで，本実施形態の電子放出素子は，第１基板２に備えられた凹部１４に電子放出部１２が配置されているので，ゲート電極１０に対して電子放出部１２の高さが低く維持される。したがって，電子放出部１２から放出された電子がゲート電極１０を通過しながら収束して電子ビームの拡散を最小化し，ゲート電極１０が電子放出部１２に対するアノード電界の影響を弱化させて，オフ（ｏｆｆ）されるべき画素の電子放出部で，アノード電界の影響で電子が誤って放出されるダイオード型電子放出を効果的に抑制する。

その結果，画面の色純度が向上し，色再現率が高まり，アノード電極２０により高い電圧を印加することができるので画面の輝度が向上する。以下，図３Ａ〜図３Ｅを参照して，本発明の第１実施形態による電子放出素子の製造方法について説明する。

まず，図３Ａに示したように，透明な第１基板２上に金属物質，例えば，クロム（Ｃｒ），アルミニウム（Ａｌ）又はモリブデン（Ｍｏ）などの金属物質をコーティングしてカソード電極として使用する金属膜２４を形成し，示していないマスクパターンを利用して金属膜２４をパターニングすることにより，凹部を形成するための開口部２４ａを形成する。

次に，図３Ｂに示したように，金属膜２４をマスクとして用いて第１基板２をエッチング処理することにより，第１基板２に一定の深さの凹部１４を形成する。この時，第１基板２のエッチングは，フッ酸が１４．３％含まれているエッチング液を用い，ディーピング（ｄｅｅｐｉｎｇ）工程を５分程度進行することにより，２〜３μｍ程度の深さを有する凹部１４を形成するのが好ましい。

前記凹部１４の深さを２〜３μｍ程度に形成するのは，絶縁層と電子放出部の厚さが各々１〜３μｍと２〜５μｍ程度である点を考慮し，電子放出部の上部表面とカソード電極表面との間の高さの差が１μｍ以下の範囲に維持するためであり，凹部１４の深さは，絶縁層と電子放出部の厚さによって適切な範囲内で調節可能である。図１と図２では便宜上，電子放出部１２の上部表面とカソード電極６の表面とが同一な高さに形成されている状態を示した。
続いて，図３Ｃに示したように，金属膜２４をストライプ形状にパターニングしてカソード電極６を形成する。そして，ＳｉＯ_２をカソード電極６上の第１基板２全体に蒸着して，１〜３μｍ程度の厚さで絶縁層８を形成した後，絶縁層８に開口部８ａを形成して凹部１４を露出させる。

次に，図３Ｄに示したように，絶縁層８上にゲート電極として使用する金属膜をコーティングした後，これをパターニングして，カソード電極６と直交するストライプパターンのゲート電極１０を形成する。このゲート電極１０にも開口部１０ａを形成して凹部１４を露出させる。

上述の方法では絶縁層８を蒸着した後，絶縁層８に開口部８ａを形成し，ゲート電極１０をコーティングした後，ゲート電極１０に開口部１０ａを形成する過程を説明したが，絶縁層８とゲート電極１０の開口部８ａ，１０ａは，絶縁層８の蒸着とゲート電極１０のコーティングの後，１回のエッチング工程で形成することもできる。

次に，電子放出物質と感光性物質が含まれたペースト状混合物を凹部１４内部に満たす。電子放出物質は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ_６０，シリコンナノワイヤーのうちのいずれか一つ又はこれらの組み合わせからなるのが好ましい。

次に，図３Ｅに示したように，第１基板２の後面を通じて紫外線（矢印で示す）を照射して，凹部１４に満たされている混合物を選択的に硬化させ，現像を通じて硬化されていない混合物を除去して，２〜５μｍ程度の厚さを有する電子放出部１２を形成する。

最後に，第１基板上にスペーサを固定し，第２基板上に蛍光層と黒色層及びアノード電極を形成した後，ガラスフリットを利用して第１基板と第２基板の縁部を接合させ，内部空間部を排気させて電子放出素子を完成する。

図４を参照すれば，本発明の第２実施形態では，第１基板２に提供されるカソード電極６´がＩＴＯのような透明導電膜からなり，カソード電極６´が凹部１４内面にも提供される。また，カソード電極６´上に抵抗層２６が提供されるが，抵抗層２６は，電子放出素子の作用時に電子放出の均一度を高める役割を果たす。一方，抵抗層２６の代わりに不透明金属層を用いることもでき，不透明金属層はカソード電極の電気抵抗を低くする役割を果たす。

上述の構造では，電子放出部１２とカソード電極６´が電子放出部１２の上面を除いた残りの面で接触するので，電子放出部１２とカソード電極６´の接触面積が増加する。したがって，電子放出部１２とカソード電極６´との接触抵抗を低くして駆動電圧を減少させることができ，電子放出の均一性を高めることができる。

以下，図５Ａ〜図５Ｅを参照して，本発明の第２実施形態による電子放出素子の製造方法について説明する。

まず，図５Ａに示したように，示していないマスクパターンを利用し，第１基板２に溝形状の凹部１４を形成する。この時，第１基板２のエッチングは上述の実施形態１と同様な方法で実施する。

次に，マスクパターンを除去した後，図５Ｂに示したように第１基板２の上面全体にＩＴＯなどの透明導電物質をコーティングし，これをパターニングして，ストライプパターンのカソード電極６´を形成する。この時，カソード電極６´は凹部１４の内面にも形成される。

そして，カソード電極６´上に抵抗層２６又は不透明金属層を形成し，これをパターニングして，電子放出部が位置する開口部２６ａを形成する。抵抗層２６又は不透明金属層は，凹部１４内側のカソード電極６´上には形成しないのが好ましいが，これは，後露光方法を利用して電子放出部を形成するためのことである。

そして，図５Ｃに示したように，第１基板２に提供された構造物上の全体にＳｉＯ_２を蒸着して，１〜３μｍ程度の厚さで絶縁層８を形成した後，これをパターニングして開口部８ａを形成する。次に，図５Ｄに示したように，絶縁層８上にゲート電極１０として使用する金属膜をコーティングした後，これをパターニングして，カソード電極６´と直交するストライプ形状のゲート電極１０を形成する。このゲート電極１０にも，絶縁層８の開口部８ａに対応する開口部１０ａを形成する。

その後には，図５Ｅに示したように，上述の第１実施形態の製造方法と同様な方法によって電子放出部１２を形成する。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，電子放出素子に適用可能であり，より詳しくは，真空中で電界が加わると，電子を放出する物質で電子放出部を形成した電子放出素子及びその製造方法に適用可能である。

本発明の第１実施形態による電子放出素子の部分分解斜視図である。 同実施の形態による電子放出素子の部分断面図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 本発明の第２実施形態による電子放出素子の部分断面図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。 同実施の形態による電子放出素子の製造方法を説明するために示した各段階での概略図である。

符号の説明

２ 第１基板
４ 第２基板
６，６´ カソード電極
８ 絶縁層
８ａ，１０ａ，２４ａ，２６ａ 開口部
１０ ゲート電極
１２ 電子放出部
１４ 凹部
１６ 蛍光層
１８ 黒色層
２０ アノード電極
２２ スペーサ
２４ 金属膜
２６ 抵抗層

Claims (15)

1. 凹部を備える基板と；
   前記凹部を満たして位置する電子放出部と；
   前記電子放出部と電気的に連結されるように前記基板に提供されるカソード電極と；
   絶縁層を隔てて前記カソード電極上部に形成されるゲート電極と；
   を含むことを特徴とする，電子放出素子。
2. 前記カソード電極が，クロム（Ｃｒ），アルミニウム（Ａｌ），及びモリブデン（Ｍｏ）からなる群より選択されたいずれか一つの金属からなることを特徴とする，請求項１に記載の電子放出素子。
3. 前記カソード電極が，前記凹部上部で凹部に対応する開口部を形成することを特徴とする，請求項２に記載の電子放出素子。
4. 前記電子放出部の上部表面と前記カソード電極表面の高さの差が１μｍ以下であることを特徴とする，請求項３に記載の電子放出素子。
5. 前記カソード電極が透明導電膜からなることを特徴とする，請求項１〜４のいずれかに記載の電子放出素子。
6. 前記カソード電極は前記基板の上部表面及び前記凹部の内壁面に提供されることを特徴とする，請求項５に記載の電子放出素子。
7. 前記凹部内側を除いた前記カソード電極の上部表面に位置する抵抗層をさらに含むことを特徴とする，請求項６に記載の電子放出素子。
8. 前記凹部内側を除いた前記カソード電極の上部表面に位置する不透明金属層をさらに含むことを特徴とする，請求項６に記載の電子放出素子。
9. 前記凹部が２〜３μｍの深さを有することを特徴とする，請求項１〜８のいずれかに記載の電子放出素子。
10. 前記電子放出部が，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ_６０，及びシリコンナノワイヤーからなる群より選択された少なくとも一つの物質を含むことを特徴とする，請求項１に記載の電子放出素子。
11. 基板上に開口部を有するカソード電極を形成する段階と；
    前記基板より前記開口部によって露出された部位をエッチングして凹部を形成する段階と；
    前記カソード電極上に，前記凹部に対応する各自の開口部を有する絶縁層及びゲート電極を形成する段階と；
    前記凹部と前記カソード電極の開口部に電子放出物質を満たして電子放出部を形成する段階と；
    を含むことを特徴とする，電子放出素子の製造方法。
12. 前記電子放出部を形成する段階が，
    電子放出物質と感光性物質が含まれたペースト状混合物をコーティングする段階と；
    後面露光を利用して，前記凹部と前記カソード電極の開口部に満たされた混合物を硬化する段階と；
    硬化されていない混合物を除去する段階と；
    を含むことを特徴とする，請求項１１に記載の電子放出素子の製造方法。
13. 前記凹部は，フッ酸が含まれているエッチング液を使用してディーピング工程で形成することを特徴とする，請求項１１または１２のいずれかに記載の電子放出素子の製造方法。
14. 基板を部分エッチングして凹部を形成する段階と；
    前記凹部の内壁面を含んだ前記基板の表面に透明電極物質をコーティングしてカソード電極を形成する段階と；
    前記カソード電極上に，前記凹部に対応する各自の開口部を有する絶縁層及びゲート電極を形成する段階と；
    前記凹部の内壁面のカソード電極上に電子放出物質を満たして電子放出部を形成する段階と；
    を含むことを特徴とする，電子放出素子の製造方法。
15. 前記カソード電極形成後，前記凹部に対応する部位を除いた前記カソード電極の上部表面に，抵抗層と不透明電極層のうちのいずれか一つを形成する段階をさらに含むことを特徴とする，請求項１４に記載の電子放出素子の製造方法。

Images