KR20070046512A - 전자 방출 디바이스 및 그 제조 방법 - Google Patents

전자 방출 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20070046512A
KR20070046512A KR1020050103311A KR20050103311A KR20070046512A KR 20070046512 A KR20070046512 A KR 20070046512A KR 1020050103311 A KR1020050103311 A KR 1020050103311A KR 20050103311 A KR20050103311 A KR 20050103311A KR 20070046512 A KR20070046512 A KR 20070046512A
Authority
KR
South Korea
Prior art keywords
silicon oxide
insulating layer
oxide layer
electron emission
substrate
Prior art date
Application number
KR1020050103311A
Other languages
English (en)
Inventor
노기현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050103311A priority Critical patent/KR20070046512A/ko
Publication of KR20070046512A publication Critical patent/KR20070046512A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0268—Insulation layer
    • H01J2203/0272—Insulation layer for gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0268—Insulation layer
    • H01J2203/028—Insulation layer characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0268—Insulation layer
    • H01J2203/0288—Insulation layer characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 전자빔 집속 효율 및 집적도를 개선할 수 있는 전자 방출 디바이스 및 그 제조 방법을 제공한다.
본 발명에 따른 전자 방출 디바이스는, 기판, 기판 위에 형성되는 캐소드 전극, 캐소드 전극 위에 형성되는 전자 방출부, 캐소드 전극을 덮으면서 기판 전면에 형성되고 전자 방출부에 대응하는 개구부를 가지는 제1 절연층, 및 제1 절연층 위에 형성되고 전자 방출부에 대응하는 개구부를 가지는 게이트 전극을 포함하고, 제1 절연층이 밀집성의 제1 실리콘 산화물층과 다공성의 제2 실리콘 산화물층이 순차적으로 적층된 구조를 가진다.
전자방출디바이스, 절연층, 개구부, 다공성실리콘산화물, 밀집성실리콘산화물

Description

전자 방출 디바이스 및 그 제조 방법{ELECTRON EMISSION DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.
도 2는 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위한 단면도들이다.
본 발명은 전자 방출 디바이스에 관한 것으로, 보다 상세하게는 막질 특성이 개선된 절연층을 가지는 전자 방출 디바이스 및 그 제조 방법에 관한 것이다.
일반적으로, 전자 방출 소자(electron emission element)는 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 구분된다.
여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE)형, 금속-절연체-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.
이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극이 구비되는 구성을 가지며, 상기 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.
상기 전자 방출 소자는 일반적으로 캐소드 전극과 게이트 전극이 절연층을 사이에 두고 서로 교차하는 방향을 따라 순차적으로 형성되고, 두 전극간 교차 영역의 게이트 전극과 절연층에 개구부가 각각 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되어, 캐소드 전극과 게이트 전극에 인가되는 전압에 따라 전자 방출부에서 전자 방출이 이루어지는 구성을 갖는다.
이러한 전자 방출 소자는 일 기판에 어레이를 이루어 전자 방출 디바이스(electron emission device)를 구성하며, 이 경우 캐소드 전극과 게이트 전극 중 어느 하나의 전극에 주사 신호 전압이 인가되고 다른 하나의 전극에 데이터 신호 전압이 인가되어, 캐소드 전극과 게이트 전극간 전압 차가 임계치 이상인 전자 방 출 소자들에서 전자 방출부 주위에 전계가 형성되어 이로부터 전자 방출이 이루어지게 된다.
상기 전자 방출 디바이스는 일면에 형광층과 애노드 전극으로 이루어지는 발광 유닛이 구비된 다른 기판에 대향 배치되어 진공 용기를 형성하여 전자 방출 표시 디바이스(electron emission display device)를 구성하며, 이 경우 전자 방출 소자들로부터 방출되는 전자들이 애노드 전극에 의해 해당 형광층으로 가속되어 소정의 발광 또는 표시 작용을 하게 된다.
상기 전자 방출 디바이스에서 캐소드 전극과 게이트 전극 사이를 절연하는 절연층으로 다공성의(porous) 실리콘 산화물(SiO2)을 주로 사용하고, 이러한 절연층은 하부에 형성되는 캐소드 전극에 의해 일 기판에 발생되는 단차 및 이로 인한 절연층의 크랙(crack) 등을 고려하여 대략 3㎛ 이상의 후막으로 형성한다.
그런데, 상기 절연층은 2㎛ 이상의 두께로 형성할 경우 기판과의 접착력이 열악하여 기판으로부터 박리(peel off)되는 현상이 발생하여 개구부 형성을 위한 절연층의 식각 공정 시 절연층 하부로 갈수록 식각률이 증가하게 되며, 이러한 식각률 변화는 열 공정 등에 의해 절연층에 스트레스가 가해지게 되면 더욱 더 심하게 발생하게 된다. 이처럼 식각률이 절연층 하부로 갈수록 증가하게 되면 절연층 개구부의 종횡비(aspect ratio)가 감소되어 전자빔 집속 효율이 저하될 뿐만 아니라 고집적 디바이스 제작이 어렵다. 또한, 상기 전자 방출 디바이스를 표시 장치 에 적용할 경우 고해상도를 얻기가 어려운 문제가 있다.
따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 막질 특성이 개선된 절연층을 구비하여 전자빔 집속 효율 및 집적도를 개선할 수 있는 전자 방출 디바이스를 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 전자 방출 디바이스의 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 전자 방출 디바이스를 구비하는 전자 방출 표시 디바이스를 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은, 기판, 기판 위에 형성되는 캐소드 전극, 캐소드 전극 위에 형성되는 전자 방출부, 캐소드 전극을 덮으면서 기판 전면에 형성되고 전자 방출부에 대응하는 개구부를 가지는 제1 절연층, 및 제1 절연층 위에 형성되고 전자 방출부에 대응하는 개구부를 가지는 게이트 전극을 포함하고, 제1 절연층이 밀집성의 제1 실리콘 산화물층과 다공성의 제2 실리콘 산화물층이 순차적으로 적층된 구조를 가지는 전자 방출 디바이스를 제공한다.
상기의 목적을 달성하기 위하여 본 발명은, 상술한 전자 방출 디바이스, 전자 방출 디바이스의 기판에 대향 배치되어 진공 용기를 형성하는 다른 기판, 및 다른 기판의 일면에 형성되는 발광 유닛을 포함하는 전자 방출 표시 디바이스를 제공한다.
상기의 목적을 달성하기 위하여 본 발명은, 기판 위에 캐소드 전극을 형성하 고, 캐소드 전극을 덮으면서 기판 전면에 밀집성의 제1 실리콘 산화물층과 다공성의 제2 실리콘 산화물층을 순차적으로 형성하여 절연층을 형성하고, 절연층 위에 게이트 전극 물질층을 형성하고, 게이트 전극 물질층에 개구부를 형성하고, 개구부에 의해 노출된 절연층의 부분을 식각하여 절연층에 캐소드 전극의 표면을 노출시키는 개구부를 형성하고, 게이트 전극 물질층을 패터닝하여 게이트 전극을 형성하는 단계들을 포함하는 전자 방출 디바이스의 제조 방법을 제공한다.
여기서, 제2 실리콘 산화물층이 제1 실리콘 산화물층보다 두꺼운 두께, 바람직하게 30 내지 50배 두꺼운 두께를 가질 수 있으며, 일례로 제1 실리콘 산화물층이 200 내지 300Å의 두께를 가지고 제2 실리콘 산화물층이 대략 10㎛ 정도의 두께를 가질 수 있다.
또한, 제1 절연층의 개구부가 2 내지 3 : 1 정도의 종횡비를 가질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도 및 부분 단면도이다.
도 1 및 도 2를 참조하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(20)을 포함한다. 제1 기판(10)과 제2 기판(20)의 가장 자리에는 밀봉 부재(도시되지 않음)가 배치되어 두 기판을 접합시키며, 제1 기판(10)과 제2 기판(20) 및 밀봉 부재가 진공 용기를 구성한다.
제1 기판(10) 중 제2 기판(20)과의 대향 면에는 제2 기판(20)을 향해 전자들을 방출하는 전자 방출 유닛(100)이 제공되고, 제2 기판(20) 중 제1 기판(10)과의 대향 면에는 상기 전자들에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 발광 유닛(200)이 제공된다.
보다 구체적으로, 먼저 제1 기판(10) 위에는 전자 방출을 제어하기 위한 캐소드 전극들(110)이 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극(110) 위로 제1 기판(10) 전체에 제1 절연층(120)이 형성되며, 제1 절연층(120) 위로 게이트 전극들(130)이 캐소드 전극(110)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.
그리고, 캐소드 전극(110)과 게이트 전극(130)이 교차하는 영역마다 캐소드 전극(110) 위로 전자 방출부(140)가 형성되고, 제1 절연층(120)과 게이트 전극(130)에는 각 전자 방출부(140)에 대응하는 개구부(120a, 130a)가 각각 형성되어 제1 기판(10) 위로 전자 방출부(140)가 노출된다.
여기서, 제1 절연층(120)은 밀집성의(dense) 제1 실리콘 산화물층(122)과 그 위에 형성되는 다공성의 제2 실리콘 산화물층(124)으로 이루어진다. 이때, 제2 실리콘 산화물층(124)이 제1 실리콘 산화물층(122)보다 두꺼운 두께, 바람직하게는 제1 실리콘 산화물층(122)보다 30 내지 50배정도 두꺼운 두께를 가진다. 일례로 제1 실리콘 산화물층(122)은 200 내지 300Å의 두께를 가질 수 있고, 제2 실리콘 산화물층(124)은 대략 10㎛ 정도의 두께를 가질 수 있다. 또한, 제1 절연층(120)의 개구부(120a)는 폭 : 높이의 비율, 이른 바 종횡비가 2 내지 3 : 1 정도를 가질 수 있다.
본 실시예에서 전자 방출부(140)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질, 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C60(fullerene), 실리콘 나노와이어 중 선택되는 어느 하나 또는 이들의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.
도면에서는 평면 형상이 원형인 전자 방출부(140)가 캐소드 전극(110)의 길이 방향을 따라 캐소드 전극(110)과 게이트 전극(130)의 교차 영역 당 2개씩 일렬로 배열되는 경우를 도시하였으나, 전자 방출부(140)의 형상, 교차 영역 당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.
상술한 전자 방출 표시 디바이스에서 하나의 캐소드 전극(110), 하나의 게이트 전극(130), 및 이들의 교차 영역에 위치하는 제1 절연층(120)과 전자 방출부(140)가 하나의 전자 방출 소자를 이루게 되며, 이러한 전자 방출 소자가 제1 기판(10)에 어레이(array)를 이루어 전자 방출 디바이스를 형성하게 된다.
또한, 도 3과 같이 게이트 전극(130) 위로 제2 절연층(150)과 집속 전극(160)이 순차적으로 형성될 수 있다. 이 경우 제2 절연층(150)과 집속 전극(160)에도 전자빔 통과를 위한 개구부(150a, 160a)가 마련되는데, 일례로 개구부(150a, 160a)는 전자 방출부(140) 당 하나로 구비되어 집속 전극(160)이 전자 방출부(140) 에서 방출되는 전자들을 개별적으로 집속할 수도 있고, 전자 방출 소자 당 하나로 구비되어 집속 전극(150)이 하나의 전자 방출 소자의 전자 방출부(140)에서 방출되는 전자들을 포괄적으로 집속할 수도 있다. 이때, 집속 전극(160)은 전자 방출부(140)와의 높이 차이가 클수록 우수한 집속 효과를 발휘하므로, 제2 절연층(150)의 두께를 제1 절연층(120)의 두께보다 크게 형성하는 것이 바람직하다.
또한, 제2 절연층(150)도 제1 절연층(120)과 마찬가지로 밀집성의 제1 실리콘 산화물층(152)과 그 위에 형성되는 다공성의 제2 실리콘 산화물층(154)으로 이루어지며, 이 경우에도 제2 실리콘 산화물층(154)이 제1 실리콘 산화물층(152)보다 두꺼운 두께, 바람직하게는 제1 실리콘 산화물층(152)보다 30 내지 50 배정도 두꺼운 두께를 가질 수 있다. 또한, 제2 절연층(150)의 개구부(150a)도 제1 절연층(120)의 개구부(120a)와 마찬가지로 종횡비가 2 내지 3 : 1 정도를 가질 수 있다.
또한, 집속 전극(160)은 제1 기판(10)의 전체에 하나로 형성될 수 있으며, 이 경우 제2 절연층(150) 위에 코팅된 도전막으로 이루어지거나 개구부(160a)를 구비한 금속 플레이트로 이루어질 수 있다.
다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 형광층(210)과 흑색층(220)이 형성되고, 형광층(210)과 흑색층(220) 위로 알루미늄과 같은 금속으로 이루어진 애노드 전극(230)이 형성된다. 애노드 전극(230)은 외부로부터 전자빔 가속에 필요한 고전압을 인가 받으며, 형광층(210)에서 방사된 가시광 중 제 1 기판(10)을 향해 방사된 가시광을 제2 기판(20) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.
한편, 애노드 전극(230)은 제2 기판(20)을 향한 형광층(210)과 흑색층(220)의 일면에 형성될 수 있으며, 이 경우 형광층(210)에서 방사된 가시광을 투과시킬 수 있도록 애노드 전극이 ITO와 같은 투명 도전 물질로 이루어진다.
다른 한편으로는, 제2 기판(20) 상에 투명 도전 물질의 애노드 전극과 반사 효과에 의해 휘도를 높이는 금속 박막이 모두 형성될 수 있다.
형광층(210)은 제1 기판(10) 상에 정의된 화소 영역에 일대일로 대응하여 배치되거나 화면의 수직 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성될수 있고, 흑색층(220)은 크롬 또는 크롬 산화물과 같은 불투명 물질로 이루어질 수 있다.
상술한 전자 방출 표시 디바이스에서 형광층(210)은 전자 방출 소자에 대응하여 형성되며, 이때 서로 대응하는 하나의 형광층(210)과 하나의 전자 방출 소자가 상기 전자 방출 표시 디바이스의 실질적인 화소를 이루게 된다.
다음으로, 제1 기판(10)과 제2 기판(20) 사이에는 복수의 스페이서들(300)이 배치되어 두 기판(10, 20) 사이의 간격을 일정하게 유지시킨다. 이때, 스페이서들(300)은 흑색층(220)이 위치하는 비발광 영역에 대응하여 배치된다.
이와 같이 구성되는 전자 방출 표시 디바이스에서는, 일례로 애노드 전극(230)에 수백 내지 수천 볼트의 (＋) 전압을 인가하고, 캐소드 전극(110)과 게이트 전극(130) 중 어느 하나의 전극에 주사 신호 전압을 인가함과 동시에 다른 하나의 전극에 데이터 신호 전압을 인가하여 구동한다.
그러면, 캐소드 전극(110)과 게이트 전극(130) 사이의 전압차가 임계치 이상 인 전자 방출 소자들에서 전자 방출부(140) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(230)에 인가된 고전압에 이끌려 해당 형광층(210)에 충돌하여 이를 발광시킨다.
이 과정에서 본 실시예의 전자 방출 표시 디바이스는, 제1 절연층(120) 및 제2 절연층(150)의 개구부(120a, 150a)가 2 내지 3 : 1 정도의 종횡비를 가짐에 따라 전자빔 집속 효율을 개선할 수 있다.
다음으로, 도 4a 내지 도 4e를 참조하여 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명한다.
도 4a를 참조하면, 제1 기판(10) 위에 캐소드 전극 물질층을 형성하고 이를 포토리소그라피 공정 및 식각 공정에 의해 패터닝하여 스트라이프 패턴으로 캐소드 전극(110)을 형성한다.
도 4b를 참조하면, 캐소드 전극(110)을 덮으면서 제1 기판(10)의 전면에 밀집성의 제1 실리콘 산화물층(122)을 형성하고, 그 위에 제1 실리콘 산화물층(122)보다 두꺼운 두께, 바람직하게 제1 실리콘 산화물층(122)보다 30 내지 50배정도 두꺼운 두께로 다공성의 제2 실리콘 산화물층(124)을 형성하여 제1 절연층(120)을 형성한다. 이때, 제1 실리콘 산화물층(122)과 제2 실리콘 산화물층(124)은 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 공정에 의해 형성하며, 일례로 제1 실리콘 산화물층(122)은 200 내지 300Å의 두께로 형성하고 제2 실리콘 산화물층(124)은 대략 10㎛ 정도의 두께로 형성한다.
이와 같이 제1 절연층(120)이 밀집성의 제1 실리콘 산화물층(122)과 다공성 의 제2 실리콘 산화물층(124)로 이루어지면, 제1 실리콘 산화물층(122)에 의해 기판(10)에 대한 제1 절연층(120)의 접착 특성이 개선될 뿐만 아니라 열공정에 의한 스트레스 등이 완화되어 박리 현상이 방지될 수 있다. 또한, 제2 실리콘 산화물층(124)에 의해 캐소드 전극(110)과 기판(10) 사이의 단차로 인한 제1 절연층(120)의 크랙 등이 방지될 수 있다,
도 4c를 참조하면, 제1 절연층(120) 위에 스퍼터링(sputtering) 공정에 의해 금속, 일례로 크롬으로 이루어지는 게이트 전극 물질층(132)을 형성하고, 이를 포토리소그라피 공정 및 식각 공정에 의해 패터닝하여 캐소드 전극(110)과의 교차 영역에 개구부(130a)를 형성한다.
도 4d를 참조하면, 개구부(130a)에 의해 노출된 제1 절연층(120)의 부분을 식각 공정, 일례로 습식 식각 공정에 의해 식각하여 절연층(120)에 개구부(120a)를 형성하여 캐소드 전극(110)의 표면을 노출시킨다. 이때, 제1 절연층(120)의 박리 현상이 방지되어 균일한 식각률로 제1 절연층(120)이 식각된다. 이로써, 개구부(120a)가 2 내지 3 : 1 정도의 종횡비를 가지게 된다.
그 후, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층(132)을 패터닝하여 캐소드 전극(110)과 직교하는 방향을 따라 스트라이프 패턴으로 배치되는 게이트 전극(130)을 형성한다.
도 4e를 참조하면, 노출된 캐소드 전극(110) 위로 전자 방출부(140)를 형성한다.
여기서, 전자 방출부(140)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질, 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C60(fullerene), 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어질 수 있다.
또한, 전자 방출부(140)는 후막형 또는 박막형으로 형성할 수 있다.
후막형 전자 방출부(140)는 상술한 분말상의 전자 방출 물질에 비히클과 바인더 등의 유기물을 혼합하여 인쇄에 의해 적합한 점도를 갖는 페이스트 상의 전자 방출 물질을 형성하고, 노출된 캐소드 전극(110) 위로 전자 방출 물질을 스크린 인쇄한 후 건조 및 소성하는 과정에 의해 형성할 수 있다.
다른 한편으로, 후막형 전자 방출부(140)는 상기 페이스트 상의 전자 방출 물질에 감광성 물질을 더욱 포함시키고, 이를 제1 기판(10)의 전면 상에 스크린 인쇄한 후 후면 노광에 의해 노광하여 선택적으로 경화시키고, 현상을 통해 경화되지 않은 전자 방출 물질을 제거한 다음 건조 및 소성하는 과정에 의해 형성한다. 이 경우 제1 기판(10)은 투명 기판으로 이루어지고, 캐소드 전극(110)은 ITO, IZO와 같은 투명 도전 물질로 이루어진다.
박막형 전자 방출부(140)는 화학기상증착, 스퍼터링 또는 탄소 나노튜브 등의 직접 성장법에 의해 형성할 수 있다.
이와 같이 본 실시예에 의한 제조 방법은 캐소드 전극(110)과 게이트 전극(130)을 절연하는 제1 절연층(120)을 밀집성의 제1 실리콘 산화물(122)과 다공성의 제2 실리콘 산화물(124)의 적층 구조로 형성하여 제1 절연층(120)의 박리 현상 및 크랙 등을 동시에 방지할 수 있다. 따라서, 제1 절연층(120)의 개구부(120a) 형성 시 식각률 변화를 억제할 수 있다.
한편, 상기 실시예에서는 전자 방출 디바이스가 캐소드 전극(110), 제1 절연층(120), 게이트 전극(130) 및 전자 방출부(140)를 갖는 경우의 제조 방법에 대해 설명하였으나, 전자 방출 디바이스가 도 3에 도시한 바와 같이, 게이트 전극(130) 위로 제2 절연층(150)을 사이에 두고 배치되는 집속 전극(160)을 포함하는 경우에도 적용 가능하다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이와 같이 본 발명에 따른 전자 방출 디바이스는 전자빔 집속 효율 및 디바이스의 집적도를 개선할 수 있다.
또한, 본 발명에 따른 전자 방출 디바이스의 제조 방법은 전자빔이 통과하는 절연층의 개구부 형성 시 균일한 식각률을 확보할 수 있어 개구부의 종횡비 감소를 억제할 수 있다.
또한, 본 발명에 따른 전자 방출 디바이스를 갖는 전자 방출 표시 디바이스는 고해상도를 가지게 되어 화면의 표시 품질을 높일 수 있다.

Claims (13)

  1. 기판;
    상기 기판 위에 형성되는 캐소드 전극;
    상기 캐소드 전극 위에 형성되는 전자 방출부;
    상기 캐소드 전극을 덮으면서 상기 기판 전면에 형성되고 상기 전자 방출부에 대응하는 개구부를 가지는 제1 절연층; 및
    상기 제1 절연층 위에 형성되고 상기 전자 방출부에 대응하는 개구부를 가지는 게이트 전극을 포함하고,
    상기 제1 절연층이 밀집성의 제1 실리콘 산화물층과 다공성의 제2 실리콘 산화물층이 순차적으로 적층된 구조를 가지는 전자 방출 디바이스.
  2. 제1 항에 있어서,
    상기 제2 실리콘 산화물층이 상기 제1 실리콘 산화물층보다 두꺼운 두께를 가지는 전자 방출 디바이스.
  3. 제2 항에 있어서,
    상기 제2 실리콘 산화물층이 상기 제1 실리콘 산화물층보다 30 내지 50배 두꺼운 두께를 가지는 전자 방출 디바이스.
  4. 제3 항에 있어서,
    상기 제1 실리콘 산화물층이 200 내지 300Å의 두께를 가지고, 상기 제2 실리콘 산화물층이 대략 10㎛ 정도의 두께를 가지는 전자 방출 디바이스.
  5. 제1 항에 있어서,
    상기 제1 절연층의 개구부가 2 내지 3 : 1 정도의 종횡비를 가지는 전자 방출 디바이스.
  6. 제1 항에 있어서,
    상기 게이트 전극 위로 순차적으로 형성되는 제2 절연층과 집속 전극을 더욱 포함하는 전자 방출 디바이스.
  7. 제6 항에 있어서,
    상기 제2 절연층이 상기 제1 절연층보다 두꺼운 두께를 가지며 상기 제1 절연층과 동일한 구조를 가지는 전자 방출 디바이스.
  8. 제1 항 내지 제7 항 중 어느 한 항의 전자 방출 디바이스;
    상기 전자 방출 디바이스의 기판에 대향 배치되어 진공 용기를 형성하는 다른 기판; 및
    상기 다른 기판의 일면에 형성되는 발광 유닛을 포함하는 전자 방출 표시 디 바이스.
  9. 기판 위에 캐소드 전극을 형성하는 단계;
    상기 캐소드 전극을 덮으면서 상기 기판 전면에 밀집성의 제1 실리콘 산화물층과 다공성의 제2 실리콘 산화물층을 순차적으로 형성하여 절연층을 형성하는 단계;
    상기 절연층 위에 게이트 전극 물질층을 형성하는 단계;
    상기 게이트 전극 물질층에 개구부를 형성하는 단계;
    상기 개구부에 의해 노출된 절연층의 부분을 식각하여 상기 절연층에 상기 캐소드 전극의 표면을 노출시키는 개구부를 형성하는 단계; 및
    상기 게이트 전극 물질층을 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 전자 방출 디바이스의 제조 방법.
  10. 제9 항에 있어서,
    상기 제1 실리콘 산화물층과 상기 제2 실리콘 산화물층을 플라즈마 강화 화학 기상 증착(PECVD)에 의해 형성하는 전자 방출 디바이스의 제조 방법.
  11. 제9 항에 있어서,
    상기 제2 실리콘 산화물층을 상기 제1 실리콘 산화물층보다 두껍게 형성하는 전자 방출 디바이스의 제조 방법.
  12. 제11 항에 있어서,
    상기 제2 실리콘 산화물층을 상기 제1 실리콘 산화물층보다 30 내지 50배 두꺼운 두께로 형성하는 전자 방출 디바이스의 제조 방법.
  13. 제12 항에 있어서,
    상기 제1 실리콘 산화물층은 200 내지 300Å의 두께로 형성하고, 상기 제2 실리콘 산화물층은 대략 10㎛ 정도의 두께로 형성하는 전자 방출 디바이스의 제조 방법.
KR1020050103311A 2005-10-31 2005-10-31 전자 방출 디바이스 및 그 제조 방법 KR20070046512A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103311A KR20070046512A (ko) 2005-10-31 2005-10-31 전자 방출 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103311A KR20070046512A (ko) 2005-10-31 2005-10-31 전자 방출 디바이스 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070046512A true KR20070046512A (ko) 2007-05-03

Family

ID=38271847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103311A KR20070046512A (ko) 2005-10-31 2005-10-31 전자 방출 디바이스 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070046512A (ko)

Similar Documents

Publication Publication Date Title
KR101009983B1 (ko) 전자 방출 표시 소자
KR20060095320A (ko) 전자 방출 소자
JP2005294262A (ja) 電子放出素子及びこれを用いた電子放出表示装置
JP2005317544A (ja) 電子放出素子用カソード基板，電子放出素子及びその製造方法
KR101107134B1 (ko) 전자 방출 소자, 전자 방출 디바이스 및 그 제조 방법
US7960906B2 (en) Electron emission device, light emission apparatus including the same, and method of manufacturing the electron emission device
KR20060011668A (ko) 전자 방출 소자와 이의 제조 방법
KR20070012134A (ko) 집속 전극을 갖는 전자방출소자 및 그 제조방법
JP2006066376A (ja) 電子放出素子
KR20060124209A (ko) 전자 방출 소자와 이의 제조 방법
KR20070046512A (ko) 전자 방출 디바이스 및 그 제조 방법
KR20070043391A (ko) 전자 방출 디바이스, 이를 이용한 전자 방출 표시 디바이스및 이의 제조 방법
KR20060113192A (ko) 전자 방출 소자 및 그 제조 방법
KR20060104654A (ko) 전자 방출 소자와 이의 제조 방법
KR101065371B1 (ko) 전자 방출 소자
KR20060020021A (ko) 전자 방출 소자 및 그 제조방법
KR20070044923A (ko) 전자 방출 디바이스의 제조 방법 및 이 방법에 의해 제조된전자 방출 디바이스
JP2006244980A (ja) 電子放出素子とその製造方法
KR20070044582A (ko) 전자 방출 디바이스 및 그 제조 방법
KR20060104651A (ko) 전자 방출 소자 및 이의 제조 방법
KR20070044172A (ko) 전자 방출 소자 및 그 제조 방법
KR20060124975A (ko) 전자 방출 소자 및 이의 제조 방법
KR20070044581A (ko) 전자 방출 디바이스의 제조 방법 및 이 방법에 의해 제조된전자 방출 디바이스
KR20060104699A (ko) 전자 방출 소자 및 그 제조 방법
KR20050113866A (ko) 전자 방출 소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination