KR100533000B1 - 탄소 나노튜브 전계방출소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 탄소 나노튜브 전계방출소자 및 그 제조방법에 관한 것으로, 특히 평면형 탄소 나노튜브 전계방출소자 구조에서 게이트 전극의 높이를 캐소드 전극보다 높게 형성하는 것으로 애노드 전계에 의해 캐소드 전극이 받는 영향을 줄여 애노드에 보다 높은 전압을 인가할 수 있도록 한 탄소 나노튜브 전계방출소자 및 그 제조방법에 관한 것이다. 종래 탄소 나노튜브 전계방출소자는 고전압 형광체가 충분히 발광할 수 있도록 애노드에 고전압을 가해야 하기 때문에 애노드 전압에 의해 발생하는 전계가 에미터인 탄소 나노튜브에 영향을 미치게 되어 소자가 턴 오프되었음에도 불구하고 애노드 암전류가 흘러 소자가 발광하는 이상 발광이 빈번하게 발생하게 되며, 이를 방지하기 위해 애노드 전압을 낮은 임계치로 제한하게 되면 휘도가 낮아져 표시 소자가 출력하는 영상이 어두워지는 치명적인 문제점이 있었다. 상기와 같은 문제점을 해결하기 위해 본 발명은 캐소드 전극과 전자 방출여부를 제어하는 게이트 전극이 동일 평면상에 형성되는 평면형 탄소 나노튜브 전계방출소자의 게이트 전극 높이를 캐소드 전극보다 수십배 이상 높게 형성하도록 한 탄소 나노튜브 전계방출소자 및 그 제조방법을 제공함으로써 탄소 나노튜브에 대한 애노드 전계를 차폐할 수 있어 탄소 나노튜브의 이상발광을 방지하고 보다 높은 애노드 전압의 사용을 가능하게 하여 소자의 휘도를 크게 높일 수 있는 효과가 있다.

Description

탄소 나노튜브 전계방출소자 및 그 제조방법{CARBON NANOTUBE FIELD EMISSION DEVICE AND FABRICATING METHOD THEREOF}

본 발명은 탄소 나노튜브 전계방출소자 및 그 제조방법에 관한 것으로, 특히 평면형 탄소 나노튜브 전계방출소자 구조에서 게이트 전극의 높이를 캐소드 전극보다 높게 형성하는 것으로 애노드 전계에 의해 캐소드 전극이 받는 영향을 줄여 애노드에 보다 높은 전압을 인가할 수 있도록 한 탄소 나노튜브 전계방출소자 및 그 제조방법에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이의 모습 또한 다양해 지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한, 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다. 이러한 다양한 표시 소자의 요구에 따라 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계방출소자는 현재 개발 혹은 양산중인 평판 디스플레이들(LCD와 PDP, VFD등)의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다. 전계방출소자 디스플레이는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 무한대의 칼라, 무한대의 그레이 스케일, 높은 휘도, 높은 비디오(video rate) 속도 등 디스플레이가 가져야 할 장점들을 고루 갖추고 있다.

전계방출 표시소자는 진공 속의 금속 또는 도체 표면(에미터)상에 고전계가 인가될 때 전자들이 금속 또는 도체로부터 진공 밖으로 나오는 양자역학적 터널링 현상을 이용한 것이다. 이 때 소자는 파울러-노드하임(Fowler-Nordheim) 법칙에 의하여 전류-전압 특성을 나타내게 된다. 전계방출 표시소자는 전자 방출 원인 에미터와 방출된 전자가 충돌하여 발광하는 애노드 부, 상하판 사이를 지지하는 스패이서, 그리고 진공기밀을 유지하기 위한 실링부 등으로 구성되어 있다.

최근 들어 탄소 나노튜브가 기계적으로 강하고, 화학적으로 상당히 안정하여 비교적 낮은 진공도에서 전자방출특성이 우수한 이유로 인해 이를 이용한 전계방출소자의 중요성이 인식되고 있다. 이와같은 탄소 나노튜브는 작은 직경(약, 1.0∼ 수십[nm])을 갖기 때문에 종래의 마이크로팁형(spindt형) 전계방출 팁에 비해 전계강화효과(field enhancement factor)가 상당히 우수하여 전자방출이 낮은 임계 전계(turn-on field, 약 1∼5[V/㎛])에서 이루어질 수 있게 되므로, 전력손실 및 생산단가를 줄일 수 있는 장점이 있다.

이러한 탄소 나노튜브는 캐소드 전극 상에 페이스트 상태로 스크린 프린팅되어 형성되거나 화학 기상 증착 방법으로 성장시키는 방법으로 형성될 수 있다.

종래 전계방출소자의 구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1a 내지 도 1e는 종래의 탄소 나노튜브를 이용한 전계방출소자의 3전극 구조들을 나타낸 것이다.

도 1a는 종래의 일반 게이트 구조(normal gate)로서, 도시한 바와 같이 기판(1) 상부에 캐소드 전극(2), 절연층(3), 게이트 전극(4)을 형성한 후 사진 식각 공정을 통해 상기 게이트 전극(4)과 절연층(3)을 식각하여 관통홀을 형성한 다음 노출된 캐소드 전극(2) 상부에 탄소 나노튜브(5)를 형성한 것이다. 이러한 구조는 전계가 제일 강한 홀의 주변에서만 국부적으로 전자방출이 일어날 가능성이 높고, 비대칭적인 전계분포에 의해 게이트전극(4)으로의 누설전류가 많다. 그리고, 그 공정 절차가 어렵기 때문에 대면적화가 용이하지 않은 문제점도 있었다.

그로인해 상기와 같은 기본 게이트 구조 대신 게이트를 캐소드 전극 하부 혹은 동일 평면에 위치시키는 평면형 구조들이 등장하게 되었는데, 이들을 도 1b에서 도 1e까지 도시하였다.

먼저 도 1b는 언더 게이트(under gate)구조 전계방출소자의 단면도로서, 도시한 바와 같이 전자 방출을 일으키는 전기장을 나노 튜브(14)의 하부에 있는 게이트 전극(11)으로 인가하는 방식이다. 이는 유리기판(10) 상부에 게이트 전극(11)을 형성한 후 그 상부에 차례로 절연층(12), 캐소드 전극(13)을 형성한 다음, 상기 캐소드 전극(13) 상부에 탄소 나노튜브 혼합 슬러리를 스크린 프린팅법 등으로 도포하고 일련의 바인더 제거공정을 통해 탄소 나노튜브(14)를 형성한다. 이는 그 제조 공정이 대단히 단순하기 때문에 종래의 다른 방법들에 비해 대면적 표시부에 적용하기 쉽다.

하지만, 이러한 경우 게이트 전극(11)이 캐소드 전극(14) 하부에 위치하기 때문에 턴온 전압이 상대적으로 높으며, 낮은 애노드 전압에도 이상 발광이 발생할 수 있다.

도 1c는 코플래너(coplanar) 구조 전계방출소자의 단면도로서, 도시한 바와 같이 게이트 전극(22)과 캐소드 전극(23)이 동일층에 형성되는 형태이다. 즉, 유리기판(20) 상부에 형성된 절연층(21) 상에 게이트 전극(22)과 캐소드 전극(23)을 형성한 후 상기 캐소드 전극(23) 상부에 스크린 프린팅방법 등으로 탄소 나노튜브(25)를 형성한 것으로, 그 제조 공정이 간단하면서도 구동 전압을 크게 낮출 수 있어 대면적화에 용이하다. 그러나, 애노드 전압에 영향을 받기 쉽다.

도 1d는 상기 코플래너 구조와 언더게이트 구조가 혼합된 구조(undergate with counter electrode)로서, 도시한 바와 같이 캐소드 전극(35) 하부에 게이트 배선(31)을 형성하고, 상기 캐소드 전극(35)과 동일한 평면 상에 게이트 전극(34)을 배치하기 위해 관통홀을 형성하여 상기 게이트 배선(31)과 게이트 전극(34)을 연결한 형태이다. 이 경우 공정은 단순 코플래너 형태나 언더게이트 구조에 비해 복잡해 지지만 전극들의 배치를 구현하기 쉬운 장점이 있다. 그러나 이 경우 역시 애노드 전계에 캐소드 전극이 영향을 받기 쉬워, 낮은 애노드 전압에서도 이상 발광 현상이 발생하게 된다.

도 1e는 게이트 전극(43)을 공통으로 이용하면서 그 양편에 캐소드 전극(41) 및 탄소 나노튜브(44)가 배치된 양측 캐소드 구조(Both Side Cathode)이다. 비록 이러한 구조는 게이트 전극(43)이 절연층(42)에 의해 캐소드 전극들(41)보다 높지만 게이트 전극 자체의 높이는 캐소드 전극들(41)의 높이와 유사하다. 그리고, 이 구조 역시 애노드 전압에 영향을 받기 쉽다. 이러한 구조는 일반 게이트 구조와 비교하여 게이트 전극(43)과 캐소그 전극들(41)의 높이가 거의 같은 평면 상에 위치하므로 동일 평면상에 전극들이 위치하는 것으로 간주할 수 있다.

상기와 같이 종래 탄소 나노튜브를 이용한 다양한 구조를 살펴보았는데, 이들 중 평면형 탄소 나노튜브 구조가 비교적 공정이 간단하고, 대면적화가 용이하다는 것을 알 수 있다. 그러나 이러한 구조들은 애노드 전압에 의해 발생하는 전계에 민감하기 때문에 그 전계가 소정 수준 이상이면 탄소 나노튜브가 이상 동작하여 의도하지 않은 발광이 일어나는 문제점이 있다.

일반적으로 탄소 나노튜브 전계발광소자는 전술한 전계방출부들 상부에 이격되어 형성되는 애노드 상판을 구비하고 있다. 상기 애노드 상판에는 형광체와 애노드 전극이 형성되어 있으며, 상기 애노드 전극에 고전압을 인가하는 것으로 화상을 구현한다. 즉, 게이트 전극에 양전압을 인가하고, 캐소드 전극에 음전압을 인가하여 두 전압의 차이가 해당 소자의 턴온 전압 이상이면 전자가 방출되며, 상기 방출된 전자는 고전압이 제공되는 애노드 전극으로 가속되어 향하며 그 부분에 형성된 형광체를 발광시켜 화상을 구현한다.

이러한 방식으로 구동되는 전계방출소자에 있어 그 휘도값은 제공되는 전압차이에 의해 방출되는 전자의 양 뿐만 아니라 형광체의 효율에도 크게 영향을 받게 된다. 같은 전자 방출량에서 형광체의 효율이 밝기를 좌우하기 때문에 현재 사용되는 고전압 형광체에 가해지는 애노드 전압이 높아야 휘도가 높아지게 된다.

실질적으로, 화상을 구현하기 위해서는 게이트 전극에의해 방출되는 전자가 제어되어야 하는데, 고전압 형광체를 이용하기 위해 애노드 전극에 고전압을 인가하게 되면 탄소 기반 방출부에 애노드에 의한 전계가 인가되어 전자가 방출되는 현상이 발생하게 된다. 즉, 애노드 전계에 의한 다이오드 전류가 흘러 게이트 전극에 신호가 인가되지 않았음에도 불구하고 형광체가 발광하는 암전류(Dark Current) 현상이 발생하게 된다. 이는 애노드에 가할 수 있는 전압의 크기를 상대적으로 낮은 임계값으로 제한하게 되어 형광체에 고전압을 인가할 수 없도록 한다. 이는 형광체의 효율을 낮추어 충분한 휘도를 얻지 못하도록 하는 문제점을 야기한다.

상기한 바와같이 종래 탄소 나노튜브 전계방출소자는 고전압 형광체가 충분히 발광할 수 있도록 애노드에 고전압을 가해야 하기 때문에 애노드 전압에 의해 발생하는 전계가 에미터인 탄소 나노튜브에 영향을 미치게 되어 소자가 턴 오프되었음에도 불구하고 애노드 암전류가 흘러 소자가 발광하는 이상 발광이 빈번하게 발생하게 되며, 이를 방지하기 위해 애노드 전압을 낮은 임계치로 제한하게 되면 휘도가 낮아져 표시 소자가 출력하는 영상이 어두워지는 치명적인 문제점이 있었다.

상기한 바와같은 종래의 문제점들을 해결하기 위한 본 발명은, 캐소드 전극과 전자 방출여부를 제어하는 게이트 전극이 동일 평면상에 형성되는 탄소 나노튜브 전계방출소자의 게이트 전극 높이를 캐소드 전극보다 높게 형성하도록 함으로써 탄소 나노튜브에 대한 애노드 전계를 차폐할 수 있어 탄소 나노튜브의 이상발광을 방지하고 보다 높은 애노드 전압의 사용을 가능하게 하여 소자의 휘도를 높일 수 있도록 한 탄소 나노튜브 전계방출소자 및 그 제조방법을 제공하는데 그 목적이 있다.

상기한 바와같은 목적을 달성하기 위한 전계방출소자는 유리기판 상부에 형성된 캐소드 전극과; 상기 캐소드 전극 상부에 형성된 탄소 나노튜브 에미터와; 상기 캐소드 전극과 동일한 평면 상에 이격되어 위치하며 상기 캐소드 전극 상에 형성된 에미터 보다 높이가 높은 게이트 전극을 포함하는 것을 특징으로 한다.

상기 게이트 전극은 캐소드 전극과 동일한 높이의 제 1게이트 전극 상부에 높이를 높이기 위한 제 2게이트 전극을 더 형성하여 구성한 것을 특징으로 한다.

또한, 본 발명은 유리기판 상부에 전극층을 형성한 후 전극 구조에 따라 패터닝하여 캐소드 전극과 제 1게이트 전극을 동시에 형성하는 단계와; 후속하여 형성될 에미터에 비해 게이트 전극을 높이기위하여 상기 형성된 제 1게이트 전극 상부에 제 2게이트 전극을 더 형성하는 단계와; 상기 캐소드 전극 상부에 탄소 나노튜브 에미터를 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 유리기판 상에 형성되는 제 1게이트 전극을 시드 금속을 이용하여 형성하고 상기 제 1게이트 전극만이 노출되도록 포토레지스트 패턴을 적용한 후 전자도금법을 이용하여 상기 제 2게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명은 유리기판 상에 게이트 배선을 형성하는 단계와; 상기 구조물 상부에 절연층을 형성한 후 식각하여 관통홀을 형성하는 단계와; 상기 형성된 구조물 상부 전면에 크롬 시드층을 성막한 후 포토레지스트 패턴을 이용하여 상기 관통홀이 형성된 게이트 영역 만을 노출시켜 도금법으로 제 2게이트 전극을 높이 형성하는 단계와; 상기 포토레지스트 패턴을 제거하고 노출된 크롬 시드층을 패터닝하여 캐소드 전극과 제 1게이트 전극을 분리하는 단계와; 상기 캐소드 전극 상부에 탄소 나노튜브를 형성하는 단계를 포함하는 것을 특징으로 한다.

상기한 바와같은 본 발명의 실시예들을 첨부한 도면들을 참고하여 상세히 설명하면 다음과 같다.

상기한 바와같은 본 발명에 의한 전계방출소자 및 그 제조방법의 실시예들을 첨부한 도면들을 참고하여 상세히 설명하면 다음과 같다.

도 2a 내지 도 2c는 본 발명 실시예들의 특징들을 보인 단면도로서, 도시한 바와 같이 게이트 전극이 캐소드 전극보다 높다는 것을 확인할 수 있다.

먼저, 도 2a는 종래의 코플래너 게이트 구조를 가지는 전계방출소자에 본 발명의 구성을 적용한 것으로 본 실시예에서는 전극층을 성막하고 패터닝하여 제 1게이트 전극(22)과 캐소드 전극(23)을 동시에 형성한 후 제 1게이트 전극(22)의 상부에 제 2게이트 전극(24)을 더 형성한 것이다. 이 경우 상기 전극층을 크롬(Cr)과 같은 도금 시드층으로 형성한 후 제 1게이트 전극(22)만을 두꺼운 포토레지스트 패턴을 이용하여 도금하여 제 2게이트 전극(24)을 형성할 수 있다. 물론, 금속층을 적층한 후 패터닝하거나 도전 페이스트(paste)를 스크린 프린팅법으로 적용하여 제 2게이트 전극(24)을 형성할 수 있다. 또한, 상기 캐소드 전극(23)과 게이트 전극(22,24)을 별도의 도전층 형성 과정으로 개별 형성할 수도 있음에 주의한다.

즉, 본 발명에서는 게이트 전극(22, 24)의 높이를 캐소드 전극(23)보다 높게 (수십배 이상)하는 것으로 높은 전압에 의해 발생한 애노드 전계를 게이트 전극(22, 24)이 차단하도록 함으로써 애노드 전계가 캐소드 전극(23) 및 탄소 나노튜브(25)에 영향을 미치지 않도록하는 것이다.

일반적으로 탄소 나노튜브를 에미터로 사용하는 전계방출소자를 구동시키기 위해서는 게이트 전극(22, 24)에 신호를 인가하여 탄소 나노튜브(25)에서 전자 방출이 일어나도록 하는데, 게이트 전극(22, 24)에 신호가 인가되면 탄소 나노튜브(25) 근방에 전계가 집중되어 전자 방출이 일어날 수 있게 된다.

그리고, 해당 소자를 구동시키지 않는 경우 게이트 전극(22, 24)과 캐소드 전극(23)에 접지전위를 인가하게 되는데, 이 경우 본 발명에서는 게이트 전극(22, 24)과 캐소드 전극(23)의 전위가 동일해 지게 된다. 즉, 애노드로부터 발생하는 전계는 높은 위치의 게이트 전극(22, 24)에서 차단되어, 높아진 게이트 전극(22, 24)에 의해 형성되는 무전계 영역에 속하게 된 탄소 나노튜브(25)가 애노드 전계에 의한 영향을 덜 받게 되는 것이다. 즉, 도시된 바와 같이 게이트 전극(22,24)을 캐소드 전극(23)보다 높게 형성하는 경우, 에미터 전압을 더 높게 인가할 수 있기 때문에 발광 소자의 휘도를 크게 개선할 수 있다.

이러한 외부 전계의 차폐 효과는 게이트 전극(22, 24)의 높이가 캐소드 전극(23)에 비해 높아질수록 유리하며 캐소드 전극(23) 상부에 형성된 탄소 나노튜브(25)의 위치가 게이트 전극(22, 24)에 가까이 형성될 수록 효과가 커지게 된다.

도 2b는 언더게이트와 코플레너 게이트의 혼합 구조(Undergate with Counter Electrode)에서 게이트 전극의 높이를 캐소드 전극보다 높인 실시예를 보이는 단면도이다. 도시한 바와 같이, 이러한 구조에서 게이트는 먼저 유리기판(30) 상부에 이후 형성될 캐소드 전극(35)과 교차하도록 게이트 배선(31)을 형성한 후 그 상부에 절연층(32)을 형성하고, 이후 제 1게이트 전극(33)이 형성될 부분에 관통홀을 형성한다. 관통홀이 형성된 구조물 상부에 전극층을 형성하고 게이트 영역 상부에만 제 2게이트 전극(34)을 형성한 후 상기 전극층을 패턴하여 제 1게이트 전극(33)과 캐소드 전극(35)을 분리한다. 이후 다양한 공정으로 상기 캐소드 전극 상부에 탄소 나노튜브(36)를 형성한다.

도시된 구조에서, 제 1게이트 전극(33)과 캐소드 전극(35)를 단일 전극층으로부터 형성했지만, 경우에 따라서는 캐소드 전극(35)과 제 1게이트 전극(33) 및 제 2게이트 전극(34)을 별도의 공정으로 성막할 수 있다는데 주의한다.

또한, 상기 제 2게이트 전극(34)은 제 1게이트 전극(33)을 시드층으로 이용하는 전기 도금법으로 형성될 수 있으며, 일반적인 도전층의 적층 및 패터닝 공정이나 스크린 프린팅 방법등으로도 형성될 수 있으므로, 구체적인 게이트 전극(33, 34) 형성 방법으로 본 발명이 제한되지는 않는다.

도 2c는 캐소드 전극들과 탄소 나노튜브들이 게이트 전극에 인접하여 쌍으로 위치하는 양측 캐소드 구조(Both Side Cathode)에서 게이트 전극(43)을 캐소드 전극(41)의 높이보다 높게 형성한 것이다. 비록 이러한 양측 캐소드 구조는 종래에도 게이트 전극(43)이 절연층(42) 높이 만큼 캐소드 전극(41)에 비해 높았지만 게이트 전극의 자체 높이는 캐소드 전극(41)보다 그리 크지 않으므로 비록 게이트 전극(43)이 캐소드 전극(41)보다 약간 높은 위치에 존재하더라도 동일 평면으로 간주할 수 있다. 이러한 구조에도 본 발명에 따른 높은 게이트 전극(43)을 적용하면 애노드 전계 차폐 효과를 얻을 수 있게 된다.

도 3a 내지 도 3f는 상기 도 2b의 본 발명 일 실시예를 제조하는 과정을 나타낸 수순단면도로서, 본 실시예에서는 도금법을 이용하여 제 2게이트 전극(34)을 형성하는 과정을 보인다. 앞서 언급한 바와 같이 도금법이 아닌 다양한 방법으로 게이트 전극(33, 34)을 형성할 수 있다는 것에 주의한다.

먼저, 도 3a에 도시한 바와 같이, 유리기판(30) 상에 ITO(Indium Tin Oxide) 전극으로 게이트 배선(31)을 형성한다.

그 다음, 도 3b에 도시한 바와 같이, 상기 구조물 상부 전면에 절연층(32)을 형성하고 이후 게이트 전극이 형성될 부분과 상기 형성된 게이트 배선(31) 사이의 전기적 접촉을 위한 관통홀을 형성한다. 이 경우 상기 절연층(32)으로 SiO₂ 혹은 SiNx를 화학 기상 증착 방법으로 성막한 후 건식 식각으로 상기 관통홀을 형성할 수 있고, 유전체 재료를 페이스트(Paste) 형태로 만들어 스크린 프린팅법으로 성막한 후 습식 식각으로 상기 관통홀을 형성할 수 있다. 본 실시예는 이러한 두가지 방법을 모두 사용하여 실험했으며, 그 결과는 이후 도 4에 도시할 것이다.

그 다음, 도 3c에 도시한 바와 같이 상기 구조물 상부 전면에 전극층(33)을 0.3㎛ 두께로 성막하는데, 본 실시예에서는 이후 제 2게이트 전극을 전기 도금법으로 형성할 것이므로 크롬을 이용하여 시드층을 형성한 것이다. 또한, 이러한 전극층(33)은 제 2게이트 전극을 형성한 후 패터닝하여 제 1게이트 전극과 캐소드 전극으로 분리할 것이다.

그 다음, 도 3d에 도시한 바와 같이 상기 전극층(33)에서 게이트가 형성될 부분만 노출시킨 두꺼운 포토레지스트 패턴을 적용한 후 이를 몰드(mold)로 사용하여 제 2게이트 전극(34)을 높게 형성한다. 본 실시예에서는 캐소드 전극 두께를 0.3㎛로 하며, 전체 게이트(33, 34)의 높이를 캐소드 전극 두께의 100배인 30㎛가 되도록 형성한다.

그 다음, 도 3e에 도시한 바와 같이 포토레지스트 패턴을 제거하고 상기 노출되는 전극층(33)을 패턴하여 제 1게이트 전극(33)과 캐소드 전극(35)을 형성한다.

그리고, 도 3f에 도시한 바와 같이 상기 캐소드 전극(35) 상부에 화학 기상 증착이나 스크린 프린팅법으로 탄소 나노튜브(36)를 형성한다. 상기 탄소 나노튜브(36)는 전계를 차폐하면서 무전계 영역을 형성하는 게이트 전극(33, 34)에 인접할 수록 애노드 전계의 영향을 적게 받는다.

상기와 같이 형성된 본 발명의 실시예를 종래의 구조로 형성된 소자와 동일한 조건에서 실험한 결과를 도 4에 도시한다.

도 4는 전계방출소자와 애노드 사이의 거리를 1mm로 하고, 캐소드 전극 및 게이트 전극에 접지전위를 인가한 후 애노드 전압을 0~8kV까지 인가하면서 애노드에 발생하는 다이오드 전류와 형광체의 발광 여부를 측정한 것이다.

종래의 구조에서 게이트의 높이는 캐소드의 높이와 동일한 0.3㎛로 제작하고, 본 발명은 도 3에 도시한 과정을 통해 게이트의 높이를 30㎛로 제작한 후 실험한 것으로, 도시한 바와 같이 게이트 두께가 0.3㎛인 종래 구조에서는 약 3kV의 애노드 전압에서 애노드 전류가 급격히 증가했으며 형광체의 발광도 관찰되었다. 하지만, 게이트 두께를 30㎛로 제작한 본 발명의 구조에서는 약 6kV의 애노드 전압에서 애노드 전류가 나타나기 시작하면서 형광체 발광도 관찰되었다. 따라서, 본 발명을 적용한 전계 발광소자에 제공할 수 있는 애노드 전압이 2배 가까이 증가했으므로 높은 휘도 향상을 개대할 수 있다.

상기 도 3과 유사한 방법으로 게이트의 두께를 각각 0.3㎛, 1㎛, 10㎛, 30㎛, 100㎛까지 변화시키며 애노드 전압에 대한 다이오드 전류 발생을 관찰한 결과 게이트의 높이가 높을수록 전자가 방출되는 애노드 전압이 높아지는 것을 확인할 수 있었다. 즉, 구조적으로 허용하는 한 게이트 전극의 높이가 높을 수록 애노드 전계의 차단 효과가 높아지는 것이다.

전술한 바와 같이, 본 발명은 간단한 공정을 통해 애노드 전계에 의한 탄소 나노튜브의 이상 발광 현상을 크게 줄이며, 궁극적으로는 휘도 향상을 통해 소자의 성능을 개선할 수 있다.

상기한 바와 같은 본 발명 탄소 나노튜브 전계방출소자 및 그 제조방법은 캐소드 전극과 전자 방출여부를 제어하는 게이트 전극이 동일 평면상에 형성되는 평면형 탄소 나노튜브 전계방출소자의 게이트 전극 높이를 캐소드 전극보다 수십배 이상 높게 형성하도록 함으로써 탄소 나노튜브에 대한 애노드 전계를 차폐할 수 있어 탄소 나노튜브의 이상발광을 방지하고 보다 높은 애노드 전압의 사용을 가능하게 하여 소자의 휘도를 크게 높일 수 있는 효과가 있다.

도 1a 내지 도 1e는 종래 탄소 나노튜브를 이용한 3전극 전계방출소자의 종류별 구조들을 보인 단면도.

도 2a 내지 도 2c는 본 발명 탄소 나노튜브 전계방출소자 실시예들의 구조를 보인 단면도.

도 3a 내지 도3f는 본 발명 일 실시예의 제조과정을 보이는 수순 단면도.

도 4는 본 발명 다른 실시예를 적용한 경우 개선되는 애노드 전류를 보이는 그래프도.

***도면의 주요부분에 대한 부호의 설명***

30: 유리기판 31: 게이트 배선

32: 절연층 33: 제 1게이트 전극

34: 제 2게이트 전극 35: 캐소드 전극

36: 탄소 나노튜브

Claims (8)

1. 유리기판 상부에 형성된 캐소드 전극과;

   상기 캐소드 전극 상부에 형성된 탄소 나노튜브 에미터와;

   상기 캐소드 전극과 동일한 평면 상에 이격되어 위치하며 상기 캐소드 전극 상에 형성된 에미터 보다 높이가 높은 게이트 전극을 포함하는 것을 특징으로 하는 탄소 나노튜브 전계방출소자.
2. 제 1항에 있어서, 상기 형성되는 게이트 전극은 캐소드 전극에 인접한 동일 평면 상에만 형성되는 코플래너(Coplanar) 게이트 구조이거나, 절연층으로 절연된 캐소드 전극 하부에 캐소드 전극과 교차되도록 배치된 게이트 배선과 관통홀을 통해 연결되면서 상기 캐소드 전극과 동일 평면상에 형성되는 언더게이트와 코플레너 게이트의 혼합 구조(Undergate with Counter Electrode)인 것을 특징으로 하는 탄소 나노튜브 전계방출소자..
3. 제 1항에 있어서, 상기 캐소드 전극은 상기 높게 형성한 게이트 전극에 인접하여 쌍으로 위치하는 양측 캐소드 구조(Both Side Cathode)인 것을 특징으로 하는 탄소 나노튜브 전계방출소자.
4. 제 1항에 있어서, 상기 게이트 전극은 캐소드 전극과 동일한 높이의 제 1게이트 전극 상부에 게이트 전극의 높이를 높이기 위한 제 2게이트 전극을 더 형성하여 구성한 것을 특징으로 하는 탄소 나노튜브 전계방출소자.
5. 유리기판 상부에 전극층을 형성한 후 전극 구조에 따라 패터닝하여 캐소드 전극과 제 1게이트 전극을 동시에 형성하는 단계와;

   후속하여 형성될 에미터에 비해 게이트 전극을 높이기위하여 상기 형성된 제 1게이트 전극 상부에 제 2게이트 전극을 더 형성하는 단계와;

   상기 캐소드 전극 상부에 탄소 나노튜브 에미터를 형성하는 단계를 포함하는 것을 특징으로 하는 탄소 나노튜브 전계방출소자 제조 방법.
6. 제 5항에 있어서, 상기 유리기판 상에 형성되는 제 1게이트 전극을 시드 금속을 이용하여 형성하고 상기 제 1게이트 전극만이 노출되도록 포토레지스트 패턴을 적용한 후 전자도금법을 이용하여 상기 제 2게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 탄소 나노튜브 전계방출소자 제조 방법.
7. 제 5항에 있어서, 상기 제 2게이트 전극은 금속판을 적층한 후 패터닝하여 형성하거나 스크린 프린팅 방법으로 형성하는 것을 특징으로 하는 탄소 나노튜브 전계방출소자 제조 방법.
8. 유리기판 상에 게이트 배선을 형성하는 단계와; 상기 구조물 상부에 절연층을 형성한 후 식각하여 관통홀을 형성하는 단계와; 상기 형성된 구조물 상부 전면에 크롬 시드층을 성막한 후 포토레지스트 패턴을 이용하여 상기 관통홀이 형성된 게이트 영역 만을 노출시켜 도금법으로 제 2게이트 전극을 높이 형성하는 단계와; 상기 포토레지스트 패턴을 제거하고 노출된 크롬 시드층을 패터닝하여 캐소드 전극과 제 1게이트 전극을 분리하는 단계와; 상기 캐소드 전극 상부에 탄소 나노튜브를 형성하는 단계를 포함하는 것을 특징으로 하는 탄소 나노튜브 전계방출소자 제조 방법.