KR100517959B1

KR100517959B1 - 전계방출 소자 제조방법

Info

Publication number: KR100517959B1
Application number: KR10-2003-0024768A
Authority: KR
Inventors: 권기진
Original assignee: 엘지전자 주식회사
Priority date: 2003-04-18
Filing date: 2003-04-18
Publication date: 2005-09-30
Also published as: KR20040090805A

Abstract

본 발명은 전계방출 소자 제조방법에 관한 것으로, 특히 외부 구동회로의 신호가 전달되는 전계방출소자 전극 패드들 상부에 희생층 역할을 하는 패드 보호층을 형성하고, 이를 통해 전극 패드들의 표면 상태를 최적으로 유지하여 소자의 신뢰성을 향상시키도록 한 전계방출 소자 제조방법에 관한 것이다. 종래 전계방출 소자 제조방법은 전계방출소자에 외부 구동부와 연결되는 전극패드를 형성하기 위해 상하부전극 상부에 직접 형성된 오버행 절연막을 식각하기 때문에 상기 오버행 절연막의 식각으로 발생하는 잔류물과, 재산화 및 접합시 발생하는 열산화로 인한 산화물이 전극 패드의 표면상에 남아 접촉 저항을 불균일하게 증가시키므로 화상 표면력이 현저히 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 상부전극 버스 패드부와 하부전극 패드부 상부에 절연물질이 형성되기 전에 희생층 역할을 하는 보호층을 형성하여 상부 절연물질의 식각에 의한 잔류물들과, 재산화 또는 열산화로 인한 산화물들이 전극 표면의 저항을 증가시키지 않도록 함으로써 상부전극버스 패드와 하부전극 패드의 전기적 신뢰성을 높이며, 소자의 성능을 개선할 수 있는 효과가 있다.

Description

전계방출 소자 제조방법{FIELD EMISSION DEVICE MANUFACTURING METHOD}

본 발명은 전계방출 소자 제조방법에 관한 것으로, 특히 외부 구동회로의 신호가 전달되는 전계방출소자 전극 패드들 상부에 희생층 역할을 하는 패드 보호층을 형성하고, 이를 통해 전극 패드들의 표면 상태를 최적으로 유지하여 소자의 신뢰성을 향상시키도록 한 전계방출 소자 제조방법에 관한 것이다.

다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

박막 전계방출소자는 진공 속의 금속 또는 도체 표면상에 고전계가 인가될때 전자들이 금속 또는 도체로부터 진공으로 나오는 양자역학적 터널링 현상을 이용한다. 박막 전계방출소자는 전자를 공급하는 하부전극과 전자가 터널링하는 절연막, 그리고 절연막에 전계를 인가하기위한 최상부전극으로 이루어진 금속-절연막-금속(Metal Insulating Metal:MIM) 구조이다.

MIM을 적용한 하판을 사용하는 전계방출소자는 대면적화가 용이하고 공정이 간단하다는 장점을 가지고 있지만, 그 수명은 하부전극과 상부전극 사이의 터널 산화막에 의해 좌우된다.

일반적인 박막형 전계방출 소자에서, 상기 터널 산화막은 양극 산화를 통해 형성되는데, 통상적으로 양극 산화에 의해 형성되는 절연막의 두께는 양단에 인가되는 전압과 양극 산화액에 의해 결정된다. 상기 터널 산화막은 통상 10V이하의 전압을 인가하여 양극 산화액 내의 산소이온과 알루미늄 하부전극을 반응시켜 약 100Å 두께로 형성한다.

양극 산화에 의해 형성된 터널 산화막은 상부전극버스와 오버행 절연막을 형성하기 위한 증착 공정 및 식각공정을 거쳐 전계방출부를 노출시킨 후 그 상부에 최상부전극을 증착하여 금속-절연막-금속의 구조를 형성한다.

이와 같은 종래 전계방출소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1g는 종래 전계방출 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부전극(2)을 형성하는 단계(도1a)와; 상기 하부전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 필드 산화막(3)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부전극(2)의 상부에 터널 산화막(4)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 상부전극 패드막(5)과 상부전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널 산화막(4)과 필드 산화막(3)의 노출을 차단하는 단계(도1d)와; 상기 구조의 상부에 오버행 절연막(7)을 증착하고, 그 오버행 절연막(7)과 하부의 상부전극버스(6)를 패터닝하여 터널 산화막(4)상의 상부전극 패드막(5)을 노출시키는 단계(도1e)와; 상기 상부전극 패드막(5)을 식각함과 아울러 상기 상부전극버스(6)의 측면을 과도 식각하는 단계(도1f)와; 상기 구조의 상부에 금속을 증착하여, 상기 오버행 절연막(7)과 노출된 터널 산화막(4) 및 상부전극 패드막(5) 상에 최상부전극(8)을 형성하는 단계(도1g)로 제조된다.

이하, 상기와 같이 구성된 종래 전계방출 소자 제조방법의 일실시예를 보다 상세하게 설명한다.

먼저, 도1a에 도시한 바와 같이 하판 유리(1)의 상부 일부에 알루미늄을 약 1000~5000Å정도 증착하고, 그 증착된 알루미늄을 습식 식각하여 상기 하판 유리(1)의 상부 일부에 하부전극(2)을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 하부전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)을 양극 산화법으로 산화시켜 산화 알루미늄인 필드 산화막(3)을 형성한다. 상기 양극 산화는 상기 하부전극(2)을 양극으로 하고, 백금이나 탄소전극을 음극으로 하여 양극 산화액 내에서 산화하는데, 상기 양극 산화에 의해 형성되는 절연막의 두께는 양단에 인가되는 전압과 양극 산화액에 의해 결정된다. 통상 100V 인가시 양극 산화액 내의 산소 이온과 알루미늄이 반응하여 약 1000Å 정도의 절연막이 형성된다.

그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 그 포토레지스트(PR)의 제거로 노출되는 하부전극(2)의 중앙 상부에 터널 산화막(4)을 양극 산화로 형성한다. 이 경우 사용되는 전압은 10V 미만으로 약 100Å의 절연막을 형성한다.

그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부 전면에 텅스텐과 알루미늄을 성막하여 상부전극 패드막(5)과 상부전극버스(6)를 형성한다. 그 각각의 두께는 약 100~500Å, 약 3000~5000Å 정도가 된다.

그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 약 3000~5000Å정도 증착하여 오버행 절연막(7)을 형성하고, 상기 오버행 절연막(7)과 하부의 상부전극버스(6)를 패터닝하여 터널산화막(4)의 상부측 상부전극 패드막(5)을 노출시킨다. 이 경우, 상기 오버행 절연막(7)을 패터닝하면 전계 방출부가 형성되지 않는 외부 영역에서는 상부전극버스(6)가 드러나고, 하부전극버스(2)가 드러나 전원 및 영상신호를 받아들이기위한 패드부분이 노출된다. 하지만, 오버행 절연막(7)의 식각으로 발생하는 카본 플로라이드(Carbon Floride) 계열의 잔류물이 상기 패드 부분의 표면에 형성되어 오버행 절연막(7)의 완전한 제거를 방해할 수 있다. 이는 이후 좀더 상세히 설명하도록 한다.

그 다음, 도1f에 도시한 바와 같이 상기 상부전극 패드막(5)을 식각함과 아울러 상기 상부전극버스(6)의 측면을 과도 식각한다.

그 다음, 도1g에 도시한 바와 같이, 상기 구조의 상부에 Ir/Pt/Au를 증착하여, 상기 오버행 절연막(7)과 노출된 터널 산화막(4) 및 상부전극 패드막(5) 상에 최상부전극(8)을 형성한다.

이와 같은 과정을 통해 제조된 전계방출소자의 하판, 즉 캐소드는 상판인 애노드와 접합되며, 그 캐소드와 애노드 사이의 진공영역을 유지하기 위하여 스페이서를 장착한다.

상기 스페이서 및 프릿을 통해 내부가 진공 상태가 되도록 상판과 하판을 접합한 전계방출 소자의 구조를 도2에 도시하였다.

도 2는 전계방출 소자의 간략한 구조도로서, 도시한 바와 같이, 소자의 하판(캐소드)(10)과 소자의 상판(애노드)(15) 사이는 진공영역이며, 이때, 진공영역의 유지를 위해 스페이서(12)와 프릿(Frit)(14)을 설치한다.

전술한 과정을 통해 제조된 전계방출소자에서의 전자 방출은 하부전극에서 공급된 전자들이 터널 산화막을 통과하면서 이루어진다. 상기 터널 산화막을 통과하는 전자들은 터널 산화막 내부의 결함들을 이용하여 통과하는 전자, 파울러-노드하임 터널링(Fowler-Nordheim tunneling)으로 통과하는 전자, 그리고 직접 터널링(direct tunneling) 방법으로 통과하는 전자들로 이루어진다. 상기 터널 산화막을 통과한 전자들은 최상부전극에서 산란된 후 그 표면에 도달했을때의 에너지가 최상부전극의 진공 준위를 탈출 할 수 있는 경우 진공으로 방출되고, 전계를 따라 상판의 형광체에 충돌하면서 발광이 이루어진다.

상기 상하판의 접합이 완료된 전계방출소자는 외부 구동부로부터 영상 신호를 획득하기 위하여 하부전극 버스 및 상부전극 버스가 노출되어 있고, 상기 노출된 전극들의 패드들은 외부 구동회로와 FPC(Flexible printed circuit) 커넥터 라인으로 연결되게 된다.

상기 FPC 커넥터는 접합 부분의 저항에 민감할 수 밖에 없으므로 상기 상하부 전극 패드들의 표면 상태에 따라 상기 전계방출소자의 출력에도 편차가 생기게 된다. 즉, 상기 전계방출소자의 상하부 전극 패드들의 표면 상태가 좋지 않거나 이물질이 잔류하는 경우에는 영상신호를 공급하는 FPC 라인과 각 패드들 간의 저항이 커지게 되거나 접촉에 따른 저항의 편차가 심해지게 된다. 이 경우, 전계방출소자로 형성된 표시 패널을 통한 화상구현 시 전압 강하로 인한 어두운 줄무늬가 관찰되어 균일한 품질의 화상을 얻기 어려우며, 심한 경우 전기적으로 단선(open)이 발생하여 전극을 따라서 화상이 구현되지 않게 된다.

전술한 종래 전계방출소자 제조공정에서 전압이 인가되는 부분과 전극 패드들의 표면이 손상될 수 있는 공정을 상세히 설명하도록 한다.

하부전극 패드의 경우는 하부전극 상부에 선택적으로 이중 필드 절연막(Double Field Insulator)이 형성되고 그 상부에 상부전극 및 오버행 절연막이 형성된다. 상기 형성된 오버행 절연막은 하부전극과 상부전극 상부에 형성된 후, 전극이 교차되는 지점에 형성되는 전계발광부의 개구부를 형성하면서 소자가 형성되지 않는 상하부 전극의 종단 부분을 노출시키기 위해(이는 이후 외부 구동부로부터 전원과 화상 신호를 획득하는 패드가 됨) 패터닝된다. 상기 오버행 절연막은 건식식각공정에 의해 식각되는데, 일반적인 오버행 절연막의 재료가 실리콘 산화막과 실리콘질화막이므로 CF₄, C₂F₆, CHF₃ 등의 식각 가스로 식각된다. 그러나, 실리콘 산화막이나 실리콘 질화막을 상기 식각가스와 반응시키면, 식각과 동시에 카본 플로라이드 계열의 식각 잔류물들이 표면에 남게 되고 이것의 방해로 인해 노출되어야 하는 하부층 표면으로부터 질화막이나 산화막들을 완전히 제거하지 못하는 경우가 발생하게 된다. 남은 잔류물들은 전압인가부인 상하부 전극 패드의 접촉저항을 증가시켜 전압인가시 전압강하를 일으키고, 결과적으로 해당 전극 라인의 휘도를 현격하게 감소시키거나 전계방출을 방해하게 된다.

상부전극 버스 패드의 경우는 상기 하부전극을 설명하면서 언급한 바와 같이 동일한 이유로 인해 잔류물이 표면상에 남아 접촉불량의 문제가 발생하게 된다. 또한, 상부전극 버스 패드의 경우는 양극 재산화 공정시 하부전극과 상부전극간의 단락이 발생하면 상부전극표면을 산화시키게 되고 이에 의해 상부전극 표면을 산화하여 접촉저항을 증대시키기도 한다. 하지만, 알루미늄을 상부전극버스로 사용할 경우 전계방출부의 절연막 두께가 얇기 때문에 상하부 전극 단락에 의한 상부 전극의 산화는 소자에 심각한 영향을 줄 정도의 두께는 아니다. 하지만, 식각 잔류물에 의한 접촉 불량이 동시에 발생하면 소자의 성능을 악화시킬 수 있다.

상기한 바와 같이 종래 전계방출 소자 제조방법은 전계방출소자에 외부 구동부와 연결되는 전극패드를 형성하기 위해 상하부전극 상부에 직접 형성된 오버행 절연막을 식각하기 때문에 상기 오버행 절연막의 식각으로 발생하는 잔류물과, 재산화 및 접합시 발생하는 열산화로 인한 산화물이 전극 패드의 표면상에 남아 접촉 저항을 불균일하게 증가시키므로 화상 표면력이 현저히 감소하는 문제점이 있었다.

상기와 같은 문제점을 감안한 본 발명은 상부전극 버스 패드부와 하부전극 패드부 상부에 절연물질이 형성되기 전에 희생층 역할을 하는 보호층을 형성하여 상부 절연물질에 의한 잔류물들이 표면에 남더라도 보호층 제거 과정에서 동시에 잔류물을 제거함으로써 상부전극버스 패드와 하부전극 패드의 전기적 신뢰성을 높일 수 있는 전계방출 소자 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 기판 상에 전극을 형성하는 단계와; 상기 전극 상부에 절연막을 형성하기 전에 전극 종단부의 패드 영역을 보호하기 위한 패드 보호층을 형성하는 단계와; 상기 전극 상부에 절연막을 형성하고, 상기 절연막을 패터닝하는 단계와; 상기 절연막의 패터닝으로 노출되는 패드 보호층을 제거하는 단계로 이루어지는 것을 특징으로 한다.

상기 전극 상부에 절연막을 형성하기 전에 전극 종단부의 패드 영역을 보호하기 위한 패드 보호층을 형성하는 단계는, 하부전극을 형성한 후 필드 산화막과 터널 산화막을 형성하는 단계와; 상기 하부전극 패드부에 하부전극 패드보호층을 형성하고 그 상부에 선택적으로 이중필드 절연막을 형성하는 단계와; 상기 구조물 상부에 상부전극을 형성하고, 상부전극 패드부에 상부전극 패드 보호층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 전극 상부에 절연막을 형성하기 전에 전극 종단부의 패드 영역을 보호하기 위한 패드 보호층을 형성하는 단계는, 하부전극을 형성한 후 필드 산화막과 터널 산화막을 형성하는 단계와; 하부전극 상부에 쉐도우 마스크를 이용하여 하부전극 패드부를 제외한 구조물 상부에 이중필드 절연막을 형성하는 단계와; 상기 구조물 상부에 상부전극을 형성하고, 상부전극 패드부와 하부전극 패드부에 패드 보호층을 동시에 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 절연막의 패터닝으로 노출되는 패드 보호층을 제거하는 단계는, 패드 보호층이 잔류하는 상태로 케소드 하판 공정을 완료하고, 별도로 형성된 애노드 상판과 결합 및 밀봉하는 단계와; 상기 상하판의 결합선 외부에 잔류하는 패드 보호층을 식각액에 디핑하는 것에 의해 제거하는 단계를 더 포함하는 것을 특징으로 한다.

상기와 같이 구성된 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.

도3a 내지 도3h는 본 발명 전계방출 소자의 제조공정 수순평면도로서, 도시된 도면들을 참조하여 수순단면도에서는 나타낼 수 없었던 하부전극 공통라인과 본 발명의 핵심인 패드 보호층을 중점적으로 설명하도록 한다.

도 3a는 도시된 바와 같이 하부전극(20) 버스를 나타낸 것으로, 간략히 도시했지만 실질적으로는 하부전극(20)을 형성하고, 그 상부에 필드 산화막과 터널 산화막을 양극 산화법으로 형성한 것이다. 상기 하부전극(20)은 필드 산화막과 터널 산화막을 양극 산화로 형성하기 위한 양극으로 사용되므로, 하부전극(20) 버스를 모두 연결하는 하부전극 공통라인(21)이 필요하다. 이는 크게 2가지 방법으로 형성되는데, 하부전극(20)을 형성하는 과정에서 동일한 알루미늄으로 동시에 형성될 수 있고, 도전성 테이프를 이용하여 접착식으로 연결하는 방법이 있다. 이후 적용되는 하부전극 패드보호층은 상기 하부전극 공통라인(21)에 인접하게 된다.

이후 설명하는 상하부전극 패드층은 상하부전극의 종단 부분을 의미하며, 상기 패드층은 이후 외부 구동부와 전기적으로 연결되어야 하므로 케소드 하판과 애노드 상판을 결합하는 결합선(Sealing line) 외부에 위치한다는 것에 유의한다.

그 다음, 도 3b에 도시한 바와 같이 이중 필드 절연막을 형성하는데, 쉐도우 마스크를 이용하여 하부전극(20) 패드 부분을 가리면서 스퍼터 증착한다. 그리고, 그 상부에 상부전극(60) 버스를 형성한 후, 상기 상부전극(60) 패드 부분과 노출된 하부전극(20) 패드 부분에 패드보호층(25, 65)을 동시에 형성한다. 이 단계에서 하부전극의 패드보호층(25)은 도시한 바와 같이 하부전극 공통라인(21)을 남겨 두고 그 안쪽에 형성할 수 있으며, 하부전극 공통라인(21)도 함께 덮어버리도록 형성할 수 있다. 그러나, 하부전극 공통라인(21)도 함께 덮어버리는 경우는 패드보호층(25)을 제거한 후, 하부전극 공통라인(21)을 제거할때 테이핑이나 패터닝이 필요하게 된다.

상기 패드 보호층(25, 65)은 전극별로 별도로 형성할 수 있으며, 다수의 층들로 형성될 수 있고, 다양한 형태로 형성될 수 있다. 본 실시예에서는 간단한 구조로 각 전극 패드 부분들을 가로질러 형성되므로 쉐도우 마스크를 이용한 스퍼터 증착으로 형성되며, 상기 알루미늄으로 형성되는 전극들(20, 60)과 식각 선택도를 가지는 금속(텅스텐, 크롬)으로 형성된다.

다음 공정을 설명하기 전에 상기 패드보호층(25, 60)의 다양한 형성 방법 및 상기 패드보호층(25, 60)으로 얻을 수 있는 이점들을 설명하고자 한다.

먼저, 상부전극(60)버스 패드와 하부전극(20) 패드를 모두 보호해야할 필요가 있고 이중 필드 절연막을 사용할 경우이다. 이 경우 가장 공정이 복잡해지게 되는데 하부전극(20) 라인을 양극 산화하여 필드 산화막 및 터널 산화막을 형성하고, 하부전극(20) 패드부에 하부전극 패드보호층(25)을 형성하고 이중 필드 절연막을 형성한 다음 상부전극(60) 버스 라인을 패터닝 한 후 상부전극 버스 패드부에 상부전극 패드보호층(65)을 형성하게 된다. 상기 방법 외에도, 본 실시예에서 도시한 바와 같이 하부전극(20) 패드부에 하부전극 패드보호층(25)을 형성하지 않고 상기 패드부 영역을 제외한 부분에 이중 필드 절연막을 형성한 후, 상부전극(60)을 형성하고, 상하부전극(20,60)의 패드부에 패드보호층(25,65)을 한번에 형성할 수 있다. 상기 구조물 상부에 오버행 절연막(70)이 형성된다.

그 다음, 상부전극(60)버스 패드와 하부전극(20) 패드를 모두 보호해야할 필요가 있고 이중 필드 절연막을 사용하지 않을 경우이다. 이 경우에는 하부전극(20) 및 상부전극(60)버스 라인을 형성한후 상부전극(60) 버스 패드부와 하부전극(20) 패드부에 패드보호층(25, 65)을 형성할 수 있다. 그 상부에 오버행 절연막(70)이 형성된다.

또다른 경우로, 상부전극(60)버스 패드의 보호만 필요한 경우이다. 이 경우는 이중 필드 절연막의 사용유무에 무관하게 공정이 진행된다. 상부전극(60)버스 라인을 형성한후 상부전극(60) 버스 패드부에 패드보호층(65)을 형성하고 오버행 절연막(70)을 형성한다.

마지막으로, 하부전극(20)버스 패드의 보호만 필요한 경우이다. 이 경우 역시 이중 필드 절연막의 사용유무에 무관하게 공정이 진행된다. 하부전극(20)버스 라인의 필드 및 터널 산화가 끝난뒤 하부전극(20) 패드부에 패드보호층(25)을 형성하고 오버행 절연막(70)을 형성한다.

상기와 같이 패드보호층(25,65)을 형성하는 시점 및 방법은 다양하게 실시될 수 있다. 이제는 상기 패드보호층(25,65)의 구조에 관해 살펴보도록 한다.

상기 패드보호층(25,65)을 형성하는 방법은 크게 두가지로 나뉘게 되는데 한가지는 상부전극(60) 패드와 하부전극(20) 패드의 각 라인들에 따라 상기 패드보호층(25,65)이 분리되도록 패터닝하는 방법(도 4 참조)과 각각의 라인들을 묶어서 라인 위를 덮는 방법(도 3 및 도5 참조)이 있다. 상기 패드보호층(25, 65)을 라인별로 분리하는 방법은 반드시 사진식각공정을 사용하여야 하므로 공정이 복잡한 단점이 있지만 재산화 과정에서 상부전극(60) 버스와 하부전극(20) 간의 전기적 절연성이 떨어져서 상부전극(60) 버스라인에 전압이 걸릴 경우 패드보호층(25,65)이 전기화학적으로 산화되어 심할 경우 완전히 식각되는 것을 막을 수 있다. 반대로 라인들을 묶는 형태로 패드보호층(25,65)이 형성될 경우는 패드보호층(25,65) 형성시 쉐도우마스크를 사용하여 사진식각공정없이 간단하게 형성할 수 있는 장점이 있지만 전기화학적 산화에 취약한 구조가 된다. 하지만, 전계방출소자를 디스플레이로 구현하기 위해서는 상부전극과 하부전극간의 절연특성이 완전해야 하고 또한 전극보호층 물질의 적절한 선정을 통해 패드보호층(25,65)이 완전히 제거되는 것을 방지할 수 있으므로 본 발명의 실시예와 같이 라인들을 묶는 형태로 패드보호층(25,65)을 형성하는 것이 바람직하다.

이제, 상기와 같은 다양한 구조와 형성 과정을 통해 패드보호층(25,65)을 형성한 이후의 공정에 관해 살펴보도록 한다.

도 3c에 도시한 바와 같이 이전 공정으로 형성한 구조물 상부에 오버행 절연막(70)을 성막한 후 전계방출부가 형성될 부분 및 전극 패드가 형성될 부분의 오버행 절연막(70)을 제거하여 상부전극(60)이 드러나도록 한다. 이 경우 상기 오버행 절연막(70)의 건식 식각에 의해 노출되는 패드보호층(25,65)이 식각될 수 있다. 이를 방지하기 위해서 두께를 두껍게 하거나 식각정지층을 더 형성한 구조를 이용할 수 있다. 상기 패드보호층(25,65)의 구조는 이후 도 4와 도5를 참조하여 설명하도록 한다.

그 다음, 도 3d에 도시한 바와 같이 상기 전계방출부의 개구부에 노출된 상부전극(60)을 식각하여 DFI가 노출되도록 한다.

그 다음, 도 3e에 도시한 바와 같이 상기 노출된 DFI를 식각하여 터널 산화막(40)을 노출시키는 것으로 전계방출부를 완성한다.

그 다음, 도 3f에 도시한 바와 같이 상기 노출된 터널 산화막(40)을 복구하기 위해 재산화를 실시한 후 하부전극 공통라인(21)을 제거한다. 이 경우 상기 하부전극 패드보호층(25)이 하부전극 공통라인(21)의 제거를 위한 마스크로 동작할 수 있다. 상기 재산화로 인해 발생할 수 있는 하부전극(20) 패드부의 산화는 전술한 바와 같이 도전성 패드보호층(25)에 의해 방지될 수 있다.

그 다음, 도 3g에 도시한 바와 같이 상기 구조물 상부에 최상부전극(80)을 형성한다.

그 다음, 도 3h에 도시한 바와 같이 캐소드 하판과 별도로 제작된 애노드 상판을 스페이서 및 프릿을 이용하여 접합한 후 밀봉하고, 상기 접합선 외부에 노출된 패드보호층(25,65)은 식각액에 디핑(dipping)하여 제거한다. 전계방출소자는 통상적으로 430~450℃정도의 온도에서 상하판이 접합되므로 하판에 형성된 물질들은 필연적으로 열공정을 거치게 된다. 이때 패드부가 열공정을 거치게 되면 표면에 열산화막이 형성되게 되어 전원 연결부의 저항이 증가되는 결과를 나타내므로, 이를 방지하기 위해서 열처리 과정을 모두 거친후 패드보호층(25,65)을 제거하는 것이다. 패드보호층(25,65)은 전극물질(20,60)과 식각선택성을 가진 물질로 구성되어 있기 때문에 제거시 별도의 마스크 작업은 필요하지 않다. 예를 들어, 패드보호층(25,65)에 크롬이 포함된 경우, 포화된 황산세슘과 소량의 질산, 아세트산, 염산 등의 화합물로 이루어진 식각액을 이용하고, 텅스텐이 포함된 경우에는 과산화수소수와 수산화암모늄으로 이루어진 식각액을 이용하는데, 알루미늄, 크롬, 텅스텐은 서로간에 높은 식각 선택성을 가진다.

상기 방법 외에도 재산화 후 하부전극 공통라인(21)을 제거하지 않은 상태로 두면서 접합 공정을 실시하고, 디핑으로 하부전극 공통라인(21)과 패드보호층(25,65)을 한번에 제거할 수 있으므로 전계방출부의 손상을 방지할 수 있다.

도 4와 도 5는 본 발명에서 사용할 수 있는 패드보호층의 구조를 나타낸 것으로, 다양한 층들과 행태로 적용될 수 있음을 설명하기위한 것이다. 본 실시예들에서는 설명의 편의를 위해 1개층 혹은 2개층으로 이루어진 패드보호층을 제시하지만, 3개 이상의 다층으로 형성할 수도 있음에 유의하기 바란다.

도 4는 전극의 라인별로 보호층이 형성되는 경우를 나타내며, 여기서는 하부전극을 예로들어 설명하도록 한다. 상부전극 역시 동일한 구조를 적용할 수 있다.

도 4a는 전극라인별로 형성된 패드보호층을 도시한 평면도로서, 전극 패드상에 패드보호층을 형성하고, 이를 사진식각공정으로 패터닝한 것이다. 전술한 바와 같이, 이러한 개별 전극에 대한 패드보호층 형성은 재산화 과정에서 상부전극 버스와 하부전극 간의 전기적 절연성이 떨어져서 상부전극 버스라인에 전압이 걸릴 경우 전극 패드가 산화되는 것이 아니라 그 상부의 보호층이 전기화학적으로 산화되기 때문에 패드의 표면을 평탄하게 유지할 수 있다.

도 4b와 도4c는 하부전극(20) 패드 상부에 단일층으로 된 패드보호층(25)을 형성한 구조를 나타낸다. 그 두께는 오버행 절연막의 건식식각으로 모두 제거되지 않을 정도로 형성하는 것이 바람직하며, 일반적으로 텅스텐으로 형성한다. 도시된 바와 같이 하부전극(20) 패드의 폭과 패드보호층(25)의 폭을 동일하게 형성할 수 있으며, 하부전극(20) 패드의 측면까지 보호하도록 패드보호층(25)의 폭을 더 넓게 형성할 수 있다.

도 4d와 도4e는 상기 패드보호층(25) 상부에 건식 식각 정지층(27)을 더 형성한 구조를 도시한 것이다. 상부에 형성되는 오버행 절연막의 건식 식각과정에서 상기 패드보호층(25)이 제거될 수 있으므로 이를 방지하기 위하여 상기 패드보호층(25) 상에 식각 정지층을 더 형성할 수 있는데, 예를 들어 크롬으로 형성한 식각 정지층(27)을 더 부가하면 보다 효과적으로 패드보호층(25)의 식각 손상을 방지하여 결과적으로 하부전극(20) 패드의 손상을 방지할 수 있다. 건식 식각 정지층(27)은 500Å이하의 박막으로 형성하는 것이 바람직하다.

도 5는 하부전극(20) 패드를 한꺼번에 덮는 형태로 패드보호층(25)을 형성하는 경우를 보이는 것으로, 당연히 상부전극(60)에도 동일한 패드보호층(65)을 형성할 수 있다.

도 5a는 하부전극(20) 패드 라인들을 한꺼번에 덮는 형태로 형성된 패드보호층(25)을 도시한 평면도로서, 쉐도우 마스크를 이용한 스퍼터 증착으로 패드보호층(25)을 형성한 것이다. 이를 통해 공정을 간소화 할 수 있다.

도 5b는 도시한 바와 같이 하나의 패드보호층(25)을 이용하여 하부전극(25) 패드를 보호하도록 형성되며, 전술한 바와 같이 오버행 절연막의 건식 식각을 견딜 수 있도록 형성된다.

도 5c는 도시한 바와 같이 패드보호층(25) 상부에 박막의 건식 식각 정지층(27)을 더 형성한 것이다.

상기 설명한 패드보호층의 구조는 단일 혹은 이중층으로 형성된 것이지만 그 적용에 따라서는 2개 이상의 다층으로 형성될 수 있다는 것에 유의하기 바란다.

전술한 바와 같이 상부 오버행 절연막의 건식 식각과 재산화 및 접합에 의해 발생할 수 있는 전극 패드의 표면 저항 증가 요인을 도전성 패드보호층을 형성하는 것으로 방지할 수 있어, 이후 연결되는 FPC와의 접합에서 신뢰성을 가질 수 있게 된다. 즉, 본 발명은 신호전극이나 전원 연결부의 표면 저항을 줄이기 위해 다양한 분야에 적용할 수 있다는 것은 당업자에게 명백하다.

상기한 바와 같이 본 발명 전계방출소자 제조방법은 상부전극 버스 패드부와 하부전극 패드부 상부에 절연물질이 형성되기 전에 희생층 역할을 하는 보호층을 형성하여 상부 절연물질의 식각에 의한 잔류물들과, 재산화 또는 열산화로 인한 산화물들이 전극 표면의 저항을 증가시키지 않도록 함으로써 상부전극버스 패드와 하부전극 패드의 전기적 신뢰성을 높이며, 소자의 성능을 개선할 수 있는 효과가 있다.

도1a 내지 도1g는 종래 전계방출 소자의 제조공정 수순단면도.

도2는 전계방출 소자의 간략한 구조도.

도3a 내지 도3h는 본 발명 전계방출 소자의 제조공정 수순평면도.

도4a 내지 도4e는 본 발명에 적용되는 패드 보호층의 실시 구조도.

도5a 내지 도5c는 본 발명에 적용되는 패드 보호층의 다른 실시 구조도.

*도면의 주요 부분에 대한 부호의 설명*

10: 소자 하판 12: 스페이서

14: 프릿 15: 소자 상판

20: 하부전극 21: 하부전극 공통라인

25: 하부전극 패드 보호층 27: 건식 식각 정지층

40: 터널 산화막 60: 상부전극

65: 상부전극 패드 보호층 70: 오버행 절연막

80: 최상부전극

Claims

기판 상에 전극을 형성하는 단계와; 상기 전극 상부에 절연막을 형성하기 전에 전극 종단부의 패드 영역을 보호하기 위한 패드 보호층을 상기 전극에 비해 식각 선택도가 높은 금속으로 형성하는 단계와; 상기 전극 상부에 절연막을 형성하고, 상기 절연막을 패터닝하는 단계와; 상기 절연막의 패터닝으로 노출되는 상기 패드 보호층을 제거하는 단계로 이루어진 것을 특징으로 하는 전계방출 소자 제조방법.
삭제
제 1항에 있어서, 상기 패드 보호층은 상기 전극에 비해 식각 선택도가 높은 텅스텐층과, 그 상부에서 건식식각 정지층 역할을 하는 크롬층으로 형성되는 것을 특징으로 하는 전계방출 소자 제조방법.
제 1항에 있어서, 상기 패드 보호층은 쉐도우 마스크를 이용한 스퍼터 증착을 통해 전극의 패드 부분을 가로질러 형성되는 것을 특징으로 하는 전계방출 소자 제조방법.
제 1항에 있어서, 상기 패드 보호층은 사진 식각 공정을 통해 각 전극 라인별로 분리되어 전극의 패드 상부에 형성되는 것을 특징으로 하는 전계방출 소자 제조방법.
제 1항에 있어서, 상기 전극 상부에 절연막을 형성하기 전에 전극 종단부의 패드 영역을 보호하기 위한 패드 보호층을 형성하는 단계는, 하부전극을 형성한 후 필드 산화막과 터널 산화막을 형성하는 단계와; 상기 하부전극 패드부에 하부전극 패드보호층을 형성하고 그 상부에 선택적으로 이중필드 절연막을 형성하는 단계와; 상기 구조물 상부에 상부전극을 형성하고, 상부전극 패드부에 상부전극 패드 보호층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 전계방출 소자 제조방법.
제 1항에 있어서, 상기 전극 상부에 절연막을 형성하기 전에 전극 종단부의 패드 영역을 보호하기 위한 패드 보호층을 형성하는 단계는, 하부전극을 형성한 후 필드 산화막과 터널 산화막을 형성하는 단계와; 상기 하부전극 상부에 쉐도우 마스크를 이용하여 하부전극 패드부를 제외한 구조물 상부에 이중필드 절연막을 형성하는 단계와; 상기 구조물 상부에 상부전극을 형성하고, 상기 상부전극 패드부와 하부전극 패드부에 패드 보호층을 동시에 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 전계방출 소자 제조방법.
제 1항에 있어서, 상기 절연막의 패터닝으로 노출되는 패드 보호층을 제거하는 단계는, 패드 보호층이 잔류하는 상태로 케소드 하판 공정을 완료하고, 별도로 형성된 애노드 상판과 결합 및 밀봉하는 단계와; 상기 상하판의 결합선 외부에 잔류하는 패드 보호층을 식각액에 디핑하는 것에 의해 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 전계방출 소자 제조방법.