JP3475023B2 - 薄膜型電子源及び薄膜型電子源マトリクス並びにそれらの製造方法並びに薄膜型電子源マトリクス表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、下部電極層−トン
ネル絶縁層−上部電極層の３層構造の電子放出部を有
し、上部電極層から真空中に電子を放出する薄膜型電子
源及び薄膜型電子源マトリクスの構造並びにそれらの製
造方法並びに上記薄膜型電子源マトリクスを用いた表示
装置に関する。

【０００２】

【従来の技術】薄膜型電子源とは、下部電極層−トンネ
ル絶縁層−上部電極層の３層薄膜構造の電子放出部を有
し、下部電極層と上部電極層との間に電圧を印加して、
上部電極層の表面から真空中に電子を放出させるもので
ある。この薄膜型電子源については、例えば、特開平７
−６５７１０号公報に述べられている。

【０００３】薄膜型電子源の動作原理は図１に示す通り
である。上部電極層１３と下部電極層１１との間に駆動
電圧３０を印加して、トンネル絶縁層１２内の電界を１
〜１０ＭＶ／ｃｍ以上にすると、下部電極層１１中のフ
ェルミ準位近傍の電子はトンネル現象により障壁を透過
し、トンネル絶縁層１２、上部電極層１３の伝導帯へ注
入されホットエレクトロンとなる。これらのホットエレ
クトロンのうち、上部電極層１３の仕事関数φ以上のエ
ネルギーを有するものは、真空１６中に放出される。

【０００４】この薄膜型電子源の代表的な応用例として
は、下部電極層１１をストライプ状に形成し、その表面
を酸化した後、下部電極層１１とは直交方向に上部電極
層１３のストライプを形成することにより、多数の薄膜
型電子源素子をマトリクス状に配列した構成の薄膜型電
子源マトリクスがある。この薄膜型電子源マトリクス
を、マトリクス駆動することにより、任意パターンの電
子ビームを放出することが可能であり、フラットパネル
ディスプレイ等への応用が期待されている。

【０００５】

【発明が解決しようとする課題】図２に、従来の薄膜型
電子源の基本的な構造の断面図を示す。上記したよう
に、薄膜型電子源の構造の基本的な特徴は、トンネル現
象を利用するため、トンネル絶縁層１２が３〜１０ｎｍ
程度と薄いこと、及び、ホットエレクトロンの散乱を抑
制し高い電子放出効率を得るため、上部電極層１３が３
〜１０ｎｍ程度と薄いことである。

【０００６】図２に示す、従来の薄膜型電子源の構造に
おいては、薄い上部電極層１３は、電気抵抗が高く電圧
降下を起こし易い。特に、大規模な薄膜型電子源マトリ
クスを形成する場合、上部電極層１３の配線長が長くな
るため、各薄膜型電子源に供給される電圧が位置によっ
て著しく異り、薄膜型電子源マトリクスの面内の電子放
出量が不均一となる。一方、薄いトンネル絶縁層１２に
はエッジ部の電界集中が生じやすく局所的な絶縁破壊が
起きやすい。エッジ部の絶縁破壊を防止するために、エ
ッジ部をテーパー状に加工し電界集中を避けることが考
えられる、加工が困難で現実的ではない。

【０００７】そこで、図２に示す構造の問題点を解決す
る構造として、厚い上部電極バスライン層及び厚い保護
絶縁層を備える薄膜型電子源が、例えば、バキューム
テクニック ２８巻、３号、（１９７８年）６６−７５
ページ： Ｖａｋｕｕｍ−Ｔｅｃｈｎｉｋ ２８， Ｈ
ｅｆｔ ３，（１９７８）ｐｐ６６−７５）に報告され
ている。図３に、その構造の断面図を示す。

【０００８】図３において、下部電極１１上に形成した
薄いトンネル絶縁層１２の上方中央部の電子放出部１２
ａを除いた部分を厚い保護絶縁層１４で覆うことによ
り、エッジ部の絶縁破壊を防止する。また、上部電極側
については、上記トンネル絶縁層電子放出部１２ａに対
応して薄い上部電極層電子放出部１３ａを形成し、この
薄い上部電極層電子放出部１３ａの周囲と接続しかつ上
記厚い保護絶縁層１４を覆う厚い上部電極バスライン層
１５を形成し、上部電極バスラインの低抵抗値化を図っ
ている。単一の薄膜型電子源の場合でも、薄い上部電極
層１３は強度が弱く、配線が取り出しにくい。そのた
め、やはり厚い上部電極バスライン層１５が形成され
る。

【０００９】図３に示されるような薄膜型電子源及び薄
膜型電子源マトリクスの構造を得るためには、トンネル
絶縁層１２上に、保護絶縁層１４、上部電極１３、上部
電極バスライン層１５を、順次、パターニングしなが
ら、形成していかなければならない。

【００１０】従来のプロセスでは、それらのパターニン
グに、メタルマスクプロセスを用いたり、フォトレジス
トのリフトオフプロセスを用いている。しかし、メタル
マスクプロセスでは微細化、大面積化に限界があり、ま
た、メタルマスクで薄膜型電子源自体を傷つけるなどの
問題がある。一方、リフトオフプロセスでは、まず電子
放出部周囲に形成する保護絶縁層１４、つぎに電子放出
部に形成する上部電極層１３、また電子放出部周囲に形
成する上部電極バスライン層１５と、交互に異なるレジ
ストパターンを形成し、成膜、リフトオフを何回も繰り
返さなければならない。そのため、プロセスが長く、パ
ターニング位置精度も厳しい。さらに上部電極層１３や
上部電極バスライン層１５用のレジストパターン形成に
用いる現像液により、トンネル絶縁層１２や保護絶縁層
１４がダメージを受け、歩留りが低下する問題もあっ
た。

【００１１】本発明の目的は、電子放出部には薄いトン
ネル絶縁層と薄い上部電極層を、電子放出部以外に厚い
保護絶縁層と厚い上部電極バスライン層を高精度で容易
に形成し得る薄膜型電子源及び薄膜型電子源マトリクス
の新しい構造並びにその製造のための新しいプロセスを
提供することである。

【００１２】本発明の他の目的は、電子放出効率の高い
薄膜型電子源及び薄膜型電子源マトリクスを提供するこ
とである。

【００１３】本発明の他の目的は、長寿命で、長時間動
作可能な薄膜型電子源及び薄膜型電子源マトリクスを提
供することである。

【００１４】本発明のさらに他の目的は、位置合わせの
要求精度が低く、簡略なプロセスからなる、薄膜型電子
源及び薄膜型電子源マトリクスの製造方法を提供するこ
とである。

【００１５】本発明の別の目的は、発光効率が高く、均
一な表示が可能な薄膜型電子源マトリクス表示装置を提
供することである。

【００１６】本発明のさらに別の目的は、強度が大き
く、経時変化が少なく、外部回路への配線の取り出し容
易な上部電極バスライン層を備えた薄膜型電子源及び薄
膜型電子源マトリクスを提供することである。

【００１７】

【課題を解決するための手段】上記目的は、基板上に延
在して形成された下部電極を局部的に横切って覆うよう
に形成され、電子放出部の領域を決める電子放出窓を備
えた厚い保護絶縁層と、上記厚い保護絶縁層を覆い、上
記基板上に延在して形成され、かつ、上記厚い保護絶縁
層の電子放出窓と整合した電子放出窓を備えた厚い上部
電極バスライン層とを有し、上記厚い保護絶縁層の電子
放出窓内には薄いトンネル絶縁層が形成され、上記厚い
上部電極バスライン層の電子放出窓内には上記薄いトン
ネル絶縁層を覆う薄い上部電極層が形成され、上記薄い
上部電極層は延在して上記厚い上部電極バスライン層を
覆っていて、上記厚い上部電極バスライン層とともに積
層膜構造の上部電極バスラインを構成している薄膜型電
子源及び薄膜型電子源マトリクスにより達成される。

【００１８】そして、上記した構造の薄膜型電子源及び
薄膜型電子源マトリクスの製造は、基板上に形成した下
部電極層に対するレジストパターニングプロセスで、溶
剤に対する溶解特性が異なる２種類のレジストで２種類
のレジストパターンを形成し、以後、一方のレジストパ
ターンを電子放出部のリフトオフプロセスに、他方のレ
ジストパターンを上部電極バスライン層と上部電極層の
積層膜を加工するリフトオフプロセスに用いる方法によ
り達成される。本発明の製造方法は、始めにリソグラフ
ィーによるパターニングを終え、その後のプロセスは成
膜とリフトオフのみとなるので全体として、簡略なプロ
セスとなる。さらに、使用するフォトマスク枚数も少な
くてすむので、製造コストが低減できる。また、自己整
合プロセスが主であるため、位置合わせの要求精度が低
く、回数も少なくてすむので、製造装置のコスト低減も
できる。

【００１９】上記した構造および製造方法を用いること
により、電子放出部である電子放出窓には薄いトンネル
絶縁層と薄い上部電極層を、電子放出部以外には厚い保
護絶縁層と厚い上部電極バスライン層を自己整合的に形
成することができる。この自己整合構造は、電子放出を
行う部分（薄いトンネル絶縁層及び薄い上部電極層）
と、電子放出をしない部分（厚い保護絶縁層及び厚い上
部電極バスライン層とが、ポジ・ネガの関係で一致して
いるので高い電子放出効率が達成できる。

【００２０】また、上記厚い上部電極バスライン層は、
基板との接着性のよい材料を選ぶことができ、かつその
表面は上記薄い上部電極層形成プロセスにより同時に形
成された耐酸化性の良い金属膜により覆われているの
で、表面が酸化されることなく、配線の取り出しに好都
合である。

【００２１】本発明による解決手段の代表的なものを列
挙すれば以下の通りである。

【００２２】解決手段１ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層とを備
える薄膜型電子源及び薄膜型電子源マトリクスにおい
て、前記電子放出部以外の部分で前記上部電極層が前記
上部電極バスライン層を覆って前記上部電極バスライン
層及び前記上部電極層の積層膜からなる上部電極バスラ
インを形成していることを特徴とする薄膜型電子源及び
薄膜型電子源マトリクス。

【００２３】解決手段２ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を物理的に保護しかつ前記下部電極層を前
記上部電極バスライン層から電気的に絶縁する保護絶縁
層とを備える薄膜型電子源及び薄膜型電子源マトリクス
において、前記電子放出部以外の部分で前記上部電極層
が前記上部電極バスライン層を覆って前記上部電極バス
ライン層及び前記上部電極層の積層膜からなる上部電極
バスラインを形成していることを特徴とする薄膜型電子
源及び薄膜型電子源マトリクス。

【００２４】解決手段３ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を前記上部電極バスライン層から電気的に
絶縁する絶縁層とを備える薄膜型電子源及び薄膜型電子
源マトリクスの製造方法において、前記絶縁性基板上に
前記下部電極層を形成する工程と、上記下部電極層に対
して、溶剤に対する溶解特性が異なる２種類のレジスト
を用い、上部電極バスライン切断用の第１のレジストパ
ターンと、電子放出窓形成用の第２のレジストパターン
との２種類のレジストパターンを順次形成する２種類の
レジストパターニング工程と、前記第１のレジストパタ
ーン及び前記第２のレジストパターンの存在下で前記下
部電極層の表面に前記絶縁層を形成する工程と、上記絶
縁層形成工程で得られた第１の中間基板体の表面に上部
電極バスライン層材料を成膜する工程と、前記第２のレ
ジストパターンをリフトオフして電子放出部窓を形成す
る工程と、上記電子放出部窓を通して前記下部電極層に
トンネル絶縁層を形成する工程と、上記トンネル絶縁層
形成工程で得られた第２の中間基板体の表面に上部電極
層材料を成膜して前記トンネル絶縁層上に上部電極層を
形成するとともに前記上部電極バスライン層及び上記上
部電極層の積層膜からなる上部電極バスラインを形成す
る工程と、前記第２のレジストパターンをリフトオフし
て前記上部電極バスライン層及び上記上部電極層の積層
膜からなる上部電極バスラインを前記第１のレジストパ
ターンに応じて除去する工程とからなることを特徴とす
る薄膜型電子源及び薄膜型電子源マトリクスの製造方
法。

【００２５】解決手段４ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を物理的に保護しかつ前記下部電極層を前
記上部電極バスライン層から電気的に絶縁する保護絶縁
層とを備える薄膜型電子源及び薄膜型電子源マトリクス
の製造方法において、絶縁性基板上に下部電極層を形成
する工程と、上記下部電極層に対して、溶剤に対する溶
解特性が異なる２種類のレジストを用い、上部電極バス
ライン切断用の第１のレジストパターンと、電子放出窓
形成用の第２のレジストパターンとの２種類のレジスト
パターンを順次形成する２種類のレジストパターニング
工程と、前記第１のレジストパターン及び前記第２のレ
ジストパターンの存在下で前記下部電極層の表面に前記
保護絶縁層を形成する工程と、上記保護絶縁層形成工程
で得られた第１の中間基板体の表面に上部電極バスライ
ン層材料を成膜する工程と、前記第２のレジストパター
ンをリフトオフして電子放出部窓を形成する工程と、上
記電子放出部窓を通して前記下部電極層にトンネル絶縁
層を形成する工程と、上記トンネル絶縁層形成工程で得
られた第２の中間基板体の表面に上部電極層材料を成膜
して前記トンネル絶縁層上に上部電極層を形成するとと
もに前記上部電極バスライン層及び上記上部電極層の積
層膜からなる上部電極バスラインを形成する工程と、前
記第１のレジストパターンをリフトオフして、前記上部
電極バスライン層及び上記上部電極層の積層膜からなる
上部電極バスラインを前記第１のレジストパターンに応
じて除去する工程とからなることを特徴とする薄膜型電
子源及び薄膜型電子源マトリクスの製造方法。

【００２６】解決手段５ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を前記上部電極バスライン層から電気的に
絶縁する絶縁層とを備える薄膜型電子源及び薄膜型電子
源マトリクスの製造方法において、前記絶縁性基板上に
前記下部電極層を形成する工程と、上記下部電極層の表
面に前記トンネル絶縁層を形成する工程と、上記下部電
極層に対して、溶剤に対する溶解特性が異なる２種類の
レジストを用い、上部電極バスライン切断用の第１のレ
ジストパターンと、電子放出窓形成用の第２のレジスト
パターンとの２種類のレジストパターンを順次形成する
２種類のレジストパターニング工程と、前記第１のレジ
ストパターン及び前記第２のレジストパターンの存在下
で前記下部電極層の表面に前記絶縁層を形成する工程
と、上記絶縁層形成工程で得られた第１の中間基板体の
表面に上部電極バスライン層材料を成膜する工程と、前
記第２のレジストパターンをリフトオフして電子放出部
窓を形成する工程と、上記電子放出部窓形成工程で得ら
れた第２の中間基板体の表面に上部電極層材料を成膜し
て前記トンネル絶縁層上に上部電極層を形成するに応じ
て前記上部電極バスライン層層及び上記上部電極層の積
層膜からなる上部電極バスラインを形成する工程と、前
記第１のレジストパターンをリフトオフして前記上部電
極バスライン層及び上記上部電極層の積層膜からなる上
部電極バスラインを前記第１のレジストパターンに応じ
て除去する工程とからなることを特徴とする薄膜型電子
源及び薄膜型電子源マトリクスの製造方法。

【００２７】解決手段６ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を前記上部電極バスライン層から電気的に
絶縁する絶縁層とを備える薄膜型電子源及び薄膜型電子
源マトリクスの製造方法において、前記絶縁性基板上に
前記下部電極層を形成する工程と、上記下部電極層の表
面に前記トンネル絶縁層を形成する工程と、上記下部電
極層に対して、溶剤に対する溶解特性が異なる２種類の
レジストを用い、上部電極バスライン切断用の第１のレ
ジストパターンと、電子放出窓形成用の第２のレジスト
パターンとの２種類のレジストパターンを順次形成する
２種類のレジストパターニング工程と、前記第１のレジ
ストパターン及び前記第２のレジストパターンの存在下
で前記下部電極層の表面に前記絶縁層を形成する工程
と、上記絶縁層形成工程で得られた第１の中間基板体の
表面に上部電極バスライン層材料を成膜する工程と、前
記第２のレジストパターンをリフトオフして電子放出部
窓を形成する工程と、上記電子放出部窓を通して前記下
部電極層に形成されたトンネル絶縁層を修正する工程
と、上記トンネル絶縁層修正形成工程で得られた第２の
中間基板体の表面に上部電極層材料を成膜して前記トン
ネル絶縁層上に上部電極層を形成するとともに前記上部
電極バスライン層及び上記上部電極層の積層膜からなる
上部電極バスラインを形成する工程と、前記第１のレジ
ストパターンをリフトオフして前記上部電極バスライン
層及び上記上部電極層の積層膜からなる上部電極バスラ
インを前記第１のレジストパターンに応じて除去する工
程とからなることを特徴とする薄膜型電子源及び薄膜型
電子源マトリクスの製造方法。

【００２８】解決手段７ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を物理的に保護しかつ前記下部電極層を前
記上部電極バスライン層から電気的に絶縁する保護絶縁
層とを備える薄膜型電子源及び薄膜型電子源マトリクス
の製造方法において、前記絶縁性基板上に前記下部電極
層を形成する工程と、上記下部電極層の表面に前記トン
ネル絶縁層を形成する工程と、上記下部電極層に対し
て、溶剤に対する溶解特性が異なる２種類のレジストを
用い、上部電極バスライン層切断用の第１のレジストパ
ターンと、電子放出窓形成用の第２のレジストパターン
との２種類のレジストパターンを順次形成する２種類の
レジストパターニング工程と、前記第１のレジストパタ
ーン及び前記第２のレジストパターンの存在下で前記下
部電極層の表面に前記保護絶縁層を形成する工程と、上
記保護絶縁層形成工程で得られた第１の中間基板体の表
面に上部電極バスライン層材料を成膜する工程と、前記
第２のレジストパターンをリフトオフして電子放出部窓
を形成する工程と、上記電子放出部窓形成工程で得られ
た第２の中間基板体の表面に上部電極層材料を成膜して
前記トンネル絶縁層上に上部電極層を形成するとともに
前記上部電極バスライン層及び上記上部電極層の積層膜
からなる上部電極バスラインを形成する工程と、前記第
１のレジストパターンをリフトオフして前記上部電極バ
スライン層及び上記上部電極層の積層膜からなる上部電
極バスラインを前記第１のレジストパターンに応じて除
去する工程とからなることを特徴とする薄膜型電子源及
び薄膜型電子源マトリクスの製造方法。

【００２９】解決手段８ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を有し、さらに、前
記上部電極層に接続された上部電極バスライン層と、前
記下部電極層を物理的に保護しかつ前記下部電極層を前
記上部電極バスライン層から電気的に絶縁する保護絶縁
層とを備える薄膜型電子源及び薄膜型電子源マトリクス
の製造方法において、前記絶縁性基板上に前記下部電極
層を形成する工程と、上記下部電極層の表面に前記トン
ネル絶縁層を形成する工程と、上記下部電極層に対し
て、溶剤に対する溶解特性が異なる２種類のレジストを
用い、上部電極バスライン切断用の第１のレジストパタ
ーンと、電子放出窓形成用の第２のレジストパターンと
の２種類のレジストパターンを順次形成する２種類のレ
ジストパターニング工程と、前記第１のレジストパター
ン及び前記第２のレジストパターンの存在下で前記下部
電極層の表面に前記保護絶縁層を形成する工程と、上記
保護絶縁層形成工程で得られた第１の中間基板体の表面
に上部電極バスライン層材料を成膜する工程と、前記第
２のレジストパターンをリフトオフして電子放出部窓を
形成する工程と、上記電子放出部窓を通して前記下部電
極層に形勢されたトンネル絶縁層を修正形成する工程
と、上記トンネル絶縁層修正工程で得られた第２の中間
基板体の表面に上部電極層材料を成膜して前記トンネル
絶縁層上に上部電極層を形成するとともに前記上部電極
バスライン層及び上記上部電極層の積層膜からなる上部
電極バスラインを形成する工程と、前記第１のレジスト
パターンをリフトオフして前記上部電極バスライン層及
び上記上部電極層の積層膜からなる上部電極バスライン
を前記第１のレジストパターンに応じて除去する工程と
からなることを特徴とする薄膜型電子源及び薄膜型電子
源マトリクスの製造方法。

【００３０】解決手段９ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を多数、マトリクス
状に配列してなり、さらに、前記下部電極層に接続され
た下部電極バスライン及び上記下部電極バスラインと交
差し前記上部電極層に接続された上部電極バスライン層
とを備え、前記電子放出部位以外の部分では前記上部電
極層が前記上部電極バスライン層を覆って前記上部電極
バスライン層及び前記上部電極層の積層膜からなる上部
電極バスラインを形成している薄膜型電子源マトリクス
と、蛍光体を塗布した面板とを間隔をおいて張り合わ
せ、前記間隔を真空に封じた表示装置パネルと、前記下
部電極バスラインに接続された下部電極駆動回路と、前
記積層膜上部電極バスラインに接続された上部電極駆動
回路とからなることを特徴とする薄膜型電子源マトリク
ス表示装置。

【００３１】解決手段１０ 絶縁性基板上に、下部電極層、トンネル絶縁層、上部電
極層をこの順で積層した電子放出部を多数、マトリクス
状に配列してなり、さらに、前記下部電極層に接続され
た下部電極バスライン及び上記下部電極バスラインと交
差し前記上部電極層に接続された上部電極バスライン層
と、前記下部電極層を物理的に保護しかつ前記下部電極
層を前記上部電極バスライン層から電気的に絶縁する保
護絶縁層とを備え、前記電子放出以外の部分では、前記
上部電極層が前記上部電極バスライン層を覆って前記上
部電極バスライン層及び前記上部電極層の積層膜からな
る上部電極バスラインを形成している薄膜型電子源マト
リクスと、蛍光体を塗布した面板とを間隔をおいて張り
合わせ、前記間隔を真空に封じた表示装置パネルと、前
記下部電極バスラインに接続された下部電極駆動回路
と、前記積層膜上部電極バスラインに接続された上部電
極駆動回路とからなることを特徴とする薄膜型電子源マ
トリクス表示装置。

【００３２】本発明の上記以外の課題及び解決手段は、
いかに説明する実施の形態により明らかになる。

【００３３】

【発明の実施の形態】本発明の第１の実施の形態を、実
施例１と併せて、図４ないし図１４を用いて説明する。

【００３４】図４は第１の実施の形態の薄膜電子源マト
リクスの製造工程フロー、図５ないし図１３は各工程に
おける平面図及び断面図、図１４は第１の実施の形態に
よる実施例１の薄膜電子源マトリクスの部分拡大図を示
す。

【００３５】はじめに、工程Ｐ１１において、まず、ガ
ラス等の絶縁性の基板１０上に、下部電極１１作成用の
薄膜として、Al膜を、例えば、３００ｎｍの膜厚で形成
する。このAl膜の形成には、例えば、スパッタリング法
や抵抗加熱蒸着法、ＭＢＥ法などを用いる。つぎに、こ
のAl膜を、フォトリソグラフィーによるレジスト形成と
それに続くエッチングとによりストライプ状に加工し、
図５に示すように、下部電極１１を形成する。ここで用
いるレジストはエッチングに適したものであればよく、
公知のものを適宜用いることができる。また、エッチン
グもウェットエッチング、ドライエッチングのいずれも
可能である。

【００３６】以下、本発明の特徴である、トンネル絶縁
層１２、保護絶縁層１４、上部電極バスライン層１５、
上部電極層１３の順で形成、積層される本発明による新
しい構造の作成プロセスを述べる。

【００３７】本発明の特徴の一つは、工程Ｐ１２及び工
程Ｐ１３のレジストパターニングにある。すなわち、両
工程Ｐ１２及び工程Ｐ１３において形成されるレジスト
パターンは、溶剤に対する溶解特性が異なる２種類のレ
ジストパターンであるが、レジスト原材料としては１種
類で、現像後のポストベーク温度によって特定の溶剤に
対する溶解度が変化するレジスト材を用いて形成するの
が有利である。例えば、キノン・ジアザイド系のポジ型
フォトレジストは、７０〜１３０℃の低温でポストベー
ク処理したものはアセトンやアルコールに可溶である
が、１４０〜１６０℃の高温でポストベーク処理すると
熱縮合するため、アセトンやアルコールには不溶とな
り、専用の剥離液を使用しないと剥離できなくなる。

【００３８】上記のようなフォトレジスト材を用い、ま
ず、工程Ｐ１２において、図６に示すように、下部電極
１１に対し直交方向のストライプレジストパターン４０
を形成する。このストライプレジストパターン４０は、
この後に形成する上部電極バスライン層１５と上部電極
層１３との積層膜のストライプ間のスペース部分に対応
させる。実施例１では、ポストベークはアセトン、アル
コールに不溶となる１５０℃、３０分の条件で行った。

【００３９】次に同じレジスト材を用い、工程Ｐ１３に
おいて、図７に示すように、電子放出部レジストパター
ン４１を形成する。実施例１では、アセトン、アルコー
ルでリフトオフ可能な１２０℃、３０分の条件でポスト
ベークを行った。以上でレジスト膜のパターニングは終
了する。

【００４０】続いて、これらのレジストパターン４０、
４１をマスクとし、工程Ｐ１４で、図８に示すように、
Alの下部電極１１のうち、電子放出部以外の部分を陽極
酸化して厚い保護絶縁層１４を形成する。保護絶縁層１
４の膜厚は化成電圧によって制御することができる。実
施例１では化成電圧を５０Ｖとし、６８ｎｍのAl₂O₃膜
を形成した。

【００４１】さらに、工程Ｐ１５で、図９に示すよう
に、上部電極バスライン層１５となる金属膜を、基板１
０の全面に成膜する。この上部電極バスライン層１５と
なる金属膜は、図１４に示すように、Moなど、絶縁性の
基板１０との接着性に優れた金属を下層１５−１とし、
Auなどの酸化されない金属を上層１５−２とする積層膜
構成とし、スパッタリング法や蒸着法などで連続成膜す
るのが望ましい。下層１５−１の材料としては、上記Mo
の他に、CrやTa、W、Nbなど絶縁基板との接着性のよい
他の金属でもよい。また上層１５−２の材料には、上記
Auの他、Pt、Ir、Rh、Ruなどが使用可能である。これら
の金属を用いることにより後で形成する上部電極層１３
との電気的接触を確保できる。なお、上記上部電極バス
ライン層１５を形成する金属膜の膜厚は、配線抵抗の要
求仕様により適宜選択する。実施例１では、Mo膜１５−
１の膜厚を３０ｎｍ、Au膜１５−２の膜厚を１００ｎｍ
とした。

【００４２】以上のプロセスにより、保護絶縁層１４、
上部電極バスライン層１５の成膜が完成する。なお、こ
こでは保護絶縁層１４に陽極酸化膜を用いたが、スパッ
タリング法やＣＶＤ法、蒸着法などで絶縁物を堆積する
ことも可能である。この場合は上部電極バスラインの成
膜と同様に行えばよい。また、保護絶縁層１４を、上記
陽極酸化膜と堆積膜の積層膜とすることも有効である。

【００４３】つぎに、電子放出部形成のために、工程Ｐ
１６及び図１０に示すように、基板１０全体をアセトン
中に浸漬し、図９に示される電子放出部のレジストパタ
ーン４１のみリフトオフし、電子放出部の窓開けを行
う。なお、図９において、レジストパターン４１の厚み
（高さ）は、実際は上記上部電極バスライン層１５の厚
みに比べて桁違いに大きいので、必要に応じてその側面
からリフトオフを容易に行うことができる。

【００４４】レジストパターン４１のリフトオフ終了後
の電子放出部形成窓には下部電極１１のAl膜が露出して
いるので、工程Ｐ１７及び図１１に示すように、保護絶
縁層１４をマスクとして自己整合的にこの露出部分を陽
極酸化し、薄いトンネル絶縁層１２を形成する。実施例
１では、化成電圧を４Ｖとし、厚さ５.５ｎｍのトンネ
ル絶縁層１２を形成した。

【００４５】つづいて、工程Ｐ１８及び図１２に示すよ
うに、上部電極層１３の材料をスパッタリング法等で基
板１０の全面に成膜する。これにより、上記トンネル絶
縁層１２の上に、上部電極バスライン層１５をマスクと
して自己整合的に上部電極が形成される。上部電極層１
３の膜は、図１４に示すように、耐熱性のよいIrを下層
１３−１、Ptを中間層１３−２、電子放出効率のよいAu
を上層とする三層膜１３−３とするのが望ましい。実施
例１では、それぞれの膜厚を、１ｎｍ、２ｎｍ、３ｎｍ
とし、全体で６ｎｍとした。

【００４６】最後に、工程Ｐ１８及び図１３に示すよう
に、基板１０全体をフォトレジストの専用剥離液に浸漬
し、ストライプのレジストパターン４０をリフトオフす
る。これにより、上部電極バスライン層１５と、上部電
極層１３との積層膜が、上部電極バスラインとして、ス
トライプに分離され、薄膜型電子源のマトリクス構造が
完成する。

【００４７】図１４は、上記のようにして製造された薄
膜型電子源のマトリクスの１電子源分の拡大断面を示す
ものである。下部電極１１、厚い保護絶縁層１４及び厚
い上部電極バスライン層１５が、基板１０に接して形成
され、電子放出部は、厚い保護絶縁層１４の電子放出窓
に囲まれた下部電極１１の上方凸部１１ａ及びこの下部
電極１１の上方凸部１１ａ上に形成された薄いトンネル
絶縁層１２、並びに、上記上部電極バスライン層１５の
電子放出窓内に形成された、薄い上部電極層１３の上部
電極部１３ａとで構成され、上記薄い上部電極層１３は
上記電子放出窓から延在して上記厚い電極バスライン層
１５を覆っている特徴的な構造となっている。

【００４８】そして、前記したように、厚い上部電極バ
スライン層１５は、絶縁性の基板１０との接着性に優れ
た、Moなどの金属からなる下層膜１５−１と、Auなどの
酸化されない金属からなる上層膜１５−２との積層膜構
造になっており、また、上部電極層１３は、Irの下層膜
１３−１、Ptの中間層膜１３−２、Auの上層膜１３−３
からなる三層膜構成になっている。

【００４９】このように本発明の構造、製造方法を用い
れば、あらかじめパターニングしておいた２種類のレジ
スト膜をマスクとして、上部電極バスライン、さらに保
護絶縁層を持つ薄膜型電子源の自己整合的な形成が可能
である。またトンネル絶縁膜１２の形成後は、薬品を使
用することなく上部電極を形成することが可能なので、
トンネル絶縁膜１２にダメージを与えないメリットもあ
る。

【００５０】つぎに、本発明の第２の実施の形態を、実
施例２と併せて、図１５ないし図２４により説明する。

【００５１】まず、工程Ｐ２１により下部電極１１を形
成した後、工程Ｐ２２により図１６に示すように陽極酸
化法によりトンネル絶縁膜１２を形成する。実施例２で
は、化成電圧は４Ｖとし、膜厚５.５ｎｍのAl₂O₃トンネ
ル絶縁膜１２を形成した。

【００５２】続いて、工程Ｐ２３及び図１７並びに工程
Ｐ２４及び図１８に示すように、実施例１と同様に、２
種類のレジストパターンを形成する。

【００５３】次に、工程Ｐ２５及び図１９に示すよう
に、下部電極１１を陽極とし、陽極酸化法により保護絶
縁層１４を形成する。この部分には、前記したように工
程Ｐ２２によりあらかじめトンネル絶縁層１２が形成さ
れているが、高い化成電圧をかければ、さらに酸化を進
行させることができ、厚い保護絶縁層１４を形成するこ
とができる。実施例２では、化成電圧を５０Ｖとし、６
８ｎｍの保護絶縁層１４を形成した。その後、実施例１
と同様の手法により、工程Ｐ２６及び図２０に示すよう
に上部電極バスライン層１５を形成する。

【００５４】これらの成膜を終えた後、工程Ｐ２７で基
板１０をアセトン中に浸漬し、図２１に示すように電子
放出部のレジストパターン４１のリフトオフをおこな
う。レジストパターン４１が取り除かれた電子放出部に
は、先に工程Ｐ２２で形成したトンネル絶縁膜１２がす
でに形成されている。しかしこの第２の実施の形態のプ
ロセスでは、工程Ｐ２２のトンネル絶縁膜１２を形成し
た後に、工程Ｐ２３及び工程Ｐ２４と、２回のレジスト
パターニングを行っているので、トンネル絶縁膜１２
は、薬品等により、図２１に示すように、多少のダメー
ジ５０を受けている。そこで工程Ｐ２８において再度陽
極酸化を行なうことにより、図２２のように、ダメージ
５０を修復する。実施例２における化成電圧は最初にト
ンネル絶縁層１２を形成した時と同じ４Ｖとした。これ
によりトンネル絶縁膜１２の膜厚を変えることなくダメ
ージ５０の修復ができた。

【００５５】つづいて、第１の実施の形態と同様に、工
程Ｐ２９で、図２３のように上部電極層１３の材料を基
板１０の全表面に成膜し、最後に工程Ｐ３０で、専用剥
離液に浸漬し、レジストパターン４０をリフトオフし
て、上部電極バスライン層１５と上部電極層１３とから
なる積層膜をストライプに加工することにより、上部電
極バスラインをストライプに分離し、図２４に示す薄膜
型電子源マトリクスを得る。

【００５６】この第２の実施の形態による薄膜電子源マ
トリクスの利点は、ストライプのレジストパターンの下
にも絶縁層が形成されることである。本来、本発明のプ
ロセスは自己整合的であるため、上部電極バスライン層
１５の下は保護絶縁層１４であり、下部電極１１との間
のリークの可能性は低い。しかし、逆に自己整合的であ
るため、上部電極バスライン層１５と下部電極１１が基
板１０上で空間的に近接する。そのため、下部電極１１
が一部酸化されていない第１の実施の形態の場合、リフ
トオフプロセスによる上部電極バスラインの加工精度が
低いと、リークする可能性がある。これに対して第２の
実施の形態では、下部電極１１の表面がすべて酸化され
ているため、リークの可能性はより小さく、さらに信頼
性の高い薄膜型電子源マトリクスを形成することができ
る。

【００５７】次に、上記した第１の実施の形態又は第２
の実施の形態による薄膜型電子源マトリクスを用いた表
示装置の実施の形態を、図２５ないし図２７を用いて説
明する。

【００５８】図２５は、表示装置パネルの断面を示すも
ので、第１の実施の形態又は第２の実施の形態により薄
膜型電子源マトリクスを形成した、電子源側の基板１０
と、表示側の面板１００とが、シールスペーサー部材２
００を挟んで対向する構成になっている。面板１００は
ガラスなど透光性のものを用い、その表面に透光性の加
速電極１０１として、例えば、ＩＴＯ(Indium-Tin Oxid
e)などの導電性透明膜を面板全面に形成し、この加速電
極１０１の上に蛍光体１０２を塗布して形成されてい
る。蛍光体１０２としては、例えば、ZnO:Znなどを用い
るとよい。このようにして加速電極１０１と蛍光体１０
２を形成した面板１００を、シールスペーサー部材２０
０により、薄膜型電子源を形成した基板１０と２００μ
ｍ程度の間隔を保って封着する。そして基板１０と面板
１００とで挟まれた空間を真空に排気して、表示装置パ
ネルが完成する。

【００５９】図２６は、このようにして製作した表示装
置パネルの駆動回路への結線図である。下部電極１１は
下部電極バスライン層駆動回路６１へ結線し、上部電極
バスライン層１５と上部電極層１３との積層膜からなる
上部電極バスライン１７は上部電極駆動回路６２に結線
する。加速電極１０１には４００Ｖ程度の加速電圧６３
を常時印加する。

【００６０】いま、図２６において、ｎ番目の下部電極
１１−Ｋｎと、ｍ番目の上部電極バスライン１７−Ｃｍ
との交点を（ｎ、ｍ）で表すことにする。図２７は、図
２６の各駆動回路の発生電圧の波形を示す。

【００６１】図２６及び図２７において、時刻ｔ０では
いずれの電極も電圧ゼロであるので電子は放出されず、
したがって、蛍光体１０２は発光しない。時刻ｔ１にお
いて、下部電極１１−Ｋ１には、−Ｖ１なる電圧を、上
部電極バスライン１７−Ｃ１、Ｃ２には、＋Ｖ２なる電
圧を印加する。交点（１、１）、（１、２）の下部電極
１１−上部電極層１３間には（Ｖ１＋Ｖ２）なる電圧が
印加されるので、（Ｖ１＋Ｖ２）を電子放出開始電圧以
上に設定しておけば、この２つの交点の薄膜型電子源か
らは電子が真空中に放出される。放出された電子は加速
電極１０１に印加された加速電圧６３により加速された
後、蛍光体１０２にぶつかり、蛍光体１０２を発光させ
る。時刻ｔ２において、下部電極１１−Ｋ２に、−Ｖ１
なる電圧を印加し、上部電極バスライン１７−Ｃ１に、
Ｖ２なる電圧を印加すると、同様に交点（２、１）が点
灯する。このようにして、上部電極バスライン１７に印
加する信号を変えることにより所望の画像または情報を
表示することが出来る。また、上部電極バスライン１７
への印加電圧Ｖ１の大きさを適宜変えることにより、階
調のある画像を表示することができる。

【００６２】本発明の表示装置においては、表示パネル
の上部電極バスライン１７は、基板１０との接着性に優
れた厚い上部電極バスライン層１５が耐酸化性の優れた
上部電極層１３で覆われているので、全長にわたり低抵
抗であるから均一な明るさの画面表示が得られるととも
に、酸化等による経時劣化が少ないから長寿命で安定し
た画面表示が得られる。

【００６３】

【発明の効果】以上のように、本発明の薄膜型電子源及
び薄膜型電子源マトリクスによれば、電子放出部は、整
合した薄いトンネル絶縁層及び薄い上部電極層からな
り、上記電子放出部を除くバスライン部は、厚い保護絶
縁層で保護された下部電極バスライン、及び、上記薄い
上部電極層で覆われた厚い上部電極バスライン層からな
る厚い上部電極バスラインが交差する構成になっている
ので、電子放出効率が良好で、エッジ部における絶縁破
壊がなく、上部電極バスラインの強度を大きく抵抗値を
小さくできる効果がある。

【００６４】これにより、長寿命で、均一な明るさの表
示装置が得ることができる。

【００６５】また、本発明の薄膜型電子源マトリクスの
製造方法によれば、パターニングと、成膜及びリフトオ
フのプロセスとを分離し、プロセスの簡略化や薬品によ
るトンネル絶縁層１２のダメージの防止を実現するとと
もに、電子放出部に薄いトンネル絶縁層１２と薄い上部
電極層１３を、電子放出部以外に厚い保護絶縁層１４と
厚い上部電極バスライン層１５を自己整合的に形成でき
るので、マスクの種類、枚数及びマスクを用いたパター
ニング作業の削減を図ることができるとともに、パター
ンずれを防止することができる。

【図面の簡単な説明】

【図１】薄膜型電子源の動作原理を示す説明図である。

【図２】薄膜型電子源の基本構造を示す断面図である。

【図３】従来の薄膜型電子源の構造を示す断面図であ
る。

【図４】本発明の第１の実施の形態による薄膜型電子源
マトリクスの製造方法を示す工程フロー図である。

【図５】第１の実施の形態における下部電極形成段階の
平面図（ａ）及び断面図（ｂ）である。

【図６】第１の実施の形態におけるストライプ用レジス
ト形成段階の平面図（ａ）及び断面図（ｂ）である。

【図７】第１の実施の形態における電子放出部用レジス
ト形成段階の平面図（ａ）及び断面図（ｂ）である。

【図８】第１の実施の形態における保護絶縁層形成段階
の平面図（ａ）及び断面図（ｂ）である。

【図９】第１の実施の形態における上部電極バスライン
層形成段階の平面図（ａ）及び断面図（ｂ）である。

【図１０】第１の実施の形態における電子放出部窓開け
段階の平面図（ａ）及び断面図（ｂ）である。

【図１１】第１の実施の形態におけるトンネル絶縁層形
成段階の平面図（ａ）及び断面図（ｂ）である。

【図１２】第１の実施の形態における上部電極材料成膜
段階の平面図（ａ）及び断面図（ｂ）である。

【図１３】第１の実施の形態における上部電極バスライ
ン形成段階の平面図（ａ）及び断面図（ｂ）である。

【図１４】第１の実施例による薄膜型電子源マトリクス
における１電子源分の拡大断面図である。

【図１５】本発明の第２の実施の形態による薄膜型電子
源マトリクスの製造方法を示す工程フロー図である。

【図１６】第２の実施の形態における下部電極形成及び
トンネル絶縁層形成段階の平面図（ａ）及び断面図であ
る。

【図１７】第２の実施の形態におけるストライプ用レジ
スト形成段階の平面図（ａ）及び断面図（ｂ）である。

【図１８】第２の実施の形態における電子放出部用レジ
スト形成段階の平面図（ａ）及び断面図（ｂ）である。

【図１９】第２の実施の形態における保護絶縁層形成段
階の平面図（ａ）及び断面図（ｂ）である。

【図２０】第２の実施の形態における上部電極バスライ
ン層形成段階の平面図（ａ）及び断面図（ｂ）である。

【図２１】第２の実施の形態における電子放出部窓開け
段階の平面図（ａ）及び断面図（ｂ）である。

【図２２】第２の実施の形態におけるトンネル絶縁層再
形成段階の平面図（ａ）及び断面図（ｂ）である。

【図２３】第２の実施の形態における上部電極材料成膜
段階の平面図（ａ）及び断面図（ｂ）である。

【図２４】第２の実施の形態における上部電極バスライ
ン形成段階の平面図（ａ）及び断面図（ｂ）である。

【図２５】本発明による薄膜型電子源マトリクスを用い
た表示装置パネルの構造を示す断面図である。

【図２６】本発明による薄膜型電子源マトリクスを用い
た表示装置の駆動回路への結線を示す結線図である。

【図２７】本発明による薄膜型電子源マトリクスを用い
た表示装置での駆動電圧波形を示す波形図である。

【符号の説明】

１０…基板、１１…下部電極層、１１ａ…下部電極層電
極部、１２…トンネル絶縁層、１３…上部電極層、１３
ａ…上部電極層電極部、１４…保護絶縁層、１５…上部
電極バスライン層、１６…真空、１７…上部電極バスラ
イン、３０…駆動電圧、４０…ストライプレジストパタ
ーン、４１…電子放出部レジストパターン、５０…ダメ
ージ、６１…下部電極駆動回路、６２…上部電極駆動回
路、６３…加速電圧、１００…面板、１０１…加速電
極、１０２…蛍光体

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/312 H01J 9/02 H01J 29/04 H01J 31/12

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】絶縁性基板上に、下部電極層、トンネル絶
   縁層、上部電極層をこの順で積層した電子放出部を有
   し、さらに、前記上部電極層に接続された上部電極バス
   ライン層とを備える薄膜型電子源及び薄膜型電子源マト
   リクスにおいて、前記電子放出部以外の部分で前記上部
   電極層が前記上部電極バスライン層を覆って前記上部電
   極バスライン層及び前記上部電極層の積層膜からなる上
   部電極バスラインを形成していることを特徴とする薄膜
   型電子源。
2. 【請求項２】絶縁性基板上に、下部電極層、トンネル絶
   縁層、上部電極層をこの順で積層した電子放出部を有
   し、さらに、前記上部電極層に接続された上部電極バス
   ライン層と、前記下部電極層を物理的に保護しかつ前記
   下部電極層を前記上部電極バスライン層から電気的に絶
   縁する保護絶縁層とを備える薄膜型電子源及び薄膜型電
   子源マトリクスにおいて、前記電子放出部以外の部分で
   前記上部電極層が前記上部電極バスライン層を覆って前
   記上部電極バスライン層及び前記上部電極層の積層膜か
   らなる上部電極バスラインを形成していることを特徴と
   する薄膜型電子源。
3. 【請求項３】前記上部電極バスライン層が、前記絶縁性
   基板及び前記保護絶縁層との接着性の良い金属膜を下層
   とし、耐酸化性が大きい金属膜を上層とする積層膜から
   なることを特徴とする請求項１又は請求項２記載の薄膜
   型電子源。
4. 【請求項４】前記保護絶縁層及び前記上部電極バスライ
   ン層は、それぞれ、前記電子放出部が形成される電子放
   出部窓を備え、前記保護絶縁層の電子放出部窓と前記上
   部電極バスライン層の電子放出部窓とは、整合して形成
   されており、前記保護絶縁層が、前記下部電極層の表面
   を陽極酸化して得られる絶縁層であることを特徴とする
   請求項２又は請求項３記載の薄膜型電子源。
5. 【請求項５】絶縁性基板上に、下部電極層、トンネル絶
   縁層、上部電極層をこの順で積層し た電子放出部を多
   数、マトリクス状に配列してなり、さらに、前記下部電
   極層に接続された下部電極バスライン及び上記下部電極
   バスラインと交差し前記上部電極層に接続された上部電
   極バスライン層とを備え、前記電子放出部位以外の部分
   では前記上部電極層が前記上部電極バスライン層を覆っ
   て前記上部電極バスライン層及び前記上部電極層の積層
   膜からなる上部電極バスラインを形成している薄膜型電
   子源マトリクスと、蛍光体を塗布した面板とを間隔をお
   いて張り合わせ、前記間隔を真空に封じた表示装置パネ
   ルと、前記下部電極バスラインに接続された下部電極駆
   動回路と、前記積層膜上部電極バスラインに接続された
   上部電極駆動回路とからなることを特徴とする薄膜型電
   子源マトリクス表示装置。
6. 【請求項６】絶縁性基板上に、下部電極層、トンネル絶
   縁層、上部電極層をこの順で積層した電子放出部を多
   数、マトリクス状に配列してなり、さらに、前記下部電
   極層に接続された下部電極バスライン及び上記下部電極
   バスラインと交差し前記上部電極層に接続された上部電
   極バスライン層と、前記下部電極層を物理的に保護しか
   つ前記下部電極層を前記上部電極バスライン層から電気
   的に絶縁する保護絶縁層とを備え、前記電子放出以外の
   部分では、前記上部電極層が前記上部電極バスライン層
   を覆って前記上部電極バスライン層及び前記上部電極層
   の積層膜からなる上部電極バスラインを形成している薄
   膜型電子源マトリクスと、蛍光体を塗布した面板とを間
   隔をおいて張り合わせ、前記間隔を真空に封じた表示装
   置パネルと、前記下部電極バスラインに接続された下部
   電極駆動回路と、前記積層膜上部電極バスラインに接続
   された上部電極駆動回路とからなることを特徴とする薄
   膜型電子源マトリクス表示装置。