KR20020080506A - 전계방출소자 - Google Patents

전계방출소자 Download PDF

Info

Publication number
KR20020080506A
KR20020080506A KR1020010019327A KR20010019327A KR20020080506A KR 20020080506 A KR20020080506 A KR 20020080506A KR 1020010019327 A KR1020010019327 A KR 1020010019327A KR 20010019327 A KR20010019327 A KR 20010019327A KR 20020080506 A KR20020080506 A KR 20020080506A
Authority
KR
South Korea
Prior art keywords
photoresist
forming
insulating layer
bus line
deposited
Prior art date
Application number
KR1020010019327A
Other languages
English (en)
Other versions
KR100706513B1 (ko
Inventor
강남석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010019327A priority Critical patent/KR100706513B1/ko
Publication of KR20020080506A publication Critical patent/KR20020080506A/ko
Application granted granted Critical
Publication of KR100706513B1 publication Critical patent/KR100706513B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

전계방출소자에 관하여 게시된다. 본 발명에 따른 전계방출소자는 하부기판 상에 소정 두께의 알루미늄 금속층이 형성되는 단계와, 상기 알루미늄 금속층 상에 절연층이 형성되는 단계와, 상기 절연층 상에 텅스텐막이 형성되는 단계와, 상기 버스 라인 상에 소정 두께의 질화실리콘막이 형성되는 단계와, 상기 질화실리콘막 상에 포토레지스트가 도포되고, 상기 질화실리콘막 및 버스 라인이 식각되는 단계와, 상기 포토레지스트가 오버플로우되며, 상기 오버플로우되는 포토레지스트를 마스크로하여 텅스텐막이 식각되는 단계와, 상기 포트레지스트가 제거된 다음, 금이 증착되는 단계를 포함한다.
따라서, 포토레지스트의 오버플로우 현상을 이용하여 공정단계를 중임으로써 제작비용을 줄일 수 있으며, 정확한 패턴을 얻을 수 있으므로 소자에 손상이 일어나는 확률이 감소한다.

Description

전계방출소자{FIELD EMISSION DISPLAY}
본 발명은 전계방출소자에 관한 것으로, 상세하게는 포토레시스트의 오버플로우 현상을 이용함으로써 공정을 간단히 하고, 제작중에 소자가 열화되는 것을 방지하는 전계방출소자에 관한 것이다.
일반적으로, 전계방출소자는 에미터 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5~10V 정도의 전압을 인가하여 터널 효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 전계방출소자의 CRT의 고선명성과 액정표시장치(LCD)의 경박형의 장점을 모두 갖추고 있어 차세대 장치로서 주목받고 있다.
상기 전계방출소자의 에미터 제조 공정은 통상 스핀트(spindt)법을 사용한다. 도 1a에 도시된 바와 같이, 유리 등과 같은 재질로 형성되는 하부기판(100) 상에, 금속층으로 이루어지는 캐소드 전극(110)이 증착 및 패터닝된다.
그리고, 도 1b에 도시된 바와 같이, 상기 캐소드 전극(110)이 형성된 하부기판(100) 상에 실리콘이 열산화되어 형성되는 절연층(120)이 전면증착되며, 도 1c와 같이 상기 절연층(120) 상에 니오브 등의 금속층으로 이루어지는 게이트 전극(130)이 증착등에 의해 형성된다. 이러한 경우, 상기 게이트 전극(130) 상에 포토레지스트를 도포시킨 다음, 상기 캐소드 전극(110)과 대략 수직으로 교차되도록 게이트 전극(130)이 패터닝된다. 그리고, 도 1d에 도시된 바와 같이, 상기 절연층(120) 및 게이트 전극(130)에 소정의 개구부가 형성되며, 도 1e에 도시된 바와 같이, 상기 기판(100)을 회전시키면서, 기판면에 대하여 경사진 방향에서 알루미늄을 회전증착시킴으로서 희생층(140)을 형성한다. 이러한 경우, 상기 희생층(140)은 상기 개구부 속에 증착되지 않고, 게이트 전극(130)의 표면에만 선택적을 증착된다.
그리고, 도 1f에 도시된 바와 같이, 상기 희생층(140) 상에, 예를 들면 몰리브덴과 같은 소정의 금속층(150)을 퇴적시키면, 상기 개구부 안에 원추형의 에미터(152)가 형성되는 동시에 상기 희생층(140) 상에 금속층(150)이 증착된다. 이러한 경우, 도 1g에 도시된 바와 같이, 희생층(140) 상에 증착되는 금속층(150)과 희생층(140)을 제거한다.
그런데, 스핀트 방법을 이용하면, 에미터를 증착시키기 위해 형성되는 개구부가 1㎛ 보다 작게 형성되어야 한다. 따라서, 에미터를 형성하기 위해서는 상기 에미터가 수직으로 형성되기 위해서는 장비의 높이가 높아져야 하는 등의 문제점이 발생한다.
이러한 문제점을 극복하기 위해 DLC(diamond like carbon)를 이용한 에미터, SURFACE CONDUCTION EMMITER, MIM(METAL-INSULATOR-METAL)등의 평면형 에미터가 많이 연구되고 있다.
이중에서, 상기 MIM(METAL-INSULATOR-METAL)은 제조방법이 간단하고 고진공이 요구되지 않는다. 또한, 구동전압이 10V 이하이며, 표면오염에 강한 등등 여러 가지 장점이 있어 차세대 에미터로 주목받고 있다.
이러한 MIM구조를 가진 전계방출소자의 제조방법은 도 2a에 도시된 바와 같이, 기판(200) 상에 알루미늄이 증착 및 패터닝되어 캐소드 전극(210)이 형성된 다음, 상기 캐소드 전극(210) 상에 절연층(220)이 증착된다. 이러한 경우, 상기 캐소드 전극(210)의 중간부분 즉, 이미션부(E)에 포토레지스트(225)가 도포된다. 따라서, 상기 포토레지스트(225)가 도포되지 않은 부분 즉, 캐소드 전극(210)의 측면에만 상기 절연층(220)이 증착된다.
그리고, 도 2b에 도시된 바와 같이, 상기 이미션부(E)에 얇게 증착되는 알루미나(Al2O3)가 형성되어 상기 캐소드 전극(210) 양측면에 형성된 절연층(220)이 연절된다.
그리고, 도 2c에 도시된 바와 같이, 기판 전면에 텅스텐막(W;230)을 증착한 다음, 상기 텅스텐막(230) 상에 알루미늄을 증착하여 버스라인(busline;240)을 형성한다.
그런 다음, 도 2d에 도시된 바와 같이, 상기 캐소드 전극(210) 상에 형성되어 있는 버스라인(240)을 제외한 부분 즉, 하부기판(200)에 증착되어 있는 버스라인(240)이 에칭되고, 도 2e에 도시된 바와 같이, 질화실리콘(SiNx;250)이 증착된다.
그리고, 도 2f에 도시된 바와 같이, 상기 이미션부(E)에 증착된 질화실리콘(250)이 식각되면 소정의 개구부가 형성되며, 도 2g와 같이, 상기 개구부 주위에 증착되어 있는 질화실리콘(250)을 마스크로하여, 상기 개구부의 밑바닥이 이미션부(E)에 증착된 텅스텐(230)을 에칭한다. 그런 다음, 도 2i에 도시된 바와 같이, 상기 텅스텐막(230)을 에칭한다. 그런 다음, 도 2i에 도시된 바와 같이, 상기 텅스텐막(230)이 에칭된 기판 상에 이리듐(Ir), 백금(Pt), 금(Au)이 차례로 적층되어 게이트 전극(260)이 형성된다. 이러한 경우, 상기 이미션부(E)에 형성된 게이트 전극(260)이 텅스텐막(230)을 통해 버스라인(240)과 연결된다.
그러나, 이러한 종래의 MIM구조는 에미터로부터 방출되는 대부분의 전자가 게이트 전극에 인가되기 때문에 방출효율이 낮고, 공정이 복잡한 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 효과적으로 해결하기 위해, 질화실리콘막과 버스라인을 식각하기 위해 사용되는 포토레지스트를 제거하지 않고 하드베이킹 공정의 온도 조건보다 높은 온도 조건을 만들어, 상기 포토레지스트의 오버플로우현상이 유도되어 제작공정이 단순화되며, 소자의 손상을 줄이는 전계방출소자를 제공함에 그 목적이 있다.
도 1은 종래의 스핀트법을 이용하여 전계방출소자를 제작하는 방법을 나타내는 도면이다.
도 2는 종래의 MIM구조의 전계방출소자를 제작하는 방법을 나타내는 도면이다.
도 3은 본 발명에 따른 전계방출소자의 제작방법을 나타내는 도면이다.
도 4는 통상의 포토레지스트의 오버플로우 고정을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 하부기판310 : 하부전극
320 : 절연층330 : 텅스텐막
340 : 버스라인350 : 질화실리콘
360 : 포토레지스트370 : 상부전극
372 : 에미터
상기한 기술적 과제를 달성하기 위한 본 발명은 하부기판 상에 소정 두께의 알루미늄 금속층이 형성되는 단계와, 상기 알루미늄 금속층 상에 절연층이 형성되는 단계와, 상기 절연층 상에 텅스텐막이 형성되는 단계와, 상기 버스 라인 상에 소정 두께의 질화실리콘막이 형성되는 단계와, 상기 질화실리콘막 상에 포토레지스트가 도포되고, 상기 질화실리콘막 및 버스 라인이 식각되는 단계와, 상기 포토레지스트가 오버플로우되며, 상기 오버플로우되는 포토레지스트를 마스크로하여 텅스텐막이 식각되는 단계와, 상기 포트레지스트가 제거된 다음, 금이 증착되는 단계를 포함한다.
이하, 첨부된 도 3 및 도 4를 참조하여 본 발명의 전계방출소자의 전극 형성 방법에 대하여 설명하고자 한다.
도 3a에 도시된 바와 같이, 하부기판(300) 상에 알루미늄이 증착 및 패터닝되어 캐소드 전극(310)이 형성된다. 상기 캐소드 전극(310) 상에는 이미션부(emission;E)를 제외한 양측면에 절연층(320)이 도포된다. 이러한 경우, 상기 캐소드 전극(310)의 중간부분 즉, 이미션부(E)에 포토레지스트(325)가 도포된다. 따라서, 상기 포토레지스트(325)가 도포되지 않은 부분 즉, 캐소드 전극(310)의 측면에만 상기 절연층(320)이 증착된다.
그리고, 도 3b에 도시된 바와 같이, 상기 이미션부(E)에 얇게 증착되는 알루미나(Al2O3)가 형성되어 상기 캐소드 전극(310) 양측면에 형성된 절연층(320)이 연결된다.
그리고, 도 3c에 도시된 바와 같이, 하부기판(300) 전면에 텅스텐막(W;330)을 증착한 다음, 상기 텅스텐막(330) 상에 알루미늄이 증착되어 버스라인(busline;340)이 형성된다.
그런 다음, 도 3d에 도시된 바와 같이, 상기 캐소드 전극(310) 상에 형성되어 있는 버스라인(340)을 제외한 부분 즉, 하부기판(300)에 증착되어 있는 버스라인(340)이 에칭되고 도 3e에 도시된 바와 같이, 질화실리콘(SiNx;350)이 증착된다.
그리고, 도 3f 및 도 3g에 도시된 바와 같이, 상기 질화실리콘(350) 상에 포토레지스트(360)가 도포 및 패터닝되고, 상기 이미션부(E)에 증착된 질화실리콘(350)이 식각된다. 이러한 경우, 상기 질화실리콘(350)에 소정의 개구부가 형성되며, 도 3h와 같이, 상기 개구부내에 증착되어 있는 버스라인(340)이 에칭된다. 그런 다음, 도 3i에 도시된 바와 같이, 상기 도포된 포토레지스트(360)를 제거하지 않고, 하드 베이킹 공정을 수행한다. 이때, 통상의 하드 베이킹 공정에 적용되는 온도보다 높은 온도를 설정하여 상기 포토레지스트(360)가 오버플로우 되도록하여 상기 개구부 내의 측벽에 포토레지스트가 도포되도록 한다.
이러한 경우, 도 4a 내지 도 4f에 도시된 바와 같이, 상기 포토레지스트를 이용한 일반적인 오버플로우 현상의 공정에 대해 상세히 설명하면 다음과 같다.
도 4a에 도시된 바와 같이, 제1 금속층(410) 및 제2 금속층(420)이 형성된 기판(400) 상에 스피너(spinner)를 이용하여 포토레지스트(430)를 스핀 코팅한 후 소프트베이킹(soft baking)을 수행한다. 다음, 도 4b에 도시된 바와 같이, 소프트 베이킹이 수행된 기판(400)에 마스크를 놓고 노광시킨 다음, 현상한다. 이러한 경우, 상기 포토레지스트(430)는 소정 패턴이 패터닝된다. 이러한 상태에서 하드 베이킹이 수행되면, 상기 포토레지스트(430)의 감광 특성이 잃게 되고 안정한 상태가 된다. 따라서, 도 4c와 같이, 에칭하고자하는 재료의 에천트(etchant)에 담가, 원하는 패턴으로 패터닝할 수 있다. 그런 다음, 하드 베이킹 공정을 수행한다. 이러한 경우, 도 4d에 도시된 바와 같이, 하드 베이킹 공정시 유지되는 적정온도보다 높게 온도를 설정하여 상기 포토레지스트(430)가 흘러내리도록 하는데, 이러한 현상을 오버플로우 현상이라 한다. 이러한 경우, 종래의 포토레지스트 패턴보다 조금 큰 포토레시스트 패턴이 쉽게 얻어진다.
그리고, 도 4e에 도시된 바와 같이, 상기 포토레지스트(430)가 도포되지 않은 부분에 형성되어 있는 제1 금속층(410)을 식각한 다음, 도 4f와 같이, 상기 포토레지스트(430)를 제거한다.
한편, 도 3j에 도시된 바와 같이, 상기 포토레지스트(360)를 제거한 다음, 텅스텐막(330)을 에칭한다. 그런 다음, 도 3k에 도시된 바와 같이, 상부전극(370) 및 에미터(372)가 형성된다.
본 발명은 도면에 도시된 일실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
전술한 바와 같이 포토레지스트의 오버플로우 현상을 이용하여 공정단계를 줄임으로써 제작비용을 줄일 수 있으며, 정확한 패턴을 얻을 수 있으므로 소자에 손상이 발생하는 확률이 줄어든다.

Claims (3)

  1. 하부기판 상에 소정 두께의 알루미늄 금속층이 형성되는 단계와,
    상기 알루미늄 금속층 상에 절연층이 형성되는 단계와,
    상기 절연층 상에 텅스텐막이 형성되는 단계와,
    상기 텅스텐막 상에 버스 라인이 형성되는 단계와,
    상기 버스 라인 상에 소정 두께의 질화실리콘막이 형성되는 단계와,
    상기 질화실리콘막 상에 포토레지스트가 도포되고, 상기 질화실리콘막 및 버스 라인이 식각되는 단계;
    상기 포토레지스트가 오버플로우되며, 상기 오버플로우되는 포토레지스트를 마스크로하여 텅스텐막이 식각되는 단계;
    상기 포트레지스트가 제거된 다음, 금이 증착되는 단계로 구성되는 것을 특징으로 하는 전계방출소자.
  2. 제 1 항에 있어서,
    상기 포토레지스트가 오버플로우되는 단계가 고온의 하드베이킹 공정에서 일어나는 것을 특징으로 하는 전계방출소자.
  3. 제 1 항에 있어서, 상기 절연층이 형성되는 단계가
    이미션부에 소정의 포토레지스트가 도포되는 단계;
    상기 포토레지스트가 제외된 부분에 상기 절연층이 형성되는 단계;
    상기 포토레지스트가 제거되고, 상기 이미션부에 터널링 절연막이 형성되는 단계를 포함하는 것을 특징으로 하는 전계방출소자.
KR1020010019327A 2001-04-11 2001-04-11 전계방출소자 KR100706513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010019327A KR100706513B1 (ko) 2001-04-11 2001-04-11 전계방출소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019327A KR100706513B1 (ko) 2001-04-11 2001-04-11 전계방출소자

Publications (2)

Publication Number Publication Date
KR20020080506A true KR20020080506A (ko) 2002-10-26
KR100706513B1 KR100706513B1 (ko) 2007-04-11

Family

ID=27700734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019327A KR100706513B1 (ko) 2001-04-11 2001-04-11 전계방출소자

Country Status (1)

Country Link
KR (1) KR100706513B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448479B1 (ko) * 2002-01-15 2004-09-13 엘지전자 주식회사 박막형 전계 방출 소자의 제조방법
KR100448480B1 (ko) * 2002-01-15 2004-09-13 엘지전자 주식회사 전계 방출 소자 및 그의 제조방법
KR100467074B1 (ko) * 2002-03-12 2005-01-24 엘지전자 주식회사 전계 방출 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5436828B2 (ko) * 1974-08-16 1979-11-12
US5893787A (en) * 1997-03-03 1999-04-13 Chartered Semiconductor Manufacturing, Ltd. Application of fast etching glass for FED manufacturing
JPH11339637A (ja) * 1998-05-25 1999-12-10 Sharp Corp 電界放出型電子素子及びその製造方法
JP2000182512A (ja) * 1998-12-14 2000-06-30 Yamaha Corp 電界放射型素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448479B1 (ko) * 2002-01-15 2004-09-13 엘지전자 주식회사 박막형 전계 방출 소자의 제조방법
KR100448480B1 (ko) * 2002-01-15 2004-09-13 엘지전자 주식회사 전계 방출 소자 및 그의 제조방법
KR100467074B1 (ko) * 2002-03-12 2005-01-24 엘지전자 주식회사 전계 방출 소자의 제조방법

Also Published As

Publication number Publication date
KR100706513B1 (ko) 2007-04-11

Similar Documents

Publication Publication Date Title
US5814529A (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US5394006A (en) Narrow gate opening manufacturing of gated fluid emitters
US5332627A (en) Field emission type emitter and a method of manufacturing thereof
US5378182A (en) Self-aligned process for gated field emitters
KR100235212B1 (ko) 전계방출 캐소드 및 그 제조방법
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
JP3094459B2 (ja) 電界放出型カソードアレイの製造方法
KR100706513B1 (ko) 전계방출소자
JPH04167326A (ja) 電界放出型エミッタ及びその製造方法
JP2852356B2 (ja) フィールドエミッタの表面改質方法
JP2940360B2 (ja) 電界放出素子アレイの製造方法
KR100405971B1 (ko) 전계방출소자의 집속전극 구조 및 형성방법
US6409565B1 (en) Reduced voltage field emission cathode and method for manufacturing same
KR100469398B1 (ko) 전계 방출 소자 및 제조 방법
KR100370246B1 (ko) 전계방출소자
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
KR970009275B1 (ko) 박막트랜지스터 및 그 제조방법
KR100262199B1 (ko) 전계방출 캐소드 및 이의 제조방법
KR100459405B1 (ko) 전계방출소자 제조방법
KR100352972B1 (ko) 전계방출소자와그제조방법
KR100474272B1 (ko) 평면형 전계방출소자 및 그 제조방법
KR100260260B1 (ko) 전계방출 표시소자의 제조방법
KR100292829B1 (ko) 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법
US6677705B2 (en) Method for implementing a 6-mask cathode process
KR0136686B1 (ko) 실리콘 필드 에미터 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee