JPH09259739A

JPH09259739A - 電子放出素子及びその製造方法

Info

Publication number: JPH09259739A
Application number: JP6435996A
Authority: JP
Inventors: Shusuke Gamo; 秀典蒲生
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1996-03-21
Filing date: 1996-03-21
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】エミッタを異方性蒸着を利用することなく容易
に且つ均一に形成でき、特に分配率が高く且つ絶縁不良
のない高性能の電子放出素子を提供する。【解決手段】基板、エミッタ配線層、絶縁層及びゲート
電極が順次積層され、該ゲート電極と絶縁層とには該エ
ミッタ配線層に達する開口部が設けられ、その開口部内
の該エミッタ配線層上に、エミッタが該ゲート電極に接
触しないように形成されてなる電界放射型の電子放出素
子において、エミッタが該エミッタ配線上を底面とする
円錐台または多角錐台のいずれかの形状であり、エミッ
タ上面が平面である電子放出素子とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強電界によって電
子を放出する電界放射型の電子放出素子及びその製造方
法に関する。より詳しくは、光プリンタ、電子顕微鏡、
電子ビーム露光装置などの電子発生源や電子銃として、
あるいは照明ランプの超小型照明源として、特に、平面
ディスプレイを構成するアレイ状のＦＥＡ（Ｆｉｅｌｄ
ＥｍｉｔｔｅｒＡｒｒａｙ）の電子発生源として有
用な電子放出素子及びその製造方法に関する。

【０００２】

【従来の技術】従来より、電子ディスプレイデバイスと
して陰極線管が広く用いられているが、陰極線管は、電
子銃のカソードから熱電子を放出させるためにエネルギ
ー消費量が大きく、また、構造的に大きな容積を必要と
するなどの問題があった。

【０００３】このため、熱電子ではなく冷電子を利用で
きるようにして、全体としてエネルギー消費量を低減さ
せ、しかも、デバイス自体を小形化した平面型のディス
プレイが求められ、更に、近年では、そのような平面型
ディスプレイに高速応答性と高解像度とを実現すること
も強く求められている。

【０００４】このような冷電子を利用する平面型ディス
プレイの構造としては、高真空の平板セル中に、微小な
電子放出素子をアレイ状に配したものが有望視されてい
る。そして、そのために使用する電子放出素子として、
電界放射現象を利用した電界放射型の電子放出素子が注
目されている。この電界放射型の電子放出素子は、物質
に印加する電界の強度を上げると、その強度に応じて物
質表面のエネルギー障壁の幅が次第に狭まり、電界強度
が１０⁷ Ｖ／ｃｍ以上の強電界となると、物質中の電子
がトンネル効果によりそのエネルギー障壁を突破できる
ようになり、そのため物質から電子が放出されるという
現象を利用している。この場合、電場がポアッソンの方
程式に従うために、電子を放出する部材（エミッタ）に
電界が集中する部分を形成すると、比較的低い引き出し
電圧で効率的に冷電子の放出を行うことができる。

【０００５】このような電界放射型の電子放出素子の一
般的なものとしては、図４に示すように、先端が尖った
コーン型の電子放出素子を例示することができる。この
素子においては、絶縁性基板４１上のエミッタ配線層４
２上に絶縁層４３及びゲート電極４４が順次積層されて
おり、その絶縁層４３及びゲート電極４４には、エミッ
タ配線層４２に達する開口部Ａが形成されている。そし
て、その開口部Ａ内のエミッタ配線層４２上には、少な
くともゲート電極４４に接触しないように、点状突起Ｐ
ｏを有する円錐形状（コーン型）のエミッタ４５が形成
されている。

【０００６】このようなコーン型エミッタとしては、ス
ピント型エミッタ（Ｊ．Ｖａｃ．Ｓｃｉ．ａｎｄＴ
ｅｃｈ．Ｂｌｌ．４６８（１９９３））が広く知られ
ている。

【０００７】スピント型エミッタを備えた電子放出素子
の製造例を、図５（ａ）〜（ｄ）を参照しながら説明す
る。

【０００８】まず、図５（ａ）に示すように、予めエミ
ッタ配線５２が形成されたガラス基板５１上に、絶縁層
５３及びゲート電極５４をスパッタ法又は真空蒸着法等
により順次成膜する。続いて、フォトリソグラフィー法
と反応性イオンエッチング法（ＲＩＥ）とを利用して絶
縁層５３及びゲート電極５４の一部を、エミッタ配線５
２が露出するまで円形の孔（ゲート孔）が開口するよう
にエッチングする。

【０００９】次に、図５（ｂ）に示すように、斜方蒸着
によりリフトオフ材５５をゲート電極５４上にのみ形成
する。リフトオフ材５５の材料としては、Ａｌ、ＭｇＯ
等を使用している。

【００１０】続いて、図５（ｃ）に示すように、基板５
１上に、その垂直な方向から通常の異方性蒸着により、
エミッタ５６用の金属材料を蒸着する。このとき、蒸着
の進行につれて、ゲート孔の開口径が狭まると同時にエ
ミッタ配線５２上にコーン型のエミッタ５６が自己整合
的に形成される。蒸着は、最終的にゲート孔が閉じるま
で行なう。エミッタ５６の材料としては、Ｍｏ、Ｎｉ等
を使用している。

【００１１】最後に、図５（ｄ）に示すように、リフト
オフ材５５をエッチングにより剥離し、必要に応じてゲ
ート電極５４をパターニングする。これによりスピント
型エミッタを備えた電子放出素子が得られる。

【００１２】しかしながら、スピント型エミッタの場
合、異方性蒸着法を利用して形成されているが、蒸着中
に拡散する蒸着粒子も皆無ではないために、基板全体に
対して均一な蒸着を行なうことは困難であり、従って、
同一基板内の複数の電子放出素子の特性の均一性を保つ
ことが困難であるという問題があった。特に、基板を大
面積化するとその傾向がいっそう顕著となる。

【００１３】このため、図６（ａ）に示すように、エミ
ッタをコーン型とせずに、加工が容易で且つ大面積にわ
たって均一加工性の良好な、ディスク型エミッタとする
ことが提案されている（Ｔｅｃｈ．Ｄｉｇ．５ｔｈＩ
ｎｔ．Ｖａｃ．ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＣ
ｏｎｆ．（１９９２）ｐ５−４）。このディスク型エミ
ッタにおいては、エミッタ表面６４ａとエミッタ周面６
４ｂとの境界線であるエミッタ６４の輪線状の周縁Ｐｅ
に電界が集中し、そこから電子が放出される。なおエミ
ッタ６４と絶縁性基板６１上のエミッタ配線層６２との
間には、エミッタ下地層６３を形成しておくことが一般
的に行われている。このようなエミッタ下地層６３は、
ディスク状のエミッタの周縁Ｐｅに電界が集中しやすく
なるように、エミッタ６４の径よりも小さい径とするこ
とが望ましいとされ、そのためにエミッタ下地層６３は
通常エミッタ６４よりもエッチングされやすい材料から
形成されている。

【００１４】ディスク型エミッタを備えた電子放出素子
の製造例を、図７（ａ）〜（ｄ）を参照しながら説明す
る。

【００１５】まず、図７（ａ）に示すように、予めエミ
ッタ配線７２が形成されたガラス基板７１上に、エミッ
タ下地層７３ａ及びエミッタ７４ａ材料をスパッタ法又
は真空蒸着法等により順次成膜する。

【００１６】続いて、図７（ｂ）に示すように、フォト
リソグラフィー法と反応性イオンエッチング法（ＲＩ
Ｅ）とを利用してエミッタ下地層７３ａ及びエミッタ７
４ａ材料の一部を、エミッタ配線７２が露出するまで円
形状にエッチング加工する。ここで、エッチングマスク
として使用したフォトレジストは、リフトオフ材７５と
して残す。

【００１７】次に、図７（ｃ）に示すように、エミッタ
配線層７２上に、その垂直な方向から通常の異方性蒸着
により、絶縁層７６及びゲート電極７７を蒸着する。

【００１８】最後に、図７（ｄ）に示すように、リフト
オフ材７５を剥離し、必要に応じてゲート電極７７をパ
ターニングする。これによりディスク型エミッタを備え
た電子放出素子が、容易に且つ均一に得られる。

【００１９】

【発明が解決しようとする課題】しかしながら、図６
（ａ）に示すようなディスク型エミッタを有する電子放
出素子の場合、エミッタ６４が平板状構造をとるため
に、電界は輪線状の周縁Ｐｅの上周縁Ｐｅのみならず下
周縁Ｐｅｄにも同時に集中する。平板状のエミッタ６４
はゲート電極６６の主面に平行なエミッタ表面６４ａ
と、基板の垂直方向に平行なエミッタ周縁６４ｂとから
形成されているために、図６（ｂ）に示すように、Ｐｅ
ｕ及びＰｅｄの向きｘｕ、ｘｄは、基板の垂直方向及び
ゲート電極の主面方向及び基板の平行方向に対し、それ
ぞれ４５゜傾いている。そのため次に説明するような問
題がある。

【００２０】特に、ディスプレイデバイスなどの三極管
デバイスに電子放出素子を利用できるようにするために
は、加工の容易性と均一性とともに、放出電子がゲート
電極に捕獲されないようにする必要がある。そのために
は、輪線状の周縁Ｐｅの向きｘｕ、ｘｄを基板と反対の
垂直方向に近づけることが望まれる。しかしながら、図
６（ｂ）に示すような素子の場合、エミッタ６４から放
射する電子が、上周縁Ｐｅｕではゲート電極の主面方向
に対し反基板方向４５゜の向きで放射されるために、ゲ
ート電極に捕獲される電子の割合が高くなる。一方、エ
ミッタ６４の下周縁Ｐｅｄではゲート電極の主面方向に
対し反基板方向４５゜の向きで電子が放射されるため
に、ゲート電極に捕獲される確率が著しく高くなるとと
もに、さらに一部の放出電子は絶縁膜に衝突し電子衝撃
を与え、絶縁膜の絶縁性を低下または破壊する可能性が
高くなる。したがって、相対的に素子内部から外部へ放
射される電子の割合（分配率）が低くなり、電子発生源
としての機能が不十分となる。また、絶縁不良の確率が
高くなり素子特性が劣化あるいは発現しなくなるという
問題がある。

【００２１】本発明は、以上の従来技術の課題を解決し
ようとするものであり、電界放射型の電子放出素子にお
けるエミッタを、大面積化が容易な基板、例えばガラス
基板上に、異方性蒸着を利用することなく反応性イオン
エッチング法等を利用することにより容易に且つ均一に
形成させることができ、特に分配率が高く且つ絶縁不良
のない高性能の電子放出素子を提供することを目的とす
る。

【００２２】

【課題を解決するための手段】本発明者は、電子放出素
子におけるエミッタの構造を、平板状でなく円錐台とし
て、電界をエミッタの上周縁に集中させることで、電子
の放射方向を基板と反対の垂直方向に確定でき、分配率
が向上できること、且つ絶縁膜に衝突しないようにし
て、絶縁不良をなくすことができること、また、エミッ
タ形状を多角錐台とすることで、電界をより集中し易く
できること、さらに、ゲート電極の直径を３μｍ以下
とすることで、より高性能すなわち低電圧動作、高電流
を得ることが可能であることを見いだし、また、特にエ
ミッタ材料として、例えばアモルファスシリコンなどを
使用し、サイドエッチレートの高いＲＩＥによって、エ
ミッタ層を円錐台、または多角錐台に容易に加工できる
ことを見いだし、本発明を完成させるに至った。

【００２３】即ち、本発明は、基板、エミッタ配線層、
絶縁層及びゲート電極が順次積層され、該ゲート電極と
絶縁層とには該エミッタ配線層に達する開口部が設けら
れ、その開口部内の該エミッタ配線層上に、エミッタが
該ゲート電極に接触しないように形成されてなる電界放
射型の電子放出素子において、エミッタが該エミッタ配
線上を底面とする円錐台または多角錐台のいずれかの形
状であり、エミッタ上面が平面であることを特徴とする
電子放出素子を提供する。

【００２４】また、本発明は、エミッタ材料として非単
結晶シリコン、特にはアモルファスシリコンを使用する
場合の電子放出素子の製造方法において：（ａ）基板上にエミッタ配線形成用金属薄膜を成膜し、
パターニングすることによりエミッタ配線層を形成する
工程；（ｂ）エミッタ配線層上にエミッタ層を形成する工程；（ｃ）エミッタ層上に、円形または多角形のエッチング
マスクパターン層を形成する工程；（ｄ）反応性イオンエッチングによりエミッタ層を円錐
台または多角錐台形状に加工しつつ、エミッタ配線層が
露出するまでエッチングする工程；

【００２５】（ｅ）基板のエミッタ配線層側の表面上
に、絶縁材料とゲート電極材料とを順次積層することに
より、エミッタ配線層上に絶縁層とゲート電極とを形成
するとともに、エッチングマスクパターン層上に絶縁材
料層とゲート電極材料層とを形成する工程；及び

【００２６】（ｆ）エッチングマスクパターン層用のエ
ッチング液を用いて、リフトオフ材としてのエッチング
マスクパターン層を除去し、その上に積層された絶縁材
料層及びゲート電極料層を剥落させる工程を含んでなる
ことを特徴とする製造方法を提供する。

【００２７】

【発明の実施の形態】以下、本発明を図面に従って詳細
に説明する。

【００２８】図１（ａ）は、本発明の電子放出素子の断
面斜視図である。同図に示すように、この電子放出素子
は、基板１、エミッタ配線層２、絶縁層４及びゲート電
極５が順次積層された構造を有する。そして、ゲート電
極５と絶縁層４とにはエミッタ配線層２に達する開口部
Ａが設けられており、その開口部Ａ内のエミッタ配線層
２上には、円錐台型のエミッタ３がゲート電極５に接触
しないように形成されている。

【００２９】本発明において基板１は、電子放出素子の
支持基板として用いられており、大面積化が容易な絶縁
性基板を好ましく使用することができる。このような絶
縁性基板としては、石英基板、セラミックス基板、ガラ
ス基板などを使用することができる。なお、単結晶シリ
コンの表面に絶縁膜が形成された基板も使用することも
できる。

【００３０】エミッタ配線層２は、配線抵抗が低く、基
板１との密着性が良好な材料から形成する。更に、後述
するエミッタ５の形成の際に利用するＲＩＥに使用する
エッチングガス、あるいはリフトオフの際に使用するエ
ッチング液に耐性を有する材料から形成する。これは、
エミッタ配線層２をエミッタ形成時のエッチングストッ
パーとして機能させるためである。このような材料とし
て、特に好ましくはＣｒ又はＡｌ／Ｃｒ積層膜を挙げる
ことができる。

【００３１】エミッタ配線層２の膜厚としては、十分な
配線抵抗と密着性が得られる限り特に制限はないが、通
常０．０５〜０．５μｍ、好ましくは０．１〜０．３μ
ｍとする。

【００３２】エミッタ３は、その表面から電子を直接的
に放出する部材として機能している。本発明において、
エミッタ３の形状は円錐台または多角錐台とする。図１
（ｂ）は、本発明の子放出素子のエミッタ３の断面図で
ある。同図に示すように、本発明のエミッタ３において
は、エミッタ表面３ａとエミッタ周面３ｂとの境界線で
あるエミッタ３の輪線状の周縁Ｐｅに電界が集中し、そ
こから電子が放出される。放出電子の放射方向は、エミ
ッタ表面３ａとエミッタ周面３ｂとのなす角度ｚで規定
され、この角度ｚはエミッタ３を形成する際のＲＩＥの
サイドエッチ条件を変化させることで容易に制御可能で
ある。そして、等方性の高いエッチング条件では、ｚは
鈍角となる。この場合放出電子は、周縁Ｐｅではゲート
電極５の主面方向に対し反基板方向４５゜より大きい角
度で放射されるために、ゲート電極に電子は捕獲され
ず、効率よく電子を引き出すことが可能となる。

【００３３】また、後述するように、エミッタ３をＲＩ
Ｅ加工する際のエッチングマスクパターンを円形とした
場合にはエミッタ３形状は円錐台となり、多角形とした
場合には、エミッタ３の形状は多角錐台となる。例え
ば、図２（ａ）に示すように、エッチングマスクパター
ン（Ｐ１）を三角形とした場合には、三角錐台型のエミ
ッタ形状に、また図２（ｂ）に示すように、エッチング
マスクパターン（Ｐ２）を四角形とした場合には、四角
錐台型のエミッタ形状になる。このような形状のエミッ
タでは、数個の特異点を持ち、電界集中のより高い良好
な素子を得ることができる。

【００３４】さらに、エミッタ３を取りまくゲート電極
の開口径を、３μｍ以下、特に好ましくは２μｍ以下
とした場合には、エミッタ３の形状は周縁Ｐｅが極小と
なりコーン型エミッタ形状に類似した形状となり、Ｐｅ
への電界集中が著しく高くなり、低電圧動作、大電流が
可能な素子となる。

【００３５】このようなエミッタ３の材料としては、仕
事関数が小さく電子放出特性が良好で、大電流耐性があ
り、高い融点を有するものを使用する。このような材料
としては、金属、半導体の中から広範囲の材料が選択可
能であるが、後述するようにエミッタ３形成時のＲＩＥ
適応性やリフトオフ条件に対する耐性や耐電流性の点か
ら、アモルファスシリコン、ポリシリコン、Ｃｒ、Ｗ、
Ｍｏ、Ｔａ、Ｎｂを好ましく例示することができる。中
でも、特に好ましくは、非単結晶シリコン、例えば、抵
抗率０．１〜１０¹⁰Ω・ｃｍ程度のポリシリコンやアモ
ルファスシリコンを使用する。この場合、素子駆動の際
の抵抗層としても機能し、エミッション電流の安定化が
可能となる。ここで使用するアモルファスシリコンは、
薄膜Ｘ線回折法による分析で結晶性を示すピークが観察
されないシリコンを意味する。従って、アモルファスシ
リコンには、部分的に微結晶となっているシリコンも含
まれる。なお、アモルファスシリコンの抵抗率の制御
は、その成膜時に使用するシリコンスパッタターゲット
のドーパントの種類とドーズ量との調整により容易に行
うことができる。

【００３６】さらに、エミッタ材料として特に水素化ア
モルファスシリコンを用いた場合には、構造制御性並び
に電気特性の両面で良好な電子放出素子を得ることが可
能となる。まず構造制御性に関しては、水素化アモルフ
ァスシリコンは特に微結晶の少ないアモルファス状態を
持つために、ＲＩＥでコーンを形成する際により均一な
エッチングが可能となり、したがってプロセス許容度が
高まり、大面積化が容易となる。電気特性に関しては、
水素化アモルファスシリコンでは、よく知られるように
不純物のドーピングがさらに容易となり、単結晶シリコ
ンに近い不純物制御が可能となる。したがって、広範囲
な抵抗値制御が可能となる。特に、高濃度にリンドープ
した水素化アモルファスシリコン膜はｎ型の電気伝導を
示し、比抵抗として数Ω・ｃｍ以上の低抵抗化も可能と
なる。これにより、電子放出素子の放出電流の増加と放
出電圧の低電圧化の実現が可能となる。一方、高濃度に
ボロンドープした水素化アモルファスシリコン膜はｐ型
の電気伝導を示し、比較的比抵抗は高いが制限電流が支
配的となり非常に安定した電子放出素子を得ることが可
能となる。

【００３７】エミッタ３の厚み（高さ）は、必要に応じ
て適宜決定することができるが、通常０．３〜２μｍと
することが好ましい。

【００３８】絶縁層４は、エミッタ配線層２とゲート電
極５とを電気的に絶縁するための層である。このような
絶縁層４としては、電子放出素子の絶縁層として用いら
れている公知の材料から形成することができるが、良好
な絶縁性を示し、しかも異方性蒸着法で形成できる酸化
シリコンを挙げることができる。

【００３９】絶縁層４の厚みとしては、エミッタ配線２
とゲート電極５との間に十分な絶縁性が保たれればよ
く、例えば、０．２〜２μｍ、好ましくは０．３〜０．
７μｍとする。

【００４０】ゲート電極５は、エミッタ３に強電界を集
中させるための電極である。ゲート電極５の材料として
は、耐電圧性の点から高融点金属であって、エミッタ形
成時に使用するエッチング液に耐性を有する材料を使用
することができ、好ましくはＣｒ、Ｗ、Ｔａ又はＮｂを
挙げることができる。中でも、Ｎｂを使用することが好
ましい。

【００４１】ゲート電極５の厚みは、必要に応じて適宜
決定することができるが、０．１〜０．５μｍとする。

【００４２】次に、エミッタ３材料としてアモルファス
シリコンを使用した本発明の電子放出素子の製造方法
を、図３に従って詳細に説明する。

【００４３】工程（ａ）まず、基板１上にエミッタ配線用金属薄膜を成膜後、フ
ォトリソグラフィー法により所定形状にパターニング
し、エミッタ配線層２を形成する（図３（ａ））。この
場合も、エミッタ配線層２としては、スパッタ法により
形成されるＣｒ膜又はＡｌ／Ｃｒ積層膜を好ましく使用
することができる。

【００４４】工程（ｂ）次に、エミッタ配線層２上にアモルファスシリコン層３
ｃを形成する（図３（ｂ））。この場合、アモルファス
シリコン層３ｃの形成は、常温から３００℃程度の温度
範囲で成膜が可能なスパッタ法によりエミッタ配線層２
上に成膜することが好ましい。このような温度で成膜す
ると、基板１の熱膨脹を小さい範囲にとどめることがで
きるので、ガラス基板を使用することができるようにな
り、しかも基板１の複数の電子放出素子の特性を均一化
することができる。

【００４５】またここで、上記アモルファスシリコン層
３ｃを、特に水素化アモルファスシリコン層とする場合
には、上記スパッタ法に換えてプラズマＣＶＤ法を用い
てエミッタ配線層２上に成膜する。比抵抗数〜数十Ω・
ｃｍのリンドープアモルファスシリコン膜を成膜する条
件の一例としては、［基板温度２５０℃／導入ガス：Ｓ
ｉＨ₄ （１０％水素希釈）３００ｓｃｃｍ、Ｈ₂ １５
０ｓｃｃｍ、ＰＨ₃ （１０００ｐｐｍ水素希釈）９０ｓ
ｃｃｍ／パワー６０Ｗ／ガス圧１Ｔｏｒｒ］を示すこと
ができる。

【００４６】工程（ｃ）次に、アモルファスシリコン層３ｃ上に、エッチングマ
スク用材料を蒸着法やスパッタ法などにより成膜し、フ
ォトリソグラフィー法を利用して円形にパターニングす
ることによりエッチングマスクパターン層６を形成する
（図３（ｃ））。

【００４７】エッチングマスクパターン層６としては、
後述するＲＩＥに対して耐性を有する材料から形成す
る。このような材料としては、好ましくはＣｒやＳｉＯ
₂ を挙げることができる。

【００４８】なお、円形パターンの径は、電子放出素子
特性、フォトリソグラフィー法のデザインルールに応じ
た操作の難易度及びエッチング工程の歩留まり等を考慮
すると、１．０〜２．０μｍ程度とすることが好まし
い。

【００４９】工程（ｄ）次に、サイドエッチレートの高い条件のＲＩＥによりア
モルファスシリコン層３ｃを、エミッタ配線層２が露出
するまでエッチングする。これにより、円錐台型のエミ
ッタ３が形成される（図３（ｄ））。これは、アモルフ
ァスシリコン層全体が等方的にエッチングされるためで
ある。このようなＲＩＥ条件の一例としては、［導入ガ
スＳＦ₆ 、Ｏ₂ 等：３０〜７０ｓｃｃｍ／パワー８０〜
１２０Ｗ／ガス圧４〜５Ｐａ］を示すことができる。

【００５０】特に、ＳＦ₆ ：Ｏ₂ ＝３：１（流量比）か
らなる混合ガスを使用することにより、アモルファスシ
リコン層のエッチング面が平坦となり、ほぼ断面が台形
状のエミッタ３を形成することができる。

【００５１】工程（ｅ）次に、基板１のエミッタ配線層２側の表面上に、ＳｉＯ
ｘ等などの絶縁材料とＮｂ等のゲート電極材料とを蒸
着法などにより積層することにより、エミッタ配線層２
上に絶縁層４とゲート電極５とを形成するとともに、エ
ッチングマスクパターン層６上に絶縁材料層４ａとゲー
ト電極材料層５ｃとを形成する（図３（ｅ））。ここ
で、絶縁層４を蒸着法により形成する場合には、反応ガ
スとしてオゾンを１０％程度含有した酸素ガスを導入
し、蒸着材料としてＳｉＯを充填したチムニー式の抵抗
加熱法を用いて成膜することが好ましい。このような方
法で形成された絶縁層４は良好な絶縁性を示す。

【００５２】工程（ｆ）次に、緩衝フッ酸溶液を用いて、リフトオフ材としての
エッチングマスクパターン層６をエッチング除去する。
その結果、その上に積層されていた絶縁材料層４ａ及び
ゲート電極材料層５ｃからなる積層体は剥落する。これ
により、円錐台型のエミッタ３を有する電子放出素子が
得られる（図３（ｆ））。

【００５３】工程（ｇ）更に、必要に応じて、ゲート電極４をフォトリソグラフ
ィー法を用いて所定の形状にパターニングすることによ
り図３（ｇ）の電子放出素子が得られる。

【００５４】このように、本発明においてはエミッタが
異方性蒸着法を使用せずに形成されるので、基板内の複
数の電子放出素子の特性の均一性を保つことができる。
また、特にアモルファスシリコン層３ｃは、低温で容易
に成膜できるので、基板として大面積化が容易なガラス
基板を使用することができる。従って、本発明の電子放
出素子は、大面積基板に均一な素子特性で配設すること
が可能となる。

【００５５】

【実施例】本発明の電子放出素子の製造例を以下の実施
例で具体的に説明する。

【００５６】工程（ａ）まず、ガラス基板１上にエミッタ配線層２の材料として
Ｃｒを膜厚約０．２μｍでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層２をマト
リクス配線形状にパターニングした（図３（ａ））。

【００５７】工程（ｂ）次に、エミッタ配線層２上にプラズマＣＶＤ法（基板温
度２５０℃／導入ガス：ＳｉＨ₄ （１０％水素希釈）３
００ｓｃｃｍ、Ｈ₂ １５０ｓｃｃｍ、ＰＨ３（１０００
ｐｐｍ水素希釈）９０ｓｃｃｍ／パワー６０Ｗ／ガス圧
１Ｔｏｒｒ）によりリンドープ水素化アモルファスシリ
コン層３ｃを１μｍ厚で成膜した（図３（ｂ））。

【００５８】工程（ｃ）次に、酸化シリコンを反応性蒸着法により約０．２μｍ
厚で成膜し、続いて、フォトリソグラフィー法により、
エミッタ形成用に直径１．２μｍの円形マスク形状にパ
ターニングすることにより、エッチングマスクパターン
層６を形成した（図３（ｃ））。

【００５９】工程（ｄ）次に、ＲＩＥ（導入ガス：ＳＦ₆ ６０ｓｃｃｍ／パワー
１００Ｗ／ガス圧４．５Ｐａ）によりリンドープ水素化
アモルファスシリコン層３ｃを３分間エッチングした
（図３（ｄ））。これにより、リンドープ水素化アモル
ファスシリコン層３ｃは円錐台型に加工された。

【００６０】工程（ｅ）次に、絶縁層４として約０．７μｍ厚のシリコン酸化膜
（蒸着源：ＳｉＯ、反応ガス：酸素＋１０％オゾン、蒸
着真空度：５×１０^-6Ｔｏｒｒ）を蒸着し、続いて、そ
の上にゲート電極用材料のＮｂを約０．３μｍ厚で蒸着
した。これにより、エミッタ３の周囲に位置する絶縁層
４とゲート電極５とは、エミッタ３に接触することな
く、エミッタ３に対して一定の間隙をもって自己整合的
に形成することができた。

【００６１】工程（ｆ）工程（ｅ）で得られたものを、緩衝フッ酸溶液に室温で
２分間浸漬することによりエッチングマスクパターン層
６をリフトオフし、その上に積層されていた絶縁材料層
４ａ及びゲート電極材料層５ｃの積層体が剥落した。こ
れにより、図３（ｆ）の電子放出素子が得られた。

【００６２】工程（ｇ）次に、ゲート電極４のＮｂ膜をフォトリソグラフィー法
により電極形状にパターニングすることにより図３
（ｇ）に示すような電子放出素子を得た。

【００６３】上述の電子放出素子を２５個集積したアレ
イを試作し以下のように試験し、評価した。即ち、各素
子のエミッタ電極−ゲート電極間の距離を約０．７μｍ
とした構造の素子に対し、蛍光体を塗布した透明電極
（アノード）を有するガラス板部材に５００Ｖ印加しつ
つ距離３０ｍｍで対向させ、エミッタ電極−ゲート電極
間にゲート電極側が正となる極性で引き出し電圧を印加
したところ、３０Ｖの印加により蛍光体が発光し電子放
出がはじまり、ゲート電圧１００Ｖで約１２μＡの電流
が安定して流れた。このときの分配率は９０％であっ
た。

【００６４】

【発明の効果】本発明によれば、電子放出素子における
エミッタの構造を、平板状でなく円錐台または多角錐台
として、電界をエミッタの上周縁に集中させることで、
電子の放射方向を基板と反対の垂直方向に確定でき、分
配率が向上できること、且つ絶縁膜に衝突しないように
して、絶縁不良をなくすことができる。また、電子放出
素子のエミッタを形成する際に、異方性蒸着を利用する
ことなく反応性イオンエッチング法等を利用することに
より上記の形状を有するエミッタを形成できる。しかも
単結晶Ｓｉ基板以外の大面積化が容易な基板、例えばガ
ラス基板を使用することができ、且つその基板を大面積
化した場合でも基板内での電子放出素子特性の均一性を
保つことができる。

【００６５】従って、低電圧で動作可能な電子放出素子
を大面積にわたって得ることができる。更に、フラット
パネルディスプレイに応用した場合にも、大画面で高画
質の画像を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の概略断面斜視図であ
る。

【図２】本発明の別の電子放出素子の概略断面斜視図の
例である。

【図３】本発明の電子放出素子の製造工程図である。

【図４】従来の電子放出素子の概略断面斜視図である。

【図５】従来の電子放出素子の製造工程図である。

【図６】従来の別の電子放出素子の概略断面斜視図であ
る。

【図７】従来の別の電子放出素子の製造工程図である。

【符号の説明】

１絶縁性基板２エミッタ配線層３エミッタ３ａエミッタの表面３ｂエミッタの周面３ｃエミッタ材料層４絶縁層４ａ絶縁材料層５ゲート電極５ａゲート電極層６エッチングマスクパターン層４１絶縁性基板４２エミッタ配線層４３絶縁層４４ゲート電極４５エミッタ５１絶縁性基板５２エミッタ配線層５３絶縁層５４ゲート電極５５リフトオフ材５６エミッタ６１絶縁性基板６２エミッタ配線層６３エミッタ支持層６４エミッタ６４ａエミッタの表面６４ｂエミッタの周面６５絶縁膜６６ゲート電極７１絶縁性基板７２エミッタ配線層７３エミッタ支持層７３ａエミッタ支持材料層７４エミッタ７４ａエミッタ材料層７５レジストパターン層７６絶縁膜７７ゲート電極Ａ開口部Ｐｅエミッタの周縁Ｐｅｕエミッタの上周縁Ｐｅｄエミッタの下周縁Ｐｏ点状突起ｘ放射電子の方向ｘｕエミッタの上周縁からの放射される電子の方向ｘｄエミッタの下周縁からの放射される電子の方向ｚエミッタの上面と側面のなす角

Claims

【特許請求の範囲】

【請求項１】基板、エミッタ配線層、絶縁層及びゲート
電極が順次積層され、該ゲート電極と絶縁層とには該エ
ミッタ配線層に達する開口部が設けられ、その開口部内
の該エミッタ配線層上に、エミッタが該ゲート電極に接
触しないように形成されてなる電界放射型の電子放出素
子において、エミッタが該エミッタ配線上を底面とする
円錐台または多角錐台のいずれかの形状であり、エミッ
タ上面が平面であることを特徴とする電子放出素子。
【請求項２】エミッタ上面とその側面との端縁が断面鈍
角であることを特徴とする請求項１記載の電子放出素
子。
【請求項３】エミッタを取りまくゲート電極の開口径が
３μｍ以下であることを特徴とする請求項１記載の電子
放出素子。
【請求項４】エミッタ材料が非単結晶シリコンである請
求項１記載の電子放出素子。
【請求項５】非単結晶シリコンがアモルファスシリコン
である請求項１記載の電子放出素子。
【請求項６】基板としてガラス基板を使用する請求項１
〜５のいずれかに記載の電子放出素子。
【請求項７】請求項１に記載の電子放出素子の製造方法
において：（ａ）基板上にエミッタ配線形成用金属薄膜を成膜し、
パターニングすることによりエミッタ配線層を形成する
工程；（ｂ）エミッタ配線層上にエミッタ層を形成する工程；（ｃ）エミッタ層上に、円形または多角形のエッチング
マスクパターン層を形成する工程；（ｄ）反応性イオンエッチングによりエミッタ層を円錐
台または多角錐台形状に加工しつつ、エミッタ配線層が
露出するまでエッチングする工程；（ｅ）基板のエミッタ配線層側の表面上に、絶縁材料と
ゲート電極材料とを順次積層することにより、エミッタ
配線層上に絶縁層とゲート電極とを形成するとともに、
エッチングマスクパターン層上に絶縁材料層とゲート電
極材料層とを形成する工程；及び（ｆ）エッチングマスクパターン層用のエッチング液を
用いて、リフトオフ材としてのエッチングマスクパター
ン層を除去し、その上に積層された絶縁材料層及びゲー
ト電極材料層を剥落させる工程を含んでなることを特徴とする電子放出素子の製造方
法。
【請求項８】エミッタ層が非単結晶シリコンである請求
項７記載の電子放出素子の製造方法。
【請求項９】非単結晶シリコンがアモルファスシリコン
である請求項７記載の電子放出素子の製造方法。