JP3395255B2

JP3395255B2 - 光導電素子とそれを応用した表示装置

Info

Publication number: JP3395255B2
Application number: JP14991093A
Authority: JP
Inventors: 茂生伊藤; 久士中田; 博之田中; 満田中
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 1993-05-31
Filing date: 1993-05-31
Publication date: 2003-04-07
Anticipated expiration: 2018-04-07
Also published as: JPH06341893A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高感度の新規な光導電
素子にかかるものであり、特に光センサー及び表示装置
に適用して好適なものである。

【０００２】

【従来の技術】従来から用いられている光導電素子とし
ては、可視領域ではＣｄＳやＳｉ、赤外領域ではＰｂ
Ｓ、ＩｎＰｂ、Ｈｇ_1-x Ｃｄ_x Ｔｅ、Ｐｂ_1-y Ｓｎ_y Ｔ
ｅ等が用いられている。さらに、長い波長ではＧｅにＨ
ｇ，Ｃｕ等をドープしたものが用いられている。

【０００３】図１４に代表的な光導電素子であるＣｄＳ
の光導電セルを示す。この図に示す光導電セルは、セラ
ミック基板上にＣｄＳの粉末を塗り、これを焼成してＣ
ｄＳの薄い膜を作り、その上に電極を付けたもので焼結
型と呼ばれるものである。このＣｄＳは約０．５μｍの
波長の光に最大感度を有しており、低い照度でも感度を
有していることから露出計や自動点滅装置等に用いられ
ている。

【０００４】また、図１５にＰｂＳの光導電性半導体セ
ルを示す。この図に示すものは、ガラス管の一端にリー
ドを封着し、内部にアクアダックにより電極を形成し、
このアクアダック電極間に、真空蒸着によりＰｂＳの感
光性薄膜を作り、ガラス管の他端を封じたものである。
このＰｂＳ導電性半導体セルは、１〜３μｍの波長の光
に感度を有しているため、赤外線放射温度計や赤外線追
跡装置等に用いられている。

【０００５】

【発明が解決しようとする課題】これら従来の導電性素
子は外部環境の影響を受けやすく、また、これらはいず
れも高品質の結晶材料からなっているため、微細化する
際に機械ひずみが入ってしまい小型化することが困難で
あるという問題があった。また、高精細の素子とするこ
とに限界があった。そこで、本発明は外部環境の影響を
受けず、高精細かつ高感度、高出力の光導電素子を提供
することを目的としている。また、第２の発明はこの光
導電性素子を応用した表示装置を提供するものである。

【０００６】

【課題を解決するための手段】本発明の光導電素子は、
従来から知られている電界放出型カソードの特性を利用
するものであり、この電界放出型カソードを半導体技術
を使用して集積化することにより多数基板上に形成する
と共に、カソードから放出される電子を捕獲するアノー
ドを設ける。本発明は、特に集積化する基板として光感
応性の基板を用いることにより基板上に照射される光を
検出するセンサーとし、またこの光検出位置で発光可能
となるようにする。

【０００７】

【作用】本発明の光導電素子によれば、電界放出型カソ
ードが形成された基板に照射された光に応じて基板の抵
抗値が変化し、この変化した抵抗値によるエミッション
電流の変化をアノードあるいはカソードから検出するこ
とができる。さらに、本発明の光導電性素子は、ガラス
管に封着されていることから外部環境の影響を受けるこ
とがなく、また、素子自体が３極管特性を有しているこ
とから、素子自体に増幅機能があり高感度とすることが
出来る。さらに、ゲート電極の電位を制御することによ
り、光導電素子の感度を任意に制御することが出来る。
また、第２の発明では基板上に入射されて光の位置を検
出し、その入射位置を表示することが出来る。

【０００８】

【実施例】金属または半導体表面の印加電界を１０⁹
［Ｖ／ｍ］程度にするとトンネル効果により、電子が障
壁を通過して常温でも真空中に電子放出が行われる。こ
れを電界放出（ＦｉｅｌｄＥｍｉｓｓｉｏｎ）と云
い、このような原理で電子を放出するカソードを電界放
出型カソードと呼んでいる。近年、半導体加工技術を駆
使して、ミクロンサイズの電界放出型カソードを作るこ
とが可能となり、その一例であるスピント（Ｓｐｉｎｄ
ｔ）型と呼ばれる電界放出カソードの製造プロセスを図
１３に示す。

【０００９】この図において、１１１はＮ型のシリコン
基板、１１２はシリコンを熱酸化させて作製したＳｉＯ
₂ 膜、１１３はＳｉＯ₂ 上に蒸着したゲート電極となる
ニオブの金属膜、１１４は選択エッチングさせるための
フォトレジスト、１１５はニオブの金属膜１１３上に斜
め回転蒸着したアルミニウム等の金属膜、１１６はアル
ミニウム等の金属膜１１５の上に堆積させたモリブデン
等の堆積層、１１７は基板１１１上に堆積されたエミッ
タとなるコーン状のモリブデン等の堆積層、１１８は斜
め回転蒸着するための回転軸である。

【００１０】図１３（ａ）において、Ｎ型シリコン基板
１１１を熱酸化させて表面にＳｉＯ₂ 膜を形成し、さら
にその上にゲート電極となるニオブ１１３を蒸着する。
次に、ニオブ１１３上にフォトレジスト１１４を塗布し
た後、同図（ｂ）に示すようにパターニングする。パタ
ーニングした後、エッチングを行い同図（ｃ）に示すよ
うにニオブ１１３及びＳｉＯ₂ 膜に穴開けを行う。

【００１１】次に、フォトレジストを除去し、同図
（ｄ）に示す回転軸１１８を軸として基板１１１を回転
させながら、斜め方向からアルミニウム１１５の蒸着を
行う。すると、アルミニウム１１５はあけた穴の中には
蒸着されずにニオブ１１３の表面にのみ選択的に蒸着さ
れる。さらに、このアルミニウム１１５の上からモリブ
デン１１６を堆積させると、同図（ｅ）に示すようにエ
ッチングによりあけた穴の中に、このモリブデン１１６
がコーンの形状で堆積する。この後、ニオブ１１３上の
アルミニウム１１５及びモリブデンをエッチングにより
除去すると同図（ｆ）に示すような形状の電界放出型カ
ソードが得られる。

【００１２】図１３（ｆ）に示す電界放出型カソードは
コーン状のエミッタ１１７とゲート電極１１３との距離
をサブミクロンとすることが出来るため、エミッタ１１
７とゲート１１３間にわずか数１０ボルトの電圧を印加
することによりエミッタ１１７から電子を放出させるこ
とが出来るようになる。

【００１３】なお、基板１１１上に図３の（ｆ）で示し
たような構造の電界放出カソードを多数集積化する時
は、各エミッタ１１７間のピッチは１０ミクロン以下と
することが出来るため、電界放出型カソードを数万から
数１０万個を１つの基板上に設けることが出来る。本発
明は上記説明した電界放出型カソードを用いるものであ
って、本発明の光導電性素子の概略の断面を図１に示
す。

【００１４】この図において、１は光感応性を有するア
モルファスシリコンの基板、２は基板１上に形成された
絶縁性のＳｉＯ₂ 膜、３はＳｉＯ₂ 膜２上に蒸着された
ゲート電極、４は基板１上のＳｉＯ₂ 膜２が取り除かれ
た部分に形成されたコーン状のエミッタ、５は基板に接
続されたエミッタ電極、６はエミッタ４から電界放出さ
れた電子を捕獲するアノード電極である。

【００１５】図１に示す光導電素子において、アノード
電極６側から光を照射するとこの光により基板１の内部
に電子とホールのキャリアが生成され、光電流が基板１
に流れることにより、基板１の見かけ上の抵抗値が減少
する。従って、エミッタ電極５に印加されているカソー
ド電圧から、基板１による電圧降下分が差し引かれてエ
ミッタ４にカソード電圧が印加されることになるため、
上記のように基板１の抵抗値が減少すると基板１による
電圧降下も減少し、エミッタ電位が低下することにな
る。すると、エミッタ４とゲート電極３の間の電圧が上
昇するため、エミッタ４から放出される電子が増加しエ
ミッション電流が増加することになる。

【００１６】このように、上昇したエミッション電流は
アノード電極６からアノード電流として、あるいはエミ
ッタ電極５からカソード電流として取り出すことが出来
る。なお、図１において、基板１上にエミッタ４及びＳ
ｉＯ₂ 膜２を設けない領域ｄを設け、この領域ｄにも光
を照射すればエミッション電流をさらに大きく変化させ
ることが出来る。また、アノード電極６を透光性の導電
膜で形成すれば基板１上に広く光が照射され、感度を高
めることが出来る。さらに、基板１をＩｎＳｂの基板と
すれば、中赤外用の光導電素子とすることが出来る。ま
た、基板１を透光性にし、その基板上にＩｎＳｂ膜を形
成し、カソード電極形成基板の裏面側からの光照射を利
用する構造でもよい。

【００１７】図１に示す光導電素子の特性曲線を図４に
示す。この図において、横軸はゲート−エミッタ間電圧
Ｖｇｅであり、縦軸はアノード電流Ｉａである。また、
この光導電素子に光が照射されない時のＶｇｅ−Ｉａ特
性をＡで示し、光が照射された時のＶｇｅ−Ｉａ特性を
Ｂで示す。図１に示す光導電素子は図４に示すようない
わゆる３極管特性を有しているため、ゲート−エミッタ
間電圧ＶｇｅをＶ₁ に設定したとき、この光導電素子に
光を照射すると、アノード電流ＩａはＩ₁ からＩ₂ に増
加することになる。すなわち、アノード電流Ｉａは光量
をパラメータとして変化するようになる。

【００１８】このような、光導電素子を動作させる時の
動作点は、電界放出開始電圧から十分階調が得られる電
圧までの範囲とし、アモルファスシリコン基板１の抵抗
特性は、少なくとも負荷曲線ＲＬから負荷曲線ＲＨに変
化することができるように設定することが望ましい。光
導電素子に光が照射されか否かを検出する（光スイッ
チ）場合は、アノード電流ＩａがＩ₂ からＩ₁ の間に設
定された閾値を越えた時に光が照射されたものとして検
出すればよい。なお、図１に示す光導電素子はこのよう
なデジタル的な出力に限らず、光に応じたアナログ出力
をアノード電流から得る光センサとしても使用すること
が出来ることは云うまでもない。

【００１９】図１に示す光導電素子をガラス管に封入し
た実施例を図２に示す。この図において、２０は光導電
素子を封入したガラス管、２１は数ミクロンの間隔で多
数のＦＥＣが集積化された電界放出型カソード群、２２
は電界放出型カソード２１と配線２３とを接続するボン
ディングワイヤー、２３はガラス管２０の外部へリード
線を引き出すための配線、２４は電界放出型カソード群
２１から放出された電子を捕獲する透光性の導体により
形成されたアノード、２５はガラス管の中を真空に保つ
ためのゲッター、２６はガラス管の中の空気を引き出し
真空にした後に封止した排気管の部分である。

【００２０】図２に示す光導電素子において、電界放出
型カソード群２１はカソード電極となる配線板上に固着
され、そのゲート電極をボンディングワイヤー２２によ
り配線２３に接続する。また、アノード２４は例えば透
光性の導電性酸化インジュウム（ＩＴＯ）の膜をガラス
管２０の内側に被着することにより形成されている。そ
して、ガラス管２０の内部の空気を排気管２６から排気
し真空となったところで排気管２６を加熱して封止す
る。さらに、ゲッターを加熱してガラス管２０内に残留
したガスを吸着することにより、高真空度を維持してい
る。

【００２１】このように構成した光導電素子の、外部に
引き出されているエミッタ電極とゲート電極間に電界放
出が生じる電圧を印加すると共に、アノード電極２４に
所定の電圧を印加した状態で、ガラス管２０の外から光
を照射すると、図示するようにガラス管２０及び透光性
のアノード２４を透過して電界放出型カソード群２１に
光が照射され、その結果、前述のようにアノード電流が
照射された光に応じて変化するようになる。

【００２２】また、図２に示す光導電素子は内部が高真
空に保持されたガラス管に封入されていることから耐環
境性に優れ、また、高真空中を電子が移動するので、応
答速度が速く、かつ、３極管特性を有することから高感
度となるものである。さらに、ゲート電極に印加する電
圧を可変すると図４に示す３極管特性が変化することか
ら、このゲート電極に印加する電圧を可変して光導電素
子の感度を制御することも出来るという特徴がある。

【００２３】次に、上記光センサ機能を有する電界放出
型カソードを用いて各種の表示を行うことが出来る表示
装置（以下ディスプレイという）の構成を図３に示す。
この図において、３０はディスプレイを封入したガラ
ス、３１は電界放出型カソードが作成されたアモルファ
スシリコン基板、３２はゲート電極を載置するＳｉＯ₂
膜、３３はＳｉＯ₂ 膜上に蒸着されたゲート電極、３４
はコーン上のエミッタ、３５は基板３１に接続されたカ
ソード電極、３６は透光性のＩＴＯ膜からなるアノード
電極、３７はアノード電極３６に塗布された蛍光体層で
ある。

【００２４】図３に示すディスプレイにおいて、カソー
ド電極３５とゲート電極３３間に所定の電圧を印加する
と、エミッタ３４から放出された電子は正電圧が印加さ
れているアノード電極３６に向かって進行していくが、
アノード電極３６に捕獲される前に蛍光体層３７に衝突
するため蛍光体層３７の部分が励起され蛍光を発する。
従って、後述するように電子を放出するエミッタ３４を
個々にあるいは多数のエミッタを１単位とし、そのゲー
ト電圧を画像信号により制御すれば、所望の画像を蛍光
体層３７上に表示することが出来る。

【００２５】このようなディスプレイにおいて、アノー
ド電極上から光を図示するように照射すると、アモルフ
ァスシリコン基板３１の抵抗値が減少するため、アノー
ド電流が増加する。従って、アノード電流を監視するこ
とにより光がディスプレイに照射されたことを検出する
ことが出来る。すなわち、ディスプレイを光センサとし
ても使用することが出来る。なお、ディスプレイ上に例
えばライトペンからの光を照射し、入力情報であるライ
トペンの位置を検出できるように構成すれば、ディスプ
レイの所定の位置に情報を入力することが出来る。

【００２６】ディスプレイ上のライトペンの位置を検出
できるディスプレイの構成の一例を図５、図６に示す。
図５は多数設けられている内の１つの電界放出型カソー
ドを拡大した断面を示し、図６は多層上に構成されたデ
ィスプレイの各層を展開し、上面から見た構成を示して
いる。これらの図において、４０はディスプレイを封入
したガラス、４１は電界放出型カソードが作成されたア
モルファスシリコン基板、４２はゲート電極を載置する
ＳｉＯ₂ 膜、４３はＳｉＯ₂ 膜上に蒸着された櫛歯状の
ゲート電極、４４はコーン上のエミッタ、４５は基板４
１の裏面に形成された櫛歯状のカソード電極、４６はガ
ラス４０の内側に被着された透光性のアノード電極、４
７はアノード電極４６に塗布された蛍光体層である。

【００２７】図５に示すディスプレイを図６を参照しな
がら説明する。ディスプレイを封入しているガラス４０
の上にはカソード電極４５が図６に示すように櫛歯状に
縦方向に形成されている。このカソード電極４５の上は
アモルファスシリコンからなる基板４１となっており、
この基板４１上にコーン状のエミッタ４４とＳｉＯ₂ 膜
４２が形成されている。このＳｉＯ₂ 膜の上に蒸着され
たゲート電極４３はエミッタ４４の先端周囲近傍に位置
すると共に、カソード電極４５にクロスして櫛歯状に設
けられている。一方、上面のガラス４０の内側には例え
ばＩＴＯ膜からなる透光性のアノード電極４６が設けら
れており、その上に蛍光体層４７が設けられている。

【００２８】このように構成されたディスプレイは、デ
ィスプレイに画像を表示する時とディスプレイを光セン
サとして使用する時とで時間割当てされて使用される。
まず、ディスプレイに画像を表示する時は、マトリクス
状に配置されたカソード電極４５とゲート電極４３と
を、後述するように線順次で走査してダイナミック駆動
することにより所望の画像を表示するようにしている。

【００２９】また、ディスプレイ上のライトペンの位置
を検出する時は、後述するようにマトリクス状に配置さ
れたカソード電極４５とゲート電極４３とを点順次で走
査して点順次駆動する。すると、例えば、ディスプレイ
の裏面から情報をライトペンにより入力すると、ライト
ペンからの光はガラス４０を介してカソード電極の形成
されていない領域からアモルファスシリコンの基板４０
に入射され、入射された領域のみの基板４１の抵抗値が
減少するため、その領域が点順次走査された時に増加し
たアノード電流が得られることになる。従って、点順次
走査に同期してアノード電流を検出すれば、ディスプレ
イ上のライトペンの位置を検出することが出来る。

【００３０】次に、カソード電極４５とゲート電極４３
とを走査するタイミングを図９、図１０に示す。図９に
示すタイミングは線順次に走査するときのタイミングで
ある。図９において、ゲート１〜ゲートｎで示すパルス
は、櫛歯状に設けられたゲート電極１からゲート電極ｎ
にそれぞれ印加されるパルス状の電圧であり、図に示す
ようにゲート１からゲートｎに向かって順次生起されて
いる。このパルスはパルス幅がτ、パルス電圧がＶｔｈ
でありパルスの発生周期はＴとされている。

【００３１】また、エミッタ１〜エミッタｎで示すパル
スは、櫛歯状に設けられたカソード電極１からカソード
電極ｎにそれぞれ印加されるパルス状の負の電圧であ
り、エミッタ１からエミッタｎに向かって順次生起され
ている。このパルスはパルス幅が上記ゲートパルスの１
周期であるＴとされ、パルス電圧がＶｏｐとされパルス
の発生周期はｎＴとされている。

【００３２】図９に示すタイミングのパルスが図５に示
す櫛歯状のゲート電極４３及びカソード電極４５に順次
印加されるのであるが、図９に示すようにゲート１のパ
ルスが生起されており、この時エミッタ１のパルスも生
起されていると、ｎ行ｎ列に配置された電界放出型カソ
ードの１行１列の交点のカソードとゲート間にはＶｔｈ
＋Ｖｏｐの電圧が印加されるため、このエミッタ４４か
らは電子の放出が行われるが、他のカソードとゲート間
には大きくてもＶｏｐの電圧しか印加されず電子を放出
できる閾値を越えないため、これらのエミッタ４４から
は電子の放出が行われない。従って、１行１列の交点の
エミッタに対向する蛍光体層４７の部分のみが発光す
る。

【００３３】次に、ゲート１が立ち下がりゲート２が生
起すると２行１列の交点に配置されたカソードとゲート
間にのみＶｔｈ＋Ｖｏｐの電圧が印加されるため、この
カソードからだけ電子の放出が行われ、このカソードに
対向する蛍光体層４７の部分にのみ放出された電子が衝
突し発光する。この、発光する蛍光体層４７の順次発光
する各部分を発光画素としてその発光タイミングを図９
に１−１，２−１，・・・として示す。上記と同様の動
作が順次行われ、ｎ行ｎ列まで走査されてディスプレイ
が１フィールド走査されることになるが、このときゲー
ト１からゲートｎのパルスの生起を画像信号に応じて制
御することにより、ディスプレイ上に画像を表示するこ
とが出来る。

【００３４】次に点順次の走査を図１０に示す。図１０
に示すように、点順次の走査において、ゲート１〜ゲー
トｎに生起されるパルスのタイミングは線順次の走査の
場合と同じであって、周期がＴ、パルス幅がτ、パルス
電圧Ｖｔｈとされている。また、エミッタ１〜エミッタ
ｎに生起されるパルスは線順次の場合と異なり、それぞ
れの発生周期がＴ／ｎ² 、パルス幅がτ／ｎ、パルス電
圧Ｖｏｐとされている。

【００３５】なお、エミッタ１〜エミッタｎに生起され
るパルスのタイミングは点線で示すようにτの時間を拡
大して示してある。図１０に示されるようなタイミング
で、ディスプレイのカソード電極とゲート電極とを走査
すると、エミッタ１〜エミッタｎのそれぞれのパルスの
発生周期が１／ｎ² とされているため、ゲートパルスの
１周期Ｔでディスプレイを１フィールド走査することが
出来ると共に、点順次の走査時には走査時間が短いため
蛍光体層４７の各画素に当たる電子数は少なく、ディス
プレイの全面が発光して表示された画像に影響を与える
ようなことはない。

【００３６】このときディスプレイの特定の位置に入力
された光を検出するには、ディスプレイ上を図１０に示
すように１行１列の部分、１行２列の部分、１行３列の
部分、・・・と順次走査して行き、その時にアノード４
６の電流あるいはエミッタ４４のエミッション電流が増
加していることを検出することにより、その部分に光が
入力されたと検出することが出来る。

【００３７】従って、入力された光の位置すなわちライ
トペンの位置を、電流が増加していることが検出された
時点の走査タイミングから知ることが出来る。また、上
記画像表示タイミングと入力情報検出タイミングは、画
像表示に影響がないタイミングで時間割当てされて交互
に行われている。なお、ディスプレイに入力された光の
位置を線順次の走査で検出してもよいが、この場合は１
フィールドの周期がｎＴであるため検出するまでの時間
が長くなってしまうと共に、検出時にディスプレイの全
面が発光してしまうことになるので好ましくない。

【００３８】次に、走査回路の概略を図１１に示す。こ
の図において、１００はゲート駆動回路、１０１はエミ
ッタ駆動回路１０２と電流検出回路１０３とを時分割し
て切り替えるマルチプレクサ、１０３は電流検出回路、
１０４はアノードを有する電界放出型カソードである。

【００３９】線順次で走査を行うときには、ゲート駆動
回路１００は図９に示すゲート１〜ゲートｎのタイミン
グで順序パルスを発生し各ゲートラインを駆動する。一
方、エミッタ駆動回路１０２は図９で示すエミッタ１〜
エミッタｎのタイミングで順序パルスを発生し各カソー
ドラインを駆動する。すると、マトリクス状の両ライン
が駆動された部分の電界放出型カソード１０４だけが動
作可能状態とされ、その部分に対向する蛍光体層が発光
して所望の画像が表示される。

【００４０】また、点順次で走査を行うときには、ゲー
ト回路１００は図１０に示すゲート１〜ゲートｎのタイ
ミングで順序パルスを発生し各ゲートラインを駆動す
る。一方、エミッタ駆動回路１０２は切り替えられて、
図１０で示すエミッタ１〜エミッタｎのタイミングで順
序パルスを発生し各カソードラインを駆動する。そし
て、マトリクス状のゲートラインとエミッタラインの両
ラインが駆動されている交点に設けられている電界放出
型カソード１０４のカソード電流をマルチプレクサ１０
１を介して電流検出回路１０３により検出することによ
り、どの位置に光が入射されたかを検出することが出来
る。

【００４１】ディスプレイ上のライトペンの位置を検出
できる他の例を図７、図８に示す。図７、図８に示すデ
ィスプレイは図５、図６に示すものとは異なり、ディス
プレイの表の面から入射されたライトペン等からの光を
検出できるようになされている。図７は多数集積化して
設けられている内の１つの電界放出型カソードを拡大し
た断面を示し、図８（ａ）は多層状に構成されたディス
プレイの各層を展開し、上面から見た構成を示してお
り、同図（ｂ）はアノード電極４６と蛍光体層４７とが
交互に櫛歯状に形成されている断面を示している。

【００４２】これらの図において、４０はディスプレイ
を封入したガラス、４１は電界放出型カソードが作成さ
れたアモルファスシリコン基板、４２はゲート電極を載
置するＳｉＯ₂ 膜、４３はＳｉＯ₂ 膜上に蒸着された櫛
歯状のゲート電極、４４はコーン上のエミッタ、４５は
基板４１に接続された櫛歯状のカソード電極、４６はガ
ラス４０の内側に櫛歯状に被着された透光性のアノード
電極、４７はアノード電極４６間に設けられた櫛歯状の
蛍光体層、４８は裏面からの光を遮断する裏面のガラス
４０に設けたシールド層である。

【００４３】図７に示すディスプレイを図８を参照しな
がら説明する。ディスプレイを封入しているガラス４０
の上にはカソード電極４５が図６に示すように櫛歯状に
縦方向に形成されている。このカソード電極４５の上は
アモルファスシリコン４５からなる基板４１となってお
り、この基板４１上にコーン状のエミッタ４４とＳｉＯ
₂ 膜４２が形成されている。このＳｉＯ₂ 膜の上に蒸着
されたゲート電極４３はエミッタ４４の先端周囲近傍に
位置してカソード電極４５にクロスして櫛歯状に設けら
れている。一方、上面のガラス４０の内側には例えばＩ
ＴＯ膜からなる透光性のアノード電極４６が櫛歯状に設
けられており、その間に蛍光体層４７が櫛歯状に設けら
れている。

【００４４】このように構成されたディスプレイは、図
５、図６に示すディスプレイと同様にディスプレイに画
像を表示する時とディスプレイ上のライトペンの位置を
検出するときとで時間割当てして使用する。まず、ディ
スプレイに画像を表示する時は、マトリクス状に配置さ
れたカソード電極４５とゲート電極４３とに、前記した
図９に示す線順次の順序パルスを印加して走査を行うこ
とにより所望の画像の表示を行う。

【００４５】また、ライトペンの位置を検出する時は、
前記した図１０に示す点順次の順序パルスを、マトリク
ス状に配置されたカソード電極４５とゲート電極４３と
に印加することにより点順次に走査する。そして、ディ
スプレイの表面から櫛歯状の透光性のアノード電極４６
を介して入力されたライトペン等からの光は、エミッタ
電極４４の形成されているアモルファスシリコンの基板
４１に入射され、入射された領域のみの基板４１の抵抗
値が減少するため、その領域が点順次走査された時に増
加したアノード電流が得られることになる。

【００４６】そして、このアノード電流の変化を回路に
取り込み、その時の走査タイミングを知ることによりラ
イトペンの位置を検出することが出来る。なお、シール
ド層４８は裏面からの光によって、誤動作しないように
裏面からの光の入射を遮るために設けられている。

【００４７】上記のようなディスプレイと光センサとの
機能を有する電界放出型カソードを用いるディスプレイ
をイメージインテンシファイヤーに応用した例を図１２
に示す。この図において、１０５は画像を表示する電界
放出型カソードを用いたディスプレイパネル、１０６は
入力された画像の光を検出する電界放出型カソードを用
いた光センサアレイ、１０７は光センサアレイからの出
力を取り込む光電流検出回路、１０８は光電流検出回路
からの信号を画像データに変換する画像データ変換制御
回路、１０９は画像データ変換制御回路１０８からの画
像データによりディスプレイパネル１０５に画像を表示
させるディスプレイ駆動回路である。

【００４８】なお、図１２ではディスプレイパネル１０
５と光センサアレイ１０６とを分離して表示している
が、これらは一体のディスプレイであり単に機能上分離
されていることを示しているだけである。図１２に示す
イメージインテンシファイヤーにおいて、ディスプレイ
の裏面から入力された画像の光により、光センサアレイ
１０６の各領域のエミッタからのエミッション電流が変
調される。この変調された電流の変化をアノードから光
電流検出回路１０７により取り出して、画像データ変換
制御回路１０８に印加する。

【００４９】画像データ変換制御回路において、光電流
検出回路１０７からの電流信号は画像データに変換され
て、ディスプレイ１０５にその画像が表示されるよう
に、ディスプレイ駆動回路１０９に印加される。ディス
プレイ駆動回路１０９は印加された画像信号により電界
放出型カソードを制御して、パネル１０５上に入力され
た画像を表示する。図１２に用いられているディスプレ
イ１０５と光センサアレイ１０６として、図５及び図６
に示すディスプレイを用いることが出来、ディスプレイ
パネル１０５の駆動は上記図９に示されるように線順次
で行われ、光センサアレイ１０６の駆動は図１０に示す
ように点順次で行われる。

【００５０】なお、以上の説明では１つのコーン状のエ
ミッタとゲートとを電界放出型カソードの１単位として
用いるように説明したが、複数個のエミッタとゲートと
をブロック化して電界放出型カソードの１単位として使
用すれば、１単位を構成する１、２のエミッタが不良と
なっても残りのエミッタを用いて電界放出型カソードの
１単位とすることがることが出来るため、製品の歩留ま
りを向上できると共に寿命を長くすることが出来る。ま
た、光感応性を有する材料はシリコンとアモルファスシ
リコン以外にＩｎＳｂ，ＰｂＳ，ＰｂＳｅ，Ｈｇ_1-x Ｃ
ｄ_x Ｔｅ，Ｐｂ_1-y Ｓｎ_y Ｔｅ，Ｇｅ，ＩｎＡｓや、ま
たは、これらの化合物が存在し、これらの光感応性材料
を本発明の光感応性材料として採用することもできる。

【００５１】また、エミッタ・ゲート間の電圧を、エミ
ッタから電子が放出されるぎりぎりの第１の電圧と、十
分に電子が放出される第２の電圧に切り替えられるよう
にしておき、最初電子が放出されるぎりぎりの第１の電
圧に切り替えた状態とする。そして、この状態において
ライトペン等からの光を照射するとその基板の部分の抵
抗値が下がるため、エミッタ・ゲート間の電圧が上昇
し、エミッタから電子が放出されて、対向するアノード
の蛍光体が発光する。その際に、アノード電極に流れる
電流と、これとマトリクスに配設された電極の電流を検
出するようにして、ライトペンが操作された場所を決定
する。そして、その場所と対応する位置の電極を選択
し、エミッタ・ゲート電極の電圧を第２の電圧に切り替
える。これにより、ライトペンを操作した部分をなぞる
ように光らせることができる。

【００５２】

【発明の効果】本発明は以上のように構成されているた
め、応答速度が速く、かつ外部環境の影響を受けること
のない高精細、高感度の小型の光導電素子を提供するこ
とが出来る。また、ゲート電圧を可変することにより光
導電素子の感度を任意に設定することが出来る。さら
に、本発明の光導電素子をディスプレイに応用すると、
ディスプレイが光センサ機能を有するように出来るた
め、ライトペン等を用いてディスプレイにデータを入力
することが出来るようになる。

【図面の簡単な説明】

【図１】本発明の光導電素子の概略の断面を示す図であ
る。

【図２】ガラス管に封入した本発明の光導電素子を示す
図である。

【図３】本発明の光導電素子の他の実施例を示す図であ
る。

【図４】本発明の光導電素子の特性曲線を示す図であ
る。

【図５】本発明のディスプレイに光センサ機能を有させ
た実施例の断面図である。

【図６】本発明のディスプレイに光センサ機能を有させ
た実施例の上面展開図である。

【図７】本発明のディスプレイに光センサ機能を有させ
た他の実施例の断面図である。

【図８】本発明のディスプレイに光センサ機能を有させ
た他の実施例の上面展開図である。

【図９】線順次走査のタイミングを示す図である。

【図１０】点順次走査のタイミングを示す図である。

【図１１】走査回路の概略を示す図である。

【図１２】イメージインテンシファイヤーに本発明を応
用した図である。

【図１３】電界放出型カソードの製造プロセスを示す図
である。

【図１４】従来のＣｄＳ光導電素子を示す図である。

【図１５】従来のＰｂＳ光導電素子を示す図である。

【符号の説明】

１，３１，４１アモルファスシリコン基板２，３２，４２ＳｉＯ２膜３，３３，４３ゲート電極４，３４，４４エミッタ５，３５，４５カソード電極６，３６，４６アノード電極２０，３０，４０ガラス管２１電界放出型カソード２２ボンディングワイヤー２３配線２４透光性のアノード電極３７，４７蛍光体層４８シールド層１００ゲート駆動回路１０１マルチプレクサ１０２エミッタ駆動回路１０３電流検出回路１０５ディスプレイパネル１０６光センサアレイ１０７光電流検出回路１０８画像データ変換制御回路１０９ディスプレイ駆動回路１１１Ｎ型シリコン１１２ＳｉＯ２膜１１３ニオブ膜１１４フォトレジスト１１５アルミニウム膜１１６モリブデンの堆積層１１７エミッタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中満千葉県茂原市大芝629 双葉電子工業株式会社内 (56)参考文献特開平５−217492（ＪＰ，Ａ) 特開平５−118914（ＪＰ，Ａ) 特開平３−173050（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/304 G01J 1/02 H01J 1/34 H01J 29/04 H01J 31/12

Claims

(57)【特許請求の範囲】

【請求項１】コーン状のエミッタと、該エミッタの先端
周囲近傍に設けられたゲート電極とからなる電界放出型
カソードを光感応性材料からなる基板上に多数集積化し
て形成し、上記基板上に照射される光に応じて上記エミ
ッタから電界放出された電子を、上記ゲート電極に離隔
して設けたアノード電極によって捕獲することにより、
照射された光を検出することを特徴とする光導電素子。
【請求項２】コーン状のエミッタと、該エミッタの先端
周囲近傍に設けられたゲート電極とからなる電界放出型
カソードを透光性基板上に設けた光感応性材料からなる
薄膜上に多数集積化して形成し、上記基板上に照射され
る光に応じて上記エミッタから電界放出された電子を、
上記ゲート電極に離隔して設けたアノード電極によって
捕獲することにより、照射された光を検出することを特
徴とする光導電素子。
【請求項３】上記光感応性材料がシリコンまたはアモル
ファスシリコンであることを特徴とする請求項１あるい
は２に記載の光導電素子。
【請求項４】上記光感応性材料がＩｎＳｂ，ＰｂＳ，Ｐ
ｂＳｅ，Ｈｇ_1-x Ｃｄ_x Ｔｅ，Ｐｂ_1-y Ｓｎ_y Ｔｅ，Ｇ
ｅ，ＩｎＡｓのいずれか、または、これらの化合物であ
ることを特徴とする請求項１あるいは２に記載の光導電
素子。
【請求項５】ガラス管内に真空封着することを特徴とす
る請求項１ないし４のいずれかに記載の光導電素子。
【請求項６】上記アノード電極を透光性の導電膜で形成
したことを特徴とする請求項１ないし５のいずれかに記
載の光導電素子。
【請求項７】上記エミッタ及びゲート電極を形成してい
ない基板領域からエミッタに電圧を印加するカソード電
極を引き出し、該基板領域にも光が照射されるようにし
たことを特徴とする請求項１ないし６のいずれかに記載
の光導電素子。
【請求項８】上記エミッタが形成されている領域に対向
するアノード電極の領域に蛍光体層を設けることを特徴
とする請求項１ないし７のいずれかに記載の光導電素
子。
【請求項９】多数の上記電界放出型カソードからなるア
レイをブロック化し、該ブロックを単位として上記蛍光
体層を発光させることを特徴とする請求項８記載の光導
電素子。
【請求項１０】コーン上のエミッタと、該エミッタの先
端周囲近傍に設けられたゲート電極とからなる電界放出
型カソードを光感応性基板上に多数集積化して形成する
と共に、上記エミッタ電極とゲート電極とをマトリクス
状に配置し、上記エミッタ電極と上記ゲート電極を順次走査すること
により、上記エミッタが形成されている領域に対向する
アノード電極に設けた蛍光体層を選択的に発光させる第
１の動作と、上記光感応性基板に外部から入力された光入力に応じ
て、上記エミッタから電界放出された電子を蛍光体層に
射突させて、前記アノード電極に流れる電流を検出する
ことにより、照射された光を検出する第２の動作とを時
分割的に行わせることを特徴とする表示装置。
【請求項１１】上記第２の動作時に検出された光の入射
位置が前記第１の動作時に表示されるようにしたことを
特徴とする請求項１０に記載の表示装置。
【請求項１２】多数の上記電界放出型カソードからなる
アレイをブロック化し、該ブロックを単位として上記蛍
光体層を発光させることを特徴とする請求項１０あるい
は１１記載の表示装置。