JPH05274998A - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JPH05274998A JPH05274998A JP4096999A JP9699992A JPH05274998A JP H05274998 A JPH05274998 A JP H05274998A JP 4096999 A JP4096999 A JP 4096999A JP 9699992 A JP9699992 A JP 9699992A JP H05274998 A JPH05274998 A JP H05274998A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electron
- emitting device
- metal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
- H01J2201/30426—Coatings on the emitter surface, e.g. with low work function materials
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
放出素子を提供する。 【構成】 Siの微細加工技術を利用してSi基板10
上に形成されたSiエミッタ20の先端部に、液体金属
イオン源から放出したAu+イオンを集束し減速したA
u+イオンビーム30を照射してAu薄膜21を形成す
る。 【効果】 Siの微細加工技術の利用により形状の一定
したエミッタが得られ、かつ、Siよりも仕事関数が小
さく自由電子が多い金属薄膜を有するため放出電流が大
きくなる。
Description
た真空素子を実現するために必要となる電子放出素子、
すなわち、高効率で安定に電子を放出する微小冷陰極エ
ミッタを備えた電子放出素子に関する。
素子が盛んに利用されており、半導体の微細加工技術の
進歩により素子の集積化・高機能化が著しく進んでい
る。しかし、固体中における電子の速度は真空中に比べ
て原理的に1/1000程度で飽和し、また、固体素子
は高温や放射線に弱いという欠点を持っている。固体素
子のこのような限界や欠点を克服するため、固体素子用
に開発されてきた微細加工技術を利用した微小な真空管
の試作が行なわれている。例えば、Siを異方性エッチ
ングすることによって形成した円錐型の電界放射型エミ
ッタを有する電子放出素子を用い、図4に示すような真
空3極管が試作されている(R.F.Greene, H.Gray and
C.Spindt, IEDM Tech. Dig. (1989), p.15 等)。この
真空3極管では、エミッタ50からゲート51によって
引き出された電子が図4に示すような軌道を走ってアノ
ード52に到達する。真空中では固体中に比べて電子の
運動速度を原理的には1000倍程度速くすることがで
きるため、このような構成により超高速素子を実現でき
る可能性がある。また、図5に示すように微小な電子放
出素子を集積してフラットパネルディスプレイを実現す
ることも試みられている。例えば、図5(a)に示すよ
うな電子エミッタアレイを構成する各エミッタ60の上
方に蛍光体62を配置するという構成(図5(b)参
照)のディスプレイ等が考えられている(P.Vaudaine,
R.Meyer, "'Microtips' Fluorescent Display", IEDM 9
1, pp.197-200 等)。このように微小電子放出素子を
集積してフラットパネルディスプレイを構成する場合、
1画素に1個以上のエミッタを設けるマルチエミッタ方
式をとることによって、ちらつきのない高精細ディスプ
レイを実現できる可能性がある。
プレイの開発は、半導体素子用に開発されてきた微細加
工技術を利用して真空素子の集積化と高機能化を目指す
ものであり、真空マイクロエレクトロニクスという新し
い分野を形成しつつある(伊藤順次、「真空マイクロエ
レクトロニクス」、応用物理 59 (1990)、pp.164-16
9)。このような微小真空管やフラットパネルディスプ
レイ等の真空素子を実用化するためには高効率で安定に
電子を放出する微小冷陰極エミッタを有する電子放出素
子の開発が不可欠であり、多くの研究機関で微小電子放
出素子についての研究開発が行なわれている。そして、
現状で最も高い放射電流密度を得ているのが電界放射型
の電子放出素子、すなわち電界を印加することによって
真空中へ電子を放出させるエミッタを有する電子放出素
子である。この電界放射型の電子放出素子の作製方法と
しては様々な方法が提案されており、例えば、図3に示
した工程によりSi基板上に電子放出素子を作製する試
みがなされている(K.Betsui,"Fabrication and Charac
teristics of Si Field Emitter Arrays", TechnicalDi
gest of IVMC 91 (1991), pp.26-29)。
に、Si基板10をウェット酸化し、0.5μm程度の膜
厚の酸化膜(SiO2膜)11を形成する。続いて、酸
化膜11にレジストを塗布して露光・現像し、円形レジ
ストパターンを残す。そして、このレジストをマスクと
して酸化膜11をエッチングした後、レジストを除去す
る(図3(b))。次に、反応性イオンエッチング(R
IE)によりSi基板10をエッチングする(図3
(c))。このとき、酸化膜11の下部のSiが横方向
にエッチングされるが、この横方向のエッチングの制御
が可能なRIEを使用しているため、細いブリッジを形
成することができる。RIEでSiをエッチングした後
は、Si基板上に形成すべきSiエミッタ(Siで形成
されたエミッタ)の先端を鋭くするための熱酸化を行な
う。すなわち、ブリッジの側面よりブリッジ中央部のS
iがなくなるまで酸化する(図3(d))。次に、絶縁
膜(SiO)13を成膜し、続いてゲート電極用金属
(Cr)14を蒸着する(図3(e))。その後、酸化
膜12をウェットエッチングによって除去し、リフトオ
フを行なって中央部(Siエミッタが形成されるべき部
分の上部)の金属膜14、絶縁膜13、及び酸化膜11
を除去する。これにより、先鋭な先端を有するSiエミ
ッタ20が形成される(図3(f))。最後に、ウェッ
トエッチングによりゲート電極14aのパターンを形成
し、電子放出素子の作製工程を終了する。
細加工技術を利用することにより、特性の揃った多数の
電子放出素子をSi基板上に作製することができる。し
かし、Siのような半導体は金属に比べると自由電子が
少なく仕事関数も大きいため、Siエミッタは、金属で
エミッタを形成する場合に比べて放出電流が小さいとい
う欠点がある。これに対し、Si基板上に金属を堆積さ
せてエミッタを作製するという方法(上記工程によって
作製されるSiエミッタ20に相当する部分を金属で形
成する方法)も考えられる。しかし、金属については半
導体の微細加工におけるような精度の高い加工技術の蓄
積がないため、エミッタの形状が一定になりにくく、特
性の揃った電子放出素子を多数作製するのが困難であ
る。
されたものであり、特性が揃っておりかつ放出電流の大
きな電子放出素子を提供することを目的とする。
め、本発明では、Si基板上に形成された先鋭なる先端
を有する錐体により構成されるエミッタを備えた電子放
出素子において、前記錐体をSiで形成し、前記錐体の
先端部分に金属薄膜を形成した構成としている。
い程、エミッタからの放出電流が大きくなるが、金属は
半導体に比べて自由電子が多く、仕事関数も小さい。し
たがって、金属薄膜を有するエミッタを備えた本発明の
電子放出素子では、従来のSiエミッタの場合に比べ大
きな放出電流が得られる。
体自体はSiで形成されるので、Siの微細加工技術を
利用して形状の一定したエミッタを作製することができ
る。このため、Si基板上に特性の揃った多数の電子放
出素子を作製することが可能となる。
いて説明する。図1は本発明の一実施例である電子放出
素子の断面構造を示す図である。この電子放出素子は、
電界放射型の電子放出素子であって基本的には図3
(g)に示した電子放出素子と同様の構成であり、エミ
ッタを構成する錐体がSiで形成されるが、エミッタの
先端部に金属薄膜を有している点が従来のSiエミッタ
と相違する。本実施例の電子放出素子の作製工程は次の
通りである。
成する前までの工程は、図3に示した従来の工程と同様
である。すなわち、図3(a)〜(g)の工程により、
Si基板10上に直径3μm程度の円錐状のSiエミッ
タ20をゲート電極14a等とともに形成する。この
後、本実施例では図1に示すように、液体金属イオン源
から放出した金属イオンを用いてSiエミッタ20の先
端部に金属薄膜21を形成する。すなわち、例えば金属
薄膜の材料としてAuを使用する場合には、図1に示す
ように、液体金属イオン源から放出したAu+イオンを
直径0.1μm程度に集束し200eV程度に減速したAu+
イオンビーム30を、Siエミッタ20の先端部に照射
してAu薄膜21を形成する。このAu+イオンビーム
を照射する際には、Siエミッタ20の先端を中心に円
状にビームを走査させ、先端部に均一にAu薄膜を成膜
する。ここで、Siエミッタ20の直径(3μm)に比
べてかなり細いイオンビーム(直径0.1μm)で走査さ
せているため、精度よくAu薄膜を形成することができ
る。また、イオンビームはSiエミッタ20に照射され
る際には減速されているので、確実にAuを蒸着させる
ことができる。なお、本件出願人は、このようにイオン
を集束し減速したイオンビーム(以下「集束減速イオン
ビーム」という)による直接蒸着に関する発明について
既に特許出願を行なっている(特願平2−143403
号 等)。
放射型エミッタを備えており、電界放射電流密度Jとエ
ミッタ材料の仕事関数φとの間には、一般に以下の関係
が成立する。 J=C・(1/φ)・exp(−φ3/2) ただし、C:比例定数 ここで、Siの仕事関数は約5.15eV、Auの仕事関数
は約4.7eVであるので、この仕事関数の違いによる電
界放射電流密度Jの違いを上式より計算すると、Auの
場合の電界放射電流密度JはSiに比べ約5倍となる。
また、自由電子が多い材料ほど電界放射電流密度Jが大
きくなるが、一般に金属はSiに比べ自由電子が多いの
で、SiとAuとでは電界放射電流密度Jの違いは更に
大きなものとなる。したがって、本実施例の電子放出素
子のようにSiエミッタ20の先端部にAu薄膜を形成
することにより、放出電流を大幅に増加させることがで
きる。一方、本実施例では、エミッタの形状自体はSi
の微細加工技術を利用して形成されるので、形状の一定
したエミッタが得られる。このため、Si基板上に特性
の揃った多数の電子放出素子を作製することが可能とな
る
て、前述のように、イオン源から放出される金属イオン
を集束し減速したイオンビーム(集束減速イオンビー
ム)30を使用しており、従来のSiエミッタを備えた
電子放出素子の作製工程に比べ、工程を一つ追加するの
みで、放出電流が大きくかつ特性の揃った電子放出素子
を作製することができる。なお、このような集束減速イ
オンビーム30を使用する代わりに、図2に示すよう
に、イオンを減速せず、Siエミッタ20に蒸着させる
べき金属を含んだガス(例えばAuを含んだガス)をイ
オンビーム31が照射されるSiエミッタ20の部分に
吹きかけるという方法も考えられる。しかし、この方法
では、吹きかけるべき金属ガスを導入するための機構が
別途必要となり、また、その金属ガスには通常他の物質
も含まれているため、本電子放出素子の作製方法として
は集束減速イオンビームを用いる方法の方が好適であ
る。
させるべき金属としてAuを用いたが、これに限るもの
ではなく、液体金属イオン源で使えるものであれば他の
金属でもよい。例えばCuでもよいが、仕事関数の低い
金属や、CsのようにSiの表面部分の仕事関数を低下
させるものであれば、より大きな放出電流が得られるの
で特によい。また、高融点金属を用いれば、エミッタ先
端部の耐熱性を向上させることができるので、電子放出
素子の寿命の点で有利である。なお、高融点金属を用い
た場合、液体金属イオン源でイオン化する際に必要とな
る金属の液化が問題となるが、合金にして融点を下げる
という方法で対処することができる。
ミッタの先端部に金属薄膜が形成されるため、従来のS
iエミッタを用いた電子放出素子に比べ大きな放出電流
が得られる。また、本発明の電子放出素子のエミッタの
形状自体はSiの微細加工技術を利用して形成すること
ができるので、特性の揃った多数の電子放出素子を作製
することができる。したがって、特性の揃ったものが作
製できるというSiエミッタの特徴を活かしつつ放出電
流を増加させることができる。
膜の材料として高融点金属を用いることにより、エミッ
タ先端部の耐熱性を向上させ、電子放出素子の寿命を延
ばすことができる。
を示す断面図。
の方法を示す図。
図。
の概略構成を示す断面図。
パネルディスプレイの概略構成を示す図。
Claims (1)
- 【請求項1】 Si基板上に形成された先鋭なる先端を
有する錐体により構成されるエミッタを備えた電子放出
素子において、 前記錐体をSiで形成し、 前記錐体の先端部分に金属薄膜を形成したことを特徴と
する電子放出素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4096999A JPH05274998A (ja) | 1992-03-23 | 1992-03-23 | 電子放出素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4096999A JPH05274998A (ja) | 1992-03-23 | 1992-03-23 | 電子放出素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05274998A true JPH05274998A (ja) | 1993-10-22 |
Family
ID=14179903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4096999A Pending JPH05274998A (ja) | 1992-03-23 | 1992-03-23 | 電子放出素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05274998A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570305B1 (en) | 1998-06-30 | 2003-05-27 | Sharp Kabushiki Kaisha | Field emission electron source and fabrication process thereof |
KR100730808B1 (ko) * | 2001-08-11 | 2007-06-20 | 더 유니버시티 코트 오브 더 유니버시티 오브 던디 | 전계 방출 백플레이트 및 그의 제조방법과 전계 방출 장치 |
US7462088B2 (en) | 1998-02-27 | 2008-12-09 | Micron Technology, Inc. | Method for making large-area FED apparatus |
-
1992
- 1992-03-23 JP JP4096999A patent/JPH05274998A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7462088B2 (en) | 1998-02-27 | 2008-12-09 | Micron Technology, Inc. | Method for making large-area FED apparatus |
US6570305B1 (en) | 1998-06-30 | 2003-05-27 | Sharp Kabushiki Kaisha | Field emission electron source and fabrication process thereof |
KR100730808B1 (ko) * | 2001-08-11 | 2007-06-20 | 더 유니버시티 코트 오브 더 유니버시티 오브 던디 | 전계 방출 백플레이트 및 그의 제조방법과 전계 방출 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
US6283812B1 (en) | Process for fabricating article comprising aligned truncated carbon nanotubes | |
CA2034481C (en) | Self-aligned gate process for fabricating field emitter arrays | |
JP2001236879A (ja) | カーボンナノチューブを用いた3極電界放出素子の製造方法 | |
JPH0636680A (ja) | ダイヤモンドフイルム電子源を用いた電子素子 | |
JP2654012B2 (ja) | 電子放出素子およびその製造方法 | |
EP0939418B1 (en) | Field-emission electron source and method of manufacturing the same | |
JPH05274998A (ja) | 電子放出素子 | |
JP3243471B2 (ja) | 電子放出素子の製造方法 | |
JP3239038B2 (ja) | 電界放出型電子源の製造方法 | |
JPH04206123A (ja) | 電子放出素子およびその製造方法 | |
JPH09270229A (ja) | 電界放射型電子源 | |
US7112920B2 (en) | Field emission source with plural emitters in an opening | |
JP3190850B2 (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 | |
JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP2790218B2 (ja) | 電界放出型電子放出素子 | |
JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
JP2000090811A (ja) | 冷電子放出素子とその製造方法 | |
JPH0794083A (ja) | 電界放出陰極とその製造方法 | |
JPH02257540A (ja) | 熱電子線源及びその製造方法 | |
JPH02288128A (ja) | 電子放出素子の製造方法 | |
JPH05242796A (ja) | 電子放出素子の製造方法 | |
JP3207700B2 (ja) | 電界放出型電子源装置の製造方法 | |
JP3127054B2 (ja) | 電界放出型真空管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051207 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Effective date: 20081226 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090216 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |