JPH1050205A - 電界放出型電子源及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 素子信頼性に優れた安定で且つ高性能な電界
放出型電子源を提供する。 【解決手段】 ｐ型のシリコン結晶よりなるシリコン基
板１１の上にｎ型のエミッタ領域１２が形成されてお
り、エミッタ領域１２の上には所定の間隔をおいて円形
断面を持つタワー形状の複数の陰極１３が形成されてい
る。各陰極１３はｎ型の下層部１３ａとｐ型の上層部１
３ｂとから構成されており、下層部１３ａと上層部１３
ｂとの間にはｐｎ接合が形成されている。シリコン基板
１１の上における各陰極１３の周辺部には、絶縁膜１４
を介して、陰極１３を中心とする微小な開口部を有する
引き出し電極１５が形成されている。引き出し電極１５
に電圧を印加すると、下層部１３ａと上層部１３ｂとの
間にｐｎ接合によって形成される空乏層が広がって抵抗
が大きくなるので、陰極１３からの電子の放出は安定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の固体表示素子又は超高速の微小真空素子等
への応用が期待される冷電子源である電界放出型電子
源、特に、集積化及び低電圧化が実現可能な半導体応用
の電界放出型電子源及びその製造方法に関するものであ
る。

【０００２】

【従来の技術】半導体に対する微細加工技術の進展によ
り、微小な電界放出型電子源を製造することが可能にな
ったので、真空マイクロエレクトロニクス技術の開発が
盛んになりつつある。より低い駆動電圧で動作可能な高
性能な電界放出型電子源を実現するために、ＬＳＩ技術
を応用して微細化された引出し電極及び急峻な先端を有
する陰極の作成等のアプローチが行なわれている。

【０００３】ところで、電界放出型電子源のディスプレ
イへの適用を考えた場合、放出電流（エミッション電
流）の安定化及び電気特性の均一性の確保が重要な技術
課題となっている。最近、放出電流の安定化を図るため
には、ｐ型の半導体基板を用いたＦＥＡ（Ｆｉｅｌｄ
Ｅｍｉｔｔｅｒ Ａｒｒａｙ）が有望であるとの報告が
なされている。

【０００４】また、学術振興会：マイクロエレクトロニ
クス第１５８委員会 第１１回研究会の資料において、
ｐ型の半導体基板にイオン注入法によりｎ型のエミッタ
領域が形成されたＳｉ−ＦＥＡが報告されており、ここ
では、従来のＦｏｕｌｅｒ−Ｎｏｒｄｈｅｉｍ（ＦＮ）
理論だけでは説明できない現象について報告されてい
る。

【０００５】すなわち、従来の電界放出理論と異なる電
子放出特性における、ｐ型のエミッタ領域における空乏
層や表面準位の影響が指摘されている。ｐ型のエミッタ
領域におけるＦＮプロット特性を見ると、高電界領域で
のエミッション電流の飽和傾向が見られ、ＦＮ則に合わ
ない状況が生じる。これらの現象は、一般に以下のモデ
ルで説明されている。ｐ型のエミッタ領域においては、
放出される電子は、外部から印加した電界がエミッタ領
域の内部にしみ込むことにより生じる空乏層内における
熱キャリア生成によって生じる。このモデルに従えば、
低電界領域では、真空中への電子のトンネル確率は低
く、空乏層からの電子供給がエミッション電流を制限す
ることはない。一方、高電界を印加するに従って、電子
の真空中へのトンネル確率が高くなるため、エミッショ
ン電流は空乏層からの電子供給で律速されるようにな
る。

【０００６】以下、前記と同様の理論で説明できる従来
の電界放出型電子源について、図９を参照しながら説明
する。

【０００７】図９に示すように、ｐ型の導電型を有する
シリコン基板１００の上にｎ型の導電型よりなるエミッ
タ領域１０１が形成され、該エミッタ領域１０１の上に
所定の間隔をおいてｎ型の導電型を有するコーン型の陰
極１０２が形成されている。ｎ型のエミッタ領域１０１
の上におけるコーン型の陰極１０２同士の間にはシリコ
ン酸化膜よりなる絶縁膜１０３が形成され、該絶縁膜１
０３の上には引き出し電極１０４が形成されている。

【０００８】前記従来の電界放出型電子源においては、
外部から印加する電界強度の増加に対するエミッション
電流の飽和傾向はより強く見られる。これは、シリコン
基板１００の表面にｎ型のエミッタ領域１０１が存在す
るため、外部電界がｎ型のエミッタ領域１０１にシール
ドされてｐｎ接合により形成される空乏層１０５にしみ
込まないので、空乏層１０５の幅が印加電圧に依存しな
くなり、空乏層１０５からエミッタ領域１０１への電子
の供給量が一定になるからである。このように、シリコ
ン基板１００の内部におけるエミッタ領域１０１の近傍
にｐｎ接合を形成することにより、外部からの電界印加
条件に拘らず、素子構造によって空乏層１０５の幅を規
定できるため、エミッタ領域１０１に供給される電子の
量を所定以下に制御することが可能になる。

【０００９】

【発明が解決しようとする課題】前述したように、前記
従来の電界放出型電子源においては、シリコン基板１０
０の内部におけるエミッタ領域１０１の近傍にｐｎ接合
が形成されているため、外部からの電界印加条件に拘ら
ず空乏層１０５の幅が規定されるので、エミッタ領域１
０１に流れるエミッション電流を抑制することは可能で
あるが、つまり、エミッタ領域１０１の上にアレイ状に
形成された複数の陰極１０２全体に流れるエミッション
電流の制御は可能であるが、各陰極１０２に流れる電流
を制御することはできない。

【００１０】このため、陰極１０２の製造プロセスのば
らつきに起因して陰極１０２の形状にばらつきが発生し
ていたり、又は、陰極１０２の許容値を越えて電流放出
が起きたりすると、陰極１０２が破壊して、陰極アレイ
全体の不良が発生するという問題がある。

【００１１】陰極１０２の形状にばらつきがあった場合
に陰極アレイ全体の不良が発生する理由については、以
下のように考えられる。すなわち、陰極の電流放出特性
は、陰極の先端部の微構造、特に先端曲率半径に強く依
存すため、陰極の製造プロセスのばらつきによって陰極
形状にばらつきが発生すると、各陰極に流れる電流に大
きなばらつきが発生する。特に、陰極の電流放出特性に
大きな影響を与える陰極先端部の形状のばらつきが大き
いと、陰極先端部の曲率半径が小さい陰極に電流が集中
してしまう。この場合、陰極先端部の曲率半径が小さい
陰極に電流許容値を越えて電流放出が起きると、該陰極
が破壊し、これに伴って陰極アレイ全体の不良が発生す
るのである。

【００１２】陰極１０２の許容値を越えて電流放出が起
きると陰極アレイ全体の不良が発生する理由について
は、以下のように考えられる。すなわち、陰極からの電
流放出時の真空雰囲気や陰極の表面の状態によっても陰
極の電流放出特性は影響を受ける。これは、陰極動作中
に陰極から放出された電子が陰極の近傍の残留ガスと衝
突してイオンを発生し、発生したイオンが陰極先端部に
衝突することによって、陰極先端部の表面状態を変化さ
せることによって引き起こされると考えられている。イ
オンの衝突により、陰極表面の仕事関数等の表面物性が
変化して、見かけ上の電子放出効率が著しく変化した
り、電子放出位置が移動したりして、陰極アレイの電子
放出密度が変化するためである。

【００１３】陰極が破壊したり、陰極アレイの電子放出
密度が変化したりすると、電界放出型電子源の素子特性
の信頼性が低下するのみならず、素子破壊の大きな原因
になるので、電界放出型電子源を適用したディスプレイ
の実用化を進める上で大きな技術課題となっていた。

【００１４】前記に鑑み、本発明は、素子信頼性に優れ
た安定で高性能な電界放出型電子源を提供すると共に、
電流放出特性のばらつきが少ない電界放出型電子源が歩
留り良く得られる製造方法を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体基板の導電性領域の上に形成され
た柱状の陰極の内部にｐｎ接合を形成すると共に、陰極
の上層部を導電性領域と電気的に分離するものである。

【００１６】具体的に請求項１の発明が解決手段は、半
導体基板と、該半導体基板上の所定領域に形成された複
数の導電性領域と、前記複数の導電性領域の上にそれぞ
れ形成された柱状の複数の陰極と、前記複数の導電性領
域のそれぞれの上に絶縁膜を介して形成されており前記
各陰極の周囲に開口部を有する引き出し電極とを備えた
電界放出型電子源を前提とし、前記各陰極は、互いに異
なる導電型を持つことによりｐｎ接合をしている上層部
及び下層部を有しており、前記各陰極の上層部は前記導
電性領域と電気的に分離されている構成とするものであ
る。

【００１７】請求項１の構成により、各陰極の内部にお
ける上層部と下層部との間に形成されるｐｎ接合が抵抗
として働くため、各陰極から放出される電子の量が抑制
される。また、各陰極の上層部と導電性領域とが電気的
に分離されているため、各陰極の上層部を導電性領域と
は別に電気的に制御することが可能になる。

【００１８】請求項２の発明は、請求項１の構成に、前
記半導体基板が第１の導電型を持つと共に前記導電性領
域が第２の導電型を持つことにより、前記半導体基板と
前記導電性領域との間に空乏層が形成されており、前記
空乏層の広がり程度は前記引き出し電極に印加される電
圧によって制御される構成を付加するものである。

【００１９】請求項２の構成により、半導体基板が第１
の導電型を持つと共に導電性領域が第２の導電型を持つ
ため、エミッタ領域となる導電性領域が半導体基板と電
気的に分離されていると共に半導体基板と導電性領域と
の間の空乏層の広がりは引き出し電極に印加される電圧
によって制御されるので、各陰極から放出される電子の
総量を制御することができる。

【００２０】請求項３の発明は、請求項１又は２の構成
に、前記半導体基板に対する局所的熱処理により形成さ
れ、前記複数の導電性領域同士を電気的に分離する熱酸
化膜をさらに備えている構成を付加するものである。

【００２１】請求項３の構成により、エミッタ領域とな
る導電性領域同士は熱酸化膜により空間的及び電気的に
確実に分離されているため、陰極アレイ毎に電気的に制
御することができる。

【００２２】請求項４の発明は、請求項１又は２の構成
に、前記半導体基板に形成され基板表面に対して垂直な
断面を持つトレンチ溝に埋め込まれるように形成されて
おり、前記複数の導電性領域同士を電気的に分離する埋
め込み酸化膜をさらに備えている構成を付加するもので
ある。

【００２３】請求項４の構成により、エミッタ領域とな
る導電性領域同士は埋め込み酸化膜により空間的及び電
気的に確実に分離されているため、陰極アレイ毎に電気
的に制御することができる。また、埋め込み酸化膜は基
板表面に対して垂直な断面を持つトレンチ溝に形成され
ているため、エミッタ領域となる導電性領域の微細化が
可能になるので、電界放出型電子源の高集積化が可能で
ある。

【００２４】請求項５の発明は、請求項１又は２の構成
に、前記半導体基板の導電型はｐ型であり、前記導電性
領域及び前記陰極の下層部の導電型はｎ型であり、前記
陰極の上層部の導電型はｐ型である構成を付加するもの
である。

【００２５】請求項５の構成により、半導体基板がｐ型
で且つ導電性領域がｎ型であるため、陰極アレイ部はｎ
型ＭＯＳとしての制御が可能になる。また、陰極におけ
る下層部がｎ型で且つ上層部がｐ型であるため、引き出
し電極に印加される電圧によって陰極の上層部に広がる
空乏層が抵抗の働きをすると共に、該抵抗は引き出し電
極に印加される電圧の増大に伴って大きくなる。

【００２６】請求項６の発明は、請求項１又は２の構成
に、前記半導体基板の導電型はｎ型であり、前記導電性
領域及び前記陰極の下層部の導電型はｐ型であり、前記
陰極の上層部の導電型はｎ型である構成を付加するもの
である。

【００２７】請求項６の構成により、半導体基板がｎ型
で且つ導電性領域がｐ型であるため、陰極アレイ部はｐ
型ＭＯＳとしての制御が可能になる。また、陰極におけ
る下層部がｐ型で且つ上層部がｎ型であるため、引き出
し電極に印加される電圧によって陰極の下層部に広がる
空乏層が抵抗の働きをすると共に、該抵抗は引き出し電
極に印加される電圧の増大に伴って大きくなる。

【００２８】請求項７の発明は、請求項２の発明に係る
電界放出型電子源の製造方法であって、第１導電型の半
導体基板における複数の陰極形成領域の上にそれぞれエ
ッチングマスクを形成するエッチングマスク形成工程
と、前記エッチングマスクを用いて前記半導体基板に対
して異方性エッチングを行なうことにより、前記半導体
基板における各陰極形成領域に柱状体をそれぞれ形成す
る柱状体形成工程と、前記エッチングマスクを用いて前
記半導体基板に対して第２導電型の不純物をイオン注入
することにより、前記半導体基板における前記柱状体が
形成されていない領域に第２導電型の不純物層を形成す
る不純物層形成工程と、前記半導体基板に対して熱処理
を行なうことにより、前記不純物層の不純物を拡散させ
る熱処理工程と、前記半導体基板上に前記エッチングマ
スクを介して全面的に絶縁膜及び導電膜を順次堆積する
膜堆積工程と、前記エッチングマスクを除去して該エッ
チングマスクの上の絶縁膜及び導電膜を選択的に除去す
ることにより前記柱状体よりなる陰極を露出させると共
に、前記導電膜よりなる引き出し電極を形成する電極形
成工程とを備えている構成とするものである。

【００２９】請求項７の構成により、第１導電型の半導
体基板の陰極形成領域の上に形成されたエッチングマス
クを用いて半導体基板に対して第２導電型の不純物をイ
オン注入すると、半導体基板における柱状体が形成され
ていない領域に第２導電型の不純物層を形成することが
でき、半導体基板に対して熱処理を行なうと、不純物層
の不純物が拡散して、半導体基板における柱状体の下側
部分及び柱状体の下層部に不純物層が広がる。このた
め、第１導電型の半導体基板における陰極の下側部分及
び陰極の下層部に第２導電型の不純物領域が形成される
と共に、陰極の上層部は第２導電型のままで残るので、
第１導電型の半導体基板の所定領域に形成された第２導
電型の導電性領域と、該導電性領域の上に形成された、
第１導電型の上層部及び第２導電型の下層部を有する陰
極とを備えた電界放出型電子源の構造を実現できる。

【００３０】請求項８の発明は、請求項７の構成に、前
記熱処理工程は、前記半導体基板に対して酸素雰囲気中
で熱処理して前記各柱状体の側面部に熱酸化膜を形成す
ることにより、前記各柱状体の先端部を急峻な形状にす
る工程を含む構成を付加するものである。

【００３１】請求項８の構成により、半導体基板に対し
て酸素雰囲気中で熱処理すると、各柱状体の側面部に熱
酸化膜が形成されるため、各柱状体における熱酸化膜の
内側に急峻な先端部形状を持つ陰極が形成される。

【００３２】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１実施形態に係る
電界放出型電子源の構造について図１を参照しながら説
明する。

【００３３】図１に示すように、ｐ型の導電型のシリコ
ン結晶よりなるシリコン基板１１の上に、ｎ型の導電型
を持つ従来よりも浅いエミッタ領域１２が形成されてい
る。該エミッタ領域１２の上には所定の間隔をおいて、
円形断面を持つタワー形状の複数の陰極１３が形成され
ており、各陰極１３はｎ型のエミッタ領域１２と一体に
形成されたｎ型の導電型の下層部１３ａと、ｐ型の導電
型の上層部１３ｂとから構成されている。これにより、
各陰極１３における下層部１３ａと上層部１３ｂとの間
にはｐｎ接合が形成されている。また、各陰極１３の先
端部は結晶異方性エッチング及びシリコンの熱酸化プロ
セスにより形成された半径２ｎｍ以下の急峻な形状を有
している。

【００３４】シリコン基板１１の上における各陰極１３
の周辺部には、熱酸化シリコン膜１４ａと蒸着酸化シリ
コン膜１４ｂとからなる絶縁膜１４が形成され、該絶縁
膜１４の上には、各陰極１３を中心とする微小な開口部
を有する引き出し電極１５が形成されている。

【００３５】以下、第１実施形態に係る電界放出型電子
源の動作について説明する。

【００３６】ｐ型のシリコン基板１１におけるｎ型のエ
ミッタ領域１２との界面近傍にはｐｎ接合により形成さ
れた空乏層１６が生じており、引き出し電極１５に所定
の正の電圧を印加すると、空乏層１６はシリコン基板１
１内における上下方向に広がるので、印加電圧によって
空乏層１６の広がりを制御することができる。

【００３７】陰極１３から放出される電子の大部分は空
乏層１６内で発生する熱励起電子によって供給されるた
め、陰極１３から放出される電子の量は空乏層１６の体
積に強く依存することになる。従って、陰極１３から放
出される電子の量に応じた空乏層１６の体積を予め設計
しておくことによって、陰極アレイから放出される電子
の総量を制御することが可能になる。シリコン基板１１
とエミッタ領域１２との間のｐｎ接合の不純物濃度と、
引き出し電極１５に印加する電圧との関係を最適に設計
することによって、陰極アレイから放出される電流を安
定に制御することが可能になる。

【００３８】また、引き出し電極１５に印加される正の
電圧によって、陰極１３におけるｐ型の上層部１３ｂが
空乏化すると共に、放出される電子が電子の拡散作用に
より、空乏化した陰極１３の内部を先端部側に移動する
ため、各陰極１３からの放出電子は電子の拡散律速によ
る制限を受けることになり、各陰極１３からの電子の放
出は安定することになる。

【００３９】第１の実施形態においては、ｐ型のシリコ
ン基板１１におけるｎ型のエミッタ領域１２との界面に
形成される空乏層１６による陰極アレイ全体に対する電
流抑制と、各陰極１３の内部における空乏層による電子
放出抑制との二重の効果によって、陰極アレイ全体から
の電子の放出量が均一化されると共に、各陰極１３の異
常状態に起因する異常電子放出も抑制されるので、陰極
アレイ全体に亘って極めて均一で且つ安定な電子放出動
作が可能になる。

【００４０】（第２の実施形態）以下、本発明の第２実
施形態に係る電界放出型電子源の構造について図２を参
照しながら説明する。

【００４１】図２に示すように、ｎ型の導電型のシリコ
ン結晶よりなるシリコン基板２１の上に、ｐ型の導電型
を持つ従来よりも浅いエミッタ領域２２が形成されてい
る。該エミッタ領域２２の上には所定の間隔をおいて円
形断面を持つタワー形状の複数の陰極２３が形成されて
おり、各陰極２３は、ｐ型のエミッタ領域２２と一体に
形成されたｐ型の導電型の下層部２３ａと、ｎ型の導電
型の上層部２３ｂとから構成されている。これにより、
各陰極１３における下層部２３ａと上層部２３ｂとの間
にはｐｎ接合が形成されている。また、各陰極１３の先
端部は結晶異方性エッチング及びシリコンの熱酸化プロ
セスにより形成された半径２ｎｍ以下の急峻な形状を有
している。

【００４２】シリコン基板２１の上における各陰極２３
の周辺部には、熱酸化シリコン膜２４ａと蒸着酸化シリ
コン膜２４ｂとからなる絶縁膜２４が形成され、該絶縁
膜２４の上には、各陰極２３を中心とする微小な開口部
を有する引き出し電極２５が形成されている。

【００４３】以下、第２実施形態に係る電界放出型電子
源の動作について説明する。

【００４４】ｐ型のエミッタ領域２２におけるｎ型のシ
リコン基板２１との界面にはｐｎ接合により形成された
第１の空乏層２６が生じている。また、ｐ型のエミッタ
領域２２における絶縁膜２４との界面にはｎ型の反転層
が形成されており、ｐ型のエミッタ領域２２におけるｎ
型の反転層との界面近傍には第２の空乏層（図示は省略
している）が形成されている。引き出し電極２５に所定
の正の電圧を印加すると、第１及び第２の空乏層はシリ
コン基板２１内において上下方向に広がるので、印加電
圧によって、第１及び第２の空乏層の広がりひいてはｎ
型の反転層の幅を制御することができる。

【００４５】ｎ型のシリコン基板２１から陰極２３に供
給される電子は、第２の空乏層を通って陰極２３へと供
給されるため、第２の空乏層の広がり程度によって抵抗
が変化し、これにより、陰極２３に流れる電流量を制御
することが可能となる。従って、ｎ型のシリコン基板２
１とエミッタ領域２２との間のｐｎ接合の不純物濃度
と、引き出し電極２５に印加する電圧との関係を最適に
設計することによって、陰極アレイから放出される電流
を安定に制御することが可能となる。

【００４６】また、引き出し電極２５に印加される正の
電圧によって、陰極２３におけるｐ型の上層部２３ｂが
空乏化すると共に、放出される電子が電子の拡散作用に
より、空乏化した陰極２３の内部を先端部側に移動する
ため、各陰極２３からの放出電子は電子の拡散律速によ
る制限を受けることになり、各陰極２３からの電子の放
出は安定することになる。この場合、陰極２３の上層部
２３ｂのｎ型の不純物濃度を高くしておくことによっ
て、陰極２３からの十分な電子放出効果を得ることがで
きる。

【００４７】第２の実施形態においては、ｎ型のエミッ
タ領域２２におけるシリコン基板２１との界面に形成さ
れる第１の空乏層２６による陰極アレイ全体に対する電
流抑制と、各陰極２３の内部における空乏層による電子
放出抑制との二重の効果によって、陰極アレイ全体から
の電子の放出量が均一化されると共に、各陰極２３の異
常状態に起因する異常電子放出も抑制されるので、陰極
アレイ全体に亘って極めて均一で且つ安定な電子放出動
作が可能になる。

【００４８】尚、第１及び第２の実施形態においては、
陰極１３，２３の断面形状は円形状であり、引き出し電
極１５，２５の開口部形状も円形状であるが、陰極１
３，２３の断面形状及び引き出し電極１５，２５の開口
部の断面形状は円形に限定されるものではない。

【００４９】以下、第１及び第２の実施形態に係る電界
放出型電子源に共通する素子分離領域の第１の例につい
て図３を参照しながら説明する。

【００５０】図３に示すように、第１導電型のシリコン
結晶よりなるシリコン基板３１の上に第２導電型のエミ
ッタ領域３２が形成されている。該エミッタ領域３２の
上には所定の間隔をおいて円形断面を持つタワー形状の
複数の陰極３３が互いに所定の間隔をおいてアレイ状に
形成されており、各陰極３３は、第２導電型のエミッタ
領域３２と一体に形成された第２導電型の下層部と第１
導電型の上層部とから構成されている。各陰極３３の先
端部は結晶異方性エッチング及びシリコンの熱酸化プロ
セスにより形成された半径２ｎｍ以下の急峻な形状を有
している。

【００５１】シリコン基板３１の上における各陰極３３
の周辺部には絶縁膜３４が形成され、該絶縁膜３４の上
には、各陰極３３を中心とする微小な開口部を有する引
き出し電極３５が形成されている。

【００５２】また、シリコン基板３１におけるアレイ状
の陰極３３の周辺部つまりエミッタ領域３２の周辺部に
は、陰極アレイ同士を空間的に分離する熱酸化シリコン
膜よりなるＬＯＣＯＳ膜３７が形成されている。該ＬＯ
ＣＯＳ膜３７は、陰極アレイ領域に不純物イオンの注入
を行なうイオン注入用マスクとしても用いるため、所定
の厚さ以上の膜厚を有している。

【００５３】ＬＯＣＯＳ膜３７は、シリコンの熱酸化に
よって形成されるため、絶縁性に優れた特性を有してい
る。また、ＬＯＣＯＳ膜３７は、陰極アレイ領域への不
純物イオンの注入を行なうイオン注入用マスクとしても
機能するため、陰極アレイ領域への不純物イオン注入用
のマスクを形成する工程を簡略化することができると共
に、陰極アレイ領域の空間的な分離だけでなく、電気的
な分離も良好に行なうことができ、素子特性を良好に維
持することが可能となる。

【００５４】以下、第１及び第２の実施形態に係る電界
放出型電子源に共通する素子分離領域の第２の例につい
て図４を参照しながら説明する。

【００５５】図４に示すように、第１の例と同様、第１
導電型のシリコン結晶よりなるシリコン基板３１の上に
第２導電型のエミッタ領域３２が形成されている。該エ
ミッタ領域３２の上には所定の間隔をおいて円形断面を
持つタワー形状の複数の陰極３３が互いに所定の間隔を
おいてアレイ状に形成されており、各陰極３３は、第２
導電型のエミッタ領域３２と一体に形成された第２導電
型の下層部と第１導電型の上層部とから構成されてい
る。各陰極３３の先端部は結晶異方性エッチング及びシ
リコンの熱酸化プロセスにより形成された半径２ｎｍ以
下の急峻な形状を有している。

【００５６】シリコン基板３１の上における各陰極３３
の周辺部には絶縁膜３４が形成され、該絶縁膜３４の上
には、各陰極３３を中心とする微小な開口部を有する引
き出し電極３５が形成されている。

【００５７】また、シリコン基板３１におけるアレイ状
の陰極３３の周辺部つまりエミッタ領域３２の周辺部に
は、陰極アレイ同士を空間的に分離するトレンチ溝が形
成され、該トレンチ溝の内部には埋め込みシリコン酸化
膜３８が形成されている。埋め込みシリコン酸化膜３８
が形成されるトレンチ溝は、シリコン基板３１に対する
異方性ドライエッチングによって垂直な断面形状を有し
ており、微細な寸法に形成することができるため、陰極
アレイを高集積化することが可能となる。

【００５８】埋め込みシリコン酸化膜３８は、シリコン
の熱酸化によって形成されるため、絶縁性に優れた特性
を有している。また、埋め込みシリコン酸化膜３８は、
陰極アレイ領域への不純物イオンの注入を行なうイオン
注入用マスクとしても機能するため、陰極アレイ領域へ
の不純物イオン注入用のマスクを形成する工程を簡略化
することができると共に、陰極アレイ領域の空間的な分
離だけでなく、電気的な分離も良好に行なうことができ
るため素子特性を良好に維持することが可能となる。

【００５９】次に、第１及び第２の実施形態に係る電界
放出型電子源の製造方法について図５〜図８を参照しな
がら説明する。

【００６０】まず、図５（ａ）に示すように、第１導電
型のシリコン結晶よりなるシリコン基板５１の（１０
０）面に熱酸化法により第１の酸化シリコン膜５２を形
成した後、該第１の酸化シリコン膜５２の上にフォトレ
ジスト膜５３を堆積する。

【００６１】次に、図５（ｂ）に示すように、フォトレ
ジスト膜５３にフォトリソグラフィ法を行なって、約
０．５μｍのの径を有するディスク形状のレジストマス
ク５３Ａを形成した後、該レジストマスク５３Ａを用い
て第１の酸化シリコン膜５２に対して異方性のドライエ
ッチングを行なうことにより、第１の酸化シリコン膜５
２にレジストマスク５３Ａを転写して酸化シリコンマス
ク５２Ａを形成する。

【００６２】次に、図５（ｃ）に示すように、レジスト
マスク５３Ａを除去した後、酸化シリコンマスク５２Ａ
を用いてシリコン基板５１に対して異方性ドライエッチ
ングを行なって、シリコン基板５１の表面に円柱状体５
４Ａを形成する。

【００６３】次に、図５（ｄ）に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ン及びピロカテコール水溶液を用いて円柱状体５４Ａに
対してウェットエッチングを行なって、側面が（３３
１）面を含む面よりなり且つ中央部がくびれた形状の鼓
状体５４Ｂを形成する。この場合、結晶の方位角度から
酸化シリコンマスク５２Ａの径及びくびれ部の深さを予
め最適に設計することにより、くびれ部の径が０．１μ
ｍ程度の微構造を持つ鼓状体５４Ｂを均一に且つ再現性
良く形成することができる。

【００６４】次に、図６（ａ）に示すように、鼓状体５
４Ｂのくびれ部保護のために、熱酸化法により鼓状体５
４Ｂの側壁に例えば厚さ１０ｎｍ程度の薄い第２の酸化
シリコン膜５５を形成した後、再び酸化シリコンマスク
５２Ａを用いてシリコン基板５１に対して異方性のドラ
イエッチングを行なってシリコン基板５１を垂直にエッ
チングすることにより、図６（ｂ）に示すように、シリ
コン基板５１の表面に鼓状の柱状体５４Ｃを形成する。

【００６５】次に、図６（ｃ）に示すように、酸化シリ
コンマスク５２Ａをイオン注入用マスクとして、シリコ
ン基板５１に対する垂直方向上方より所望の元素イオン
をイオン注して不純物領域５６を形成する。

【００６６】次に、図７（ａ）に示すように、熱酸化法
により鼓状の柱状体５４Ｃ及びシリコン基板５１の表面
に例えば厚さ１００ｎｍ程度の第３の酸化シリコン膜５
７を形成することにより、鼓状の柱状体５４Ｃの内部に
陰極５９を形成する。また、この熱酸化法の熱処理によ
り、図７（ｂ）に示すように、不純物領域５６の不純物
元素は拡散し、不純物領域５６は、鼓状の柱状体５４Ｃ
の下部領域の全面及び鼓状の柱状体５４Ｃの途中まで広
がる。さらに、この熱酸化法の熱処理は不純物領域５６
の不純物元素の活性化の機能も果たすことになる。

【００６７】前記の熱酸化法における熱処理を、酸化シ
リコンの融点よりも低い温度、例えば９５０℃程度の温
度条件で行なうと、熱酸化時にシリコンよりなる陰極５
９と第３の酸化シリコン膜５７との界面付近にストレス
が発生するので、極めて急峻な形状の先端部を持つ陰極
５９を形成することができる。また、熱酸化法により形
成された第３の酸化シリコン膜は、他の方法例えば蒸着
法により形成された酸化シリコン膜よりも膜質に優れて
いるため、高い絶縁抵抗を持っている。このため、後に
形成される引き出し電極６１Ａに電圧を印加する際の絶
縁性に優れているので、高信頼性の電界放出型電子源を
形成することができる。

【００６８】次に、図８（ａ）に示すように、シリコン
基板５１の上に酸化シリコンマスク５２Ａを介して全面
に、絶縁膜となる第４の酸化シリコン膜６０及び引き出
し電極６１Ａとなる導電性膜６１を真空蒸着法により順
次堆積する。第４の酸化シリコン膜６０を真空蒸着する
際にオゾンガスを導入すると、絶縁性に優れた良質な第
４のシリコン酸化膜６０を形成することができる。ま
た、導電性膜６１としてＮｂ金属膜を用いると、後述の
リフトオフプロセスにおいて均一性に優れた引き出し電
極６１Ａを形成することができる。

【００６９】次に、図８（ｂ）に示すように、バッファ
ード弗酸溶液を用いて超音波雰囲気中でウェットエッチ
ングを行なって、第３の酸化シリコン膜５７における陰
極５９の側面に位置する部分、及び酸化シリコンマスク
５２Ａを選択的に除去すると、酸化シリコンマスク５２
Ａの上に堆積された第４の酸化シリコン膜６０及び導電
性膜６１がリフトオフされて、陰極６１及び微小な開口
部を持つ引き出し電極６１Ａが露出する。

【００７０】前述した製造方法は、プロセスの均一性及
び再現性に優れており、微小寸法を有する電界放出型電
子源のアレイを高精度且つ高密度に形成することが可能
になる。

【００７１】尚、前記第１及び第２の実施形態に係る電
界放出型電子源の製造方法においては、陰極５９の急峻
な先端部を実現するため、結晶異方性エッチング及び熱
酸化プロセスを用いて、シリコン結晶よりなるシリコン
基板５１の（１００）面の上に陰極５９及び引き出し電
極６１Ａを形成したが、これに代えて、例えば、ガラス
基板上に低温でポリシリコン膜を形成した後、該ポリシ
リコン膜における電界放出電子源を形成する所定領域
に、例えばレーザアニール等の熱処理を施すことによ
り、所定領域のポリシリコン膜の結晶化を行なう方法を
採用することも可能である。このようにすると、安価な
ガラス基板の上に大面積を持つ電界放出電子源のアレイ
を形成することが可能になる。

【００７２】さらに、シリコン基板５１に代えて、他の
半導体材料、例えばＧａＡｓ等の化合物半導体よりなる
基板を用いることも可能である。

【００７３】

【発明の効果】請求項１の発明に係る電界放出型電子源
によると、各陰極から放出される電子の量が抑制される
と共に各陰極の上層部を導電性領域とは別に電気的に制
御できるため、陰極の上層部から放出される電子の量を
均一にできると共に安定的に制御できるので、陰極の形
状にばらつきがあったり、エミッション動作時における
真空雰囲気や陰極表面の状態が変化したりしても、電流
放出時の電流変動を抑制することができる。従って、請
求項１の発明によると、素子信頼性に優れていると共に
安定で且つ高性能な電界放出型電子源を実現できる。

【００７４】請求項２の発明に係る電界放出型電子源に
よると、陰極アレイを構成する各陰極から放出される電
子の総量を制御できる効果と、請求項１の構成により各
陰極の上層部から放出される電子の量を均一に且つ安定
的に制御できる効果との二重の効果によって、極めて均
一で且つ安定した電子の放出動作を行なわせることがで
きる。

【００７５】請求項３の発明に係る電界放出電子源によ
ると、陰極アレイとなる導電性領域同士は熱酸化膜によ
り空間的及び電気的に確実に分離されているため、陰極
アレイ毎に電気的に制御することが可能になるので、陰
極アレイの二次元的なマトリックス制御を行なうことが
容易になる。

【００７６】請求項４の発明に係る電界放出が電子源に
よると、陰極アレイとなる導電性領域同士は埋め込み酸
化膜により空間的及び電気的に確実に分離されているた
め、微細化された陰極アレイ毎に電気的に制御すること
が可能になるので、高密度に集積化された陰極アレイの
二次元的なマトリックス制御を行なうことが容易にな
る。

【００７７】請求項５の発明に係る電界放出型電子源に
よると、陰極アレイはｎ型ＭＯＳとしての制御が可能に
なると共に、引き出し電極に印加される電圧の大きさに
よって陰極内部の空乏層よりなる抵抗を制御できるの
で、高性能な電界放出型電子源を実現できる。

【００７８】請求項６の発明に係る電界放出型電子源に
よると、陰極アレイはｐ型ＭＯＳとしての制御が可能に
なると共に、引き出し電極に印加される電圧の大きさに
よって陰極内部の空乏層よりなる抵抗を制御できるの
で、高性能な電界放出型電子源を実現できる。

【００７９】請求項７の発明に係る電界放出型電子源に
の製造方法によると、不純物層形成工程及び熱処理工程
によって、第１導電型の半導体基板における陰極の下側
部分及び陰極の下層部に第２導電型の不純物領域を形成
できると共に、陰極の上層部に第２導電型の不純物領域
を形成できるので、第１導電型の半導体基板の所定領域
に形成された第２導電型の導電性領域と、該導電性領域
の上に形成された、第１導電型の上層部及び第２導電型
の下層部を有する陰極とを備えた請求項２の発明に係る
電界放出型電子源を簡易な工程により確実に製造するこ
とができる。

【００８０】請求項８の発明に係る電界放出型電子源の
製造方法によると、熱処理工程により、各柱状体におけ
る熱酸化膜の内側に急峻な先端部形状を持つ陰極を形成
することができるので、工程の増加を招くことなく高性
能な電界放出型電子源を製造できるので、工業生産的価
値が極めて高い。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る電界放出型電子源
の断面図である。

【図２】本発明の第２実施形態に係る電界放出型電子源
の断面図である。

【図３】本発明の第１及び第２の実施形態に係る電界放
出型電子源に共通する素子分離領域の第１の例を示し、
（ａ）は断面図であり、（ｂ）は平面図である。

【図４】本発明の第１及び第２の実施形態に係る電界放
出型電子源に共通する素子分離領域の第２の例を示す断
面図である。

【図５】（ａ）〜（ｃ）は本発明の第１及び第２の実施
形態に係る電界放出型電子源の製造方法の各工程を示す
断面図である。

【図６】（ａ）〜（ｃ）は本発明の第１及び第２の実施
形態に係る電界放出型電子源の製造方法の各工程を示す
断面図である。

【図７】（ａ），（ｂ）は本発明の第１及び第２の実施
形態に係る電界放出型電子源の製造方法の各工程を示す
断面図である。

【図８】（ａ），（ｂ）は本発明の第１及び第２の実施
形態に係る電界放出型電子源の製造方法の各工程を示す
断面図である。

【図９】従来の電界放出型電子源の断面図である。

【符号の説明】

１１ シリコン基板 １２ エミッタ領域 １３ 陰極 １３ａ 陰極の下層部 １３ｂ 陰極の上層部 １４ 絶縁膜 １４ａ 熱酸化シリコン膜 １４ｂ 蒸着酸化シリコン膜 １５ 引き出し電極 １６ 空乏層 ２１ シリコン基板 ２２ エミッタ領域 ２３ 陰極 ２３ａ 陰極の下層部 ２３ｂ 陰極の上層部 ２４ 絶縁膜 ２４ａ 熱酸化シリコン膜 ２４ｂ 蒸着酸化シリコン膜 ２５ 引き出し電極 ２６ 第１の空乏層 ３１ シリコン基板 ３２ エミッタ領域 ３３ 陰極 ３４ 絶縁膜 ３５ 引き出し電極 ３７ ＬＯＣＯＳ膜 ３８ 埋め込みシリコン酸化膜 ５１ シリコン基板 ５２ 第１の酸化シリコン膜 ５２Ａ 酸化シリコンマスク ５３ フォトレジスト膜 ５３Ａ レジストマスク ５４Ａ 円柱状体 ５４Ｂ 鼓状体 ５４Ｃ 鼓状の柱状体 ５５ 第２の酸化シリコン膜 ５６ 不純物領域 ５７ 第３の酸化シリコン膜 ５９ 陰極 ６０ 第４の酸化シリコン膜 ６１ 導電成膜 ６１Ａ 引き出し電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、該半導体基板上の所定領
   域に形成された複数の導電性領域と、前記複数の導電性
   領域の上にそれぞれ形成された柱状の複数の陰極と、前
   記複数の導電性領域のそれぞれの上に絶縁膜を介して形
   成されており前記各陰極の周囲に開口部を有する引き出
   し電極とを備えた電界放出型電子源において、 前記各陰極は、互いに異なる導電型を持つことによりｐ
   ｎ接合をしている上層部及び下層部を有しており、 前記各陰極の上層部は前記導電性領域と電気的に分離さ
   れていることを特徴とする電界放出型電子源。
2. 【請求項２】 前記半導体基板が第１の導電型を持つと
   共に前記導電性領域が第２の導電型を持つことにより、
   前記半導体基板と前記導電性領域との間に空乏層が形成
   されており、 前記空乏層の広がり程度は前記引き出し電極に印加され
   る電圧によって制御されることを特徴とする請求項１に
   記載の電界放出型電子源。
3. 【請求項３】 前記半導体基板に対する局所的熱処理に
   より形成され、前記複数の導電性領域同士を電気的に分
   離する熱酸化膜をさらに備えていることを特徴とする請
   求項１又は２に記載の電界放出型電子源。
4. 【請求項４】 前記半導体基板に形成され基板表面に対
   して垂直な断面を持つトレンチ溝に埋め込まれるように
   形成されており、前記複数の導電性領域同士を電気的に
   分離する埋め込み酸化膜をさらに備えていることを特徴
   とする請求項１又は２に記載の電界放出型電子源。
5. 【請求項５】 前記半導体基板の導電型はｐ型であり、
   前記導電性領域及び前記陰極の下層部の導電型はｎ型で
   あり、前記陰極の上層部の導電型はｐ型であることを特
   徴とする請求項１又は２に記載の電界放出型電子源。
6. 【請求項６】 前記半導体基板の導電型はｎ型であり、
   前記導電性領域及び前記陰極の下層部の導電型はｐ型で
   あり、前記陰極の上層部の導電型はｎ型であることを特
   徴とする請求項１又は２に記載の電界放出型電子源。
7. 【請求項７】 第１導電型の半導体基板における複数の
   陰極形成領域の上にそれぞれエッチングマスクを形成す
   るエッチングマスク形成工程と、 前記エッチングマスクを用いて前記半導体基板に対して
   異方性エッチングを行なうことにより、前記半導体基板
   における各陰極形成領域に柱状体をそれぞれ形成する柱
   状体形成工程と、 前記エッチングマスクを用いて前記半導体基板に対して
   第２導電型の不純物をイオン注入することにより、前記
   半導体基板における前記柱状体が形成されていない領域
   に第２導電型の不純物層を形成する不純物層形成工程
   と、 前記半導体基板に対して熱処理を行なうことにより、前
   記不純物層の不純物を拡散させる熱処理工程と、 前記半導体基板上に前記エッチングマスクを介して全面
   的に絶縁膜及び導電膜を順次堆積する膜堆積工程と、 前記エッチングマスクを除去して該エッチングマスクの
   上の絶縁膜及び導電膜を選択的に除去することにより前
   記柱状体よりなる陰極を露出させると共に、前記導電膜
   よりなる引き出し電極を形成する電極形成工程とを備え
   ていることを特徴とする電界放出型電子源の製造方法。
8. 【請求項８】 前記熱処理工程は、前記半導体基板に対
   して酸素雰囲気中で熱処理して前記各柱状体の側面部に
   熱酸化膜を形成することにより、前記各柱状体の先端部
   を急峻な形状にする工程を含むことを特徴とする請求項
   ７に記載の電界放出型電子源の製造方法。