KR19990043876A - 화산형 전계방출소자의 에미터 제조방법 - Google Patents

Abstract

본 발명은 화산형 전계방출소자의 에미터 제조방법에 관한 것으로, 유리기판 상부에 제1절연막을 형성하고 상기 제1절연막을 식각하여 원뿔형의 상부구조를 형성한 다음, 전체표면상부에 제1금속, 제2절연막 및 제2금속의 적층구조를 형성하고 상기 적층구조를 상부로부터 CMP 하여 상기 제1절연막을 노출시킨 다음, 상기 금속들과의 식각선택비 차이를 이용하여 제1,2절연막을 일정두께 습식식각하고 상기 제1금속을 전해식각하여 뾰족한 형상으로 팁을 형성하는 공정으로 화산형 전계방출소자의 에미터를 제조함으로써 유리기판을 사용할 수 있도록 고온 열공정없이 화산형 FED 를 형성할 수 있는 FEA를 형성하되, 에미터 팁과 게이트 금속이 자동정렬되어 대칭을 이루고 개구 끝이 깨끗하게 형성되며, 에미터 형상이 균일성을 갖는 효과를 갖는 기술이다.

Description

화산형 전계방출소자의 에미터 제조방법

본 발명은 화산형 전계방출소자의 에미터 제조방법에 관한 것으로, 유리기판을 사용하여 대면적화에 충분한 전계 방출소자를 형성하는 기술에 관한 것이다.

일반적으로, 전계방출소자 ( field emission display ; 이하 FED 라 칭함 ) 는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 500∼10 ㎸ 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 5∼10 V 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

도시되지는 않았으나 종래기술을 설명하면 다음과 같다.

먼저, 실리콘 기판 상부에 580 ℃ 정도의 온도에서 비정질 실리콘을 형성하고, 그 상부에 형성되는 마스크층을 이용하여 등방성식각함으로써 상측이 뾰족한 구조를 갖는 에미터 팁을 형성한다.

그 후, 60 KeV 의 에너지로 인이나 붕소를 이온주입시키고 600 ℃ 또는 950 ℃ 정도 온도의 퍼니스 ( furnace ) 에서 열처리공정을 실시하여 다결정실리콘으로 변환된 에미터 팁이 형성된 FEA 를 형성한다.

그러나, 상기와 같이 실리콘 기판을 이용하는 종래기술은, 웨이퍼의 대면적화에 한계가 있어 대면적화가 요구되는 FED 의 제조를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 고온의 열공정이 없은 공정단계로 유리기판 상부에 FED를 형성함으로써 FED 소자의 대면적화를 가능하게 하는 화산형 전계방출소자의 에미터 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1f 는 본 발명의 제1실시예에 따른 화산형 전계방출소자의 에미터 제조방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11 : 유리기판 13 : 제1실리콘산화막

15 : 질화막패턴 17 : 에미터 금속

19 : 제2실리콘산화막 21 : 게이트 금속

23 : 에미터 팁

이상의 목적을 달성하기 위해 본 발명에 따른 화산형 전계방출소자의 에미터 제조방법은,

유리기판 상부에 제1절연막을 형성하는 공정과,

상기 제1절연막을 식각하여 원뿔형의 상부구조를 형성하는 공정과,

전체표면상부에 제1금속, 제2절연막 및 제2금속의 적층구조를 형성하는 공정과,

상기 적층구조를 상부로부터 CMP 하여 상기 제1절연막을 노출시키는 공정과,

상기 금속들과의 식각선택비 차이를 이용하여 제1,2절연막을 일정두께 습식식각하는 공정과,

상기 제1금속을 전해식각하여 뾰족한 형상으로 팁을 형성하는 공정을 포함하는 것을 특징으로한다.

이상의 목적을 달성하기 위해 본 발명에 따른 화산형 전계방출소자의 에미터 제조방법의 원리는,

별동의 고온 열처리공정이 없이 화산형 FED 를 유리기판 상부에 형성하여 FEA의 대면적화를 가능하게 함으로써 FED의 대면적화를 가능하게 하는 것이다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1f 는 본 발명의 실시예에 따른 필드 에미터 소자의 제조방법을 도시한 단면도이다.

먼저, 유리기판(11) 상부에 제1실리콘산화막(13)을 일정두께 형성하고, 상기 제1실리콘산화막(13) 상부에 에미터 팁을 형성하기 위한 질화막패턴(15)을 형성한다. 이때, 상기 질화막패턴(15)은 감광막패턴으로 대신할 수도 있다. (도 1a)

그리고, 상기 질화막패턴(15)을 마스크로하여 상기 제1실리콘산화막(13)을 등방성식각하여 상기 질화막패턴(15) 하부에 언더컷(under cut)(도시안됨)을 형성한다. (도 1b)

그 다음에, 상기 질화막패턴(15)을 제거한다. 그리고, 전체표면상부에 에미터 금속(17), 제2실리콘산화막(19) 및 게이트 금속(21)의 적층구조를 형성한다. (도 1c)

그리고, 화학기계연마 ( chemical mechamical polishing, 이하에서 CMP 라 함 ) 방법으로 상기 적층구조를 식각하여 상기 제1실리콘산화막(13)을 노출시킨다. (도 1d)

그 다음, 에미터 금속(17), 게이트전극(21)과의 식각선택비 차이를 이용하여 제1,2실리콘산화막(13,19)을 일정두께 습식식각하여 상기 에미터 전극(17)과 게이트전극(21)을 일정부분 노출시킨다. (도 1e)

그리고, 금속의 선택적 식각을 가능하게 하는 전해식각공정으로 상기 에미터 금속(17)을 날까롭게 식각함으로써 에미터 팁(23)을 형성한다.

이때, 상기 에미터 팁(23)과 게이트 금속(21)이 자동정렬되어 대칭을 이루고 개구 끝이 깨끗하게 형성되고, 에미터 형상이 균일성을 갖고 구비되는 특징을 갖는다. (도 1f)

이상에서 설명한 바와같이 본 발명에 따른 화산형 전계방출소자의 에미터 제조방법은, 유리기판을 사용할 수 있도록 고온 열공정없이 화산형 FED를 형성할 수 있도록 FEA를 형성하되, 에미터 팁과 게이트 금속이 자동정렬되어 대칭을 이루고 개구 끝이 깨끗하게 형성되며, 에미터 형상이 균일성을 갖는 효과가 있다.

Claims (4)

1. 유리기판 상부에 제1절연막을 형성하는 공정과,

   상기 제1절연막을 식각하여 원뿔형의 상부구조를 형성하는 공정과,

   전체표면상부에 제1금속, 제2절연막 및 제2금속의 적층구조를 형성하는 공정과,

   상기 적층구조를 상부로부터 CMP 하여 상기 제1절연막을 노출시키는 공정과,

   상기 금속들과의 식각선택비 차이를 이용하여 제1,2절연막을 일정두께 습식식각하는 공정과,

   상기 제1금속을 전해식각하여 뾰족한 형상으로 팁을 형성하는 공정을 포함하는 화산형 전계방출소자의 에미터 제조방법.
2. 제 1 항에 있어서,

   상기 제1,2절연막은 실리콘산화막으로 형성하는 것을 특징으로하는 화산형 전계방출소자의 에미터 제조방법.
3. 제 1 항에 있어서,

   상기 제1금속은 에미터 금속인 것을 특징으로하는 화산형 전계방출소자의 에미터 제조방법.
4. 제 1 항에 있어서,

   상기 제2금속은 게이트 금속인 것을 특징으로하는 화산형 전계방출소자의 에미터 제조방법.