KR20010045938A - 전계방출 표시소자의 제조방법 - Google Patents
전계방출 표시소자의 제조방법 Download PDFInfo
- Publication number
- KR20010045938A KR20010045938A KR1019990049469A KR19990049469A KR20010045938A KR 20010045938 A KR20010045938 A KR 20010045938A KR 1019990049469 A KR1019990049469 A KR 1019990049469A KR 19990049469 A KR19990049469 A KR 19990049469A KR 20010045938 A KR20010045938 A KR 20010045938A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- electrode layer
- field emission
- substrate
- emission display
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 패널 내부의 오염을 방지하고 표시특성을 향샹시킬 수 있는 전계방출 표시소자의 제조방법을 제공한다.
본 발명에 따라, 투명한 기판 상에 캐소드 라인, 제 1 절연막 및 게이트 전극층을 순차적으로 형성하고, 게이트 전극층 및 제 1 절연막을 식각하여 캐소드 라인의 일부를 노출시키는 홀을 형성한다. 그런 다음, 홀 내부의 캐소드 라인 상에 팁을 형성하고, 홀에 매립되도록 기판 전면에 포토레지스트막을 도포한 후 노광 및 현상하여 홀 상부에 포토레지스트 패턴을 형성한 후, 기판 상에 제 2 절연막 및 집속전극층을 형성한다. 그리고 나서, 포토레지스트 패턴을 제거하여 포토레지스트 패턴 상부의 제 2 절연막 및 집속 전극층을 제거한다. 또한, 캐소드 라인은 ITO막으로 형성한다. 또한, 포토레지스트막은 네가티브형으로 2 내지 5㎛의 두께로 코팅하고, 노광은 백노광으로 진행하되, 백노광은 UV를 이용하여 0 내지 70도 정도 비스듬하게 하여 진행한다.
Description
본 발명은 전계방출 표시소자의 제조방법에 관한 것으로, 특히 집속 전극층을 구비한 전계방출 표시소자의 제조방법에 관한 것이다.
일반적으로 전계방출 표시소자(Field Emission Display ; FED)는 FEA(field emission array)를 매트릭스-어드세스할 수 있고, CRT와 같이 전자빔으로 형광체를 자극하여 음극선 발광을 일으키는 원리를 이용한 표시기이다. 또한, FED는 액정 표시 장치(liquid crystal display; LCD) 및 CRT와는 달리 평판과 해상도를 동시에 실현할 수 있을 뿐만 아니라 해상도 및 시야각이 우수한 장점이 있다.
도 1은 상기한 전계방출 표시소자를 나타낸 단면도로서, 도 1에 도시된 바와 같이, 하부 기판(10) 상에 스트라이프 형태로 캐소드 전극(11)이 형성되고, 캐소드 전극(11) 상부에는 원추형의 팁(12)이 형성되며, 팁(12) 상부에는 게이트 라인(13)이 형성된다. 또한, 하부기판(10)과 대향하는 상부 기판(20)의 내측면에는 ITO 물질로 이루어진 애노드 전극(21)이 스트라이프 형태로 형성되고, 애노드 전극(21) 상부에는 일정한 규칙으로 R, G, B 형광체(22)가 프린트되며, 형광체(22) 사이에는 블랙 매트릭스(23)가 형성되어, 형광체(22) 사이의 색섞임을 방지한다. 또한, 하부기판(10)과 상부기판(20) 사이에는 스페이서(30)가 개재되어, 두 기판(10, 20) 사이의 간격이 유지된다.
상기한 구성으로 이루어진 전계방출 표시소자에서는 캐소드 전극(11)의 팁(12)으로부터 가속된 전자가 형광체(22)를 여기시켜서 발광을 일으킨다.
그러나, 상기한 종래의 전계방출 표시소자에서는 하부기판(10)에서 발생된 전자가 상부기판(20)의 형광체(22)를 발광시킬때, 원하는 형광체 뿐만 아니라 인접한 형광체까지 발광시키는 크로스 토크(cross-talk)가 야기되어 표시특성이 저하됨으로써, 고화질의 표시소자를 얻는데 어려움이 있다.
이에 대하여 종래에는 하부기판에 별도의 집속전극(focusing electrode)을 구비하여 방출된 전자가 퍼지지 않도록 한곳으로 모음으로써 크로스 토크를 방지하였다.
도 2a 내지 도 2d는 상기한 집속전극을 이용한 전계방출 표시소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 글래스 또는 웨이퍼와 같은 기판(50) 상에 캐소드 라인(51), 제 1 절연막(52), 게이트 전극층(53), 제 2 절연막(54) 및 집속 전극층 (55)을 순차적으로 형성한다. 여기서, 캐소드 라인(51)은 Cr막, Mo막, Al막, ITO막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다. 또한, 제 1 및 제 2 절연막(52, 54)은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 5,000 내지 20,000Å의 두께로 각각 형성한다. 또한, 게이트 전극층(53)은 Cr막, Mo막, Al막, ITO막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성하고, 집속 전극층(55)은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다.
도 2b를 참조하면, 집속 전극층(55) 상에 집속 전극층(55)의 일부를 노출시키는 포토레지스트 패턴(56)을 형성하고, 노출된 집속 전극층(55), 제 2 절연막(54), 게이트 전극층(53) 및 제 1 절연막(52)을 순차적으로 식각하여 캐소드 라인(51)을 노출시키는 홀(H)을 형성한다.
도 2c를 참조하면, 공지된 방법으로 포토레지스트 패턴(56)을 제거하고, 기판 전면에 Al막 또는 Ni막으로 희생막(57)을 500 내지 3,000Å의 두께로 증착한다. 이때, 집속 전극층(55)의 에지에도 희생막(57)이 형성된다. 그리고 나서, 기판 전면에 Mo막, MoW막, Cr막 또는 W막과 같은 팁형성용 물질막(58)을 증착하여 캐소드 라인(51) 상에 원추형태의 팁(58A)을 형성한 후, 도 2d에 도시된 바와 같이, 희생막(57)을 리프트 오프(lift off) 방식으로 제거하여 희생막(57) 상부의 팁형성용 물질막(58)도 제거한다.
그러나, 상기한 홀(H)의 형성시 집속전극층(55), 제 2 절연막(54), 게이트 전극층(53) 및 제 1 절연막(52)을 순차적으로 식각하기 때문에, 반복적인 식각에 의해 집속 전극층(55) 및 제 2 절연막(54)이 여러번 식각되어 홀(H)의 상부가 커지게 된다. 이에 따라, 전계방출 표시소자의 동작시 하부기판에서 방출된 전자가 집속전극층(55)에 의해 완벽하게 모여지지 못하여 표시특성이 우수하지 못할 뿐만 아니라, 반복적인 식각으로 인하여 패널 내부의 오염이 야기됨으로써 소자의 신뢰성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 패널 내부의 오염을 방지하고 표시특성을 향샹시킬 수 있는 전계방출 표시소자의 제조방법을 제공함에 그 목적이 있다.
도 1은 종래의 전계방출 표시소자를 나타낸 단면도.
도 2a 내지 도 2d는 종래의 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
60 : 기판 61 : 캐소드 라인
62, 66 : 제 1 및 제 2 절연막
63 : 게이트 전극층 64 : 팁
65 : 포토레지스트막 65A : 포토레지스트 패턴
67 : 집속 전극층
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라, 투명한 기판 상에 캐소드 라인, 제 1 절연막 및 게이트 전극층을 순차적으로 형성하고, 게이트 전극층 및 제 1 절연막을 식각하여 캐소드 라인의 일부를 노출시키는 홀을 형성한다. 그런 다음, 홀 내부의 캐소드 라인 상에 팁을 형성하고, 홀에 매립되도록 기판 전면에 포토레지스트막을 도포한 후 노광 및 현상하여 홀 상부에 포토레지스트 패턴을 형성한 후, 기판 상에 제 2 절연막 및 집속전극층을 형성한다. 그리고 나서, 포토레지스트 패턴을 제거하여 포토레지스트 패턴 상부의 제 2 절연막 및 집속 전극층을 제거한다.
본 실시예에서, 캐소드 라인은 ITO막으로 형성하고, 게이트 전극층은 Cr막, Mo막, Al막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하며, 집속 전극층은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다. 또한, 제 1 및 제 2 절연막은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 형성한다.
또한, 포토레지스트막은 네가티브형으로 2 내지 5㎛의 두께로 코팅하고, 노광은 백노광으로 진행하되, 백노광은 UV를 이용하여 0 내지 70도 정도 비스듬하게 하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 글래스와 같은 투명한 기판(60) 상에 캐소드 라인 (61), 제 1 절연막(62) 및 게이트 전극층(63)을 순차적으로 형성한다. 여기서, 캐소드 라인(61)은 투명금속막, 바람직하게 ITO막으로 1,000 내지 5,000Å의 두께로 형성하고, 제 1 절연막(62)은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 5,000 내지 20,000Å의 두께로 형성한다. 또한, 게이트 전극층(63)은 불투명 금속막, 바람직하게 Cr막, Mo막, Al막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다.
그런 다음, 게이트 전극층(63) 및 제 1 절연막(62)을 순차적으로 식각하여 캐소드 라인(61)을 노출시키는 홀(H)을 형성한다. 그리고 나서, 기판 전면에 Al막 또는 Ni막으로 희생막(미도시)을 500 내지 3,000Å의 두께로 증착하고, 기판 전면에 Mo막, MoW막, Cr막 또는 W막과 같은 팁형성용 물질막을 증착하여 캐소드 라인(61) 상에 원추형태의 팁(64)을 형성한다. 그 후, 상기 희생막을 리프트 오프 방식으로 제거하여 희생막 상부의 팁형성용 물질막도 제거한다.
도 3b를 참조하면, 홀(H)에 매립되도록 기판 전면에 네가티브(negative)형의 포토레지스트막(65)을 1.5㎛ 이상, 바람직하게 2 내지 5㎛로 두껍게 코팅하고 게이트 전극층(63)을 마스크로하여 포토레지스트막(65)을 백노광(back-expose)으로 노광한다. 여기서, 백노광은 UV를 이용하여 0 내지 70도 정도 비스듬하게 하여 진행한다. 그리고 나서, 포토레지스트막(65)을 현상하여, 도 3c에 도시된 바와 같이, 홀(H) 상부에 포토레지스트 패턴(65A)을 형성한다.
도 3d를 참조하면, 도 3c의 구조 상부에 제 2 절연막(66) 및 집속전극층(67)을 전자빔 증착(E-beam evaporation)으로 증착한다. 여기서, 제 2 절연막(66)은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 5,000 내지 20,000Å의 두께로 형성하고, 집속 전극층(67)은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다.
도 3e를 참조하면, 리프트 오프 방식으로 포토레지스트 패턴(65A)을 제거하여 포토레지스트 패턴(65A) 상부의 제 2 절연막(66) 및 집속 전극층(67)을 제거한다.
상기한 본 발명에 의하면, 게이트 전극층 및 제 1 절연막을 먼저 식각하여 게이트 홀을 형성한 후 제 2 절연막 및 집속 전극층을 형성하기 때문에, 반복적 식각으로 인한 집속전극층의 식각이 방지되어 홀의 상부가 넓어지는 것이 방지되고, 패널 내부의 오염이 방지된다. 또한, 백노광을 이용하기 때문에 별도의 마스크가 요구되지 않으므로 공정이 비교적 단순해진다. 이에 따라, 집속 전극층에 의해 전자빔의 퍼짐이 방지되어 높은 색순도를 유지함으로써 화면의 고정세화(high resolution)를 이룰 수 있을 뿐만 아니라, 소자의 신뢰성이 향상된다.
한편, 상기 실시예에서는 집속전극층을 단일층으로 형성하였지만, 절연막의 개재하에 다층으로 형성할 수도 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (12)
- 투명한 기판 상에 캐소드 라인, 제 1 절연막 및 게이트 전극층을 순차적으로 형성하는 단계;상기 게이트 전극층 및 제 1 절연막을 식각하여 상기 캐소드 라인의 일부를 노출시키는 홀을 형성하는 단계;상기 홀 내부의 캐소드 라인 상에 팁을 형성하는 단계;상기 홀에 매립되도록 상기 기판 전면에 포토레지스트막을 도포한 후 노광 및 현상하여 상기 홀 상부에 포토레지스트 패턴을 형성하는 단계;상기 기판 상에 제 2 절연막 및 집속전극층을 형성하는 단계; 및상기 포토레지스트 패턴을 제거하여 상기 포토레지스트 패턴 상부의 제 2 절연막 및 집속 전극층을 제거하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항에 있어서, 상기 캐소드 라인은 ITO막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항에 있어서, 상기 게이트 전극층은 Cr막, Mo막, Al막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항에 있어서, 상기 집속 전극층은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 절연막은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항에 있어서, 상기 포토레지스트막은 네가티브형인 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항 또는 제 6 항에 있어서, 상기 포토레지스트막은 2 내지 5㎛로 코팅하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 7 항에 있어서, 상기 노광은 백노광으로 진행하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 8 항에 있어서, 상기 백노광은 UV를 이용하여 0 내지 70도 정도 비스듬하게 하여 진행하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 1 항에 있어서, 상기 팁을 형성하는 단계는상기 기판 전면에 희생막을 형성하는 단계;상기 기판 전면에 팁형성용 물질막을 증착하여 상기 캐소드 라인 상에 팁을 형성하는 단계; 및상기 희생막을 제거하여 상기 희생막 상부의 팁형성용 물질막을 제거하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 10 항에 있어서, 상기 희생막은 Al막 또는 Ni막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
- 제 10 항에 있어서, 상기 팁형성용 물질막은 Mo막, MoW막, Cr막 또는 W막으로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049469A KR100322966B1 (ko) | 1999-11-09 | 1999-11-09 | 전계방출 표시소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049469A KR100322966B1 (ko) | 1999-11-09 | 1999-11-09 | 전계방출 표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045938A true KR20010045938A (ko) | 2001-06-05 |
| KR100322966B1 KR100322966B1 (ko) | 2002-02-02 |
Family
ID=19619222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049469A KR100322966B1 (ko) | 1999-11-09 | 1999-11-09 | 전계방출 표시소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100322966B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780286B1 (ko) * | 2006-03-03 | 2007-11-28 | 태산엘시디 주식회사 | 자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브 전계방출 표시소자의 제조방법 |
| KR100898071B1 (ko) * | 2008-08-27 | 2009-05-18 | 삼성에스디아이 주식회사 | 전자 방출 소자, 이를 구비한 전자 방출 디스플레이 장치 및 이의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065371B1 (ko) * | 2004-07-30 | 2011-09-16 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235302B1 (ko) * | 1996-09-24 | 1999-12-15 | 김영남 | Fed장치의 제조방법 |
| KR19990002067A (ko) * | 1997-06-19 | 1999-01-15 | 엄길용 | 전계방출표시소자용 포커스 게이트 전극의 제조방법 |
-
1999
- 1999-11-09 KR KR1019990049469A patent/KR100322966B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780286B1 (ko) * | 2006-03-03 | 2007-11-28 | 태산엘시디 주식회사 | 자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브 전계방출 표시소자의 제조방법 |
| KR100898071B1 (ko) * | 2008-08-27 | 2009-05-18 | 삼성에스디아이 주식회사 | 전자 방출 소자, 이를 구비한 전자 방출 디스플레이 장치 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100322966B1 (ko) | 2002-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100437875C (zh) | 电子发射器件和其制造方法 | |
| US5509839A (en) | Soft luminescence of field emission display | |
| KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
| US20060022577A1 (en) | Electron emission device and method for manufacturing | |
| US5880554A (en) | Soft luminescence of field emission display | |
| JP2000215792A (ja) | 平面型表示装置の製造方法 | |
| KR100322966B1 (ko) | 전계방출 표시소자의 제조방법 | |
| US20070029919A1 (en) | Electron emission device having a focus electrode and a fabrication method therefor | |
| KR20050104643A (ko) | 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법 | |
| KR20050112818A (ko) | 전자 방출 소자와 이의 제조 방법 | |
| KR100282266B1 (ko) | 2극 구조의 전계효과 전자방출 표시소자 및 그 제조방법 | |
| KR100565200B1 (ko) | 탄소 나노튜브 전계방출소자 및 제조방법 | |
| KR20060029074A (ko) | 전자방출 표시장치 및 이의 제조방법 | |
| US20080042542A1 (en) | Electron emission device, manufacturing method of the device | |
| KR20010060820A (ko) | 전계방출표시소자 및 그 제조방법 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| KR100577780B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR100565198B1 (ko) | 탄소 나노튜브 전계방출소자 및 제조방법 | |
| KR100292002B1 (ko) | 전계 방출 표시 소자의 제조방법 | |
| US20060232190A1 (en) | Electron emission device and method for manufacturing the same | |
| KR100464306B1 (ko) | 전계방출표시소자및그스페이서제조방법 | |
| KR100692066B1 (ko) | 전계 방출 표시 장치 및 그의 제조방법 | |
| KR100761139B1 (ko) | 전계 방출 표시 장치 및 그의 제조방법 | |
| KR100343212B1 (ko) | 수평전계효과전자방출소자및그제조방법 | |
| KR100296955B1 (ko) | 전계방출표시소자및에미터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 18 |