KR19990043839A - 전계방출 표시소자의 제조방법 - Google Patents

Abstract

본 발명은 전계방출 표시소자의 제조방법에 관한 것으로서, DLC 나 비정질 카본을 금속 팁 형상의 에미터 상부에 코팅한 후, 고 파워의 레이저를 이용하여 상기 물질의 상부층을 액상결정화(liquid phase crystalization) 시킴으로써 유리기판의 사용도 가능하게 할 뿐만 아니라 방출특성의 균일도를 얻을 수 있고, 게이트 전극층도 동시에 액상 결정화되도록 하여 다결정 실리콘을 제조함으로써 공정의 단순화를 기할 수 있는 전계방출 표시소자의 제조방법에 관한 것이다.

Description

전계방출 표시소자의 제조방법

본 발명은 전계방출 표시소자(Field Emission Display; 이하 FED라 칭함)의 제조방법에 관한 것으로서, 특히 저온에서 다결정질 다이아몬드를 제작하여 전계방출소자에 적용함에 의해 방출특성의 향상, 대면적 제조, 수명연장 및 제조공정의 단순화로 인한 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 전계 방출표시소자의 제조방법에 관한 것이다.

박막형 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 50∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.

또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 케이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10㎸ 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하며, 날카로운 원뿔형 캐소드의 균일한 제작이 어려운 등의 문제점이 있다.

또한 애노드 및 게이트 전극에 고전압이 필요하므로 휴대용 표시장치에의 적용이 어려운 문제점이 있다.

이러한 문제점들을 해결하기 위하여 박막형 전계 방출소자가 제안되어 있는데, 기판 도체 상에 서로 절연되어 있는 세개의 도전박막을 순차적으로 설치하고, 세개의 도전박막의 일부가 공동을 통하여 돌출되도록 형성한 후, 그 상측에 외부 전극을 설치하여 애노드의 구실을 하는 구조를 제안하였다.

이러한 구조의 박막형 전계 방출소자는 중앙에 위치하는 도전박막인 캐소드에 음의 전압을 인가하고, 상기 캐소드의 양측에 위치하는 게이트 도전박막에는 교류전압을 인가하여 전자를 방출시키고, 상기 기판 도체에는 강한 음의 전압을 인가하여 상기 캐소드로 부터 방출되는 전자가 외부 전극인 애노드를 때리게 한다.

상기의 종래기술에 따른 박막형 전계방출표시소자로서, 제조방법 및 재료선택이 용이하여 실리콘을 기판 및 전극으로 사용하는 소자가 주목받고 있는데, 이러한 실리콘소자는 실리콘기판상에 다결정실리콘으로된 캐소드 팁을 질화막 패턴을 식각 마스크로 사용한 습식식각방법으로 형성하고, 전면에 산화막과 금속막을 도포하고, 상기의 질화막 패턴을 리프트 오프(lift off) 방법으로 제거하여 상기의 캐소드와 절연된 게이트를 구성하는 방법을 사용하였다.

상기와 같은 종래 기술에 따른 실리콘 재료를 사용한 리프트 오프 공정에 의한 전계방출표시소자의 제조방법은 팁과 게이트간의 단락이 발생하기 쉽고, 팁이 손상되며, 공정의 재현성 및 균일성이 떨어져 공정수율 및 소자동작의 신뢰성을 떨어뜨리는 등의 문제점이 있다.

상기 문제를 해결하기 위하여 또한 종래에는 다이아몬드나 유사다이아몬드(Diamind-Like Carbin ; 이하 DLC 라 칭함) 물질이 화학적 안정성, 낮은 전자 친화도, 이온에 대한 높은 저항성등의 특성을 가진 것을 이용하여 이를 전계방출소자에 적용하여 팁의 상부에 코팅하는 방법을 사용하여 왔다.

도 1 은 종래의 기술에 따른 팁 형상의 캐소드 상부에 DLC 물질을 코팅한 상태의 전계방출소자의 단면도이다.

상기 도면에 도시된 바와 같이, 종래의 DLC(8) 가 팁(7)의 상부 전면에 코팅된 팁형 전계 방출 표시소자는 제조공정중 저온에서는 공정진행이 가능하나, 후속공정에서 온도가 일정온도 예컨데, 약 300℃ 이상으로 올라가게 될 경우, 증착된 DLC 박막의 특성이 변하여 전계방출 소자로서의 특성이 저하되게 된다.

즉, 다이아몬드의 경우 제조온도가 높고, DLC 는 비록 제조온도는 낮지만 온도에 대한 저항성이 결여된 물질로 알려져 있다. 상기 DLC 에 비하여 방출특성이 뛰어난 다결정 다이아몬드는 높은 제조온도로 인해 실리콘 기판이나, 세라믹등을 기판으로 사용해야 하므로 대면적의 FED를 제조하는 데 어려움이 따르는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 DLC 나 비정질 카본을 금속으로 된 팁 형상의 에미터 상부에 코팅한 후, 레이저를 이용하여 상기 물질의 상부층을 액상결정화(liquid phase crystalization) 시킴으로써 유리기판의 사용도 가능하게 할 뿐만 아니라 방출특성도 뛰어난 다결정질 다이아몬드 전계방출소자의 제조방법을 제공함에 있으며, 또한 레이저로 에미터 물질을 액상 결정화시킬 때 게이트 전극층도 동시에 액상 결정화되도록 하여 다결정 실리콘을 제조함으로써 공정의 단순화를 제공함에 있다.

도 1 은 종래 기술에 따라 팁 형상의 캐소드 상부에 DLC 물질이 코팅된 전계방출 표시소자의 단면도

도 2a 와 도 2b 는 본 발명에 따른 전계방출 표시소자의 제조 공정도.

〈도면의 주요 부분에 대한 부호의 설명〉

1,11 : 하부기판 3,13 : 캐소드 금속층

5,15: 게이트 절연층 7,17 : 게이트 전극층

9,19 : 에미터 11,21 : DLC 박막

17' : 다결정실리콘 21' : 다결정질 다이아몬드

상기와 같은 목적을 달성하기 위한 본 발명은,

기판 상부에 캐소드 전극물질인 금속층과, 금속으로 된 팁 형상의 에미터, 비정질 실리콘으로 게이트 전극층과, 상기 캐소드 금속층과 게이트 전극층을 절연하는 게이트 절연층을 형성하는 공정 및 상기 팁 형상의 에미터 상부에 DLC 박막을 증착하는 공정을 포함하는 전계방출표시소자 제조방법에 있어서,

상기 팁 형상의 에미터 상부에 DLC 를 코팅한 후, 고 파워의 레이저를 이용하여 상기 DLC 박막과 비정질 실리콘의 게이트 전극층의 상부층을 액상결정화시는 것을 특징으로 한다.

이하, 본발명에 따른 전계 방출표시소자의 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

도 2a 와 도 2b 는 본 발명에 따른 전계 방출표시소자의 제조공정도이다.

도 2a를 참조하면, 하부기판(11) 상부에 캐소드 전극물질인 금속층(13)과, 금속으로 된 팁 형상의 에미터(19)와, 게이트 절연층(15) 및 게이트 전극층(17)을 공지의 기술로 형성하고, 또한 상기 팁 형상의 에미터(19) 상부에 DLC(21)를 코팅한다.

이때 상기 게이트 전극층(17)은 비정질 실리콘으로 형성하고, 상기 에미터(19)의 상부에 DLC 박막(21) 증착시에는 화학기상증착법(Chemical Vapor Deposition ; 이하 CVD 라 칭함)이나 레이져 어블레이션(Laser Ablation ; 이하 LA 라 칭함) 방법을 사용한다.

한편, 상기 DLC 박막(21) 대신 탄소박막을 사용할 수도 있다.

도 2b를 참조하면, 레이저를 이용하여 상기 DLC 박막(21)의 상부층 및 비정질실리콘으로 형성된 상기 게이트 전극층(17)을 액상 결정화시킨다.

상기의 공정으로 박막의 상층부에만 국부적으로 온도가 올라가고 하부 박막은 영향을 주지않게 되는 결과를 얻게되고, 또한 금속 팁(19)의 상부에 증착된 DLC 박막(21)은 다결정질 다이아몬드로 형성되고, 비정질실리콘으로 형성된 게이트 전극층(17)도 다결정실리콘으로 형성되므로 공정으로 단순화를 기할 수 있다.

상기와 같이 형성된 본 발명의 다결정질 다이아몬드는 레이저의 파워나 시간등의 변수에 의해 다이아몬드 결정의 크기 즉, 그레인 사이즈를 조절할 수 있기 때문에 방출특성의 균일도를 향상시키는 결과를 낳는다.

이상에서 설명한 바와 같이, 고 파워의 레이저를 이용하여 에미터의 금속 팁 상부에 증착된 DLC 박막과 비정질실리콘으로 된 게이트 전극층의 상부층을 액상 결정화시킴에 의해 다결정질 다이아몬드 및 다결정질 실리콘으로 형성시킴으로써, 다결정질 다이아몬드가 가진 방출특성의 균일도를 얻을 수 있으며, 동시에 제조공정의 단순화을 기할 수 있어 소자의 특성향상에 의한 표시품위를 향상시킬 수 있다.

Claims (5)

1. 기판 상부에 캐소드 전극물질인 금속층과, 금속으로 된 팁 형상의 에미터, 비정질 실리콘으로 게이트 전극층과, 상기 캐소드 금속층과 게이트 전극층을 절연하는 게이트 절연층을 형성하는 공정 및 상기 팁 형상의 에미터 상부에 DLC 박막을 증착하는 공정을 포함하는 전계방출 표시소자 제조방법에 있어서,

   상기 팁 형상의 에미터 상부에 DLC 를 코팅한 후, 고 파워의 레이저를 이용하여 상기 DLC 박막과 비정질 실리콘의 게이트 전극층의 상부층을 액상결정화시는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
2. 제 1 항에 있어서, 상기 기판은 유리 또는 실리콘으로 형성되는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
3. 제 1 항에 있어서, 상기 DLC 물질대신 비정질 탄소박막을 사용하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
4. 제 1 항에 있어서, 상기 금속층을 Mo, Nb, W, Cr, Ta 또는 Ti로 이루어지는 군에서 임의로 선택되는 하나의 물질로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
5. 제 1 항에 있어서, 상기 에미터의 상부에 DLC 박막 증착시, CVD 법 또는 LA(Laser Ablation) 방법을 사용하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.