JP3740190B2 - 電界放出表示装置の製造方法 - Google Patents
電界放出表示装置の製造方法 Download PDFInfo
- Publication number
- JP3740190B2 JP3740190B2 JP18437395A JP18437395A JP3740190B2 JP 3740190 B2 JP3740190 B2 JP 3740190B2 JP 18437395 A JP18437395 A JP 18437395A JP 18437395 A JP18437395 A JP 18437395A JP 3740190 B2 JP3740190 B2 JP 3740190B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- gate electrode
- field emission
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
- H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は平板表示装置、超高周波増幅器センサ、電子ビーム応用機器のソースとして使用できる電界放出表示装置の製造方法に関する。
【０００２】
【従来の技術】
現在、テレビジョン受像機のＣＲＴ（cathode ray tube）に代わることのできる画像表示装置として平面形画像表示装置の開発が活発に検討されており、今後壁掛けテレビジョンおよびＨＤＴＶ用画像表示装置の適用を目標として開発が進行しつつある。このような平面形画像表示装置としては液晶表示素子、プラズマ表示装置、そして電界放出素子などがあり、そのうちで画面の明るさおよび低消費電力において電界放出素子が非常に注目を浴びている。
【０００３】
電界放出表示素子は画像表示に必要な単位ピクセル当たりに電子発生源である陰極チップを１０4 〜１０5 ｔｉｐｓ／ｍｍ2 程度に高集積化させ得るために、低消費電力でも極めて高い輝度や高い光効率を得ることができる。また、電界放出表示素子は消費電力が少なくて、今後壁掛けテレビジョンおよびＨＤＴＶ（高鮮明テレビジョン）に適用できると期待されている。
【０００４】
ここで、従来の電界放出表示素子の製造方法を図４ (Ａ) 〜図４ (Ｄ) を参照して説明する。
【０００５】
同図 (Ａ) に示したように、ガラス基板１上に陰極２がストライプ状に形成され、一定の直径のホール８を有する絶縁層３が形成された後、この絶縁層３上に開口７を有するゲート４が形成される。
【０００６】
その後、同図 (Ｂ) に示したように、グレージング角度蒸着法によって分離層５が蒸着される。
【０００７】
次に、同図 (Ｃ) に示したように、陰極のような物質からなる電界放出用のマイクロ・チップ（micro-tip)６を前記ホール内の陰極上にアレー状に蒸着された後、同図 (Ｄ) に示したように、分離層５をエッチングして素子を完成する。
【０００８】
【発明が解決しようとする課題】
従来、このような製造方法において最も核心となる部分は数十ｎｍのマイクロ・チップアレーを形成する部分である。この時、分離層５としては金属を使用したもので、同図 (Ｂ) に示したように、グレージング角度蒸着法は工程の上特殊に製作された装置を使用しなければならないという煩わしさがある。また、分離層５の厚さが定型化されているので、チップの高さなど素子の幾何学的な形において変化を与えることができなくて放出電界の均一性が低下するという短所がある。そして、金属分離層５の除去方法において電気化学的なエッチングが使用されることにより、残余メタル物質が汚染をもたらして漏洩電流が生じることがあるので装置の信頼性が低下する。
【０００９】
本発明は前記のような問題点を解決するために創案されたものであり、本発明の目的は、分離層として金属層を使用することなく、別の蒸着方法を使用する煩わしさなく製造工程中の汚染による漏洩電流が防止できる電界放出表示装置の製造方法を提供することにある。
【００１０】
【課題を達成するための手段】
前記のような目的を達成するために、請求項１記載の第１の発明による電界放出表示素子の製造方法は、基板上にストライプ状の陰極を形成する段階と、前記ストライプ状の陰極の形成された基板上に絶縁層を形成する段階と、前記絶縁層上にゲート電極層を蒸着し、所定のパターンに蝕刻して前記陰極と交叉する方向のストライプ状にゲート電極を形成する段階と、前記ゲート電極の形成された前記絶縁層上にポリイミド層を形成する段階と、前記ポリイミド層上に金属を蒸着して金属層を形成する段階と、前記金属層を所定直径の開口を形成するために蝕刻する段階と、前記ポリイミド層を前記金属層蝕刻段階で形成された開口と整列されたホールを形成するために蝕刻する段階と、前記ゲート電極を前記ポリイミド蝕刻段階で形成されたホールと整列された開口を形成するために蝕刻する段階と、前記ゲート電極蝕刻段階で形成された開口と整列されたホールを形成するために前記絶縁層を蝕刻する段階と、前記絶縁層蝕刻段階で形成されたホール内部の陰極上に電界放出用マイクロ・チップを形成する段階と、前記ポリイミド層をリフト・オフさせる段階とを含むことを要旨とする。従って、分離層として金属層を使用することなく、別の蒸着方法を使用する煩わしさなく製造工程中の汚染による漏洩電流が防止できる。
【００１１】
請求項２記載の第２の発明の望ましい実施例によると、前記絶縁層はＳｉＯ2 またはＡｌ2 Ｏ3 を１μｍ厚さに形成することを要旨とする。従って、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００１２】
請求項３記載の第３の発明は、前記ゲート層はＭｏまたはＣｒを３０００〜６０００Å厚さに形成することを要旨とする。従って、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００１３】
請求項４記載の第４の発明は、前記ポリイミド層を形成する段階は、ポリイミドを２〜３μｍ厚さにスピンコーティングする段階と、前記コーティングされたポリイミド層を所定の温度でプリ・ベーキングして硬化させる段階とを含むことを要旨とする。従って、絶縁層１３上にスピンコーティングした後に硬化させることができる。
【００１４】
請求項５記載の第５の発明は、前記金属はＡｌを２０００Å厚さに蒸着することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１５】
請求項６記載の第６の発明は、前記金属層を蝕刻する段階はリアクチブイオンエッチング法で蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１６】
請求項７記載の第７の発明は、前記ポリイミド層を蝕刻する段階はＯ2 プラズマを利用して蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１７】
請求項８記載の第８の発明は、前記ゲート電極を蝕刻する段階はＣＦ4 ／Ｏ2 或いはＣＣｌ3 Ｆ／Ｏ2 プラズマで蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１８】
請求項９記載の第９の発明は、前記絶縁層を蝕刻する段階はＣＨＦ4 ／Ｏ2 プラズマで蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１９】
【発明の実施の形態】
以下、添付した図面に基づき本発明よる電界放出表示素子の製造方法を説明する。
【００２０】
本発明による電界放出表示素子は、ガラス基板１１、該ガラス基板１１上にストライプ状に形成された陰極、該陰極上にアレー構造で多数形成された電界放出用のマイクロ・チップ１２′、該マイクロ・チップ１２′を取り囲むように形成された絶縁体層１３、マイクロ・チップ１２′の上部に電界放出を可能にする開口１７を有するように絶縁体層１３上に形成されたゲート電極１４からなる。
【００２１】
このように構成された電界放出表示装置の製造方法について図１ (Ａ) 〜図３ (Ｃ) を参照して説明する。
【００２２】
先ず、図１ (Ａ) に示したように、ガラス基板１１上に透明な低抵抗膜が蒸着法やスパッタ法で容易に得られ、ホト加工も容易なＩＴＯ膜を適当な厚さに積層した後、ストライプ状に蝕刻して陰極１２を形成した後、ＳｉＯ2 を１μｍ程度の厚さに蒸着して絶縁層１３を形成し、これにさらにＭｏを３０００〜６０００Åの厚さに蒸着し前記陰極１２と交叉する方向のストライプ状にパターニングしてゲート電極１４を形成する。
【００２３】
次に、図１ (Ｂ) に示したように、アセトンや他のソルベントに溶解されるポリイミドをゲート電極１４の形成された絶縁層１３上にスピンコーティングした後に硬化させるために、適切な温度でプリ・ベーキングしてポリイミド層１５を形成する。
【００２４】
次に、図１ (Ｃ) に示したように、Ａｌ金属１６を２０００Å程度の厚さに蒸着した後、図２ (Ａ) に示したように、下部層およびゲート電極に電界放出用マイクロチップを形成するためのホールを形成するためにＲＩＥ（Reactive Ion Etching）法で蝕刻する。次に、図２ (Ｂ) に示したように、Ｏ2 プラズマを利用してポリイミド層１５をエッチングし、図２ (Ｃ) に示したように、ＣＦ4 ／Ｏ2 プラズマを利用してＭｏゲート電極１４をエッチングして開口１７を形成した後、図３ (Ａ) に示したように、ＣＨＦ4 ／Ｏ2 プラズマを利用してＳｉＯ2 絶縁層１３を蝕刻してホール１８を完成させる。ここで、電極がＣｒの場合はＣＣｌ3 Ｆ／Ｏ2 プラズマで蝕刻する。
【００２５】
次に、図３ (Ｂ) に示したように、Ｍｏを蒸着させてマイクロ・チップ１２′を前記ホール１８に形成する。
【００２６】
更に、図３ (Ｃ) に示したように、マイクロ・チップ形成時に蒸着されたＡｌ層１６および残余Ｍｏ層１２″はアセトンなどのソルベントでポリイミド層１５と共にリフト・オフさせて素子を完成させる。
【００２７】
以上のように製作された電界放出表示素子は陰極１２を接地し、ゲート電極１４を＋電位にして約２０〜１００Ｖ程度を印加すればマイクロチップ１２′から電界効果による電子が放出される。このように放出された電子は真空（１０-6〜１０-7ｔｏｒｒ）を通過するが、これらの電子を加速させ蛍光物質に衝突させると光を放出するようになり、所望の画像が表示される。
【００２８】
このような電界放出表示素子のゲートにｒｆバイアス電圧を印加すると超高周波増幅器として動作し、電子ビームを制御する制御グリッドを別に取り付けると、電子ビーム応用システム、すなわちセンサ、ＳＥＭ（Scanning Electron Microscope）、ｅ−ビームリソグラフィカルツール(electron-beam lithographicaltool ）などに応用することができる。
【００２９】
【発明の効果】
以上で説明したように、第１の発明による電界放出表示素子の製造方法は、分離層として金属層を用いるグレージング角度蒸着を利用せずポリイミドを利用して分離層を形成し、その上部に金属マスクを形成しホールを蝕刻して直ちにマイクロ・チップを形成することにより、マイクロ・チップの高さが調整しやすい。また、ポリイミド自体がソルベントに容易に溶解されるので、蝕刻工程中に汚染が発生せず素子を信頼性を向上させ得る効果がある。
【００３０】
第２の発明は、前記絶縁層はＳｉＯ2 またはＡｌ2 Ｏ3 を１μｍ厚さに形成するので、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００３１】
第３の発明は、前記ゲート層はＭｏまたはＣｒを３０００〜６０００Å厚さに形成するので、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００３２】
第４の発明は、前記ポリイミド層を形成する段階は、ポリイミドを２〜３μｍ厚さにスピンコーティングする段階と、前記コーティングされたポリイミド層を所定の温度でプリ・ベーキングして硬化させる段階とを含むので、絶縁層上にスピンコーティングした後に硬化させることができる。
【００３３】
第５の発明は、前記金属はＡｌを２０００Å厚さに蒸着するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３４】
第６の発明は、前記金属層を蝕刻する段階はリアクチブイオンエッチング法で蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３５】
第７の発明は、前記ポリイミド層を蝕刻する段階はＯ2 プラズマを利用して蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３６】
第８の発明は、前記ゲート電極を蝕刻する段階はＣＦ4 ／Ｏ2 或いはＣＣｌ3 Ｆ／Ｏ2 プラズマで蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３７】
第９の発明は、前記絶縁層を蝕刻する段階はＣＨＦ4 ／Ｏ2 プラズマで蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【図面の簡単な説明】
【図１】本発明による電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）はゲート電極層形成後の垂直断面図、（Ｂ）はポリイミド層形成後の垂直断面図、（Ｃ）はＡｌ層形成後の垂直断面図である。
【図２】本発明による電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）はＡｌマスク形成後の垂直断面図、（Ｂ）はＡｌマスクによるポリイミド層蝕刻後の垂直断面図、（Ｃ）はゲート電極層蝕刻後の垂直断面図である。
【図３】本発明による電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）は絶縁層蝕刻後の垂直断面図、（Ｂ）はマイクロ・チップ形成後の垂直断面図、（Ｃ）は本発明による電界放出表示素子の完成後の垂直断面図である。
【図４】従来の電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）はホール形成後の垂直断面図、（Ｂ）はグレージング角度蒸着時の垂直断面図、（Ｃ）はマイクロ・チップ蒸着工程時の垂直断面図、（Ｄ）は従来の電界放出表示素子の完成後の垂直断面図である。
【符号の説明】
１１ ガラス基板
１２ 陰極
１２′ マイクロチップ
１２″ 残余Ｍｏ層
１３ 絶縁層
１４ ゲート電極
１５ ポリイミド層
１６ Ａｌ金属
１７ 開口
１８ ホール
【産業上の利用分野】
本発明は平板表示装置、超高周波増幅器センサ、電子ビーム応用機器のソースとして使用できる電界放出表示装置の製造方法に関する。
【０００２】
【従来の技術】
現在、テレビジョン受像機のＣＲＴ（cathode ray tube）に代わることのできる画像表示装置として平面形画像表示装置の開発が活発に検討されており、今後壁掛けテレビジョンおよびＨＤＴＶ用画像表示装置の適用を目標として開発が進行しつつある。このような平面形画像表示装置としては液晶表示素子、プラズマ表示装置、そして電界放出素子などがあり、そのうちで画面の明るさおよび低消費電力において電界放出素子が非常に注目を浴びている。
【０００３】
電界放出表示素子は画像表示に必要な単位ピクセル当たりに電子発生源である陰極チップを１０4 〜１０5 ｔｉｐｓ／ｍｍ2 程度に高集積化させ得るために、低消費電力でも極めて高い輝度や高い光効率を得ることができる。また、電界放出表示素子は消費電力が少なくて、今後壁掛けテレビジョンおよびＨＤＴＶ（高鮮明テレビジョン）に適用できると期待されている。
【０００４】
ここで、従来の電界放出表示素子の製造方法を図４ (Ａ) 〜図４ (Ｄ) を参照して説明する。
【０００５】
同図 (Ａ) に示したように、ガラス基板１上に陰極２がストライプ状に形成され、一定の直径のホール８を有する絶縁層３が形成された後、この絶縁層３上に開口７を有するゲート４が形成される。
【０００６】
その後、同図 (Ｂ) に示したように、グレージング角度蒸着法によって分離層５が蒸着される。
【０００７】
次に、同図 (Ｃ) に示したように、陰極のような物質からなる電界放出用のマイクロ・チップ（micro-tip)６を前記ホール内の陰極上にアレー状に蒸着された後、同図 (Ｄ) に示したように、分離層５をエッチングして素子を完成する。
【０００８】
【発明が解決しようとする課題】
従来、このような製造方法において最も核心となる部分は数十ｎｍのマイクロ・チップアレーを形成する部分である。この時、分離層５としては金属を使用したもので、同図 (Ｂ) に示したように、グレージング角度蒸着法は工程の上特殊に製作された装置を使用しなければならないという煩わしさがある。また、分離層５の厚さが定型化されているので、チップの高さなど素子の幾何学的な形において変化を与えることができなくて放出電界の均一性が低下するという短所がある。そして、金属分離層５の除去方法において電気化学的なエッチングが使用されることにより、残余メタル物質が汚染をもたらして漏洩電流が生じることがあるので装置の信頼性が低下する。
【０００９】
本発明は前記のような問題点を解決するために創案されたものであり、本発明の目的は、分離層として金属層を使用することなく、別の蒸着方法を使用する煩わしさなく製造工程中の汚染による漏洩電流が防止できる電界放出表示装置の製造方法を提供することにある。
【００１０】
【課題を達成するための手段】
前記のような目的を達成するために、請求項１記載の第１の発明による電界放出表示素子の製造方法は、基板上にストライプ状の陰極を形成する段階と、前記ストライプ状の陰極の形成された基板上に絶縁層を形成する段階と、前記絶縁層上にゲート電極層を蒸着し、所定のパターンに蝕刻して前記陰極と交叉する方向のストライプ状にゲート電極を形成する段階と、前記ゲート電極の形成された前記絶縁層上にポリイミド層を形成する段階と、前記ポリイミド層上に金属を蒸着して金属層を形成する段階と、前記金属層を所定直径の開口を形成するために蝕刻する段階と、前記ポリイミド層を前記金属層蝕刻段階で形成された開口と整列されたホールを形成するために蝕刻する段階と、前記ゲート電極を前記ポリイミド蝕刻段階で形成されたホールと整列された開口を形成するために蝕刻する段階と、前記ゲート電極蝕刻段階で形成された開口と整列されたホールを形成するために前記絶縁層を蝕刻する段階と、前記絶縁層蝕刻段階で形成されたホール内部の陰極上に電界放出用マイクロ・チップを形成する段階と、前記ポリイミド層をリフト・オフさせる段階とを含むことを要旨とする。従って、分離層として金属層を使用することなく、別の蒸着方法を使用する煩わしさなく製造工程中の汚染による漏洩電流が防止できる。
【００１１】
請求項２記載の第２の発明の望ましい実施例によると、前記絶縁層はＳｉＯ2 またはＡｌ2 Ｏ3 を１μｍ厚さに形成することを要旨とする。従って、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００１２】
請求項３記載の第３の発明は、前記ゲート層はＭｏまたはＣｒを３０００〜６０００Å厚さに形成することを要旨とする。従って、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００１３】
請求項４記載の第４の発明は、前記ポリイミド層を形成する段階は、ポリイミドを２〜３μｍ厚さにスピンコーティングする段階と、前記コーティングされたポリイミド層を所定の温度でプリ・ベーキングして硬化させる段階とを含むことを要旨とする。従って、絶縁層１３上にスピンコーティングした後に硬化させることができる。
【００１４】
請求項５記載の第５の発明は、前記金属はＡｌを２０００Å厚さに蒸着することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１５】
請求項６記載の第６の発明は、前記金属層を蝕刻する段階はリアクチブイオンエッチング法で蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１６】
請求項７記載の第７の発明は、前記ポリイミド層を蝕刻する段階はＯ2 プラズマを利用して蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１７】
請求項８記載の第８の発明は、前記ゲート電極を蝕刻する段階はＣＦ4 ／Ｏ2 或いはＣＣｌ3 Ｆ／Ｏ2 プラズマで蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１８】
請求項９記載の第９の発明は、前記絶縁層を蝕刻する段階はＣＨＦ4 ／Ｏ2 プラズマで蝕刻することを要旨とする。従って、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００１９】
【発明の実施の形態】
以下、添付した図面に基づき本発明よる電界放出表示素子の製造方法を説明する。
【００２０】
本発明による電界放出表示素子は、ガラス基板１１、該ガラス基板１１上にストライプ状に形成された陰極、該陰極上にアレー構造で多数形成された電界放出用のマイクロ・チップ１２′、該マイクロ・チップ１２′を取り囲むように形成された絶縁体層１３、マイクロ・チップ１２′の上部に電界放出を可能にする開口１７を有するように絶縁体層１３上に形成されたゲート電極１４からなる。
【００２１】
このように構成された電界放出表示装置の製造方法について図１ (Ａ) 〜図３ (Ｃ) を参照して説明する。
【００２２】
先ず、図１ (Ａ) に示したように、ガラス基板１１上に透明な低抵抗膜が蒸着法やスパッタ法で容易に得られ、ホト加工も容易なＩＴＯ膜を適当な厚さに積層した後、ストライプ状に蝕刻して陰極１２を形成した後、ＳｉＯ2 を１μｍ程度の厚さに蒸着して絶縁層１３を形成し、これにさらにＭｏを３０００〜６０００Åの厚さに蒸着し前記陰極１２と交叉する方向のストライプ状にパターニングしてゲート電極１４を形成する。
【００２３】
次に、図１ (Ｂ) に示したように、アセトンや他のソルベントに溶解されるポリイミドをゲート電極１４の形成された絶縁層１３上にスピンコーティングした後に硬化させるために、適切な温度でプリ・ベーキングしてポリイミド層１５を形成する。
【００２４】
次に、図１ (Ｃ) に示したように、Ａｌ金属１６を２０００Å程度の厚さに蒸着した後、図２ (Ａ) に示したように、下部層およびゲート電極に電界放出用マイクロチップを形成するためのホールを形成するためにＲＩＥ（Reactive Ion Etching）法で蝕刻する。次に、図２ (Ｂ) に示したように、Ｏ2 プラズマを利用してポリイミド層１５をエッチングし、図２ (Ｃ) に示したように、ＣＦ4 ／Ｏ2 プラズマを利用してＭｏゲート電極１４をエッチングして開口１７を形成した後、図３ (Ａ) に示したように、ＣＨＦ4 ／Ｏ2 プラズマを利用してＳｉＯ2 絶縁層１３を蝕刻してホール１８を完成させる。ここで、電極がＣｒの場合はＣＣｌ3 Ｆ／Ｏ2 プラズマで蝕刻する。
【００２５】
次に、図３ (Ｂ) に示したように、Ｍｏを蒸着させてマイクロ・チップ１２′を前記ホール１８に形成する。
【００２６】
更に、図３ (Ｃ) に示したように、マイクロ・チップ形成時に蒸着されたＡｌ層１６および残余Ｍｏ層１２″はアセトンなどのソルベントでポリイミド層１５と共にリフト・オフさせて素子を完成させる。
【００２７】
以上のように製作された電界放出表示素子は陰極１２を接地し、ゲート電極１４を＋電位にして約２０〜１００Ｖ程度を印加すればマイクロチップ１２′から電界効果による電子が放出される。このように放出された電子は真空（１０-6〜１０-7ｔｏｒｒ）を通過するが、これらの電子を加速させ蛍光物質に衝突させると光を放出するようになり、所望の画像が表示される。
【００２８】
このような電界放出表示素子のゲートにｒｆバイアス電圧を印加すると超高周波増幅器として動作し、電子ビームを制御する制御グリッドを別に取り付けると、電子ビーム応用システム、すなわちセンサ、ＳＥＭ（Scanning Electron Microscope）、ｅ−ビームリソグラフィカルツール(electron-beam lithographicaltool ）などに応用することができる。
【００２９】
【発明の効果】
以上で説明したように、第１の発明による電界放出表示素子の製造方法は、分離層として金属層を用いるグレージング角度蒸着を利用せずポリイミドを利用して分離層を形成し、その上部に金属マスクを形成しホールを蝕刻して直ちにマイクロ・チップを形成することにより、マイクロ・チップの高さが調整しやすい。また、ポリイミド自体がソルベントに容易に溶解されるので、蝕刻工程中に汚染が発生せず素子を信頼性を向上させ得る効果がある。
【００３０】
第２の発明は、前記絶縁層はＳｉＯ2 またはＡｌ2 Ｏ3 を１μｍ厚さに形成するので、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００３１】
第３の発明は、前記ゲート層はＭｏまたはＣｒを３０００〜６０００Å厚さに形成するので、陰極と交叉する方向のストライプ状にパターニングしてゲート電極を形成できる。
【００３２】
第４の発明は、前記ポリイミド層を形成する段階は、ポリイミドを２〜３μｍ厚さにスピンコーティングする段階と、前記コーティングされたポリイミド層を所定の温度でプリ・ベーキングして硬化させる段階とを含むので、絶縁層上にスピンコーティングした後に硬化させることができる。
【００３３】
第５の発明は、前記金属はＡｌを２０００Å厚さに蒸着するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３４】
第６の発明は、前記金属層を蝕刻する段階はリアクチブイオンエッチング法で蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３５】
第７の発明は、前記ポリイミド層を蝕刻する段階はＯ2 プラズマを利用して蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３６】
第８の発明は、前記ゲート電極を蝕刻する段階はＣＦ4 ／Ｏ2 或いはＣＣｌ3 Ｆ／Ｏ2 プラズマで蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【００３７】
第９の発明は、前記絶縁層を蝕刻する段階はＣＨＦ4 ／Ｏ2 プラズマで蝕刻するので、下部層およびゲート電極に電界放出用マイクロチップを形成できる。
【図面の簡単な説明】
【図１】本発明による電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）はゲート電極層形成後の垂直断面図、（Ｂ）はポリイミド層形成後の垂直断面図、（Ｃ）はＡｌ層形成後の垂直断面図である。
【図２】本発明による電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）はＡｌマスク形成後の垂直断面図、（Ｂ）はＡｌマスクによるポリイミド層蝕刻後の垂直断面図、（Ｃ）はゲート電極層蝕刻後の垂直断面図である。
【図３】本発明による電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）は絶縁層蝕刻後の垂直断面図、（Ｂ）はマイクロ・チップ形成後の垂直断面図、（Ｃ）は本発明による電界放出表示素子の完成後の垂直断面図である。
【図４】従来の電界放出表示素子の製造工程段階別の垂直断面図であり、（Ａ）はホール形成後の垂直断面図、（Ｂ）はグレージング角度蒸着時の垂直断面図、（Ｃ）はマイクロ・チップ蒸着工程時の垂直断面図、（Ｄ）は従来の電界放出表示素子の完成後の垂直断面図である。
【符号の説明】
１１ ガラス基板
１２ 陰極
１２′ マイクロチップ
１２″ 残余Ｍｏ層
１３ 絶縁層
１４ ゲート電極
１５ ポリイミド層
１６ Ａｌ金属
１７ 開口
１８ ホール
Claims (8)
- 基板上にストライプ状の陰極を形成する段階と、
前記ストライプ状の陰極の形成された基板上に絶縁層を形成する段階と、
前記絶縁層上にゲート電極層を蒸着し、所定のパターンに蝕刻して前記陰極と交叉する方向のストライプ状にゲート電極を形成する段階と、
前記ゲート電極の形成された前記絶縁層上にポリイミド層を形成する段階と、
前記ポリイミド層上に金属を蒸着して金属層を形成する段階と、
前記金属層を所定直径の開口を形成するために蝕刻する段階と、
前記ポリイミド層を前記金属層蝕刻段階で形成された開口と整列されたホールを形成するために蝕刻する段階と、
前記ゲート電極を前記ポリイミド蝕刻段階で形成されたホールと整列された開口を形成するために蝕刻する段階と、
前記ゲート電極蝕刻段階で形成された開口と整列されたホールを形成するために前記絶縁層を蝕刻する段階と、
前記絶縁層蝕刻段階で形成されたホール内部の陰極上に電界放出用マイクロ・チップを形成する段階と、
前記金属層およびポリイミド層をリフト・オフさせる段階とを含むことを特徴とする電界放出表示素子の製造方法。 - 前記絶縁層はＳｉＯ２またはＡｌ２Ｏ３を所定の厚さに形成することを特徴とする請求項１に記載の電界放出表示素子の製造方法。
- 前記ゲート層はＭｏまたはＣｒを３０００〜６０００Å厚さに形成することを特徴とする請求項１に記載の電界放出表示素子の製造方法。
- 前記ポリイミド層を形成する段階は、
ポリイミドをスピンコーティングする段階と、
前記コーティングされたポリイミド層を所定の温度でプリ・ベーキングして硬化させる段階とを含むことを特徴とする請求項１に記載の電界放出表示素子の製造方法。 - 前記金属を蒸着する段階は、Ａｌを所定の厚さに蒸着することを特徴とする請求項１に記載の電界放出表示素子の製造方法。
- 前記金属層を蝕刻する段階はリアクチブイオンエッチング法で蝕刻することを特徴とする請求項１に記載の電界放出表示素子の製造方法。
- 前記ポリイミド層を蝕刻する段階はＯ２プラズマを利用して蝕刻することを特徴とする請求項１に記載の電界放出表示素子の製造方法。
- 前記ゲート電極を蝕刻する段階はＣＦ４／Ｏ２またはＣＣｌ３Ｆ／Ｏ２プラズマで蝕刻することを特徴とする請求項１に記載の電界放出表示素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950001582A KR100351070B1 (ko) | 1995-01-27 | 1995-01-27 | 전계방출표시소자의제조방법 |
| KR1995-1582 | 1995-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203424A JPH08203424A (ja) | 1996-08-09 |
| JP3740190B2 true JP3740190B2 (ja) | 2006-02-01 |
Family
ID=19407419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18437395A Expired - Fee Related JP3740190B2 (ja) | 1995-01-27 | 1995-07-20 | 電界放出表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5628661A (ja) |
| JP (1) | JP3740190B2 (ja) |
| KR (1) | KR100351070B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724280B1 (en) * | 1995-01-30 | 2002-07-24 | Nec Corporation | Method of fabricating a field-emission cold cathode |
| KR100239688B1 (ko) * | 1995-11-20 | 2000-01-15 | 김영환 | 필드 에미션 디스플레이(fed)의 마이크로팁 제조방법 |
| JP3139375B2 (ja) * | 1996-04-26 | 2001-02-26 | 日本電気株式会社 | 電界放射冷陰極の製造方法 |
| US6153358A (en) * | 1996-12-23 | 2000-11-28 | Micorn Technology, Inc. | Polyimide as a mask in vapor hydrogen fluoride etching and method of producing a micropoint |
| US6010383A (en) * | 1997-10-31 | 2000-01-04 | Candescent Technologies Corporation | Protection of electron-emissive elements prior to removing excess emitter material during fabrication of electron-emitting device |
| KR100464298B1 (ko) * | 1998-03-26 | 2005-04-06 | 삼성에스디아이 주식회사 | 전계방출표시소자및그제조방법 |
| KR100464299B1 (ko) * | 1998-04-10 | 2005-06-02 | 삼성에스디아이 주식회사 | 전계효과전자방출소자의제조방법 |
| US6165808A (en) * | 1998-10-06 | 2000-12-26 | Micron Technology, Inc. | Low temperature process for sharpening tapered silicon structures |
| KR100299428B1 (ko) * | 1998-12-21 | 2001-09-06 | 김덕중 | 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법 |
| KR100290142B1 (ko) * | 1998-12-30 | 2001-06-01 | 구자홍 | 전계방출표시소자제조방법 |
| US6387717B1 (en) * | 2000-04-26 | 2002-05-14 | Micron Technology, Inc. | Field emission tips and methods for fabricating the same |
| US6448717B1 (en) * | 2000-07-17 | 2002-09-10 | Micron Technology, Inc. | Method and apparatuses for providing uniform electron beams from field emission displays |
| FR2899572B1 (fr) * | 2006-04-05 | 2008-09-05 | Commissariat Energie Atomique | Protection de cavites debouchant sur une face d'un element microstructure |
| US8260174B2 (en) | 2008-06-30 | 2012-09-04 | Xerox Corporation | Micro-tip array as a charging device including a system of interconnected air flow channels |
| TWI521016B (zh) | 2012-07-18 | 2016-02-11 | 財團法人工業技術研究院 | 蝕刻含聚亞醯胺之膜層的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206124A (ja) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 電子放出素子の製造方法 |
| US5330606A (en) * | 1990-12-14 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Plasma source for etching |
| US5209687A (en) * | 1990-12-28 | 1993-05-11 | Sony Corporation | Flat panel display apparatus and a method of manufacturing thereof |
| JP3084497B2 (ja) * | 1992-03-25 | 2000-09-04 | 東京エレクトロン株式会社 | ＳｉＯ２膜のエッチング方法 |
| US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
| US5458520A (en) * | 1994-12-13 | 1995-10-17 | International Business Machines Corporation | Method for producing planar field emission structure |
-
1995
- 1995-01-27 KR KR1019950001582A patent/KR100351070B1/ko not_active IP Right Cessation
- 1995-06-07 US US08/473,206 patent/US5628661A/en not_active Expired - Lifetime
- 1995-07-20 JP JP18437395A patent/JP3740190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5628661A (en) | 1997-05-13 |
| KR100351070B1 (ko) | 2003-01-29 |
| JPH08203424A (ja) | 1996-08-09 |
| KR960030292A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3740190B2 (ja) | 電界放出表示装置の製造方法 | |
| KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
| US5578900A (en) | Built in ion pump for field emission display | |
| US5587588A (en) | Multiple micro-tips field emission device | |
| KR100343207B1 (ko) | 전계효과전자방출소자및그제조방법 | |
| US5628659A (en) | Method of making a field emission electron source with random micro-tip structures | |
| US6762547B2 (en) | Image display device | |
| JP2000306492A (ja) | 電界放出型カソード、電子放出装置、および電子放出装置の製造方法 | |
| JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| KR100351068B1 (ko) | 전계방출표시장치및그제조방법 | |
| US5580467A (en) | Method of fabricating a field emission micro-tip | |
| KR100343213B1 (ko) | 전계방출소자의제조방법 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| KR100287117B1 (ko) | 전계방출 표시장치 및 이의 제조방법 | |
| JP2003203554A (ja) | 電子放出素子 | |
| JP2000182508A (ja) | 電界放出型カソード、電子放出装置、および電子放出装置の製造方法 | |
| KR100322732B1 (ko) | 수평전계효과전자방출소자및그제조방법 | |
| KR100343212B1 (ko) | 수평전계효과전자방출소자및그제조방법 | |
| KR100464298B1 (ko) | 전계방출표시소자및그제조방법 | |
| KR100464295B1 (ko) | 전계방출표시소자및그제조방법 | |
| KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR100343206B1 (ko) | 수평전계효과전자방출소자및그제조방법 | |
| KR100343225B1 (ko) | 전계방출소자의제조방법 | |
| KR100333758B1 (ko) | 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 | |
| KR100464299B1 (ko) | 전계효과전자방출소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |