KR100343213B1 - 전계방출소자의제조방법 - Google Patents

Abstract

본 발명은 게이트를 정교하게 형성한 전계 방출 소자의 제조 방법에 관한 것으로, 구조적으로 게이트의 개구부 사이즈가 더욱 미세하고 균일하여 보다 저전압의 구동 전압이 가능하고, 종래의 저해상도 마스크 어라인(2㎛ 레벨)으로도, 실리콘 기둥형 팁 구조의 경사면을 이용하여 게이트를 형성함으로써, 플라즈마 에칭법으로 직경 2㎛ 정도의 마스크 패턴으로 서브미크론 단위(0.3~1㎛)의 게이트 개구부를 균일하게 형성할 수 있고, 리액티브 이온 에칭법 및 전자 빔 증착법 등의 저온 공정을 활용함으로써 유리 기판 상에 쉽게 소자를 형성할 수 있어, 평판 표시 소자, 초고주파 증폭기 및 센서 등으로의 적용이 가능한 장점이 있다.

Description

전계 방출 소자의 제조 방법{manufacturing method of field emission device}

본 발명은 전계 방출 소자의 제조 방법에 관한 것으로서, 게이트를 정교하게 형성한 전계 효과 전자 방출 소자 및 그 제조 방법에 관한 것이다.

종래 전계 효과 전자 방출 소자는, 제1도 및 제2도에 도시된 바와 같이, 기판(1) 상에 음극층(2)이 마련되고, 음극층(2) 위에는 마이크로팁(2a)이 형성되어 있다. 상기 마이크로 팁(2a)은 상기 적층의 위에 마련되는 절연층(3)의 관통공(3p)내에 마련된다. 그리고 상기 절연층(3)의 위에는 상기 관통공(3a)에 대응하는 관통공(4p)을 가지는 게이트 전극(4)이 적층되어 있다. 여기서, 제2도는 종래의 전계 효과 전자 방출 소자의 입체적인 모습을 보여준다.

이상과 같은 구조의 종래 전계 효과 전자 방출 소자는 음극층(2)과 게이트 전극(4) 사이의 전위차에 의해 유도된 전계에 의해 마이크로 팁(2a)으로부터 전계 방출이 이루어진다. 그러나, 하나의 게이트 전극(4)에 의해 게이트 전극(4)과 마이크로 팁(2a)의 사이에 전계가 형성되므로, 이때에 전계가 마이크로 팁(2a)의 상단 부분에만 집중적으로 걸리기 때문에 터널링 효과에 의한 전자 방출이 팁(2a)에서 쉽게 이루어지지 않는다(게이트의 개구부 직경 d₁의 제어가 중요하다).

즉, 전자는 마이크로 팁(2a)의 하단에서 상단으로 이동하는데 전계가 마이크로 팁(2a)의 상단부분에 주로 걸리기 때문에 다수의 전기적 장벽이 형성되고, 따라서 전자가 마이크로 팁(2a)의 상단 부분에 잘 모이지 않는다. 장벽에 의해 전자의 이동성 저하의 문제를 극복하기 위해서는 자연히 전계 형성을 위한 전압이 높아져야하고 이로 인해 소모전력이 크게 되게 되며 이때에 쥴 열(Joule heat)이 다량 발생되어 열적열화가 일어날 수 있다. 또, 고전압이 인가됨에 따라 음극층(1)과 게이트 전극(4) 사이에 개재된 SiO₂등으로 만들어진 절연층(3)을 통한 누설전류가 다량 발생될 수 있는 문제도 있다.

또한, 그 제조 방법에 있어서, 제3도에 도시된 바와 같이, 분할층(5, 혹은 희생층)을 이용하여 팁을 형성하므로, 팁의 균일성 제어가 어렵다. 더욱이, 이러한제조 방법은 전자 빔을 효율적으로 제어하기 위한 게이트의 개구부 직경 (d₁)을 정밀하게 제어하기가 어렵다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로, 방출되는 전자 빔을 효율적으로 제어할 수 있도록 마이크로 팁과 게이트의 개구부 직경이 정밀하고 균일하게 제어된 전계 방출 소자의 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전계 효과 전자 방출 소자의 제조 방법은,

기판 위에 소정 패턴의 음극을 형성하는 단계;

상기 적층 상에 홀 구조 형성용의 반도체 물질을 소정의 두께로 증착하여 반도체 물질층을 형성하는 단계;

상기 반도체 물질층 상에 마스크를 형성하는 단계;

상기 마스크를 이용하여 상기 반도체 물질층을 식각하여 다수의 원추형의 첨두부와 기둥형의 하부를 갖는 기둥형 팁 형상으로 만드는 단계;

상기 기둥형 팁 형상의 반도체 물질이 형성된 상기 기판 상에 상기 마스크를 이용하여 절연 물질을 전면적으로 증착하여 절연층을 형성하는 단계;

상기 절연층 상에 게이트 형성용 금속을 전면적으로 증착하여 게이트를 형성하는 단계;

상기 마스크 및 이 마스크 상에 적층된 절연 물질 및 게이트 형성용 금속을 제거하는 단계;

상기 기둥형 팁 형상의 반도체 물질을 식각하여 홀을 형성하는 단계;

상기 게이트 상에 분할층을 형성하고, 이 분할층을 마스크로 이용하여 전면적으로 금속을 증착하여 상기 홀 속에 마이크로 팁을 형성 하는 단계;

그리고 상기 분할층을 식각하여 상기 분할층 상에 불필요하게 증착된 마이크로 팁 형성용 금속을 제거하는 단계;를

포함하는 것을 특징으로 한다.

본 발명에 있어서, 상기 반도체 물질층을 형성하는 단계에서는 Si을 전자-빔 증착법으로 1.5~2㎛의 두께로 증착하는 것이 바람직하며,

상기 마스크는 0.1~0.2㎛ 두께의 Al 혹은 Cr을 리프트-오프 기법으로 패턴하여 형성하는 것이 바람직하며,

상기 기둥형 팁 형상을 만드는 단계는,

상기 마스크를 이용하여 SF₆/O₂플라즈마를 이용하는 리액티브 이온에칭법으로 상기 반도체 물질층에 등방성 식각을 행하여 원뿔형의 첨두부를 형성하는 단계; 및

상기 마스크를 이용하여 CF₄/O₂플라즈마를 이용하는 리액티브 이온에칭법으로 상기 반도체 물질층에 이방성 식각을 행하여 기둥형의 지지부를 형성하는 단계;를

포함하는 것이 바람직하며,

상기 원뿔형의 첨두부 및 지지부의 높이는 각각 1㎛ 인 것이 바람직 하며,

상기 절연층은 상기 마스크를 사용하여 전자 빔 증착법으로 SiO₂를 상기 기둥형의 지지부의 높이 까지인 l㎛ 두께로 증착하여 형성하는 것이 바람직하며,

상기 게이트는 상기 마스크를 사용하여 수평으로부터 65˚~75˚방향을 갖고 조사되는 금속 전자 빔에 의해 증착되게하여 가장자리부분이 상방을 향하도록 형성된 것이 바람직하며,

상기 마스크 및 마스크 상부의 절연 물질과 게이트 형성용 금속을 제거하는 단계는 상기 마스크를 습식 화학 에칭법으로 제거하는 리프트오프 기법을 사용함으로써 이루어지는 것이 바람직하며,

상기 홀을 형성하는 단계는 게이트를 마스크로 사용하여 Si으로 형성된 상기 기둥형 팁 형상을 SF₆/O₂플라즈마로 선택적으로 식각하여 형성하는 것이 바람직하며,

상기 마이크로 팁을 형성하는 단계에서 상기 분할층은 Al을 전자 빔 증착법으로 2000Å~3000Å 두께로 증착하여 형성된 것이 바람직하며,

상기 마이크로 팁을 형성하는 단계에서 상기 마이크로 팁은 상기 분할층 상에 Mo을 전자 빔 증착법으로 90˚수직 방향에서 조사되는 전자빔을 이용하여 증착하는 것이 바람직하며,

상기 불필요한 마이크로 팁 형성용 금속을 제거하는 단계에서 상기 분할층은 습식 화학 에칭법으로 식각하는 리프트 오프 기법에 의해 제거되는 것이 바람직하다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예들을 상세히 설명한다.

제4도는 본 발명에 따른 전계 효과 전자 방출 소자의 개략적 수직 단면도이다. 이 도면을 참조하여 그 구조를 설명하면 다음과 같다.

기판(11) 상에 ITO 음극(12)가 구비되고, 이 음극(12) 상에 다수의 마이크로 팁(12a)들이 전기적으로 음극(12)과 도통되게 형성된다. 마이크로 팁(12a)는 Mo을 증착하여 형성된다. 그리고 이 마이크로팁(12a)들의 주변을 에워싸도록 절연층(13) 및 게이트(14)가 적층된 구조로 형성된다. 즉, 상기 마이크로 팁들을 수용하는 관통공(13p)들을 다수 구비하도록 절연층(13) 및 게이트(14)가 형성된다. 절연층(13)은 SiO₂가 1㎛ 두께로 증착되어 형성되고, 게이트(14)는 금속을 65˚~75˚의 방향성 전자빔 증착법으로 증착하되, 홀 쪽의 가장자리부가 약간 상부를 향하도록 예리하게 형성되며, 이 게이트의 개구부의 직경은 0.3㎛~1㎛로 조절된다. 이와 같이 게이트 개구부(14p)를 더욱 미세하고 균일하게 제작함으로써, 마이크로 팁 (12a)들로부터 방출되는 전자 빔을 더욱 낮은 전압으로 구동할 수 있다.

이하 상기와 같은 구조의 전계 효과 전자 방출 소자의 제조 방법을 제5도 내지 제12도를 참조하면서 설명한다.

먼저, 제5도에 도시된 바와 같이, 유리 기판(11) 위에 ITO를 증착한 다음 패턴하여 음극(12)을 형성한 다음, 음극(12)이 형성된 기판(11) 상에 Si와 같은 반도체 물질(15)을 전자-빔 증착법으로 1.5~2㎛의 두께로 증착한다. 그리고, Si층(15) 상에 0.1~0.2㎛ 두께의 Al 혹은 Cr을 리프트-오프 기법으로 패턴하여 마스크(16)를 형성한다. 이 마스크(16) 형성 공정은 Si층(15) 상에 포토레지스트를 코팅한 후1~2㎛ 크기의 홀을 포토리소그래피법에 의해 패턴하고, 그 홀에 0.1~0.2㎛ 두께의 Al 혹은 Cr을 증착하고 그 나머지 부위는 리프트-오프 시키는 방식으로 이루어진다. 이 때의 홀 패턴은 저가의 콘택트 프린팅(contact printing)이나 스테퍼 (stepper)등이 사용되어도 무난하다.

다음에, 제6도 및 제7도에 도시된 바와 같이, 마스크(16)를 이용하여 Si층 (15)을 식각하여 다수의 원추형의 첨두부(15a)와 기둥형의 하부(15b)를 갖는 기둥형 팁 형상으로 만든다. 이러한 기둥형 팁 형상(15a, 15b)은, 제6도에 도시된 바와 같이, 마스크(16)를 이용하여 SF₆/O₂플라즈마를 이용하는 리액터브 이온 에칭법으로 Si층(15)에 등방성 식각을 행하여 원뿔형의 첨두부(15a)를 형성한 다음, 제7도에 도시된바와 같이, 마스크(15)를 이용하여 CF₄/O₂플라즈마를 이용하는 리액티브 이온 에칭법으로 원뿔형의 첨두부(15a)가 형성된 Si층에 이방성 식각을 행하여 기둥형의 지지부(15b)를 형성하는 공정으로 제작한다. 여기서, 기둥형 팁 형상의 실리콘에서 원뿔형의 첨두부(15a) 및 지지부(15b)의 높이는 각각 1㎛ 정도로 형성한다.

다음에, 제8도에 도시된 바와 같이, 기둥형 팁 형상의 Si층(l5a, 15b)이 형성된 기판(11) 상에 마스크(16)를 이용하여 절연 물질을 전면적으로 증착하여 절연층(13a)을 형성한다. 절연층(13a)은 마스크(16)를 사용하여 전자 빔 증착법으로 SiO₂를 기둥형의 지지부(15b)의 높이 까지인 1㎛ 두께로 증착하여 형성한다. 그리고, 이 절연층(13a) 상에 게이트 형성용 금속을 전면적으로 증착하여 게이트(14a)를 형성한다. 이 게이트(14a)는 게이트 형성용의 금속 전자빔을 마스크(16) 평면에대하여 65˚~75˚ 방향을 갖도록 비스듬하게 조사하여, 제8도에 도시된 바와 같이, 그 가장자리 부분이 기둥형 팁형상의 Si층의 첨두부(15a) 경사면에 증착되게 함으로써 상방을 향하도록 형성한다. 이러한 비스듬한 전자 빔 조사에 의한 경사면 증착을 이용하면 직경 2㎛ 정도의 패턴(마스크)으로 게이트 개구부의 직경 (d₂)을 0.3~1㎛ 정도로 균일하게 줄여 제조할 수 있는 장점이 있다.

다음에, 제8도에 도시된 바와 같은 마스크(16) 및 이 마스크 상에 적층된 절연 물질(13b)와 게이트 형성용 금속(14b)을 마스크(16)를 습식 화학 에칭법으로 제거하는 리프트 오프 기법을 사용하여, 제9도에 도시된 바와 같이, 제거한다.

다음에, 제9도의 실리콘(Si)으로 형성된 기둥형 팁 형상(15b)을 게이트(14a)를 마스크로 이용하여 선택적으로 식각하여, 제10도에 도시된바와 같이, 게이트 개구부(14P) 및 홀(13P)을 형성한다. 이 때, Si는 SF₆/O₂플라즈마로 식각한다. 이 SF₆/O₂플라즈마는 절연층(13)을 구성하는 SiO₂는 거의 식각하지 않는다.

다음에, 제11도에 도시된 바와 같이, 게이트(14) 상에 Al을 전자 빔 증착법 으로 2000Å~3000Å 두께로 증착하여 분할층(17)을 형성하고, 이 게이트(14) 상부에서 90˚수직 하방으로 Mo 전자 빔을 조사하여 마이크로 팁(12a)을 형성한다. 이 때 부수적으로 증착된 Mo층(12b)은 습식 화학 에칭법으로 Al 분할층(17)을 식각하는 리프트 오프 기법으로 제거하여 제12도에 도시된 바와 같이 소자를 완성한다.

이상과 같은 방법으로 제조된 전계 효과 전자 방출 소자에, 제13도에 도시된 바와 같이, 형광체(18)가 도포된 양극(19)를 구비한 다음 그 내부를 진공 상태로하여, 음극(12) 라인을 접지하거나 - 전압으로 바이어스 전압을 인가하고, 게이트 (14) 라인에 + 전압을 인가하면, 예리한 마이크로 팁 (12a)에서 전자가 방출된다. 이때 방출된 전자는 양극(19)에 코팅된 형광체(18)를 때려 빛을 내게된다. 이러한구동 방식을 응용하면 화상 표시 소자로 적용 가능할 뿐 만 아니라, 형광체 대신 다른 메카니즘을 응용하면 초고주파 증폭기 및 센서로의 응용도 가능하다.

이상 설명한 바와 같이, 본 발명에 따른 전계 효과 전자 방출 소자는 구조적으로 게이트의 개구부 사이즈가 더욱 미세하고 균일하여 보다 저전압의 구동 전압이 가능하고, 그 제조 방법에 있어서도 종래의 저해상도 마스크 어라인(2㎛ 레벨)으로도, 실리콘 기둥형 팁 구조의 경사면을 이용하씨 게이트를 형성함으로써, 플라즈마 에칭법으로 직경 2㎛ 정도의 마스크 패턴으로 서브미크론 단위(0.3~1㎛)의 게이트 개구부를 균일하게 형성 할 수 있고, 리액티브 이온 에칭법 및 전자 빔 증착법 등의 저온 공정을 활용함으로써 유리 기판 상에 쉽게 소자를 형성할 수 있어, 평판 표시 소자, 초고주파 증폭기 및 센서 등으로의 적용이 가능한 장점이 있다.

제1도는 종래의 전계 효과 전자 방출 소자의 개략적 수직 단면도,

제2도는 제1도의 전계 효과 전자 방출 소자의 개략적 사시도,

제3도은 제1도의 전계 효과 전자 방출 소자의 한 제조 공정을 나타내는 수직 단면도,

제4도는 본 발명에, 따른 전계 효과 전자 방출 소자의 개략적 수직 단면도,

제5도는 내지 제12도는 제4도의 전계 효과 전자 방출 소자의 제조단계별 공정 순서도로서,

제5도는 마스크 형성 후의 수직 단면도,

제6도는 리액티브 이온 식각법으로 등방성 식각을 행한 후의 수직단면도,

제7도는 리액티브 이온 식각법으로 이방성 식각을 행한 후의 수직단면도,

제8도는 절연층 및 게이트 증착 후의 수직 단면도,

제9도는 마스크를 식각하는 리프트 오프 기법 시행 후의 수직 단면도,

제10도는 실리콘을 식각하여 홀을 형성한 후의 수직 단면도,

제11도는 분할층을 형성한 후 금속을 증착하여 마이크로 팁을 형성하는 공정을 나타내는 수직 단면도,

제12도는 불필요한 증착물을 제거하여 소자를 완성한 후의 수직 단면도,

그리고 제13도는 본 발명에 따른 전계 효과 전자 방출 소자를 구체적으로 화상 표시 소자로서 적용한 실시예의 수직 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명

1. 기판 2. 음극

2a. 마이크로 팁 3. 절연층

4. 게이트 5. 분할층

11. 기판 12. 음극

12a. 마이크로 팁 13.,13a. 절연층

14.,14a. 게이트 15. 실리콘층

16. 마스크 17. 분할층

18. 형광체 19. 양극

Claims (12)

1. 기판 위에 소정 패턴의 음극을 형성하는 단계;

   상기 적층 상에 홀 구조 형성용의 반도체 물질을 소정의 두께로 증착하여 반도체 물질층을 형성하는 단계;

   상기 반도체 물질층 상에 마스크를 형성하는 단계;

   상기 마스크를 이용하여 상기 반도체 물질층을 식각하여 다수의 원추형의 첨두부와 기둥형의 하부를 갖는 기둥형 팁 형상으로 만드는 단계;

   상기 기둥형 팁 형상의 반도체 물질이 형성된 상기 기판 상에 상기 마스크를 이용하여 절연 물질을 전면적으로 증착하여 절연층을 형성하는 단계 ;

   상기 절연층 상에 게이트 형성용 금속을 전면적으로 증착하여 게이트를 형성하는 단계;

   상기 마스크 및 이 마스크 상에 적층된 절연 물질 및 게이트 형성용 금속을 제거하는 단계;

   상기 기둥형 팁 형상의 반도체 물질을 식각하여 홀을 형성하는 단계;

   상기 게이트 상에 분할층을 형성하고, 이 분할층을 마스크로 이용하며 전면적으로 금속을 증착하여 상기 홀 속에 마이크로 팁을 형성하는 단계;

   그리고 상기 분할층을 식각하여 상기 분할층 상에 불필요하게 증착된 마이크로 팁 형성용 금속을 제거하는 단계;를

   포함하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
2. 제1항에 있어서,

   상기 반도체 물질층을 형성하는 단계에서는 Si을 전자-빔 증착법으로 1.5~2㎛의 두께로 증착하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
3. 제1항 또는 제2항에 있어서,

   상기 마스크는 0.1~0.2㎛ 두께의 Al 혹은 Cr을 리프트-오프 기법으로 패턴하며 형성하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
4. 제1항 또는 제2항에 있어서,

   상기 기둥형 팁 형상을 만드는 단계는,

   상기 마스크를 이용하여 SF₆/O₂플라즈마를 이용하는 리액티브 이온 에칭법으로 상기 반도체 물질층에 등방성 식각을 행하여 원뿔형의 첨두부를 형성하는 단계; 및

   상기 마스크를 이용하여 CF₄/O₂플라즈마를 이용하는 리액티브 이온 에칭법으로 상기 반도체 물질층에 이방성 식각을 행하여 기둥형의 지지부를 형성하는 단계;를

   포함하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
5. 제4항에 있어서,

   상기 원뿔형의 첨두부 및 지지부의 높이는 각각 1㎛ 인 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
6. 제5항에 있어서,

   상기 절연층은 상기 마스크를 사용하여 전자 빔 증착법으로 SiO₂를 상기 기둥형의 지지부의 높이 까지인 1㎛ 두께로 증착하여 형성하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
7. 제6항에 있어서,

   상기 게이트는 상기 마스크를 사용하여 수평으로부터 65˚~75˚ 방향을 갖고 조사되는 금속 전자 빔에 의해 증착되게하여 가장자리 부분이 상방을 향하도록 형성된 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
8. 제7항에 있어서,

   상기 마스크 및 마스크 상부의 절연 물질과 게이트 형성용 금속을 제거하는 단계는 상기 마스크를 습식 화학 에칭법으로 제거하는 리프트 오프 기법을 사용함으로써 이루어지는 것을 특징으로 하는 전계효과 전자 방출 소자의 제조 방법.
9. 제8항에 있어서,

   상기 홀을 형성하는 단계는 게이트를 마스크로 사용하여 Si으로 형성된 상기 기둥형 팁 형상을 SF₆/O₂플라즈마로 선택적으로 식각하여 형성하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
10. 제9항에 있어서,

    상기 마이크로 팁을 형성하는 단계에서 상기 분할층은 Al 전자 빔 증착법으로 2000Å~3000Å 두께로 증착하여 형성된 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
11. 제10항에 있어서,

    상기 마이크로 팁을 형성하는 단계에서 상기 마이크로 팁은 상기 분할층 상에 Mo을 전자 빔 증착법으로 90˚수직 방향에서 조사되는 전자 빔을 이용하여 증착하는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.
12. 제11항에 있어서,

    상기 불필요한 마이크로 팁 형성용 금속을 제거하는 단계에서 상기 분할층은 습식 화학 에칭법으로 식각하는 리프트 오프 기법에 의해 제거되는 것을 특징으로 하는 전계 효과 전자 방출 소자의 제조 방법.