KR100299428B1 - 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법 - Google Patents

하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법 Download PDF

Info

Publication number
KR100299428B1
KR100299428B1 KR1019980056855A KR19980056855A KR100299428B1 KR 100299428 B1 KR100299428 B1 KR 100299428B1 KR 1019980056855 A KR1019980056855 A KR 1019980056855A KR 19980056855 A KR19980056855 A KR 19980056855A KR 100299428 B1 KR100299428 B1 KR 100299428B1
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
photoresist
gate
gate insulating
Prior art date
Application number
KR1019980056855A
Other languages
English (en)
Other versions
KR20000041079A (ko
Inventor
최정옥
정효수
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019980056855A priority Critical patent/KR100299428B1/ko
Publication of KR20000041079A publication Critical patent/KR20000041079A/ko
Application granted granted Critical
Publication of KR100299428B1 publication Critical patent/KR100299428B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전계 방출 표시장치 및 그 제조방법에 관한 것으로, 특히 본 발명의 제조방법은 기판 상에캐소우드 전극층을 형성하는 단계와,캐소우드 전극층상에 게이트 절연층, 안티리플렉션층 및 중간층을 적층하는 단계와, 중간층 상에 포토레지스트를 형성하는 단계와, 포토레지스트의 인터페로메트릭 리소그라피공정에 의해 포토레지스트 기둥 어레이를 형성하는 단계와, 포토레지스트 기둥 어레이를 이용하여 상기 안티리플렉션층이 노출되도록 중간층의 노출된 부분을 식각하는 단계와, 남겨진 중간층을 이용하여 게이트 절연층이 노출되도록 안티리플렉션층의 노출된 부분을 식각하는 단계와, 안티리플렉션층의 식각에 의해 노출된 게이트 절연층과 상기 남겨진 중간층 상에 게이트 전극층을 형성하는 단계와, 남겨진 안티리플렉션층을 제거하는 단계와, 남겨진 게이트 전극층을 이용하여캐소우드 전극층이 노출되도록 게이트 절연층을 식각하여 게이트 절연층에 홀 어레이를 형성하는 단계와, 남겨진 게이트 전극층 상에 파팅물질을 경사증착하는 단계와, 결과물 상에 금속층을 수직증착하여 홀 어레이 내에 노출된캐소우드 전극층상에 원추형 에미터 팁을 형성하는 단계와, 파팅물질을 제거하는 단계를 포함한다. 따라서, 본 발명에서는 하프 서브미크론 이하로 게이트 홀을 형성할 수 있어서, 동작전압을 저전압으로 할 수 있다.

Description

하프 서브미크론 이하의 게이트 홀을 가진 전계 방출 표시장치 및 그 제조방법{FED WITH HALF-SUBMICRON GATE HOLE AND METHOD THEREOF}
본 발명은 전계 방출 표시장치(FED : Field Emission Display Device)및 그 제조방법에 관한 것으로서, 특히 인터페로메트릭 리소그라피(interferometric lithography) 기술을 이용한 하프 서브미크론 이하의 직경을 가진 게이트 홀의 형성에 의해 동작전압을 저전압으로 할 수 있고, 생산 코스트를 다운시킬 수 있는 전계 방출 표시장치 및 그 제조방법에 관한 것이다.
FED는 전극구조가 간단하고, 냉음극방식으로 전력소모가 적고, 내부 지지대를 사용함으로써 대화면화에 유리하고 고속동작, 멀티플렉스 어드레싱, 고해상도, 광시야각, 고광도, 완전한 색수행능력 등의 장점을 가진다.
FED는 게이트 전극에 형성된 게이트 홀 내에 형성된 에미터 팁을 가진 캐소우드 전극 및 게이트 전극이 형성된 하부기판과 형광물질이 코팅된 애노우드 전극이 형성된 상부기판을 서로 마주보게 하고, 그 사이에 스페이서를 설치하여 소정 간격을 유지시키고 고진공으로 한다. 이와 같은 FED는 캐소우드 전극과 게이트 전극 및 애노우드 전극 사이에 강한 전계를 형성시키면 진공상태에서 에미터 팁으로부터 전계방출에 의해 전자가 양자역학적 터널링에 의해 방출되어 애노우드 전극을 향해 가속된다.
따라서, 방출전류는 캐소우드 전극과 게이트 전극 및 애노우드 전극 사이에 인가되는 전압의 크기와, 에미터 팁의 기하학적 구조, 팁을 형성하는 물질의 일함수 등에 의해 결정된다. 특히, 게이트 홀은 제조공정에 의해 재현성 있게 인위적으로 조절이 가능하므로 전자방출사양을 결정하는 중요 인자 중 하나다. 즉, 게이트 홀의 직경을 작게 할수록 전자방출이 개시되는 동작개시전압을 낮출 수 있다.
통상적인 마스크 노광에 의한 사진 식각 공정에 의해 형성된 직경 1~1.6 ㎛의 게이트 홀과 게이트 홀 내에 형성된 에미터 팁 사이는 수천 Å의 간격을 가진다. 이와 같은 기하학적 구조에서는 10㎂내외의 방출전류를 얻기 위해서는 게이트와 캐소우드 사이에 100V내외의 인가전압이 요구된다. 이와 같은 고전압의 동작전압은 구동회로의 코스트를 상승시키는 주요인으로 작용하고 그 비용은 표시패널 전체 제작비용의 절반에 육박하는 문제가 있었다.
그러므로, 공정 개선을 통하여 저가이며 저전력이 요구되는 CMOS 기술을 사용하여 구동회로를 구성할 수 있는 FED를 얻기 위한 연구 개발들이 진행되고 있다.
종래에는 게이트 홀을 형성하기 위하여 컨택트 프린터 혹은 스텝퍼 등의 마스크 정렬 노광기를 사용한 리소그래피 기술을 이용한다. 즉 게이트 전극 상부에 포토레지스트를 도포한 후, 게이트 구멍이 패터닝되어 있는 광학 마스크를 매개로 노광하여 마스크의 패턴을 포토레지스트에 전사시키는 방법을 사용한다. 이러한 종래 기술은 마스크 제조기술의 한계와 노광기의 해상도 한계로 인하여 서브미크론 이하의 직경을 가진 게이트 홀을 균일하게 어레이 형태로 제조하기 어렵다. 또한, 마스크 자체의 가격 및 노광기, 특히 스텝퍼 장비의 가격이 고가이고, 마스크와 포토레지스트의 접촉시 마스크의 오염문제로 주기적으로 마스크를 교체하지 않으면 안되므로 마스크 제작비용이 상승되는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 인터페로메트릭 리소그래피 기술을 이용하여 게이트 홀의 직경을 하프 서브미크론 이하로 형성함으로써 동작전압을 낮추고 코스트를 다운시킬 수 있는 전계 방출 표시장치 및 그 제조방법을 제공하는 데 있다.
도 1은 본 발명에 의한 FED의 수직단면 구조를 나타낸 도면.
도 2는 본 발명에 의한 레이저 인터페로메트릭 리소그래피 시스템을 나타낸 도면.
도 3 및 도 4는 인터피어런스 패턴에 의한 노광 에너지와 포토레지스트의 홀 및 기둥 어레이를 나타낸 도면들.
도 5 내지 도 17은 본 발명에 의한 바람직한 일 실시예의 FED 제조방법을 나타낸 도면들.
도 18 내지 도 30은 본 발명에 의한 바람직한 다른 실시예의 FED 제조방법을 나타낸 도면들.
도 31은 본 발명에 의해 제조된 FED의 전류-전압동작특성을 나타낸 그래프.
<도면의 주요부분에 대한 부호의 설명>
10 : 에미터부 11 : 하부기판
12 : 캐소우드 금속층 13 : 게이트 절연층
14 : 게이트 금속층 15 : 게이트 홀
16 : 에미터 팁 20 : 표시부
21 : 상부기판 22 : 애노우드 전극층
23 : 형광물질
100, 200 : 기판 102, 202 : 캐소우드 전극층
104, 204 : 게이트 절연층 114, 206 : 게이트 전극층
106, 208 : 안티리플렉션층 108, 210 : 중간층
110, 212 : 포토레지스트 112 : 포토레지스트 기둥 어레이
116, 216 : 게이트 홀 118, 218 : 파팅층
120, 220 : 에미터 팁 122, 222 : 금속층
214 : 홀 어레이
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 제 1 방법은 기판 상에캐소우드 전극층을 형성하는 단계와, 상기캐소우드 전극층상에 게이트 절연층, 안티리플렉션층 및 중간층을 적층하는 단계와, 상기 중간층 상에 포토레지스트를 형성하는 단계와, 상기 포토레지스트의 인터페로메트릭 리소그래피 기술에 의해 포토레지스트 기둥 어레이를 형성하는 단계와, 상기 포토레지스트 기둥 어레이를식각마스크로이용하여 상기 안티리플렉션층이 노출되도록 상기 중간층의 노출된 부분을 식각하는 단계와, 남겨진 중간층을 이용하여 상기 게이트 절연층이 노출되도록 상기 안티리플렉션층의 노출된 부분을 식각하는 단계와, 상기 안티리플렉션층의 식각에 의해 노출된 게이트 절연층과 상기 남겨진 중간층 상에 게이트 전극층을 형성하는 단계와, 상기 남겨진 안티리플렉션층을 제거하는 단계와, 남겨진 게이트 전극층을 이용하여 상기캐소우드 전극층이 노출되도록 상기 게이트 절연층을 식각하여 게이트 절연층에 홀 어레이를 형성하는 단계와, 상기 남겨진 게이트 전극층 상에 파팅물질을 경사증착하는 단계와, 결과물 상에 금속층을 수직증착하여 상기 홀 어레이 내에 노출된캐소우드 전극층상에 원추형 에미터 팁을 형성하는 단계와, 상기 파팅물질을 제거하는 단계를 구비하는 것을 특징으로 한다.
여기서, 상기 안티리플렉션층의 두께는 500~5,000Å범위이고, 상기 중간층의 두께는 100~500Å범위이고, 상기 포토레지스트 기둥 어레이의 직경은 하프 서브 미크론 이하이고 주기는 0.2~1.0㎛범위인 것이 바람직하다.
본 발명의 제 2 방법은 기판 상에캐소우드 전극층을 형성하는 단계와, 상기캐소우드 전극층상에 게이트 절연층,게이트 전극층, 안티리플렉션층 및 중간층을 적층하는 단계와, 상기 중간층 상에 포토레지스트를 형성하는 단계와, 인터페로메트릭 리소그래피 기술에 의해 상기 포토레지스트에 홀 어레이를 형성하는 단계와, 상기 남겨진 포토레지스트를 이용하여 상기 안티리플렉션층이 노출되도록 상기 중간층의 노출된 부분을 식각하는 단계와, 남겨진 중간층을 이용하여 상기 캐소우드 전극층이 노출되도록 상기 안티리플렉션층,게이트 전극층, 게이트 절연층을 순차적으로 식각하는 단계와, 상기 안티리플렉션층을 제거하는 단계와, 상기 남겨진 게이트 전극층 상에 파팅물질을 경사증착하는 단계와, 결과물 상에 금속층을 수직증착하여 상기 노출된 캐소우드 전극층 상에 원추형 에미터 팁을 형성하는 단계와, 상기 파팅물질을 제거하는 단계를 구비하는 것을 특징으로 한다.
여기서, 상기 안티리플렉션층의 두께는 500~5,000Å범위이고, 상기 중간층의 두께는 100~500Å범위이고, 포토레지스트에 형성된 홀 어레이의 홀 직경은 하프 서브 미크론 이하이고 주기는 0.2~1.0㎛인 것이 바람직하다.
본 발명의 장치는 기판과, 상기 기판 상에 형성된 캐소우드 전극층과, 상기 캐소우드 전극상에 형성된 게이트 절연층과, 상기 게이트 절연층 상에 형성된 게이트 전극층과, 상기 게이트 전극층과 게이트 절연막에 형성된 서브미크론 이하의 직경을 가진 게이트 홀과, 상기 게이트 홀내에 노출된 상기 캐소우드 전극층 상에 형성된 원추형 에미터 팁을 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 의한 하프 서브미크론 이하의 게이트 홀을 가진 FED의 단면 구조를 나타낸다. 도 1에서 10은 에미터부, 또는 방출부이고, 20은 애노우드부, 또는 표시부이다. 에미터부(10)는 하부 유리기판(11) 상에 캐소우드 전극(12), 게이트 절연층(13), 게이트 전극(14)이 각각 순차적으로 형성된다. 게이트 절연층(13)에 형성된 하프 서브미크론 이하, 바람직하기로는 0.1㎛ 의 직경, 을 가진 게이트 홀(15)내의 캐소우드 전극(12) 상에는 원추형 또는 쐐기형의 마이크로팁 또는 에미터 팁(16)이 형성된다. 표시부(20)는 상부 투명 유리기판(21) 일면에 애노우드 전극(22) 및 형광물질(23)을 형성하여서 이루어진다. 애노우드 전극(22)은 ITO(Indium Tin Oxide)와 같은 투명 도전체로 형성된다. 에미터부(10)와 표시부(20) 사이는 소정 간격을 유지하여야 하고, 그 공간은 대략 10E-7 torr 정도의 진공상태로 유지된다. 캐소우드 전극(12)과 게이트 전극(14)의 사이에 동작개시전압이 인가되면, 에미터 팁(16)과 게이트 전극(14) 사이에 고전계가 형성되고 이에 에미터 팁(16)의 표면으로부터 양자역학적인 터널링 현상에 의해 전자가 전계방출에 의해 공간으로 방출되고 방출된 전자는 애노우드 전극(22)과 에미터 팁(16) 사이에 형성된 전기장 내에서 애노우드 전극(22)으로 가속되어 형광물질(23)에 고속으로 충돌하게 되고, 이 충돌에너지에 의해 충돌부위에서 가시광선이 방사되게 된다.
상기 하프 서브미크론 이하의 직경을 가진 게이트 홀은 레이저 인터페로메트릭 리소그래피 기술에 의해 패터닝된다. 레이저 인터페로메트릭 리소그래피 기술은 미국특허 5,142,385에 개시되어 있다. 또한, 다음 두 편의 논문에는 인터페로메트릭 리소그래피 기술을 FED에 적용한 기술이 개시되어 있다.
A. Fernandez, H. T. Nguyen, J. A. Britten, R. D. Boyd, M. D. Perry, D. R. Kania, and A. M. Hawryluk, "Use of interference lithography to pattern arrays of submicron resist structures for field emission flat panel displays", J. Vac. Sci. Technol. B, Vol. 15, 729 (1997)
J. P. Spallas, A. M. Hawryluk and D. R. Kania, "Field emitter arraymask pattrening using laser interfernce lithogray", J. Vac. Sci. Technol. B, Vol. 13, 1973(1995)
도 2는 본 발명에 의한 레이저 인터페로메트릭 리소그래피 시스템을 나타낸다. 도 2에서, 351㎚ 파장을 가진 Ar Ion 레이저 빔(30)은 빔스플리터(31)에 의해 두 개의 빔으로 형성되고, 하나의 빔(32)은 가변 감쇠기(variable attenuator)(33)를 통하여 제 1 미러(34)에 입사된다. 다른 하나의 빔(35)은 일렉트로 옵틱소자(36)를 통하여 제 2 미러(37)에 입사된다.
제 1 미러(34)에서 반사된 빔은 공간필터(38)를 거쳐서 노출 스테이션(40)에 조사된다. 제 2 미러(37)에서 반사된 빔은 공간필터(39)를 거쳐서 노출 스테이션(40)에 조사된다. 노출 스테이션(40)에 조사된 두 빔은 빔스플리터(41)를 거쳐서 각각 포토다이오드(42, 43)에 검출되고, 각각 검출된 두 광신호들은 비교기(44)를 통하여 차신호로 검출되고 검출된 차신호는 일렉트로 옵틱소자(36)에 제공된다.
노출 스테이션(40)에 조사된 두 빔은 서로 간섭을 일으켜서 광간섭패턴을 형성한다. 광간섭패턴의 주기는 다음 수학식으로 표현된다.
P = λ/2sin(2θ/2)
여기서, P는 주기, λ는 파장, 2θ는 두 빔이 이루는 각도이다.
따라서, 포토레지스트의 선폭 및 주기는 인터피어런스 패턴의 주기에 의해 결정되며 인터피어런스 패턴의 주기는 레이저 빔의 파장 및 입사각도에 의해 쉽게 조절할 수 있다. 포토레지스트에 기둥 또는 구멍 형태의 2차원 어레이를 형성하기위해서는 인터피어런스 패턴을 1차 노광시키고, 노광 스테이션을 90도 회전시킨 다음에 2차 노광시킨 다음에 현상하면 된다. 그러므로, 기둥 또는 구멍의 직경은 포토레지스트의 종류 및 노광에너지에 따라서 재현성 있게 조절 가능하다.
노광 에너지가 적을 때는 도 3에 도시한 바와 같이, 포지티브 포토레지스트에 직경 D의 구멍이 형성되고, 노광에너지가 증가되면 도 4에 도시한 바와 같이 구멍이 점차 커지고, 직경 D의 기둥(빗금친 부분)이 형성된다. E1과 E2는 각각 포토레지스트 구조물의 상부 모서리부분과 하부 모서리부분에 해당되는 에너지 레벨이다.
본 발명에서는 인터페로메트릭 리소그래피 기술을 이용하여 마스크 없이 대면적에 걸쳐서 하프 서브미크론 이하, 바람직하기로는 0.1㎛의 직경을 가진 게이트 홀을 형성한다.
본 발명에 따른 FED의 제조방법은 다음과 같다.
도 5 내지 도 17은 본 발명에 따른 바람직한 일 실시예의 FED 제조방법을 나타낸다.
도 5를 참조하면, 유리 또는 실리콘 등의 기판(100)상에 캐소우드 전극층(102)을 형성한다. 기판(100)이 유리인 경우에는 크롬, 몰리브데늄, 또는 텅스텐 등의 금속을 스퍼터링(sputtering)이나 전자빔증착(electron beam evaporation) 등의 공정으로 증착한다. 증착된캐소우드 전극층(102)은 사진식각공정에 의해 캐소우드 전극라인으로 패터닝된다. 캐소우드 전극라인은 두께 200~2,000Å, 선폭 30~300㎛가 바람직하다. 기판이 실리콘인 경우에는 이온주입과확산공정에 의해 캐소우드 라인을 형성한다.
도 6을 참조하면, 캐소우드 전극라인을 게이트 절연층(104)으로 덮는다. 게이트 절연층(104)은 SiH4, TEOS(tetraethoxysilane)를 주원료가스로 하는 플라즈마 화학 증착법(PECVD)을 이용하여 500~5,000Å의 두께로 형성된 실리콘 산화막이 바람직하다.
도 7을 참조하면, 게이트 절연층(104) 상에 안티리플렉션층(106), 중간층(108), 포토레지스트(110)를 순차적으로 적층한다. 안티리플렉션층(106)은 두께 500~5,000Å의 범위로 형성하고, 중간층(108)은 실리콘 산화막을 전자빔 증착법이나 스퍼터링 방법에 의해 100~500Å의 범위로 형성한다.
안티리플렉션층(106)은 레이저 인터페로메트릭 리소그래피를 위하여 인터피어런스 패턴을 포토레지스트(110)에 입사하여 노광할 때, 입사되는 레이저 빔이 레지스트 하부에 놓여 있는 게이트 절연층(104), 캐소우드 전극층(102), 기판(100)으로부터 반사되는 것을 억제한다. 만일 레이저 빔의 반사가 일어나면 그 정상파에 의해 포토레지스트에 패턴이 의도된 대로 정확하게 형성되지 않는다. 따라서, 레이저 빔의 반사를 최소화하기 위하여 안티리플렉션층(106)의 두께는 중간층(108), 게이트 절연층(104), 캐소우드 전극층(102) 및 기판(100)의 물질 종류 및 두께에 따라 다르며 컴퓨터 모델링에 의해 쉽게 예측될 수 있다.
도 8 및 도 9는 포토레지스트(110)에 인터피어런스 패턴을 노광하고, 현상하여 얻은 기둥 어레이(112)를 나타낸다.
본 발명에서는 도 2의 인터페로메트릭 리소그래피 시스템을 이용하여 파장이 351㎚인 아르곤 이온 레이저 빔을 두 빔의 각도가 122.7°이루도록 하면 주기가 0.2㎛인 인터피어런스 패턴을 얻을 수 있다. 인터피어런스 패턴을 포토레지스트(110)에 1차 노광하고, 노광 스테이션을 90도 회전시켜서 2차 노광한 다음에 현상하면, 직경 0.1㎛, 주기 0.2㎛인 기둥 어레이(112)를 형성할 수 있다.
예를들면, 포토레지스트(110)는 일본 스미모토사의 PFI-34(상품명) 포토레지스트를 0.2㎛의 두께로 형성하고, 중간층(108)은 실리콘 산화막을 150Å 두께로 형성하고, 안티리플렉션층(106)은 브루어 사이언스(Brewer Science)사의 XHRi-11(상품명)을 0.125㎛ 두께로 형성하고, 게이트 절연층(104)은 실리콘 산화막을 0.1㎛ 두께로 형성하고, 캐소우드 전극층(102)은 크롬을 사용한 경우에 레이저 빔의 반사도를 0.3%이하로 줄일 수 있다. 노광 에너지를 35~37 mJ/㎠범위에서 조절하여 기둥 어레이(112)를 직경 0.1㎛, 주기 0.2㎛으로 균일하게 형성할 수 있다.
도 10을 참조하면, 형성된 기둥 어레이(112)를 식각마스크로 사용하여 CF4 와 O2의 혼합가스 플라즈마를 사용한 ECR enhanced RIE의 드라이 에칭법을 이용하여중간층(108)을 하부의 안티리플렉션층(106)이 노출되도록 에칭하여 패터닝한다.
도 11을 참조하면, 중간층의 에칭이 완료되면, O2 가스 플라즈마를 사용하여 안티리플렉션층(106)을 하부의 게이트 절연층(104)이 노출되도록 에칭하여 패터닝한다. 이때, O2 가스 플라즈마 드라이 에칭에 의해 기둥 어레이도 같이 에칭되므로, 에칭 완료시에는 패터닝된 중간층(108) 및 안티리플렉션층(106)만이 남게 된다. 따라서, 중간층(108)의 재료는 실리콘 산화막과 같이 O2 가스 플라즈마 드라이에칭에 대해 잘 견디는 재료가 바람직하다.
즉, 중간층(108)은 안티리플렉션층(106)의 패터닝시에 포토레지스트 패턴인 기둥 어레이가 같이 에칭되더라도 안티리플렉션층(106)의 정확한 패터닝을 위한 식각마스크로 제공된다.
도 12를 참조하면, 안티리플렉션층(106)의 패터닝 공정 후에 결과물 상에게이트 전극층(114)을 증착한다. 게이트 전극층(114)은 전자빔 증착법을 이용하여 크롬, 텅스텐 또는 몰리브데늄 등의 금속을 200~2,000Å 범위의 두께로 증착한다. 이때,게이트 전극층(114)은 노출된 게이트 절연층(104)과 남겨진 중간층(108) 상에 각각 형성된다.
도 13을 참조하면, 게이트 전극층(114)을 증착한 후에 시안테크(Cyantech)사의 나노스트립(Nano-strip)을 사용하여 남아 있는 안티리플렉션층(106)을 제거하면, 게이트 절연층(104) 상에 형성된 게이트 전극층(114)만이 남게 된다.
도 14를 참조하면, 남겨진 게이트 전극층(114)을 식각 마스크로 사용하여 게이트 절연층(104)을 CF4, He, H2등의 혼합가스 플라즈마로 드라이 에칭하여 캐소우드 전극라인이 노출되도록 하여, 직경 0.1㎛의 게이트 홀(116) 어레이를 형성한다.
도 15를 참조하면, 게이트 홀 어레이를 형성한 후에, 경사 증착법을 사용하여 파팅층(118)을 형성한다. 파팅층(118)은 전자빔 증착기를 이용하여 기판을 회전시키면서, 80~800Å범위의 두께로 알루미늄 또는 알루미늄 산화막을 10~30°범위의경사각으로 증착하는 것이 바람직하다. 특히, 직경 0.1㎛의 게이트 홀인 경우에는파팅층(118)의 두께는 100??내외가 적당하다. 이와 같은 경사 증착에 의해 게이트 홀(116)의 입구 엣지에서는 게이트 전극층(114)상에 수직 및 수평방향으로 파팅층이 증착되게 되므로, 결국 게이트 홀의 입구를 직경 0.1㎛보다 좁히는 역할을 한다.
도 16을 참조하면, 파팅층(118)을 형성한 후에, 몰리브데늄과 같은 금속층을 전자빔 증착기를 이용하여 1,500~10,000Å 범위의 두께로 수직 증착한다. 수직 증착에 의해 게이트 홀(116)내에 노출된 캐소우드 전극라인 상에는 원추형 에미터 팁(120)이 형성되고, 파팅층(118) 상에는 금속층(122)이 형성되게 된다. 직경 0.1㎛인 경우에는 1,500Å내외가 적당하다. 여기서, 몰리브데늄을 증착하기 전에 크롬을 소정 두께로 증착하는 것이 에미터 팁과 캐소우드 전극라인의 접착력을 향상시킨다.
도 17을 참조하면, NH4OH, NaOH, KOH 등을 사용하여 파팅층(118)을 제거하면, 파팅층(118) 상에 형성된 금속층(122)도 자연히 제거되므로, 도시된 바와 같이 게이트 홀(116)에 원추형 에미터 팁(120)만 남게 된다.
이어서, 게이트 전극층(114)을 통상의 사진식각법을 이용하여 패터닝하여 캐소우드 전극라인과는 직교되도록 30~300㎛의 선폭을 가진 게이트 전극라인을 형성한다.
게이트 전극라인을 형성하는 공정은 게이트 절연층을 에칭하기 전단계나, 혹은 파팅층을 형성하기 전단계에서 수행할 수도 있다.
이와 같이 하여 FED의 에미터부(또는 방출부)의 제작이 완료된다.
도 18 내지 30도는 본 발명에 따른 바람직한 다른 실시예의 FED 제조방법을 나타낸다. 다른 실시예는 상술한 일 실시예와 비교하여 포토레지스트의 기둥 어레이 대신에 포토레지스트에 홀 어레이를 형성한 것이 다르다.
도 18를 참조하면, 유리 또는 실리콘 등의 기판(200)상에 캐소우드 전극층(202)을 형성한다. 기판(200)이 유리인 경우에는 크롬, 몰리브데늄, 또는 텅스텐 등의 금속을 스퍼터링(sputtering)이나 전자빔증착(electron beam evaporation) 등의 공정으로 증착한다. 증착된캐소우드 전극층(202)는 사진식각공정에 의해 캐소우드 전극라인으로 패터닝된다. 캐소우드 전극라인은 두께 200~2,000Å, 선폭 30~300㎛가 바람직하다. 기판이 실리콘인 경우에는 이온주입과 확산공정에 의해 캐소우드 라인을 형성한다.
도 19를 참조하면, 캐소우드 전극라인을 게이트 절연층(204)으로 덮는다. 게이트 절연층(204)은 SiH4, TEOS(tetraethoxysilane)를 주원료가스로 하는 플라즈마 화학 증착법(PECVD)을 이용하여 500~5,000??의 두께로 형성된 실리콘 산화막이 바람직하다. 이어서,게이트 전극층(206)을 증착한다. 게이트 전극층(206)은 전자빔 증착법을 이용하여 크롬, 텅스텐 또는 몰리브데늄 등의 금속을 200~2,000Å 범위의 두께로 증착한다.
도 20을 참조하면, 게이트 전극층(206) 상에 안티리플렉션층(208), 중간층(210), 포토레지스트(212)을 순차적으로 적층한다. 안티리플렉션층(208)은두께 500~5,000Å의 범위로 형성하고, 중간층(210)은 실리콘 산화막을 전자빔 증착법이나 스퍼터링 방법에 의해 100~500Å의 범위로 형성한다.
안티리플렉션층(208)은 레이저 인터페로메트릭 리소그래피를 위하여 인터피어런스 패턴을 포토레지스트(212)에 입사하여 노광할 때, 입사되는 레이저 빔이 레지스트 하부에 놓여 있는 게이트 전극층(206), 게이트 절연층(204), 캐소우드 전극층(202), 기판(200)으로부터 반사되는 것을 억제한다. 만일 레이저 빔의 반사가 일어나면 그 정상파에 의해 포토레지스트에 패턴이 의도된 대로 정확하게 형성되지 않는다. 따라서, 레이저 빔의 반사를 최소화하기 위하여 안티리플렉션층(208)의 두께는 중간층(210), 게이트 전극층(206), 게이트 절연층(204), 캐소우드 전극층(202) 및 기판(200)의 물질 종류 및 두께에 따라 다르며 컴퓨터 모델링에 의해 쉽게 예측될 수 있다.
도 21 및 도 22는 포토레지스트(212)에 인터피어런스 패턴을 노광하고, 현상하여 얻은 홀 어레이(214)를 나타낸다.
본 발명에서는 도 2의 인터페로메트릭 리소그래피 시스템을 이용하여 파장이 351㎚인 아르곤 이온 레이저 빔을 두 빔의 각도가 122.7°이루도록 하면 주기가 0.2㎛인 인터피어런스 패턴을 얻을 수 있다. 인터피어런스 패턴을 포토레지스트(212)에 1차 노광하고, 노광 스테이션을 90도 회전시켜서 2차 노광한 다음에 현상하면, 직경 0.1㎛, 주기 0.2㎛인 홀 어레이(214)를 형성할 수 있다.
예를들면, 포토레지스트(212)는 일본 스미모토사의 PFI-34(상품명) 포토레지스트를 0.2㎛의 두께로 형성하고, 중간층(210)은 실리콘 산화막을 150Å 두께로 형성하고, 안티리플렉션층(208)은 브루어 사이언스(Brewer Science)사의 XHRi-11(상품명)을 700Å 두께로 형성하고, 게이트 전극층(206)은 크롬을 500Å의 두께로 형성하고, 게이트 절연층(204)은 실리콘 산화막을 0.1㎛ 두께로 형성하고, 캐소우드 전극층(202)은 크롬을 사용한 경우에 레이저 빔의 반사도를 0.3% 이하로 줄일 수 있다. 노광에너지를 24~28 mJ/㎠범위에서 조절하여 홀 어레이(214)를 직경 0.1㎛, 주기 0.2㎛으로 균일하게 형성할 수 있다.
도 23을 참조하면, 홀 어레이(214)가 형성된 포토레지스트(212)를 식각마스크로 사용하여 CF4와 O2의 혼합가스 플라즈마를 사용한 ECR enhanced RIE의 드라이 에칭법을 이용하여 중간층(210)을 하부의 안티리플렉션층(208)이 노출되도록 에칭하여 패터닝한다.
도 24을 참조하면, 중간층의 에칭이 완료되면, O2 가스 플라즈마를 사용하여 안티리플렉션층(208)을 하부의 게이트 전극층(206)이 노출되도록 에칭하여 패터닝한다. 이때, O2 가스 플라즈마 드라이 에칭에 의해 포토레지스트(212)도 같이 에칭되므로, 에칭 완료시에는 패터닝된 중간층(210) 및 안티리플렉션층(208)만이 남게 된다. 따라서, 중간층(210)의 재료는 실리콘 산화막과 같이 O2 가스 플라즈마 드라이 에칭에 대해 잘 견디는 재료가 바람직하다.
즉, 중간층(210)은 안티리플렉션층(208)의 패터닝시에 포토레지스트 패턴인 홀 어레이(214)가 형성되어 있는 포토레지스트가 같이 에칭되더라도 안티리플렉션층(208)의 정확한 패터닝을 위한 식각 마스크로 제공된다.
도 25를 참조하면, 안티리플렉션층(208)의 패터닝 공정 후에, 노출된게이트 전극층(206)를 드라이 에칭하여게이트 전극층(206)에 홀 어레이를 전사한다.
도 26을 참조하면, 계속하여 게이트 절연층(204)을 CF4, He, H2등의 혼합가스 플라즈마로 드라이 에칭하여 캐소우드 전극라인이 노출되도록 하여, 직경 0.1㎛의 게이트 홀(216) 어레이를 형성한다.
도 27을 참조하면, 시안테크(Cyantech)사의 나노스트립(Nano-strip)을 사용하여 남아 있는 안티리플렉션층(208)을 제거하면, 게이트 절연층(204) 상에 형성된 게이트 전극층(206)만이 남게 된다.
도 28을 참조하면, 경사증착법을 사용하여 파팅층(218)을 형성한다. 파팅층(218)은 전자빔 증착기를 이용하여 기판을 회전시키면서, 80~800Å범위의 두께로 알루미늄 또는 알루미늄산화막을 10~30°경사각으로 증착하는 것이 바람직하다. 특히, 직경 0.1㎛의 게이트 홀인 경우에는 파팅층(218)의 두께는 100Å내외가 적당하다. 이와 같은 경사 증착에 의해 게이트 홀(216)의 입구 엣지에서는 게이트 전극층(206)상에 수직 및 수평방향으로 파팅층이 증착되게 되므로, 결국 게이트 홀의 입구를 직경 0.1㎛보다 좁히는 역할을 한다.
도 29를 참조하면, 파팅층(218)을 형성한 후에, 몰리브데늄과 같은 금속층을 전자빔 증착기를 이용하여 1,500~10,000Å 범위의 두께로 수직 증착한다. 수직 증착에 의해 게이트 홀(216)내에 노출된 캐소우드 전극라인 상에는 원추형 에미터 팁(220)이 형성되고, 파팅층(218) 상에는 금속층(222)이 형성되게 된다. 직경 0.1㎛인 경우에는 1,500Å내외가 적당하다. 여기서, 몰리브데늄을 증착하기 전에 크롬을 소정 두께로 증착하는 것이 에미터 팁과 캐소우드 전극라인의 접착력을 향상시킨다.
도 30을 참조하면, NH4OH, NaOH, KOH 등을 사용하여 파팅층(218)을 제거하면, 파팅층(218) 상에 형성된 금속층(222)도 자연히 제거되므로, 도시된 바와 같이 게이트 홀(216)에 원추형 에미터 팁(220)만 남게 된다.
이어서, 게이트 전극층(206)을 통상의 사진식각법을 이용하여 패터닝하여 캐소우드 전극라인과는 직교되도록 30~300㎛의 선폭을 가진 게이트 전극라인을 형성한다.
게이트 전극라인을 형성하는 공정은 게이트 절연층을 에칭하기 전단계나, 혹은 파팅층을 형성하기 전단계에서 수행할 수도 있다.
이상, 설명한 바와 같이 본 발명에서는 레이저 인터페로메트릭 리소그래피 기술을 이용하여 게이트 홀의 직경을 0.1㎛로 미세 가공이 가능하여 10~15V 범위의 인가전압에서 전자방출이 개시되므로 도 31에 도시한 바와 같이, 종래의 직경 1.3㎛의 FED에 비하여 동작개시전압을 1/8 정도로 줄일 수 있다. 따라서, FED 패널 비용의 중요한 요소인 구동회로의 코스트를 대폭적으로 다운시킬 수 있다.
또한, 게이트 홀의 직경이 0.1㎛로 형성되면, 게이트 절연층이나, 에미터 팁을 형성하는 물질의 증착 두께도 비례하여 1/10정도로 줄일 수 있으므로 재료비의절감, 공정시간의 단축 등의 효과를 얻을 수 있다.
또한, 노광 마스크 없이 대면적에 걸쳐서 균일한 게이트 홀 어레이를 형성할 수 있므로 고가의 노광 마스크 제작비용을 절감할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (26)

  1. (정정)
    기판 상에캐소우드 전극층을 형성하는 단계;
    상기캐소우드 전극층상에 게이트 절연층, 안티리플렉션층 및 중간층을 적층하는 단계;
    상기 중간층 상에 포토레지스트를 형성하는 단계;
    상기 포토레지스트의 인터페로메트릭 리소그래피공정에 의해 포토레지스트 기둥 어레이를 형성하는 단계;
    상기 포토레지스트 기둥 어레이를식각마스크로 이용하여상기 안티리플렉션층이 노출되도록 상기 중간층의 노출된 부분을 식각하는 단계;
    상기 중간층을 이용하여 상기 게이트 절연층이 노출되도록 상기 안티리플렉션층의 노출된 부분을 식각하는 단계;
    상기 안티리플렉션층의 식각에 의해 노출된 게이트 절연층과 상기 남겨진 중간층 상에 게이트 전극층을 형성하는 단계;
    남겨진 안티리플렉션층을 제거하는 단계;
    남겨진 게이트 전극층을식각마스크로이용하여 상기캐소우드 전극층이노출되도록 상기 게이트 절연층을 식각하여 게이트 절연층에 홀 어레이를 형성하는 단계;
    상기 남겨진 게이트 전극층 상에 파팅물질을 경사증착하는 단계;
    결과물 상에 금속층을 수직증착하여 상기 홀 어레이 내에 노출된캐소우드 전극층상에 원추형 에미터 팁을 형성하는 단계;
    상기 파팅물질을 제거하는 단계를 구비하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 안티리플렉션층의 두께는 500~5,000Å인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 안티리플렉션층의 식각은 O2가스 플라즈마에 의해 건식식각하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 중간층은 상기 안티리플렉션층의 O2가스 플라즈마에 잘 견디는 실리콘 산화막과 같은 물질인 것을 특징으로 전계 방출 표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 중간층의 두께는 100~500Å인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 포토레지스트 기둥 어레이의 직경은 하프 서브 미크론 이하이고 주기는 0.2~1.0㎛인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  7. 제 1 항에 있어서, 상기 포토레지스트 기둥 어레이는 직경 0.1㎛, 주기 0.2㎛인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 파팅물질의 경사증착은 전자빔증착공정에 의해 80~800Å의 두께로 알루미늄 및 알루미늄산화막을 10~30°경사각 범위로 증착하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 파팅물질의 제거는 NH4OH, NaOH, KOH 등의 용액을 이용한 습식식각으로 제거하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  10. 제 1 항에 있어서, 상기 홀 어레이의 각 홀 직경이 0.1㎛인 경우에는 상기 파팅물질의 두께는 대략 100Å인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  11. 제 1 항에 있어서, 상기 홀 어레이의 각 홀 직경이 0.1~0.5㎛인 경우에는 상기 에미터팁을 형성하기 위한 몰리브데늄(Mo)을 1,500~8,000Å범위로 전자빔 증착공정에 의해 수직 증착하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  12. 제 1 항에 있어서, 상기 에미터 팁을 형성하기 위한 금속층을 증착하기 전에 소정 두께의 크롬을 증착하는 단계를 더 구비하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  13. (정정)
    기판상에캐소우드 전극층을 형성하는 단계;
    상기캐소우드 전극층상에 게이트 절연층,게이트 전극층, 안티리플렉션층 및 중간층을 적층하는 단계;
    상기 중간층 상에 포토레지스트를 형성하는 단계;
    인터페로메트릭 리소그래피공정에 의해 상기 포토레지스트에 홀 어레이를 형성하는 단계;
    남겨진 포토레지스트를 이용하여 상기 안티리플렉션층이 노출되도록 상기 중간층의 노출된 부분을 식각하는 단계;
    남겨진 중간층을 이용하여 상기캐소우드 전극층이 노출되도록 상기 안티리플렉션층,게이트 전극층, 게이트 절연층을 순차적으로 식각하는 단계;
    상기 안티리플렉션층을 제거하는 단계;
    상기 남겨진게이트 전극층상에 파팅물질을 경사증착하는 단계;
    결과물 상에 금속층을 수직증착하여 상기 노출된캐소우드 전극층상에 원추형 에미터 팁을 형성하는 단계;
    상기 파팅물질을 제거하는 단계를 구비하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 안티리플렉션층의 두께는 500~5,000Å인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  15. 제 13 항에 있어서, 상기 안티리플렉션층의 식각은 O2가스 플라즈마에 의해 건식식각하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  16. 제 15 항에 있어서, 상기 중간층은 상기 안티리플렉션층의 O2가스 플라즈마에 잘 견디는 실리콘 산화막과 같은 물질인 것을 특징으로 전계 방출 표시장치의 제조방법.
  17. 제 13 항에 있어서, 상기 중간층의 두께는 100~500Å인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  18. 제 13 항에 있어서, 상기 포토레지스트에 형성된 홀 어레이의 홀 직경은 하프 서브 미크론 이하이고 주기는 0.2~1.0㎛인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  19. 제 13 항에 있어서, 상기 포토레지스트에 형성된 홀 어레이는 홀 직경 0.1㎛, 주기 0.2㎛인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  20. 제 13 항에 있어서, 상기 파팅물질의 경사증착은 전자빔증착공정에 의해 80~800Å의 두께로 알루미늄 및 알루미늄산화막을 10~30°경사각 범위로 증착하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  21. 제 20 항에 있어서, 상기 파팅물질의 제거는 NH4OH, NaOH, KOH 등의 용액을 이용한 습식식각으로 제거하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  22. 제 13 항에 있어서, 상기 홀 어레이의 각 홀 직경이 0.1㎛인 경우에는 상기 파팅물질의 두께는 대략 100Å인 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  23. 제 13 항에 있어서, 상기 홀 어레이의 각 홀 직경이 0.1~0.5㎛인 경우에는상기 에미터팁을 형성하기 위한 몰리브데늄(Mo)을 1,500~8,000Å범위로 전자빔 증착공정에 의해 수직 증착하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  24. 제 13 항에 있어서, 상기 에미터 팁을 형성하기 위한 금속층을 증착하기 전에 소정 두께의 크롬을 증착하는 단계를 더 구비하는 것을 특징으로 하는 전계 방출 표시장치의 제조방법.
  25. 기판;
    상기 기판 상에 형성된 캐소우드 전극층;
    상기 캐소우드 전극상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 형성된 게이트 전극층;
    상기 게이트 전극층과 게이트 절연막에 형성된 하프 서브미크론 이하의 직경을 가진 게이트 홀; 및
    상기 게이트 홀 내에 노출된 상기 캐소우드 전극층 상에 형성된 원추형 에미터 팁을 구비한 것을 특징으로 하는 전계 방출 표시장치.
  26. 제 25 항에 있어서, 상기 게이트 홀이 인터페로메트릭 리소그래피 공정을 이용하여 형성된 것을 특징으로 하는 전계 방출 표시장치.
KR1019980056855A 1998-12-21 1998-12-21 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법 KR100299428B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056855A KR100299428B1 (ko) 1998-12-21 1998-12-21 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056855A KR100299428B1 (ko) 1998-12-21 1998-12-21 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR20000041079A KR20000041079A (ko) 2000-07-15
KR100299428B1 true KR100299428B1 (ko) 2001-09-06

Family

ID=19564315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056855A KR100299428B1 (ko) 1998-12-21 1998-12-21 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100299428B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026078A (ko) * 1994-12-10 1996-07-20 이종덕 저전압구동형 전계방출어레이의 제조방법
KR960030292A (ko) * 1995-01-27 1996-08-17 윤종용 전계 방출 표시 소자의 제조 방법
KR19980040856A (ko) * 1996-11-30 1998-08-17 엄길용 전착법을 이용한 에미터의 게이트홀 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026078A (ko) * 1994-12-10 1996-07-20 이종덕 저전압구동형 전계방출어레이의 제조방법
KR960030292A (ko) * 1995-01-27 1996-08-17 윤종용 전계 방출 표시 소자의 제조 방법
KR19980040856A (ko) * 1996-11-30 1998-08-17 엄길용 전착법을 이용한 에미터의 게이트홀 제조방법

Also Published As

Publication number Publication date
KR20000041079A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
Hatzakis Electron resists for microcircuit and mask production
WO2002073313A1 (en) Structured organic materials and devices using low-energy particle beams
US6383828B2 (en) Method of fabricating row lines of a field emission array and forming pixel openings therethrough
US6027388A (en) Lithographic structure and method for making field emitters
JPH0855574A (ja) 電界放出表示装置及びその製造方法
KR100299428B1 (ko) 하프서브미크론이하의게이트홀을가진전계방출표시장치및그제조방법
US20100025715A1 (en) Ultra Dark Polymer
KR20010024571A (ko) 평면장치용 전자방출장치에서의 복수의 세그먼트를 갖는코팅의 형성방법
US5191394A (en) Amorphous silicon photodiode with sloped sidewalls and method of fabrication
KR100442840B1 (ko) 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법
CN1048354C (zh) 半导体器件的t形栅加工方法
US5246468A (en) Method of fabricating a lateral metal-insulator-metal device compatible with liquid crystal displays
US6008064A (en) Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP)
JP3362506B2 (ja) 電子放出素子の製造方法
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
KR100865622B1 (ko) 디스플레이의 휘도 향상을 위한 광자결정 구조의 형성방법
JP4037324B2 (ja) 電界放出ディスプレイの製造方法
KR100291552B1 (ko) 박막형 광로 조절 장치의 금속층 패터닝 방법
US5893787A (en) Application of fast etching glass for FED manufacturing
KR0144430B1 (ko) 반도체 소자의 패턴 형성방법
KR20050035570A (ko) 전자빔 프로젝션 리소그라피용 에미터와 그 작동 방법 및제조 방법
KR100780286B1 (ko) 자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브 전계방출 표시소자의 제조방법
KR100577780B1 (ko) 전계방출 표시소자의 제조방법
KR100235304B1 (ko) Fed용 스페이서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040603

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee