JP2018152418A - 半導体装置の製造方法及びエッチング用マスク - Google Patents

半導体装置の製造方法及びエッチング用マスク Download PDF

Info

Publication number
JP2018152418A
JP2018152418A JP2017046391A JP2017046391A JP2018152418A JP 2018152418 A JP2018152418 A JP 2018152418A JP 2017046391 A JP2017046391 A JP 2017046391A JP 2017046391 A JP2017046391 A JP 2017046391A JP 2018152418 A JP2018152418 A JP 2018152418A
Authority
JP
Japan
Prior art keywords
layer
film
mask
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017046391A
Other languages
English (en)
Inventor
山崎　壮一
Soichi Yamazaki
壮一 山崎
一仁 古本
Kazuhito Furumoto
一仁 古本
浩介 堀部
Kosuke Horibe
浩介 堀部
圭介 菊谷
Keisuke Kikutani
圭介 菊谷
坂田　敦子
Atsuko Sakata
敦子 坂田
和田　純一
Junichi Wada
純一 和田
佐々木　俊行
Toshiyuki Sasaki
俊行 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017046391A priority Critical patent/JP2018152418A/ja
Priority to US15/695,918 priority patent/US10763122B2/en
Publication of JP2018152418A publication Critical patent/JP2018152418A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】アスペクト比の高いホールや溝のエッチングに適した半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、タングステン、タンタル、ジルコニウム、ハフニウム、モリブデン、ニオブ、ルテニウム、オスミウム、レニウム、およびイリジウムの群より選ばれた少なくとも１種の第１金属を含む被エッチング層上に、アルミニウムまたはアルミニウム化合物を含むマスク層を形成し、前記マスク層をパターニングし、前記パターニングされたマスク層を用いて前記被エッチング層をエッチングし、前記被エッチング層にホールまたは溝を形成する。【選択図】図１０

Description

実施形態は、半導体装置の製造方法及びエッチング用マスクに関する。
例えば、３次元構造のメモリセルアレイの製造方法においては、異種材料が交互に積層
された積層体にホールを形成する技術が求められるが、ビット密度増大のため積層数が増
え、積層体が厚くなると、高アスペクト比のホールの形成が求められる。アスペクト比の
高いホールを形成するエッチングでは、マスクのエッチング量も増大し、マスク形状が劣
化しやすい。マスク形状の劣化は、積層体に形成されるホールの形状や寸法に影響する。
特開平２−２７７１３号公報
実施形態は、アスペクト比の高いホールや溝のエッチングに適した半導体装置の製造方
法及びエッチング用マスクを提供する。
実施形態の半導体装置の製造方法は、タングステン、タンタル、ジルコニウム、ハフニ
ウム、モリブデン、ニオブ、ルテニウム、オスミウム、レニウム、およびイリジウムの群
より選ばれた少なくとも１種の第１金属を含む被エッチング層上に、アルミニウムまたは
アルミニウム化合物を含むマスク層を形成し、前記マスク層をパターニングし、前記パタ
ーニングされたマスク層を用いて前記被エッチング層をエッチングし、前記被エッチング
層にホールまたは溝を形成する。
実施形態の半導体装置の模式斜視図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 各種材料の膜のエッチングレートを示すグラフ。 各種材料の膜のエッチングレートを示すグラフ。 各種材料の断面構造を示す図。
（第１の実施形態）
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
実施形態の半導体装置は、半導体記憶装置である。
図１は、実施形態の半導体記憶装置におけるメモリセルアレイ１の模式斜視図である。
図１において、基板１０の主面に対して平行な方向であって相互に直交する２方向をＸ
方向およびＹ方向とし、これらＸ方向およびＹ方向の双方に対して直交する方向をＺ方向
（積層方向）とする。
メモリセルアレイ１は、基板１０と、基板１０の主面上に設けられた積層体１００と、
複数の柱状部ＣＬと、導電材ＬＩと、積層体１００の上に設けられた上層配線と、を有す
る。図１には、上層配線として、ビット線ＢＬとソース層ＳＬを示す。
柱状部ＣＬは、積層体１００内を積層方向（Ｚ方向）に延びる円柱もしくは楕円柱状に
形成されている。導電材ＬＩは、上層配線と基板１０との間で、積層体１００の積層方向
（Ｚ方向）およびＸ方向に広がり、積層体１００をＹ方向に分離している。
複数の柱状部ＣＬは、例えば千鳥配置されている。または、複数の柱状部ＣＬは、Ｘ方
向およびＹ方向に沿って正方格子配置されていてもよい。
積層体１００上に、複数のビット線（例えば金属）ＢＬが設けられている。複数のビッ
ト線ＢＬはＸ方向に互いに分離し、それぞれのビット線ＢＬはＹ方向に延びている。
柱状部ＣＬの上端は、コンタクト部Ｃｂを介してビット線ＢＬに接続されている。導電
材ＬＩによってＹ方向に分離されたそれぞれの領域（ブロック）から１つずつ選択された
複数の柱状部ＣＬが、共通の１本のビット線ＢＬに接続されている。
図２（ａ）は、積層体１００、柱状部ＣＬ、および導電材ＬＩの模式断面図である。図
２（ａ）は、図１におけるＹ−Ｚ面に対して平行な断面を表す。
積層体１００は、基板１０の主面上に積層された複数の導電層７０と複数の絶縁層４０
とを有する。絶縁層４０を介して所定周期で複数の導電層７０がＺ方向に積層されている
。
導電層７０は、例えばタングステンを主成分として含むタングステン層である。絶縁層
４０は、例えば酸化シリコン（ＳｉＯ２）を主成分として含む。
図２（ｂ）は、図２（ａ）におけるメモリセル部の拡大図である。
図２（ｂ）に示すように、柱状部ＣＬは、メモリ膜３０と、半導体膜２０と、絶縁性の
コア膜５０とを有する。半導体膜２０は、積層体１００内を積層方向（Ｚ方向）にパイプ
状に延びている。メモリ膜３０は、導電層７０と半導体膜２０との間に設けられ、半導体
膜２０を外周側から囲んでいる。コア膜５０は、パイプ状の半導体膜２０の内側に設けら
れている。
半導体膜２０の上端は、図１に示すコンタクト部Ｃｂを介してビット線ＢＬに電気的に
接続している。
メモリ膜３０は、第１絶縁膜としてのトンネル絶縁膜３１と、電荷蓄積膜３２と、第２
絶縁膜としてのブロック絶縁膜３４とを有する。電荷蓄積膜３２、トンネル絶縁膜３１、
および半導体膜２０は、積層体１００の積層方向に連続して延びている。導電層７０と半
導体膜２０との間に、導電層７０側から順に、ブロック絶縁膜３４、電荷蓄積膜３２、お
よびトンネル絶縁膜３１が設けられている。つまり、トンネル絶縁膜３１は半導体膜２０
に接している。電荷蓄積膜３２は、ブロック絶縁膜３４とトンネル絶縁膜３１との間に設
けられている。
半導体膜２０、メモリ膜３０、および導電層７０は、メモリセルＭＣを構成する。メモ
リセルＭＣは、半導体膜２０の周囲を、メモリ膜３０を介して、導電層７０が囲んだ縦型
トランジスタ構造を有する。
その縦型トランジスタ構造のメモリセルＭＣにおいて、半導体膜２０はチャネルとして
機能し、導電層７０はコントロールゲート（制御電極）として機能する。電荷蓄積膜３２
は半導体膜２０から注入される電荷を蓄積するデータ記憶層として機能する。
実施形態の半導体装置は、データの消去・書き込みを電気的に自由に行うことができ、
電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。
メモリセルＭＣは、例えばチャージトラップ型のメモリセルである。電荷蓄積膜３２は
、絶縁性の膜中に電荷を捕獲するトラップサイトを多数有するものであって、例えば、シ
リコン窒化膜を含む。
トンネル絶縁膜３１は、半導体膜２０から電荷蓄積膜３２に電荷が注入される際、また
は電荷蓄積膜３２に蓄積された電荷が半導体膜２０へ拡散する際に電位障壁となる。トン
ネル絶縁膜３１は、例えば酸化シリコンを含む。
ブロック絶縁膜３４は、電荷蓄積膜３２に蓄積された電荷が導電層７０へ拡散するのを
防止する。ブロック絶縁膜３４は、例えばシリコン酸化膜を含む。また、ブロック絶縁膜
３４は、消去動作時における導電層７０からの電子のバックトンネリングを抑制する。
ブロック絶縁膜３４は、隣接する導電層７０と絶縁層４０との間にも設けられている。
導電層７０と電荷蓄積膜３２との間のブロック絶縁膜３４と、導電層７０と絶縁層４０
との間のブロック絶縁膜３４は連続して一体に設けられている。
導電層７０とブロック絶縁膜３４との間に、窒化膜６０が設けられている。窒化膜６０
は、例えば窒化チタン膜を含む。窒化膜６０は、導電層７０とブロック絶縁膜３４との間
の密着性を高める。また、窒化膜６０は、導電層７０に含まれる金属のブロック絶縁膜３
４側への拡散を防止する。
絶縁層４０の側面と、電荷蓄積膜３２との間には、窒化膜６０およびブロック絶縁膜３
４は設けられていない。絶縁層４０の側面と電荷蓄積膜３２との間には、カバー絶縁膜３
３が設けられている。カバー絶縁膜３３は、例えばシリコン酸化膜である。
図１に示すように、柱状部ＣＬの上端部にはドレイン側選択トランジスタＳＴＤが設け
られ、下端部にはソース側選択トランジスタＳＴＳが設けられている。複数の導電層７０
のうちの例えば最下層の導電層７０は、ソース側選択トランジスタＳＴＳのコントロール
ゲート（制御電極）として機能する。複数の導電層７０のうちの例えば最上層の導電層７
０は、ドレイン側選択トランジスタＳＴＤのコントロールゲート（制御電極）として機能
する。ドレイン側選択トランジスタＳＴＤおよびソース側選択トランジスタＳＴＳは、メ
モリセルＭＣと同様、積層体１００の積層方向（Ｚ方向）に電流が流れる縦型トランジス
タである。
ドレイン側選択トランジスタＳＴＤと、ソース側選択トランジスタＳＴＳとの間には、
複数のメモリセルＭＣが設けられている。それら複数のメモリセルＭＣ、ドレイン側選択
トランジスタＳＴＤ、およびソース側選択トランジスタＳＴＳは、半導体膜２０を通じて
直列接続され、１つのメモリストリングを構成する。このメモリストリングが、Ｘ−Ｙ面
に対して平行な面方向に例えば千鳥配置され、複数のメモリセルＭＣがＸ方向、Ｙ方向お
よびＺ方向に３次元的に設けられている。
積層体１００をＹ方向に分離する導電材ＬＩのＹ方向の両側壁には、図２（ａ）に示す
ように、絶縁膜４２が設けられている。絶縁膜４２は、積層体１００と導電材ＬＩとの間
に設けられている。図１において、絶縁膜４２の図示は省略している。
導電材ＬＩは、例えばタングステンを主成分として含む金属材である。その導電材ＬＩ
の上端は、積層体１００の上に設けられた図１に示すソース層ＳＬに接続されている。導
電材ＬＩの下端は、図２（ａ）に示すように、基板１０に接している。また、半導体膜２
０の下端は基板１０に接している。基板１０は、例えば、不純物がドープされ導電性をも
つシリコン基板である。したがって、半導体膜２０の下端は、基板１０および導電材ＬＩ
を介して、ソース層ＳＬと電気的に接続されている。
柱状部ＣＬを構成する膜は、積層体１００に形成されるメモリホール内に形成される。
そのメモリホールは例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法で形
成される。記憶容量の大容量化には、メモリセルの高密度形成が求められる。例えば、メ
モリホールの直径は１００ｎｍ以下、導電層７０の積層数は数十〜百層程度が求められ、
このときのメモリホールは非常に高いアスペクト比の微細孔となる。
今後さらに大容量化が進み、被エッチング層となる積層体１００の厚さが増大すると、
メモリホールのアスペクト比が増大し、適切な形状のホール形成がますます困難になると
予想される。
次に、図３〜図８を参照して、本実施形態の半導体装置の製造方法について説明する。
図３に示すように、基板１０上に、被エッチング層として積層体１００が形成される。
基板１０は、例えばシリコン基板である。
基板１０の主面上に絶縁層４０が形成され、その絶縁層４０上に、絶縁層４０とは異種
材料の犠牲層４１が形成される。以降、絶縁層４０と犠牲層４１とを交互に積層する工程
が複数回繰り返され、複数の絶縁層４０と複数の犠牲層４１とを有する積層体１００が基
板１０上に形成される。
絶縁層４０として例えばシリコン酸化膜（ＳｉＯ２膜）がＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成され、犠牲層４１として例えばシリコン窒
化膜（ＳｉＮ膜）がＣＶＤ法で形成される。犠牲層４１は後の工程で除去され、その犠牲
層４１が除去された空隙（スペース）には、ブロック絶縁膜３４、窒化膜６０、および導
電層７０が形成される。
犠牲層４１は、絶縁層４０に対して高いエッチング選択比をもつものであればよく、シ
リコン窒化膜に限らない。例えば、犠牲層４１としてＣＶＤ法で多結晶シリコン膜を形成
してもよい。
積層体１００上には、図４（ａ）に示すように、第１マスク層８１が形成される。第１
マスク層８１上には第２マスク層８２が形成される。第２マスク層８２上にはレジスト８
３が形成される。
第１マスク層８１は、積層体１００（絶縁層４０および犠牲層４１）とは例えば異種材
料の層である。第１マスク層８１は、例えばタングステン（Ｗ）を含み、さらにボロン（
Ｂ）と、カーボン（Ｃ）を含んでいても良い。第１マスク層８１におけるタングステンの
組成比は、例えばボロンの組成比およびカーボンの組成比よりも高い。ここでの組成比は
ａｔｏｍｉｃ ｐｅｒｃｅｎｔを表す。第１マスク層８１は、例えば、スパッタ法、プラ
ズマＣＶＤ法、または熱ＣＶＤ法で形成される。
第２マスク層８２は、例えば、アルミニウム（Ａｌ）またはアルミニウムを含む化合物
の層である。すなわち、第２マスク層８２は、例えば、アルミニウム層、酸化アルミニウ
ム（ＡｌＯｘ）を主成分として含むアルミニウム酸化物層、ホウ化アルミニウム（ＡｌＢ
ｘ）を主成分として含むアルミニウムホウ化物層、窒化アルミニウム（ＡｌＮｘ）を主成
分として含むアルミニウム窒化物層である。ただし第２マスク層８２の種類は上記に限定
されない。第２マスク層８２は例えばスパッタ法、プラズマＣＶＤ法、または熱ＣＶＤ法
で形成される。
レジスト８３は例えば塗布法で形成される。
図４（ｂ）に示すように、レジスト８３に対する露光および現像により、レジスト８３
に複数のホール８３ａが形成される。
図５（ａ）に示すように、ホール８３ａが形成されたレジスト８３をマスクにしたＲＩ
Ｅ法により、第２マスク層８２がパターニングされる。複数のホール８２ａが第２マスク
層８２に形成される。
同様に、図５（ｂ）に示すように、レジスト８３および第２マスク層８２をマスクにし
たＲＩＥ法により、第１マスク層８１がパターニングされる。複数のホール８１ａが第１
マスク層８１に形成される。このときのエッチングガスとして、フッ素を含むガス、酸化
性ガス、及び珪素と塩素を含むガスが用いられる。フッ素を含むガスとしては、例えばＣ
Ｆ４、Ｃ４Ｆ８、Ｃ４Ｆ６、またはＣＨＦ３を含むガス等が考えられる。酸化性ガスとし
ては、Ｏ２、Ｏ３、ＣＯ、ＣＯ２、またはＮ２Ｏを含むガス等が考えられる。珪素と塩素
を含むガスとしてはＳｉＣｌ４、ＳｉＨ２Ｃｌ２等が考えられる。第１マスク層８１のエ
ッチング中に、レジスト８３は消失してもよい。
次に図６（ａ）に示すように、第１マスク層８１をマスクにしたＲＩＥ法により、積層
体１００がパターニングされる。複数のメモリホールＭＨが積層体１００に形成される。
この時、積層体１００のエッチングはフッ素を含むガスを用いて行われ、同じエッチング
ガスを用いて犠牲層４１と絶縁層４０が連続してエッチングされる。
本実施形態によれば、タングステンを含む第１マスク層８１のエッチングマスクとして
、アルミニウムを含む第２マスク層８２を用いる。
図１３は、各種材料の膜に対するエッチングレートの測定結果を表す。図１３はＣＦ４
／Ｏ２／ＳｉＣｌ４＝４０／６０／２４ｓｃｃｍのガス条件でエッチングしたものとする
。なお、エッチング装置は特に限定されない。
図１３の測定結果を見ると、タングステン膜のエッチングレートは約２８５ｎｍ／ｍｉ
ｎであり、アルミニウム化合物膜のエッチングレートはいずれも３５ｎｍ／ｍｉｎ以下で
ある。つまり、アルミニウム化合物膜に対し、タングステン膜は高エッチング選択比を有
する。また、図１３に示すようにタングステンに限らず、モリブデン（Ｍｏ）、ニオブ（
Ｎｂ）、タンタル（Ｔａ）を主成分とする膜においてもアルミニウムに対する高エッチン
グ選択比を有する。
つまり、タングステン、モリブデン、ニオブ、タンタルを主成分とするマスクを第１マ
スク層８１として用い、第１マスク層８１のエッチングマスクとして例えばアルミニウム
化合物を含むマスクを第２マスク層８２として用いることで、その他の材料を用いた場合
と比較して第２マスク層８２の膜厚を小さくすることができる。
第１マスク層８１に主成分として含まれる金属であるタングステンは、半導体プロセス
でよく使われる金属の中でもイオンによるスパッタリング率が同程度のグループに属し、
モリブデン、ニオブ、タンタルも同様である。そのため、第１マスク層８１に主成分とし
て含まれる金属としては、上記以外にも、ジルコニウム、ハフニウム、ルテニウム、オス
ミウム、レニウム、またはイリジウムを用いることができる。
すなわち、第１マスク層８１は、タングステン、タンタル、ジルコニウム、ハフニウム
、モリブデン、ニオブ、ルテニウム、オスミウム、レニウム、およびイリジウムの群より
選ばれた少なくとも１種の金属を含む。
上記金属の中でも、タングステン、タンタル、ジルコニウム、ハフニウム、モリブデン
、およびニオブは、半導体プロセスでの適用実績が有り、汚染リスクの可能性が低いこと
から、他の金属よりも望ましい。
なお、上記のメモリホールＭＨのエッチングにおいて、図６（ｂ）に示すように、積層
体１００と第１マスク層８１との間に、中間層８４を形成してエッチングを行なってもよ
い。中間層８４は、積層体１００及び第１マスク層８１とは異種材料の層である。中間層
８４は、例えば、アモルファスカーボンを主成分として含むアモルファスカーボン層、炭
化ホウ素（ＢＣ）を主成分として含む炭化ホウ素層、窒化ホウ素（ＢＮ）を主成分として
含む窒化ホウ素層、または、アモルファスシリコン（α−Ｓｉ）を主成分とするアモルフ
ァスシリコン層である。中間層８４は例えばプラズマＣＶＤ法で形成される。
以上説明した第１及び第２マスク層８１、８２を使ったエッチングにより、図７（ａ）
に示すように、複数のメモリホールＭＨが積層体１００に形成される。メモリホールＭＨ
は、積層体１００の積層方向（Ｚ方向）に延び、積層体１００を貫通して基板１０に達す
る。
メモリホールＭＨ内には、図７（ｂ）に示す拡大図のように、積層膜８０、半導体膜２
０、およびコア膜５０が形成される。積層膜８０は、カバー絶縁膜３３と、電荷蓄積膜３
２と、トンネル絶縁膜３１とを含む。
まず、メモリホールＭＨの側面に、カバー絶縁膜３３として例えばシリコン酸化膜（Ｓ
ｉＯ２膜）が例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によ
り形成される。カバー絶縁膜３３は、メモリホールＭＨの底にも形成される。
カバー絶縁膜３３の内側に、電荷蓄積膜３２及びトンネル絶縁膜３１が順にＡＬＤ法に
より形成される。
積層膜８０の内側には空洞が残され、その空洞の下のメモリホールＭＨの底に堆積した
積層膜８０の一部は例えばＲＩＥ法により除去される。この後、トンネル絶縁膜３１の側
面に半導体膜２０を形成する。
半導体膜２０は、図８（ａ）に示すようにメモリホールＭＨの底にも形成され、基板１
０に接する。半導体膜２０として、例えば、シリコン膜がＣＶＤ法で形成される。半導体
膜２０の内側には空洞が残され、その空洞にコア膜５０が埋め込まれる。
次に、図８（ａ）に示すように、積層体１００に溝９１を形成する。この溝９１を形成
するときも、メモリホールＭＨを形成するときと同様のマスクを用いた同様のＲＩＥ法で
形成することができる。溝９１は、紙面奥行き方向（Ｘ方向）に延び、積層体１００をＹ
方向に分離する。
次に、図８（ｂ）に示すように、溝９１を通じて供給される例えば熱燐酸を用いたウェ
ットエッチングにより、犠牲層４１を除去する。犠牲層４１の除去により、絶縁層４０の
間に空隙（またはスペース）９２が形成される。電荷蓄積膜３２はカバー絶縁膜３３によ
って保護される。さらに、ウェットエッチングを続けると、空隙９２に面していたカバー
絶縁膜３３が除去され、空隙９２に電荷蓄積膜３２が露出する。
次に、空隙９２の内壁から順にブロック絶縁膜３４、窒化膜６０を形成する。ブロック
絶縁膜３４及び窒化膜６０は、空隙９２に露出する絶縁層４０の上面、下面、および電荷
蓄積膜３２に沿ってコンフォーマルに形成される。
導電層７０として、例えばタングステン層が空隙９２に埋め込まれる。
その後、溝９１内に、絶縁膜４２を介して導電材ＬＩが形成され、図１に示すビット線
ＢＬ、ソース層ＳＬなどが形成される（図２（ａ）参照）。
以上のようにして本実施形態の半導体装置が完成する。
本実施形態に係る半導体装置の製造方法によれば、積層体１００にメモリホールＭＨを
形成する際のエッチング時に、タングステンを含む第１マスク層のエッチングマスクとし
てアルミニウム化合物を含む第２マスク層を用いることで、第２マスク層を薄膜化できる
。
薄膜化したマスクにより、マスクの加工時間を短縮できるため生産性が高くなる。さら
には薄膜化したマスクを用いて被加工膜を加工する際にアスペクト比がより低くなるため
、エッチングレートをさらに増大させ生産性を高くすることが可能になる。
（第２の実施形態）
以下、第２の実施形態に係る半導体装置及びその製造方法について説明する。
第２の実施形態は第１の実施形態と比較して、積層体の製造方法及び第１マスク層を用
いない点が異なる。以降の説明において第１の実施形態と異なる部分のみを説明し、同様
な部分はその説明を省略する。
図９は第２の実施形態の半導体装置のＹＺ断面、及びメモリセル部の拡大図を示す。な
お、第１の実施形態の図２に相当し、図９で示す以外の構成は第１の実施形態と同様であ
る。
図９に示すように、積層体２００は、複数の導電層７０と、複数の絶縁層４０とを有す
る。複数の導電層７０、複数の絶縁層４０は、基板１０の主面に対して垂直な方向（Ｚ方
向）に、それぞれ交互に積層されている。
導電層７０は、タングステン、タンタル、ジルコニウム、ハフニウム、モリブデン、ニ
オブ、ルテニウム、オスミウム、レニウム、およびイリジウムの少なくともいずれかを含
む。特に、半導体プロセスでの適用実績があるタングステンが望ましい。絶縁層４０は、
酸化シリコンを主成分として含む。
メモリ膜３０は、ブロック絶縁膜３４、電荷蓄積膜３２、およびトンネル絶縁膜３１を
有する積層膜である。ブロック絶縁膜３４、電荷蓄積膜３２、トンネル絶縁膜３１、およ
び半導体膜２０は、積層体２００の積層方向に連続して延びている。積層体２００と半導
体膜２０との間に、積層体２００側から順に、ブロック絶縁膜３４、電荷蓄積膜３２、お
よびトンネル絶縁膜３１が設けられている。第１の実施形態とは異なり、例えばブロック
絶縁膜３４は積層方向に連続している。
なお、本実施形態の半導体装置のその他の構造及び機能は第１の実施形態と同様である
。
次に、本実施形態に係る半導体装置の製造方法について図を用いて説明する。
図１０（ａ）に示すように、基板１０上に被エッチング層として積層体２００が形成さ
れる。積層体２００は基板１０上に絶縁層４０と導電層７０が例えばスパッタ法またはＣ
ＶＤ法によって交互に積層することにより形成される。
積層体２００上には、第２マスク層８２が形成される。第２マスク層８２上にはレジス
ト８３が形成される。なお、第２マスク層８２と積層体２００との間に中間層を設けても
良い。中間層は例えば、アモルファスカーボンを主成分として含むアモルファスカーボン
層、炭化ホウ素（ＢＣ）を主成分として含む炭化ホウ素層、窒化ホウ素（ＢＮ）を主成分
として含む窒化ホウ素層、または、アモルファスシリコンを主成分とするアモルファスシ
リコン層である。中間層は例えばプラズマＣＶＤ法で形成される。
第２マスク層８２は、第１の実施形態と同様なアルミニウムまたはアルミニウム化合物
を含む層である。レジスト８３も第１の実施形態と同様である。
図１０（ｂ）に示すように、レジスト８３に対する露光および現像により、レジスト８
３に複数のホール８３ａが形成され、そのホール８３ａが形成されたレジスト８３をマス
クにしたＲＩＥ法により、第２マスク層８２がパターニングされる。複数のホール８２ａ
が第２マスク層８２に形成される（図１１（ａ））。
次に、図１１（ｂ）に示すように、第２マスク層８２をマスクにしたＲＩＥ法により積
層体２００がパターニングされ、複数のメモリホールＭＨが積層体２００に形成される。
この時、積層体２００をエッチングする際のエッチングガスは、フッ素を含むガス、酸化
性ガス、及び珪素と塩素を含むガスである、例えばＣＦ４／Ｏ２／ＳｉＣｌ４ガスが用い
られる。以下、その理由について説明する。
本実施形態の積層体２００は例えばシリコン酸化膜を含む絶縁層とタングステンを含む
導電層とが交互に積層された構造を有する。ＣＦ４／Ｏ２／ＳｉＣｌ４ガスをエッチング
ガスとして用いた場合、図１２に示すように、Ｏ２／ＳｉＣｌ４ガスの反応によって生じ
るＳｉＯ２（堆積物Ｄ）が第２マスク層８２上に堆積し、エッチング時に堆積物Ｄが優先
的にエッチングされるため、より第２マスク層８２のエッチング選択比を向上させること
ができる。
さらには、第２マスク層８２は上述したようにアルミニウムまたはアルミニウム化合物
を含む層である。図１３に示すように、ＣＦ４／Ｏ２／ＳｉＣｌ４ガスを用いた条件下で
のアルミニウム化合物のエッチングレートは極めて低くなっている。つまり、酸化シリコ
ン及びタングステンのアルミニウムまたはアルミニウム化合物に対するエッチング選択比
が高いため、第２マスク層８２をより薄膜化することができる。
なお、エッチングガスの流量は、例えばＣＦ４／Ｏ２／ＳｉＣｌ４＝４０／６０／２４
ｓｃｃｍである。ただし、上記に限定されずフッ素を含むガス、酸素を含むガス、珪素及
び塩素を含むガスの流量比が４０：６０：２４の他の流量を含む。
メモリホール形成後は、図９に示すようにメモリ膜３０、半導体膜２０、コア膜５０を
形成し、本実施形態に係る半導体装置が完成する。
本実施形態に係る半導体装置の製造方法によれば、絶縁層及び導電層からなる積層体の
エッチングマスクとしてアルミニウム化合物を含むマスクを用いることでマスクを薄膜化
することができる。
また、エッチングガスとしてフッ素を含むガス、酸化性ガス、及び珪素と塩素を含むガ
スを用いることで、エッチングマスクの表層に堆積した堆積物が優先的にエッチングされ
、より第２マスク層８２のエッチング選択比を向上させることができる。つまり、よりマ
スク層を薄膜化することができる。さらには絶縁層と導電層のエッチングレートの差が大
きくないため、絶縁層と導電層を一度に加工でき、より生産性を高くすることができる。
なお、上述した堆積物はマスクの表層に堆積するためエッチングを阻害することはない
。
（第３の実施形態）
以下、第３の実施形態について説明する。
第３の実施形態は第２の実施形態と比較して第２マスク層８２の材料が異なる。本実施
形態の半導体装置は第２の実施形態と同様な絶縁層と導電層の積層体でありその製造方法
についても第２の実施形態と同様である。
本実施形態の第２マスク層８２‘は、アルミニウムまたはアルミニウム化合物と、塩化
物の沸点が８００℃以上の金属を含む金属化合物または合金の層である。塩化物の沸点が
８００℃以上の金属とは、例えばクロム（Ｃｒ）である。本実施形態では、第２マスク層
８２’は例えば第１及び第２の実施形態で用いたアルミニウム化合物の層に塩化物の沸点
が８００℃以上の金属であるクロムを添加する。
第２の実施形態で示した半導体装置の製造方法において、第２マスク層８２‘をエッチ
ングマスクとして積層体２００をエッチングする際(図１１（ａ）参照)に、例えばエッチ
ング条件によっては塩素を含むガスの反応が大きくなり、第２マスク層８２のエッチング
レートが大きくなってしまう虞がある。一方で、本実施形態の第２マスク層８２’のよう
に、アルミニウムまたはアルミニウム化合物に例えばクロムを添加することにより、塩素
を含むガスの反応が大きい条件下でも第２マスク層８２‘のエッチングレート抑制するこ
とができる。
以下、その理由について説明する。例えば、第２マスク層８２で用いられるアルミニウ
ムの塩化物（例えば、Ａｌ２Ｃｌ６）の沸点は約１６０℃である。つまり、アルミニウム
の塩化物は揮発しやすいということが考えられる。そのため塩素を含むガスを用いたエッ
チングにおいて、第２マスク層８２のエッチングレートが大きくなる虞がある。一方でク
ロムの塩化物（ＣｒＣｌ２またはＣｒＣｌ３）の沸点はそれぞれ１３０４℃、９４５℃で
ある。そのためクロムのように塩化物の沸点が高い（つまり揮発しにくい）材料を第２マ
スク層８２に添加することによりエッチングレートを抑制できる。
したがって、塩素を含むガスの反応が大きくなる条件下においても、第２の実施形態と
同様の効果を有した半導体装置の製造が可能となる。
なお、第２マスク層８２‘のクロム含有量は例えば２〜６６．７ ａｔｏｍｉｃ ｐｅ
ｒｃｅｎｔが考えられる。
図１４に、図１３とは異なる条件でのアルミニウムのエッチングレートを示す。横軸は
クロムの含有量（ａｔｏｍｉｃ ｐｅｒｃｅｎｔ）、縦軸はエッチングレート（ｎｍ／ｍ
ｉｎ）である。
図１４に示すように、ここでの条件ではクロムを０ ａｔｏｍｉｃ ｐｅｒｃｅｎｔ含
む（つまり、クロムを含まない）アルミニウム化合物のエッチングレートは約４１ ｎｍ
／ｍｉｎである。一方で、クロムを２、１５．４、３８．５ ａｔｏｍｉｃｐｅｒｃｅｎ
ｔ含むアルミニウム化合物のエッチングレートはそれぞれ約３０、１２．５、−２８．５
ｎｍ／ｍｉｎであり、いずれの場合もクロムを含まない場合と比較してエッチングレー
トが減少する。
したがって、少なくともアルミニウム化合物にクロムを２〜６６．７ ａｔｏｍｉｃ
ｐｅｒｃｅｎｔ含有させることで、エッチングレートを低減させることが可能となり、例
えば塩素を含むガス等によってエッチングレートが大きくなる条件下においても、積層体
２００に対してエッチング選択比の高いマスク材料を得ることが可能となる。
また、図１５に図１４で挙げた化合物の断面構造をＸ線結晶構造解析した結果を示す。
図１５に示すように、クロムをそれぞれ２、６６．７ ａｔｏｍｉｃ ｐｅｒｃｅｎｔ
含むアルミニウム化合物の断面は組織化（結晶化）しており、一方で、クロムをそれぞれ
１３．５、１５．４、３８．５ ａｔｏｍｉｃｐｅｒｃｅｎｔ含むアルミニウム化合物の
断面は組織化せず、表面が滑らかである。断面が組織化しているとエッチング時に削られ
やすいという性質を持つ。つまり、望ましくはクロムを１３．５〜３８．５ ａｔｏｍｉ
ｃｐｅｒｃｅｎｔ添加することでさらにエッチング選択比の高いマスク材料を得ることが
できる。
本実施形態に係る半導体装置の製造方法によれば、積層体２００のエッチングマスクと
してアルミニウムまたはアルミニウム化合物を含む金属に塩化物の沸点が８００℃以上の
金属を加えた金属化合物（例えば、クロムを含有させたアルミニウム化合物）を用いるこ
とで、マスクを薄膜化でき、より生産性を高めることが可能になる。
なお、第１乃至第３の実施形態で示した半導体装置の構成は一例であり特に限定されな
い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
１０…基板、２０…半導体膜、３０…メモリ膜、４０…絶縁層、４１…犠牲層、７０…
導電層、８１…第１マスク層、８２…第２マスク層、８３…レジスト、８４…中間層、１
００、２００…積層体

Claims (11)

  1. タングステン、タンタル、ジルコニウム、ハフニウム、モリブデン、ニオブ、ルテニウ
    ム、オスミウム、レニウム、およびイリジウムの群より選ばれた少なくとも１種の第１金
    属を含む被エッチング層上に、アルミニウムまたはアルミニウム化合物を含むマスク層を
    形成し、
    前記マスク層をパターニングし、
    前記パターニングされたマスク層を用いて前記被エッチング層をエッチングし、
    前記被エッチング層にホールまたは溝を形成する、
    半導体装置の製造方法。
  2. 前記エッチングは、フッ素を含むガス、酸化性ガス、及び珪素と塩素を含むガスによっ
    て行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記マスク層に、塩化物の沸点が８００℃以上の第２金属をさらに含むことを特徴とす
    る請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２金属はクロムを含むことを特徴とする請求項３に記載の半導体装置の製造方法
    。
  5. 前記第２金属は、前記マスク層に２〜６６．７ ａｔｏｍｉｃ ｐｅｒｃｅｎｔ含まれ
    ることを特徴とする請求項３または４に記載の半導体装置の製造方法。
  6. 前記被エッチング層は、第１層と前記第１層と異なる材料の第２層がそれぞれ交互に複
    数積層した積層体であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体
    装置の製造方法。
  7. 前記被エッチング層は、第１層と前記第１層と異なる材料の第２層がそれぞれ交互に複
    数積層した積層体上に形成されることを特徴とする請求項１乃至５のいずれか１項に記載
    の半導体装置の製造方法。
  8. 前記被エッチング層はタングステンまたは、タングステンにホウ素または／及び炭素を
    含むマスク層であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. タングステン、タンタル、ジルコニウム、ハフニウム、モリブデン、ニオブ、ルテニウ
    ム、オスミウム、レニウム、およびイリジウムの群より選ばれた少なくとも１種の第１金
    属を含む被エッチング層上に形成されるエッチング用マスクであって、
    アルミニウムまたはアルミニウム化合物と、塩化物の沸点が８００℃以上の第２金属を
    含むエッチング用マスク。
  10. 前記第２金属はクロムであることを特徴とする請求項９に記載のエッチング用マスク。
  11. 前記第３金属は２〜６６．７ ａｔｏｍｉｃ ｐｅｒｃｅｎｔ含まれることを特徴とす
    る請求項９または１０に記載のエッチング用マスク。
JP2017046391A 2017-03-10 2017-03-10 半導体装置の製造方法及びエッチング用マスク Pending JP2018152418A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017046391A JP2018152418A (ja) 2017-03-10 2017-03-10 半導体装置の製造方法及びエッチング用マスク
US15/695,918 US10763122B2 (en) 2017-03-10 2017-09-05 Method of manufacturing semiconductor device and etching mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046391A JP2018152418A (ja) 2017-03-10 2017-03-10 半導体装置の製造方法及びエッチング用マスク

Publications (1)

Publication Number Publication Date
JP2018152418A true JP2018152418A (ja) 2018-09-27

Family

ID=63445501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046391A Pending JP2018152418A (ja) 2017-03-10 2017-03-10 半導体装置の製造方法及びエッチング用マスク

Country Status (2)

Country Link
US (1) US10763122B2 (ja)
JP (1) JP2018152418A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019049A (ja) 2019-07-18 2021-02-15 キオクシア株式会社 半導体装置の製造方法
JP2021145031A (ja) 2020-03-11 2021-09-24 キオクシア株式会社 半導体装置の製造方法
CN111430362B (zh) * 2020-04-09 2023-07-25 长江存储科技有限责任公司 一种3d nand存储器件的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227713A (ja) * 1988-07-15 1990-01-30 Toshiba Corp タングステン膜のパターニング方法、ｘ線マスクの製造方法及び配線パターンの形成方法
JPH0430433A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体装置およびその製造方法
JPH06163456A (ja) * 1992-11-25 1994-06-10 Nec Corp 微細金属配線形成方法
JP2004093634A (ja) * 2002-08-29 2004-03-25 Nippon Sheet Glass Co Ltd 構造体の形成方法
JP2007250570A (ja) * 2006-03-13 2007-09-27 Tokyo Electron Ltd エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
JP2012099589A (ja) * 2010-11-01 2012-05-24 Hitachi High-Technologies Corp プラズマ処理方法
JP2017005178A (ja) * 2015-06-12 2017-01-05 株式会社東芝 半導体装置の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344816A (en) * 1980-12-19 1982-08-17 Bell Telephone Laboratories, Incorporated Selectively etched bodies
FR2694131B1 (fr) * 1992-07-21 1996-09-27 Balzers Hochvakuum Procede et installation pour la fabrication d'un composant, notamment d'un composant optique, et composant optique ainsi obtenu.
US6198597B1 (en) * 1993-08-10 2001-03-06 Kabushiki Kaisha Toshiba Thin-film magnetic head having improved magnetic pole structure
US5872693A (en) * 1993-08-10 1999-02-16 Kabushiki Kaisha Toshiba Thin-film magnetic head having a portion of the upper magnetic core coplanar with a portion of the lower magnetic core
US5607599A (en) * 1994-11-17 1997-03-04 Kabushiki Kaisha Toshiba Method of processing a magnetic thin film
KR100366694B1 (ko) * 1995-03-28 2003-03-12 삼성에스디아이 주식회사 다중팁전계방출소자의그제조방법
KR100343207B1 (ko) * 1995-03-29 2002-11-22 삼성에스디아이 주식회사 전계효과전자방출소자및그제조방법
US6143191A (en) * 1997-11-10 2000-11-07 Advanced Technology Materials, Inc. Method for etch fabrication of iridium-based electrode structures
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6429058B1 (en) * 2000-06-02 2002-08-06 International Business Machines Corporation Method of forming fully self-aligned TFT improved process window
WO2001095468A1 (en) * 2000-06-06 2001-12-13 Iolon, Inc. Micromechanical device with damped microactuator
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7173275B2 (en) * 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
US6525342B2 (en) * 2001-05-23 2003-02-25 International Business Machines Corporation Low resistance wiring in the periphery region of displays
US7015497B1 (en) * 2002-08-27 2006-03-21 The Ohio State University Self-aligned and self-limited quantum dot nanoswitches and methods for making same
US6951825B2 (en) * 2003-03-17 2005-10-04 Sharp Laboratories Of America, Inc. Method of etching a SiN/Ir/TaN or SiN/Ir/Ti stack using an aluminum hard mask
JP3646723B2 (ja) * 2003-08-12 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
US7102185B2 (en) * 2004-06-21 2006-09-05 Eastman Kodak Company Lightshield architecture for interline transfer image sensors
US20070026682A1 (en) * 2005-02-10 2007-02-01 Hochberg Michael J Method for advanced time-multiplexed etching
US7754610B2 (en) * 2006-06-02 2010-07-13 Applied Materials, Inc. Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4686623B2 (ja) * 2009-07-17 2011-05-25 株式会社東芝 磁気記録媒体の製造方法
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
JP2013058294A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 磁気記録媒体及び磁気記録媒体の製造方法
JP5651616B2 (ja) * 2012-02-17 2015-01-14 株式会社東芝 磁気記録媒体、及びその製造方法
WO2014070383A1 (en) * 2012-10-30 2014-05-08 Edwards Lifesciences Corporation Analyte sensor and fabrication methods
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
JP2015210834A (ja) * 2014-04-25 2015-11-24 株式会社東芝 パターン形成方法、及び磁気記録媒体の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227713A (ja) * 1988-07-15 1990-01-30 Toshiba Corp タングステン膜のパターニング方法、ｘ線マスクの製造方法及び配線パターンの形成方法
JPH0430433A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体装置およびその製造方法
JPH06163456A (ja) * 1992-11-25 1994-06-10 Nec Corp 微細金属配線形成方法
JP2004093634A (ja) * 2002-08-29 2004-03-25 Nippon Sheet Glass Co Ltd 構造体の形成方法
JP2007250570A (ja) * 2006-03-13 2007-09-27 Tokyo Electron Ltd エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
JP2012099589A (ja) * 2010-11-01 2012-05-24 Hitachi High-Technologies Corp プラズマ処理方法
JP2017005178A (ja) * 2015-06-12 2017-01-05 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US10763122B2 (en) 2020-09-01
US20180261466A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP6489951B2 (ja) 半導体装置の製造方法
US11296109B2 (en) Method for manufacturing semiconductor device
JP6343256B2 (ja) 半導体装置及びその製造方法
JP5593283B2 (ja) 半導体記憶装置及びその製造方法
CN109564922A (zh) 三维存储设备及其制造方法
TWI653745B (zh) Semiconductor device and method of manufacturing same
TWI647792B (zh) Semiconductor memory device
JP2009277770A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2018098287A (ja) 半導体装置の製造方法
JP2011040533A (ja) 不揮発性半導体記憶装置及びその製造方法
JP6613177B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2010225694A (ja) 半導体装置及びその製造方法
JP2019102684A (ja) 半導体装置及びその製造方法
US20150325789A1 (en) Variable resistance memory device and method of fabricating the same
JP2019169591A (ja) 半導体記憶装置
JP2009158775A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2011171698A (ja) 半導体装置の製造方法
JP2018152418A (ja) 半導体装置の製造方法及びエッチング用マスク
JP5555136B2 (ja) 記憶装置及びその製造方法
JP2016058456A (ja) 半導体装置の製造方法
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US8735246B2 (en) Method for manufacturing nonvolatile semiconductor memory device
US10388662B2 (en) Manufacturing method of semiconductor memory device
JP2018152413A (ja) 半導体装置及びその製造方法
JP2018049976A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200731