CN110400781A - 基于玻璃衬底的三维集成封装转接板及其制作方法 - Google Patents

基于玻璃衬底的三维集成封装转接板及其制作方法 Download PDF

Info

Publication number
CN110400781A
CN110400781A CN201910697732.3A CN201910697732A CN110400781A CN 110400781 A CN110400781 A CN 110400781A CN 201910697732 A CN201910697732 A CN 201910697732A CN 110400781 A CN110400781 A CN 110400781A
Authority
CN
China
Prior art keywords
glass substrate
hole
glass
soldered ball
conductive channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910697732.3A
Other languages
English (en)
Inventor
刘瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Fuyi Electronic Technology Co Ltd
Original Assignee
Suzhou Fuyi Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Fuyi Electronic Technology Co Ltd filed Critical Suzhou Fuyi Electronic Technology Co Ltd
Priority to CN201910697732.3A priority Critical patent/CN110400781A/zh
Publication of CN110400781A publication Critical patent/CN110400781A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明公开了一种基于玻璃衬底的三维集成封装转接板及其制作方法。所述三维集成封装转接板包括玻璃衬底，所述玻璃衬底内分布有多个通孔，所述通孔沿厚度方向贯穿所述玻璃衬底，所述通孔内填充导电材料而形成导电通道，所述导电通道的两端分别与分布在所述玻璃衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接，所述第一表面与第二表面背对设置。本发明在玻璃衬底上通过玻璃热压工艺和微纳米加工工艺相结合的方式，形成性能稳定的玻璃基三维封装基板，其工艺流程简单，且所获玻璃基三维封装基板的绝缘性能好，具有良好的介电性能、电绝缘性能，在介电性能要求比较高的情况下仍可以满足需求。

Description

基于玻璃衬底的三维集成封装转接板及其制作方法
技术领域
本发明涉及一种三维集成封装转接板，特别涉及一种基于玻璃衬底的三维集成封装转接板及其制作方法，属于机械技术领域。
背景技术
三维通孔技术是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。主要通过铜、钨、多晶硅等导电物质的填充，实现通孔的垂直电气互连。通孔技术可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗，高压通讯，增加宽带和实现器件集成的小型化。基于TSV技术的3D封装主要有以下几个方面优势：1)更好的电气互连性能，2)更宽的带宽，3)更高的互连密度，4)更低的功耗，5)更小的尺寸，6)更轻的质量。
目前硅基三维封装机板还存在良率低、容易短路、器件容易损坏等方面的缺点；例如硅基底的三维封装基板，其制作工艺主要包括深硅刻蚀形成微孔，绝缘层/阻挡层/种子层的沉积，深孔填充，化学机械抛光，减薄、pad的制备及再分布线制备等工艺技术。其主要通过刻蚀工艺形成通孔，然后利用薄膜沉积工艺制备绝缘层、阻挡层和种子层的淀积，结合电化学/化学工艺进行金属材料的填充，利用刻蚀和光刻的方式进行多余金属材料去除和再分布引线(RDL)电镀，再通过磨抛工艺进行晶圆减薄，最后进行晶圆/芯片对准、键合与切片。然而，现有的三维结构存在两方面的问题：一方面硅基材料本身是半导体，在进行减薄和抛光时很容易造成硅材料和金属填充材料之间的短路；另一方面，对于一些介电常数要求比较高的电子器件三维集成封装，硅材料难以满足。
发明内容
本发明的主要目的在于提供一种基于玻璃衬底的三维集成封装转接板及其制作方法，进而克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例一方面提供了一种基于玻璃衬底的三维集成封装转接板，其包括玻璃衬底，所述玻璃衬底内分布有多个通孔，所述通孔沿厚度方向贯穿所述玻璃衬底，所述通孔内填充有导电材料而形成导电通道，所述导电通道的两端分别与分布在所述玻璃衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接，所述第一表面与第二表面背对设置。
在一些较为具体的实施方案中，所述导电通道的长度略大于或等于所述玻璃衬底的厚度。
在一些较为具体的实施方案中，所述导电材料包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金，但不限于此。
在一些较为具体的实施方案中，所述通孔的深度为50-1000μm。
在一些较为具体的实施方案中，所述导电线路为再分布线。
优选的，所述再分布线的厚度为100-5000nm。
在一些较为具体的实施方案中，所述导电线路的材质包括金、银、铜中的任意一种，但不限于此。
在一些较为具体的实施方案中，所述焊球的直径为150-500μm。
在一些较为具体的实施方案中，所述焊球的材质包括Au-Sn、Ag-Sn中的任意一种，但不限于此。
本发明实施例另一方面还提供了一种基于玻璃衬底的三维集成封装转接板的制作方法，其包括：
将玻璃衬底加热软化，采用高压流体冲蚀所述玻璃衬底的第一表面，从而在玻璃衬底内形成多个通孔，所述通孔沿厚度方向贯穿所述玻璃衬底；
在所述通孔内填充导电材料而形成导电通道；
在所述玻璃衬底的第一表面形成导电线路，并使所述导电线路与导电通道电连接；
在所述玻璃衬底的第二表面形成焊球，并使所述焊球与导电通道电连接，所述第一表面与第二表面背对设置。
在一些较为具体的实施方案中，所述的制作方法包括：采用所述高压流体冲蚀所述玻璃衬底的第一表面，从而在玻璃衬底内形成多个盲孔，之后对所述玻璃衬底进行减薄处理，以使所述盲孔的两端分别由玻璃衬底的第一表面、第二表面露出而形成所述的通孔。
在一些较为具体的实施方案中，所述高压流体的温度低于所述玻璃衬底的软化温度。
优选的，所述高压流体的温度为室温。
在一些较为具体的实施方案中，所述的高压流体包括高压气流和高压液流中的任意一种，但不限于此。
在一些较为具体的实施方案中，所述通孔或盲孔的深度为50-1000μm。
在一些较为具体的实施方案中，所述的制作方法包括：采用金属沉积的方式形成所述的导电通道。
优选的，所述导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金，但不限于此。
在一些较为具体的实施方案中，所述导电通道的长度略大于或等于所述玻璃衬底的厚度。
在一些较为具体的实施方案中，所述的制作方法包括：采用光刻、溅射中的任意一种方式形成所述的导电线路。
在一些较为具体的实施方案中，所述导电线路为再分布线。
优选的，所述再分布线的厚度为100-5000nm。
在一些较为具体的实施方案中，所述导电线路的材质包括金、银、铜中的任意一种，但不限于此。
在一些较为具体的实施方案中，所述的制作方法包括：采用光刻、电镀、回流中的任意一种方式形成所述的焊球。
在一些较为具体的实施方案中，所述焊球的直径为150-500μm。
在一些较为具体的实施方案中，所述焊球的材质包括Au-Sn、Ag-Sn中的任意一种，但不限于此。
在一些较为具体的实施方案中，所述玻璃衬底的材质包括玻璃和石英中的任意一种，但不限于此。
本发明实施例还提供了所述的基于玻璃衬底的三维集成封装转接板于微波、射频器件领域的应用。
与现有技术相比，本发明至少具有如下优点：
1)本发明实施例提供的基于玻璃衬底的三维集成封装转接板制作工艺流程简单、绝缘性能好，具有良好的介电性能；
2)本发明通过玻璃热压工艺和微纳米加工工艺相结合的方式在玻璃衬底上加工形成性能稳定的玻璃基三维封装基板；
3)本发明实施例提供的基于玻璃衬底的三维集成封装转接板具有良好的电绝缘性能，在介电性能要求比较高的情况下仍可以满足需求；
4)本发明实施例提供的基于玻璃衬底的三维集成封装转接板还可以在根据实际需求进行玻璃材质的选择，进而满足不同电子器件的需求。
附图说明
图1是本发明一典型实施案例中一种基于玻璃衬底的三维集成封装转接板的结构示意图；
图2是本发明一典型实施案例中一种基于玻璃衬底的三维集成封装转接板的制作工艺流程示意图；
图3是本发明实施例1中一种基于玻璃衬底的三维集成封装转接板的制作工艺流程示意图；
图4是本发明实施例2中一种基于玻璃衬底的三维集成封装转接板的制作工艺流程示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。
请参阅图1，本发明一典型实施例提供的一种基于玻璃衬底的三维集成封装转接板(亦可称之为玻璃基三维封装基板、三维封装基板等)包括玻璃衬底1，玻璃衬底1具有相背对设置的第一表面和第二表面，在玻璃衬底1的内间隔设置有复数个导电通道2，所述导电通道的两端分别由玻璃衬底1的第一表面、第二表面露出，在玻璃衬底1的第一表面还设置有复数个再分布线3，在玻璃衬底1的第二表面还设置有复数个焊球4，部分导电通道2与再分布线3电连接，另一部分导电通道2与焊球4电连接，与焊球4连接的导电通道的另一端还与功能芯片5电连接，功能芯片5设置在玻璃衬底1的第一表面。
具体的，复数个导电通道2呈阵列分布，相邻两个导电通道分别与焊球、再分布线连接；其中的导电通道2主要由设置在玻璃衬底1上的通孔以及填充在通孔内的导电材料组成，此处的导电通道可以称之为金属柱或金属通道等；其中通孔的深度为50-1000μm，导电通道2的长度略大于或等于玻璃衬底的厚度；导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金。
具体的，再分布线的厚度为100-5000nm，再分布线的材质包括金、银、铜中的任意一种；焊球的直径为150-500μm，焊球的材质包括Au-Sn、Ag-Sn中的任意一种；其中的玻璃衬底的材质包括玻璃和石英中的任意一种。
实施例1
请参阅图2和图3，一种基于玻璃衬底的三维集成封装转接板的制作工艺可以包括：
1)提供玻璃衬底，材质可以是玻璃或者石英；
2)先对玻璃衬底进行加热处理至玻璃衬底的软化点，采用室温高压流体冲蚀软化后的玻璃衬底的第一表面，进而在玻璃衬底内冲蚀形成复数个通孔，通孔沿厚度方向贯穿玻璃衬底；
3)采用化学或电化学的方式在通孔内沉积导电材料而形成导电通道；
4)采用光刻或溅射的方式在玻璃衬底的第一表面沉积形成再分布线，再分布线与部分导电通道电连接；
5)采用光刻、电镀、回流等工艺在玻璃衬底的第二表面形成焊球，焊球与另一部分导电通道电连接，其中第一表面与第二表面相背对设置。
实施例2
请参阅图2和图4，一种基于玻璃衬底的三维集成封装转接板的制作工艺可以包括：
1)提供玻璃衬底，材质可以是玻璃或者石英；
2)先对玻璃衬底进行加热处理至玻璃衬底的软化点，采用室温高压流体冲蚀软化后的玻璃衬底的第一表面而在玻璃衬底内冲蚀形成复数个盲孔；
3)对玻璃衬底进行减薄、抛光处理以使盲孔的两端分别由玻璃衬底的第一表面、第二表面露出而形成沿厚度方向贯穿玻璃衬底的通孔；
4)采用化学或电化学的方式在通孔内沉积导电材料而形成导电通道；
5)采用光刻或溅射的方式在玻璃衬底的第一表面沉积形成再分布线，再分布线与部分导电通道电连接；
6)采用光刻、电镀、回流等工艺在玻璃衬底的第二表面形成焊球，焊球与另一部分导电通道电连接，其中第一表面与第二表面相背对设置。
需要说明的是，本实施例中的制作方法还可以先制作形成导电通道，之后再进行减薄和抛光处理；即，前述实施例1、2的步骤3)还可包括：采用化学或电化学的方式在盲孔内沉积导电材料而形成导电通道；步骤4)还可包括：采用机械或化学工艺对玻璃衬底进行减薄、抛光处理，以使导电通道的一端由玻璃衬底的第二表面露出。
需要说明的是，实施例1与实施例2中制作形成的基于玻璃衬底的三维集成封装转接板中，再分布线与焊球与不同的导电通道连接，即同一导电通道不同时与再分布线、焊球连接，与再分布线、焊球连接的导电通道间隔分布。
具体的，前述实施例1与实施例2中，复数个导电通道2呈阵列分布，相邻两个导电通道分别与焊球、再分布线连接；其中的通孔的深度为100-1000μm，导电通道的长度略大于或等于玻璃衬底的厚度；导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金。
具体的，前述实施例1与实施例2中，再分布线的厚度为100-5000nm，再分布线的材质包括金、银、铜中的任意一种；焊球的直径为150-500μm，焊球的材质包括Au-Sn、Ag-Sn中的任意一种；其中的玻璃衬底的材质包括玻璃和石英中的任意一种。
具体的，前述实施例1与实施例2中，高压流体可以是高压气流或高压液流，其可以通过高压喷射器喷出，加工时采用的高压流体可以是低温流体介质，且温度应低于玻璃衬底的软化点；采用高压流体冲蚀的方式形成盲孔或通孔的同时，可以使孔壁的玻璃组织快速冷却而微晶化，使盲孔或通孔孔壁的热膨胀系数与沉积金属更接近。
本发明的提供的基于玻璃衬底的三维集成封装转接板制作工艺流程简单、绝缘性能好，具有良好的介电性能；并且，本发明通过玻璃热压工艺和微纳米加工工艺相结合的方式在玻璃衬底上加工形成性能稳定的玻璃基三维封装基板；另外，本发明实施例提供的基于玻璃衬底的三维集成封装转接板具有良好的电绝缘性能，在介电性能要求比较高的情况下仍可以满足需求；需要说明的是，本发明实施例提供的基于玻璃衬底的三维集成封装转接板还可以在根据实际需求进行玻璃材质的选择，进而满足不同电子器件的需求。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于玻璃衬底的三维集成封装转接板，其特征在于包括玻璃衬底，所述玻璃衬底内分布有多个通孔，所述通孔沿厚度方向贯穿所述玻璃衬底，所述通孔内填充有导电材料而形成导电通道，所述导电通道的两端分别与分布在所述玻璃衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接，所述第一表面与第二表面背对设置。
2.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板，其特征在于：所述导电通道的长度略大于或等于所述玻璃衬底的厚度；和/或，所述导电材料包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金；和/或，所述通孔的深度为50-1000μm。
3.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板，其特征在于：所述导电线路为再分布线；优选的，所述再分布线的厚度为100-5000nm；和/或，所述导电线路的材质包括金、银、铜中的任意一种；和/或，所述焊球的直径为150-500μm；和/或，所述焊球的材质包括Au-Sn、Ag-Sn中的任意一种。
4.一种基于玻璃衬底的三维集成封装转接板的制作方法，其特征在于包括：
将玻璃衬底加热软化，采用高压流体冲蚀所述玻璃衬底的第一表面，从而在玻璃衬底内形成多个通孔，所述通孔沿厚度方向贯穿所述玻璃衬底；
在所述通孔内填充导电材料而形成导电通道；
在所述玻璃衬底的第一表面形成导电线路，并使所述导电线路与导电通道电连接；
在所述玻璃衬底的第二表面形成焊球，并使所述焊球与导电通道电连接，所述第一表面与第二表面背对设置。
5.根据权利要求4所述的制作方法，其特征在于包括：采用所述高压流体冲蚀所述玻璃衬底的第一表面，从而在玻璃衬底内形成多个盲孔，之后对所述玻璃衬底进行减薄处理，以使所述盲孔的两端分别由玻璃衬底的第一表面、第二表面露出而形成所述的通孔。
6.根据权利要求4或5所述的制作方法，其特征在于：所述高压流体的温度低于所述玻璃衬底的软化温度；优选的，所述高压流体的温度为室温；和/或，所述的高压流体介质包括高压气流和高压液流中的任意一种；和/或，所述通孔或盲孔的深度为50-1000μm。
7.根据权利要求4所述的制作方法，其特征在于包括：采用金属沉积的方式形成所述的导电通道；优选的，所述导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金；和/或，所述导电通道的长度略大于或等于所述玻璃衬底的厚度。
8.根据权利要求4所述的制作方法，其特征在于包括：采用光刻、溅射中的任意一种方式形成所述的导电线路；和/或，所述导电线路为再分布线；优选的，所述再分布线的厚度为100-5000nm；和/或，所述导电线路的材质包括金、银、铜中的任意一种。
9.根据权利要求4所述的制作方法，其特征在于包括：采用光刻、电镀、回流中的任意一种方式形成所述的焊球；和/或，所述焊球的直径为150-500μm；和/或，所述焊球的材质包括Au-Sn、Ag-Sn中的任意一种。
10.根据权利要求4所述的制作方法，其特征在于：所述玻璃衬底的材质包括玻璃和石英中的任意一种。
CN201910697732.3A 2019-07-31 2019-07-31 基于玻璃衬底的三维集成封装转接板及其制作方法 Pending CN110400781A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910697732.3A CN110400781A (zh) 2019-07-31 2019-07-31 基于玻璃衬底的三维集成封装转接板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910697732.3A CN110400781A (zh) 2019-07-31 2019-07-31 基于玻璃衬底的三维集成封装转接板及其制作方法

Publications (1)

Publication Number Publication Date
CN110400781A true CN110400781A (zh) 2019-11-01

Family

ID=68326770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910697732.3A Pending CN110400781A (zh) 2019-07-31 2019-07-31 基于玻璃衬底的三维集成封装转接板及其制作方法

Country Status (1)

Country Link
CN (1) CN110400781A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658936A (zh) * 2021-08-16 2021-11-16 浙江水晶光电科技股份有限公司 一种金属化玻璃及其制备方法
WO2022246599A1 (zh) * 2021-05-24 2022-12-01 华为技术有限公司 封装结构及其制造方法、电子设备
WO2024040565A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 封装基板及其制备方法和功能基板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200025A (en) * 1990-09-20 1993-04-06 Dainippon Screen Manufacturing Co. Ltd. Method of forming small through-holes in thin metal plate
CN1191989A (zh) * 1997-02-19 1998-09-02 阿苏拉布股份有限公司 光电元件特别是液晶元件或电化学光电池的制造方法
US20040217455A1 (en) * 2001-07-12 2004-11-04 Osamu Shiono Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
US20150069618A1 (en) * 2013-09-11 2015-03-12 Innovative Micro Technology Method for forming through wafer vias
CN107492437A (zh) * 2017-08-11 2017-12-19 华进半导体封装先导技术研发中心有限公司 一种玻璃基高q值电感及其制备方法
CN210272322U (zh) * 2019-07-31 2020-04-07 苏州甫一电子科技有限公司 基于玻璃衬底的三维集成封装转接板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200025A (en) * 1990-09-20 1993-04-06 Dainippon Screen Manufacturing Co. Ltd. Method of forming small through-holes in thin metal plate
CN1191989A (zh) * 1997-02-19 1998-09-02 阿苏拉布股份有限公司 光电元件特别是液晶元件或电化学光电池的制造方法
US20040217455A1 (en) * 2001-07-12 2004-11-04 Osamu Shiono Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
US20150069618A1 (en) * 2013-09-11 2015-03-12 Innovative Micro Technology Method for forming through wafer vias
CN107492437A (zh) * 2017-08-11 2017-12-19 华进半导体封装先导技术研发中心有限公司 一种玻璃基高q值电感及其制备方法
CN210272322U (zh) * 2019-07-31 2020-04-07 苏州甫一电子科技有限公司 基于玻璃衬底的三维集成封装转接板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022246599A1 (zh) * 2021-05-24 2022-12-01 华为技术有限公司 封装结构及其制造方法、电子设备
CN113658936A (zh) * 2021-08-16 2021-11-16 浙江水晶光电科技股份有限公司 一种金属化玻璃及其制备方法
WO2024040565A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 封装基板及其制备方法和功能基板及其制备方法

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
TWI702659B (zh) 傳導阻障直接混合型接合
CN105097736B (zh) 利用后通孔工艺的3d衬底上晶圆上芯片结构
TWI528519B (zh) 封裝結構及傳輸線之形成方法
CN110400781A (zh) 基于玻璃衬底的三维集成封装转接板及其制作方法
CN108598061B (zh) 一种陶瓷转接板结构及其制造方法
CN101171674B (zh) 结隔离通道
US20080164573A1 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
CN103296008B (zh) Tsv或tgv转接板，3d封装及其制备方法
CN107039372A (zh) 半导体结构及其形成方法
CN103718285A (zh) 应用导电颗粒的低应力tsv设计
CN104108679A (zh) 制造贯穿玻璃的通孔的方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN111834306A (zh) 半导体装置和包括该半导体装置的电子设备
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
JP2019523563A (ja) ガラス系電子回路パッケージおよびその形成方法
US20080308303A1 (en) Chip carrier substrate and production method therefor
CN210272322U (zh) 基于玻璃衬底的三维集成封装转接板
CN104979226A (zh) 一种铜的混合键合方法
CN103199086B (zh) 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
CN104201163B (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN102683309B (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法
CN106711095A (zh) 一种半导体衬底、三维封装芯片及其硅通孔的封装方法
CN110299342A (zh) 基于陶瓷衬底的三维集成封装转接板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination