CN103718285A - 应用导电颗粒的低应力tsv设计 - Google Patents

Abstract

元器件(10)可包括：具有第一表面(21)和远离第一表面的第二表面(22)的基板(20)，沿一方向在第一表面与第二表面之间延伸的开口(30)，及在开口内延伸的导电通路(40)。基板(20)可具有小于10ppm/℃的热膨胀系数。导电通路(40)可包括复数个基体颗粒(50)，每个基体颗粒都包括第一金属的第一区域(51)，该第一区域基本由不同于第一金属的第二金属层(52)所覆盖。基体颗粒(50)可冶金接合在一起，且颗粒的第二金属层(52)可至少部分地扩散至第一区域(51)内，导电通路(40)可包括散布在已接合基体颗粒(50)之间的空穴(60)。空穴(60)可占据导电通路(40)的10%或更多的容积。

Description

应用导电颗粒的低应力TSV设计

相关申请的交叉引用

本申请为美国专利申请号为13/156609、申请日为2011年6月9日的美国专利申请的继续申请，其公开的内容以引用的方式并入本文。

背景技术

本发明涉及微电子器件的封装领域，尤其是半导体器件的封装。

微电子元件通常包括如硅或砷化镓等半导体材料的薄板，该薄板通常称为裸片或半导体芯片。半导体芯片通常设置为单独的、预封装的单元。在一些单元的设计中，半导体芯片安装至基板或芯片载体上，而基板或芯片载体再安装在如印刷电路板等的电路板上。

有源电路在半导体芯片的第一面（如正面）制备。为便于与有源电路的电连接，在芯片的同一面设置有结合垫。结合垫通常以规则阵列的形式设置，或者沿裸片的边缘，或者在裸片的中心，对于许多存储器件来说设置在裸片的中心。结合垫通常由如铜或铝等的导电金属制成，且大约0.5微米(μm)厚。结合垫可包括单层或多层的金属。结合垫的大小随器件类型而变化，但典型地，在一侧的尺寸为几十微米至几百微米。

贯通硅通路（TSV）用于使结合垫与半导体芯片的与第一面相对的第二面（如背面）电连接。常规的通路包括穿过半导体芯片的孔和贯穿孔从第一面延伸至第二面的导电材料。结合垫可与通路电连接，以允许结合垫与半导体芯片第二面上的导电元件之间通信。

常规的TSV孔会使第一面的可用于容纳有源电路的部分缩减。这种第一面上可用于有源电路的可利用空间的减少，会使生产每个半导体芯片所需的硅量增加，从而潜在地增加每个芯片的成本。

由于通路内不理想的应力分布、及如半导体芯片同与芯片结合的结构之间热膨胀系数（CTE）的不匹配，常规通路可能会面临可靠性方面的挑战。例如，当半导体芯片内的导电通路通过相对薄且为刚性的介电材料而绝缘时，通路内可能存在相当大的应力。另外，当半导体芯片与聚合物基板的导电元件结合时，芯片与基板的热膨胀系数（CTE）较高的结构之间的电连接，将由于热膨胀系数（CTE）的不匹配而处于应力之下。

在芯片的任一几何布置中，尺寸是重要的考虑因素。随着便携式电子装置的快速发展，芯片的更紧凑几何布置的需求变得更为强烈。仅以示例的方式说明，通常称为“智能手机”的装置，集成了移动电话及强大的数据处理器、存储器、如全球定位系统接收器、数码相机等的辅助器件等的功能，以及局域网连接，并伴有高分辨率的显示及相关的图像处理芯片。这种装置可提供如完整的互联网连接、包括高清视频等的娱乐、导航、电子银行及更多的功能，都设置在袖珍式的装置内。复杂的便携装置要求把大量芯片包装至狭小的空间内。此外，一些芯片具有许多输入和输出接口，一般称为“I/O口”。这些I/O口必须与其他芯片的I/O口互连。这种互连应尽量短且应具有低的阻抗，以使信号传输延迟最小化。形成这些互连的元器件应不大幅度增加组件的尺寸。类似需求也出现在其他应用中，例如，数据服务器，如在互联网搜索引擎中使用的数据服务器。例如，在复杂芯片之间设置大量短且阻抗低的互连的结构，可增加搜索引擎的频带宽度（bandwidth），并降低其能耗。

尽管在半导体通路的形成和互连方面已取得进展，但为最小化半导体芯片的尺寸，同时加强电互连的可靠性，仍需做出进一步的改进。本发明的这些特性可通过下文所述的微电子封装的结构而获得。

发明内容

根据本发明的方面，元器件可包括：具有第一表面和远离第一表面的第二表面的基板、沿一方向在第一表面与第二表面之间延伸的开口、及在开口内延伸的导电通路。基板可具有小于10ppm/℃的热膨胀系数(CTE)。导电通路可包括复数个基体颗粒，每个基体颗粒都包括第一金属的第一区域，该第一区域基本由不同于第一金属的第二金属层所覆盖。基体颗粒可冶金接合在一起，且颗粒的第二金属层可至少部分地扩散至第一区域内。导电通路可包括散布在接合的基体颗粒之间的空穴。空穴可占据导电通路10%或更多的容积。

在特定实施例中，元器件还可包括散布在接合的基体颗粒之间的聚合物介质，并从第一表面与第二表面中至少一个在开口内至少延伸至一渗透深度。在一个实施例中，元器件还可包括散布在接合的基体颗粒之间的焊料，并从第一表面与第二表面中至少一个在开口内至少延伸至一渗透深度。

根据本发明另一方面，元器件可包括：具有第一表面和远离第一表面的第二表面的基板、在第一表面与第二表面之间沿一方向延伸的开口、及在开口内延伸的导电通路。基板可具有小于10ppm/℃的热膨胀系数(CTE)。导电通路可包括复数个基体颗粒，每个基体颗粒都包括第一金属的第一区域，该第一区域基本由不同于第一金属的第二金属层所覆盖。基体颗粒可冶金接合在一起，且颗粒的第二金属层可至少部分地扩散至第一区域内。导电通路可包括散布在接合的基体颗粒之间的焊料，且焊料从第一表面与第二表面中至少一个至少延伸至一渗透深度。

在示例性的实施例中，渗透深度可与导电通路的高度相等。在特定实施例中，导电通路还可包括散布在接合的基体颗粒之间的空穴。空穴可占据导电通路10%或更多的容积。在一个实施例中，基板可包含邻近第二表面的复数个有源半导体器件，导电通路可与第二表面上的复数个导电元件中的至少一个电连接。在示例性的实施例中，导电通路可与基板内的第二导电通路连接，第二导电通路与导电垫电连接。在特定实施例中，第二通路可包括掺杂的半导体材料。在一个实施例中，开口可在基板的第一表面与第二表面之间延伸。

在特定实施例中，基板可为从由以下材料组成的群组中选择的材料：半导体材料、陶瓷、玻璃。在示例性的实施例中，每个第一金属区域可为从由以下材料组成的群组中选择的金属：铜、包括铜的合金。在一个实施例中，每个第二金属层可为锡合金，且包括从以下材料组成的群组中选择的金属：银、铜、铟、锌、铋。在特定实施例中，第二金属层的至少一部分可具有低于第一金属区域的熔化温度。在示例性的实施例中，导电通路的杨氏模量可至多为通路内包括的金属的杨氏模量的50%。在一个实施例中，基体颗粒的平均长度可至多为导电通路平均直径的一半。在特定实施例中，每个基体颗粒的第二金属层具有的厚度可为基体颗粒的厚度的2%与25%之间。

在一个实施例中，开口可限定从第一表面朝第二表面延伸的内表面。元器件还可包括涂覆内表面的绝缘介电层。至少在开口内，介电层可使导电通路与基板分隔开并绝缘。在示例性的实施例中，元器件还可包括覆盖介电层的第三金属层。在特定实施例中，通过第二金属层，至少一些基体颗粒可与第三金属层冶金接合。

在特定实施例中，至少一些基体颗粒还可包括由第一金属区域围绕的非金属芯区域。在示例性的实施例中，每个非金属芯区域可为从由以下材料组成的群组中选择的材料：硅石(silica)、陶瓷、石墨、聚合物。在特定实施例中，每个基体颗粒的第一金属区域具有的厚度可大于基体颗粒的第二金属层的厚度。在一个实施例中，非金属芯区域可为固态无机介电材料。导电通路的杨氏模量可至多为通路内包括的金属及固态无机介电材料的杨氏模量的50%。

根据本发明的又一方面，元器件可包括：具有第一表面和远离第一表面的第二表面的基板、沿一方向在第一表面与第二表面之间延伸的开口、及在开口内延伸的导电通路。基板可具有小于10ppm/℃的热膨胀系数（CTE）。导电通路可包括复数个基体颗粒，每个基体颗粒都包括第一金属的第一区域，该第一区域基本由不同于第一金属的第二金属层所覆盖。基体颗粒可冶金接合在一起。颗粒的第二金属层可至少部分地扩散至第一区域内。导电通路可包括间质颗粒，间质颗粒至少占据导电通路10%的容积。

在示例性的实施例中，间质颗粒可具有小于10ppm/℃的热膨胀系数（CTE）。在一个实施例中，导电通路的杨氏模量可至多为通路内包括的金属及间质颗粒的杨氏模量的50%。在特定实施例中，至少一些间质颗粒为第三金属颗粒。在示例性的实施例中，至少一些间质颗粒可具有非金属芯区域。非金属可从由以下材料组成的群组中选择：硅石、陶瓷、石墨、聚合物。在一个实施例中，每个非金属芯区域可由第三金属层围绕。

本发明进一步的方面提供了系统，包括根据本发明上述方面的微电子结构、根据本发明上述方面的集成芯片、或二者，与其他电子器件的组合。例如，系统可位于单个外壳内，外壳可为便携式外壳。与同类常规系统相比，根据本发明此方面优选实施例的系统可更紧凑。

根据本发明的又一方面，制造元器件的方法可包括：提供具有第一表面和远离第一表面的第二表面的基板，基板具有小于10ppm/℃的热膨胀系数（CTE），基板具有从第一表面朝第二表面延伸的开口。方法还可包括在开口内沉积基体颗粒，每个基体颗粒包括第一金属区域和覆盖第一金属区域的第二金属层，第二金属层具有低于400℃的熔点，第一金属区域具有500℃或更高的熔点。方法可进一步包括，加热基体颗粒，使得每个第二金属层使基体颗粒彼此熔融在一起，以形成在开口内延伸的连续的导电通路，导电通路包括散布在接合的基体颗粒之间的空穴，空穴占据导电通路10%或更多的容积。

在一个实施例中，基板可包含邻近第二表面的复数个有源半导体器件。导电通路可与在第二表面的复数个导电元件中的至少一个电连接。在示例性的实施例中，方法还可包括，在加热基体颗粒的步骤之后，平面化第一表面。在特定实施例中，方法还可包括在接合的基体颗粒之间散布的至少一些空穴内沉积聚合物介质。聚合物介质可从第一表面与第二表面中至少一个在开口内延伸至一渗透深度。在一个实施例中，方法还可包括在接合的基体颗粒之间散布的至少一些空穴内沉积焊料。焊料可从第一表面与第二表面中至少一个在开口内延伸至一渗透深度。

在特定实施例中，每个第一金属区域可为从由以下材料组成的群组中选择的金属：铜、镍、铝、钨、含铜的合金。在示例性的实施例中，每个第二金属层可为从由以下材料组成的群组中选择的金属：锡、铋、铟、镉、硒、锌，及其合金。在一个实施例中，每个基体颗粒都可包括位于第一金属区域与第二金属层之间的隔离层。在特定实施例中，基体颗粒可设置在液态载体材料内。在示例性的实施例中，在开口内沉积基体颗粒的步骤可通过分配（dispensing）、喷墨印刷、激光印刷、丝网印刷、或模版印刷而进行。在一个实施例中，作为加热步骤的结果，可蒸发掉液态载体材料。在特定实施例中，液态载体材料可包括助熔组分。在示例性的实施例中，方法还可包括，在加热步骤过程中或以后，进行真空处理，以去除助熔组分。

在示例性的实施例中，覆盖第一金属区域的第二金属层可为双金属层。加热步骤中可加热基体颗粒至瞬时液相反应温度。每个第二双金属层可形成围绕第一金属区域的低共熔熔体。在一个实施例中，至少一些相邻的基体颗粒的低共熔熔体可扩散至相邻基体颗粒的第一金属区域内。在特定实施例中，每个第二双金属层可包括锡层及合金层，该合金包括从由以下材料组成的群组中选择的金属：银、铜、铟、锌、铋。在示例性的实施例中，开口可限定从第一表面朝第二表面延伸的内表面。方法还可包括，在形成导电通路前，沉积涂覆该内表面的绝缘介电层。

在一个实施例中，方法还可包括，在形成导电通路前，形成覆盖介电层并衬在开口内的第三金属层。在特定实施例中，形成导电通路的步骤可使至少一些基体颗粒与第三金属层冶金接合在一起。在示例性的实施例中，在开口内沉积基体颗粒的步骤可包括，在开口内沉积基体颗粒和间质颗粒的混合物。间质颗粒可并入导电通路的结构内。

在特定实施例中，至少一些间质颗粒可为第三金属颗粒。在一个实施例中，间质颗粒包括从以下材料组成的群组中选择的至少一种金属：银、金、钨、钼、镍。在示例性的实施例中，至少一些间质颗粒可具有非金属芯区域。该非金属可从由以下材料组成的群组中选择：硅石、陶瓷、石墨、聚合物。在特定实施例中，至少一些基体颗粒还可包括由第一金属区域围绕的非金属芯区域。在一个实施例中，每个非金属芯区域可为从由以下材料组成的群组中选择的材料：硅石、陶瓷、石墨、聚合物。

附图说明

图1A是根据本发明实施例堆叠微电子组件的示意性的截面图。

图1B是图1A中一部分的局部放大截面图，以说明根据本发明的导电通路。

图1C是图1A中一部分的局部放大截面图，以说明根据本发明的导电通路。

图1D是图1C的替代实施例的局部放大截面图。

图1E是图1B中一部分的局部放大截面图，以说明相邻基体颗粒之间的电连接。

图1F是图1B中一部分的局部放大截面图，以说明基体颗粒与开口内表面之间的接触。。

图2A和图2B是图1F的替代实施例的局部放大截面图。

图3是说明制造图1A中元器件的示例方法中各步骤的流程图。

图4A是图1B的替代实施例的局部放大截面图。

图4B是图4A中一部分的局部放大截面图，以说明涂覆金属层的间质颗粒。

图5是图1A中基体颗粒的替代实施例的局部放大截面图。

图6是图1A中基体颗粒的另一替代实施例的局部放大截面图。

图7是根据本发明一个实施例的系统的示意图。

具体实施方式

如图1A和图1B所示，元器件10可包括：具有背面或第一表面21和与其远离的正面或第二表面22的硅基板20、及在第一表面与第二表面之间贯穿各开口30并在其内延伸的复数个导电通路或贯通硅通路40。微电子单元10还可包括邻近第一表面21的微电子元件14，通过微电子元件的导电元件11与基板20电连接。元器件10可与邻近第二表面22的封装基板或印刷电路板（PCB）12电连接。

在一些实施例中，基板20可为半导体芯片、晶圆或类似物。基板20优选地具有小于10×10^-6/℃（或ppm/ oC）的热膨胀系数（"CTE"）。在特定实施例中，基板20可具有小于7ppm/ oC的热膨胀系数。基板20可基本上由如硅等无机材料制成。在基板20由如硅等半导体材料制成的实例中，基板具有邻近其第一表面21或第二表面22的有源半导体区域23，有源半导体区域内可包含复数个有源半导体器件（如晶体管、二极管等）。第二表面22与第一表面21之间的基板20厚度典型地小于200μm，且可显著地更小，例如130μm、70μm或甚至更小。在特定实施例中，基板20可从由半导体材料、陶瓷及玻璃组成的群组中选择的材料制成。

在图1A中，平行于第一表面21的方向本文称为“水平”或“横向”的方向；而垂直于第一表面的方向在本文中作为向上或向下的方向，且在本文也称为“竖直”方向。本文所指的方向为所指结构的参考系。因此，这些方向相对于正常或重力参考系可位于任意方向。声明与另一特征相比，一个特征位于“表面上方”较高的高度，意味着这两个特征都以同一正交方向偏离该表面，但沿该同一正交方向该一个特征比该另一个特征距该表面的距离更远。相反地，声明与另一个特征相比，一个特征位于“表面上方”较低高度，意味着这两个特征都以同一正交方向偏离该表面，但沿该同一正交方向该一个特征比该另一个特征距该表面的距离更近。

基板20还可包括复数个导电元件，如暴露在第二表面22上的导电垫24。尽管在图1A和图1B中没有特别地示出，在有源半导体区域23内存在有源半导体器件的情况下，有源半导体器件典型地与导电垫24导电连接。因此，通过包含在基板20内或基板的一层或多层的介电层上的布线，有源半导体器件可电连通。在一些实施例中（未示出），导电垫24可不在基板20的第二表面22上直接暴露。而是，导电垫24可与延伸至在基板20的第二表面22上暴露的端子的迹线电连接。导电垫24及本文公开的任意其他导电结构，可由任意导电材料制成，例如包括，铜、铝或金。导电垫24及本文公开的任意其他导电结构，可具有任意的俯视形状，包括圆形、椭圆形、三角形、正方形、长方形，或任意其他形状。

在本文应用的，声明导电元件“暴露在”基板的表面，指的是导电元件可与一理论点接触，该理论点以垂直于基板表面的方向从基板外部向基板表面移动。因此，暴露在基板表面上的端子或其他导电元件可从该表面突出；可与该表面平齐；或可相对于该表面凹陷，并通过基板内的孔或凹坑而暴露。

基板20可进一步包括位于第二表面22与导电垫24之间的介电层（未示出）。这种介电层可使导电垫24与硅基板20电绝缘。此介电层可称为基板20的“钝化层”。介电层可包括无机介电材料或有机介电材料，或二者都包括。介电层可包括电沉积的保形涂层或其他介电材料，如焊料掩模(solder mask)材料等的光致成像(photoimageable)的聚合物材料。基板20可进一步包括覆盖第一表面21的另一介电层（未示出）。在一个示例中，在基板20的第一表面21上存在导电元件时，这种介电层可使导电元件与基板20的第一表面21绝缘。

在本文描述的实施例中，覆盖第一表面21或第二表面22的介电层所具有的厚度可远小于基板20的厚度，从而即使介电层的热膨胀系数显著高于基板材料的热膨胀系数时，基板也具有大约等于基板材料的热膨胀系数的有效热膨胀系数。在一个示例中，基板20可具有小于10ppm/ oC的有效热膨胀系数。

基板20可包括从第一表面21部分地或完全穿过基板厚度T而朝第二表面22延伸的复数个开口30。在所示的实施例中，每个开口30都从第一表面21延伸至相应的一个导电垫24。开口30可以任意俯视几何形状而布置，例如包括，m×n阵列，m和n中每个都大于1。

每个开口30都包括从第一表面21朝第二表面22延伸的内表面31。相对于第二表面22限定的水平面，内表面31可以相对于由第二表面22所限定的水平面成0度与90度之间的角度，从导电垫24延伸穿过基板20。内表面31可具有恒定或变化的斜度。例如，当内表面31进一步朝第一表面21伸入时，内表面31相对于由第二表面22所限定的水平面的角度或斜度的绝对值可减小（即正、负幅度减小）。在特定实施例中，每个开口30可沿从相应导电垫24朝第一表面21的方向逐渐变小。在一些示例中，每个开口30可具有任意三维形状，例如包括，截头圆锥的形状、圆柱体、立方体、或棱柱，及其他形状。

复数个开口30可包括在相应开口30内延伸的复数条导电通路40，每条导电通路都在相应导电垫24与暴露在第二表面22上的导电触点（未示出）之间延伸，导电触点用于与如微电子元件14这样的另一元件互连。在特定实施例中，第一导电通路和第二导电通路40与相应的第一电位和第二电位可连接。在一个示例中，至少一些导电通路40中的每个都可与基板20内的第二导电通路（未示出）电连接，第二导电通路与相应的导电垫24电连接。这种第二导电通路可包括掺杂的半导体材料。

每个导电通路40（或本文描述的其他导电元件）与基板20外部的元器件之间的连接，可通过导电块或导电结合材料而连接，如导电块28。如图1A所示，每个焊料球28可使基板20的导电垫24与封装基板12的相应导电垫27电连接。这种导电块28可包括熔点相对低的易熔金属，如焊料、锡或包括复数种金属的低共熔混合物。替代地，这种导电块可包括可润湿性金属，如具有高于焊料或其他易熔金属熔点的铜或其他贵金属或非贵金属。这种可润湿性金属可与如互连元件的相应特征、如易熔金属特征接合。在特定实施例中，这种导电块可包括在介质中散布的导电材料，例如导电膏，如填充金属的膏、填充焊料的膏，或包括各向同性的导电粘接剂或各向异性的导电粘接剂。

每个导电通路40都可包括复数个接合的基体颗粒50，复数个接合的基体颗粒50可与第二表面22上的单个共同的导电垫24及第一表面21上的导电触点电连接。替代地，每个导电通路40可具有在基板20的第一表面21和第二表面22中至少一个上暴露的接触部分，用于与如微电子元件14和封装基板12等的其他元件电互连。在一个实施例中，每个导电通路40可穿过相应导电垫24从底面25延伸至其表面26。在特定实施例中，每个导电通路40可与第二表面22上的复数个导电垫24中的至少一个电连接。在一个示例中，基体颗粒50可具有平均长度L，该平均长度至多为导电通路40的平均直径D的一半。

每个导电通路40还可包括散布在接合的基体颗粒50之间的空穴60。这种空穴60（及本文描述所有其他空穴）可填充有空气。在一个示例中，空穴可占据导电通路40的10%或更多的容积。

在示例性的实施例中，相对于没有空穴时，这种空穴60可为导电互连40的基体颗粒50提供膨胀的额外空间，从而不会在基板20内和/或对第二表面22上的导电垫24或第一表面21上的导电触点产生太大的应力。这种空穴可改善这些实施例中微电子单元10的性能，尤其是当基板20材料的热膨胀系数与导电通路40材料的热膨胀系数之间具有较大的差异时。

每个导电通路40都可包括位于第一表面21和第二表面22中至少一个邻近的边界区域65。每个边界区域65都可包括，例如，焊料或聚合物介质，散布在接合的基体颗粒50之间，并从相应的第一表面21或第二表面22在开口30内延伸至一渗透深度D1或D2。

在特定实施例中，其中基板20包括复数个有源半导体器件，这些有源半导体器件包含在位于第二表面22邻近的有源半导体区域23内，元器件10可具有与图1A不同的布置。在元器件10的这种替代布置中，基板20的第二表面22可与微电子元件14相邻设置，且基板的导电元件（如导电垫24）可与微电子元件的导电元件11接合，例如利用如焊料等导电块而接合。在这种实施例中，基板20的第一表面21可与封装基板12相邻设置，通过如焊料球28等导电块，基板20第一表面21上的导电元件可与封装基板12的导电元件27接合。

在图1C所示的导电通路的替代实施例中，每个导电通路40′可包括焊料区域66，其中焊料散布在接合的基体颗粒50之间，并沿一渗透深度延伸，该渗透深度可等于导电通路的高度H。

在图1D所示的导电通路的另一替代实施例中，每个导电通路40″都可包括超出基板20的第一表面21而延伸的基体颗粒50。在一个示例中，基体颗粒50可覆盖基板20的第一表面21。导电通路40″可包括焊料区域67，其中在开口内及基板20的第一表面21上方，焊料散布在接合的颗粒50之间。 在特定实施例中，基体颗粒50可最初在开口30内沉积，使得其超出基板20的第一表面21而延伸，且在使基体颗粒彼此接合之前，导电通路40″可与第一表面平面化，从而生成图1C所示的导电通路40′。在一个示例中（未示出），每个导电通路都可包括延伸至低于基板20的第一表面21和第二表面22中任一个或二者的位置的基体颗粒50。

如图1E所示，每个基体颗粒50都可包括第一金属的第一区域51，其基本被第二金属层52所覆盖。每个基体颗粒50都可包括金属制成的第一金属区域51，该金属与组成相应的第二金属区域52的金属不同，使得第二金属层的至少一部分具有低于第一金属区域的熔点。相邻的基体颗粒50可通过它们各自的第二金属层52而冶金接合在一起。相邻基体颗粒50的第二金属层52可至少部分地扩散至接合颗粒的第一区域51内。在特定示例中，每个基体颗粒50的第二金属层52具有的厚度可都为基体颗粒厚度的2%与25%之间。

在示例性的实施例中，每个第一金属区域51可都为从由铜和包含铜的合金组成的群组中选择的金属。在一个示例中，每个第二金属层可都为锡合金，且包括从由银、铜、铟、锌、铋组成的群组中选择的金属。在一个示例中，每个第二金属层52都可具有低于400℃的熔点，且每个第一金属区域51都可具有500℃或更高的熔点。在一个示例中，导电通路40的杨氏模量可至多为导电通路所包括的金属（如基体颗粒50和金属层80）的杨氏模量的50%。

在一个实施例中，如图1F所示，特定开口30的内表面31可暴露，以与穿过该开口而延伸的导电通路40内的颗粒50接触。

在另一示例中，如图2A所示，特定开口30的内表面31可涂敷绝缘介电层70，并在第一表面21与第二表面22之间延伸，从而相应导电通路40在绝缘介电层内延伸。至少在开口内，这种绝缘介电层70可使导电通路40与基板20的材料分隔开并电绝缘。在一个示例中，这种绝缘介电层70可保形地涂敷在开口30内暴露的内表面31上。绝缘介电材料70可包括无机介电材料或有机介电材料，或包括二者。在特定实施例中，绝缘介电材料70可包括柔顺性的介电材料，使得绝缘介电材料具有足够低的弹性模量及足够的厚度，使得该模量与厚度的乘积提供柔顺性(compliancy)。

在又一示例中，如图2B所示，金属层80可覆盖绝缘介电层70和特定开口30的内表面31。这种金属层80可在第一表面21与第二表面22之间在开口30内延伸。在一个示例中，金属层80可保形地涂敷在开口内30暴露的绝缘介电层70上。在特定实施例中，金属层80可包括从由铜、银、金、钨、钼、镍、铜钨合金、钛钨合金组成的群组中选择的至少一种金属。通过其各自的第二金属层52，至少一些基体颗粒50可与金属层80冶金接合。在特定实施例中，金属层80可为隔离材料，可有助于防止基体颗粒50的金属扩散至基板20内。

在又一示例中，金属层80可为多层的金属，包括邻近介电层70的隔离或粘接层和覆盖该隔离或粘接层的另一金属层，该另一金属层可与基体颗粒50接合。

 在特定实施例中，当基板20基本上由介电材料组成时，可省略绝缘介电层70，金属层80可与基板20内的开口30的内表面31直接接触。

现在将参考图3所示的流程图300描述微电子单元10（图1A和图1B）的制造方法。在流程图300的步骤310中，可提供基板20。在流程图300的步骤320中，形成从第一表面21朝第二表面22延伸的复数个开口30，材料可从基板20的第一表面去除。

开口30可通过，例如，在第一表面21需要保留的剩余部分的位置上形成掩模层后，通过选择性的蚀刻基板20而形成。例如，可沉积并图案化如光致抗蚀剂层等的光致成像层，以只覆盖第一表面21的一部分，之后可进行定时蚀刻过程以形成开口30。

从第一表面21向下朝第二表面32延伸的每个开口30的内表面31，可为倾斜的，即可沿相对于第一表面以不是正交（直角）的角度延伸。如各向同性蚀刻工艺的湿蚀刻工艺、应用锥形刀片锯、及其他方法，都可用于形成具有倾斜内表面31的开口30。激光切割、机械研磨、及其他，也可用于形成具有倾斜内表面31的开口30。

替代地，每个开口30的内表面31都可沿竖直或基本竖直的方向从第一表面21向下以与第一表面21基本为直角的角度延伸（如图1A所示），而不是倾斜的。各向异性的蚀刻工艺，激光切割，激光钻孔，如锯切、研磨等的机械去除工艺，超声波加工，及其他，都可用于形成具有基本竖直内表面31的开口30。

在一个示例中（未示出），这种蚀刻过程可从基板的第二表面22的上方施加至基板20，以形成开口30。如果蚀刻过程从导电垫24上方进行，开口30可穿过导电垫而延伸。

在形成开口30的过程中，覆盖基板20第一表面21和/或第二表面22的钝化层的一部分也可去除，该部分可在蚀刻基板20的过程中蚀刻，或作为单独的蚀刻步骤。蚀刻、激光钻孔、机械研磨、或其他适当技术，都可用于去除此钝化层的该部分。

在流程图300的步骤330中，在特定实施例中（图2A所示），在形成开口30之后，可沉积覆盖开口30内表面31的绝缘介电层70，使得当绝缘介电层在开口内沉积时，导电通路40将在绝缘介电层内延伸。在一个示例中，绝缘介电层70可沉积为涂覆在相应的内表面31上。

在具有覆盖开口30内表面31的绝缘介电层的一个实施例中，掩模可施加至基板第一表面21上具有的开口无需形成这种介电层的部分上。这种未涂敷的开口30，可随后被具有与基板20材料直接接触的部分（图1F所示）的导电通路40填充。例如，在延伸至导电垫24中接地垫的特定开口30内可包括这种导电通路40。

形成这种覆盖开口30内表面31的绝缘介电层70可采用各种方法，这些方法在下文参照图2A进行描述。在特定示例中，如化学气相沉积（CVD）、等离子气相沉积或原子层沉积（ALD）等的气相沉积工艺，都可用于沉积覆盖开口30内表面31的薄的绝缘介电层。在一个示例中，在用于沉积这种绝缘介电层的低温过程中，可应用正硅酸乙酯（TEOS）。在示例性的实施例中，二氧化硅、硼磷硅酸盐玻璃（BPSG）、硼硅酸盐玻璃（BSG）、磷硅酸盐玻璃（PSG）的层可覆盖开口30内表面31而沉积，这些玻璃可为掺杂的或不掺杂的。

在一个示例中，可流动的介电材料可涂敷在基板20的第一表面21，然后在“旋涂”("spin-coating")操作过程中，可流动材料沿开口30的内表面31更均匀地分布，随后是可包括加热的干燥周期。在另一示例中，介电材料的热塑性膜可铺在第一表面21上，然后加热组件，或在真空环境中加热，即放置在低于外界气压的环境中加热。

在又一示例中，包括基板20的组件可浸入介电材料沉积槽中以形成保形的介电涂层或绝缘介电材料70。在本文中应用的“保形涂层”（ "conformal coating"）是指，特定材料的涂层与被涂敷的表面的轮廓一致，例如当绝缘介电材料70与开口30的内表面31的轮廓一致时。可应用电化学沉积法以形成保形的介电材料70，例如包括，电泳沉积或电解沉积。

在一个示例中，可应用电泳沉积技术以形成保形的介电涂层，使得保形的介电涂层只沉积在组件暴露的导电与半导电的表面上。在沉积过程中，半导体器件晶圆可保持在所需的电位，电极浸入槽中以使槽保持在不同的所需电位。然后在适当的条件下，组件保持在槽中充足的时间，以在基板的暴露的导电或半导电的表面上形成电沉积的保形介电材料70，包括但不限于沿着开口30的内表面31。只要在待涂敷表面与槽之间保持足够强的电场，电泳沉积就会发生。因为电泳沉积的涂层为自限制的，在涂层达到沉积过程中由如电压、浓度等参数确定的特定厚度后，沉积过程就会停止。

电泳沉积在基板20的导电和/或半导电外表面上形成了连续的厚度均匀的保形涂层。另外，由于钝化层的介电（非导电）性能，电泳涂层可沉积为不在覆盖基板20的第一表面21的剩余钝化层上形成涂层。换言之，电泳沉积的特性为其通常不在介电材料层上形成，并且不在覆盖导体的介电材料层上形成，假设该介电材料层具有保证其介电性能的足够厚度。典型地，电泳沉积将不在厚度大于约10微米至几十微米的介电层上发生。保形介电材料70可由阴极环氧树脂沉积的反应源（precursor）形成。替代地，可应用聚氨酯或丙烯酸沉积的反应源。各种电泳涂层的反应源的成分及供应的原料来源在下面的表1中列出。

 

在另一示例中，可电解形成介电材料70。除了沉积层的厚度不限制为接近其上形成沉积层的导电或半导电表面以外，这种过程与电泳沉积类似。以这种方式，可形成电解沉积的介电层，并达到根据需要所选择的厚度，处理时间是所获得厚度的一个影响因素。

在流程图300的步骤340时，在特定实施例中（图2B所示），在绝缘介电层70沉积后，可形成覆盖绝缘介电层和相应开口30内表面31的金属层80。在一个示例中，金属层80可形成为衬在相应开口30内。

为形成金属层80，示例性的方法包括，在绝缘介电层70的暴露表面上一次或多次喷溅原生金属层（primary metal layer）、电镀、化学气相沉积、等离子气相沉积或机械沉积的方法而沉积金属层。机械沉积可包括在高速下引入加热的金属微粒流至待涂敷表面的步骤。例如，这个步骤可通过在绝缘介电层70上包层沉积（blanket deposition）而进行。

因为基本上用于形成导电元件的任何技术都可用于形成金属层80或覆盖第一表面21和第二表面22的其他金属元件，所以可应用在共同拥有的申请号为12/842669、申请日为2010年7月23日的美国专利申请中更详细地论述的特定技术，该专利申请公开的内容以引用的方式并入本文。这些技术可包括，例如采用激光或采用如研磨或喷砂等的机械加工工艺，选择性地处理表面，使得沿将要形成导电元件的路线的该部分表面，处理为与表面的其他部分不同。例如，可采用激光或机械加工工艺，从表面只沿特定路线烧蚀或去除如牺牲层等的材料，从而形成沿该路线延伸的凹槽。然后可在凹槽内沉积如催化剂等的材料，并可在凹槽内沉积一层或多层金属层。

在流程图300的步骤350中，在形成开口30后（如果需要的话，在介电层70和金属层80形成后），可在开口内沉积基体颗粒。在特定实施例中，基体颗粒50可设置在液态载体材料内，随后在流程图300的步骤360或步骤370时，液态载体材料可去除。例如，通过分配（dispensing）、喷墨印刷、激光印刷、丝网印刷、或模版印刷等，可进行在开口30沉积基体颗粒50的过程。在一个实施例中，液态载体材料可包括助熔组分。这种沉积过程可通过在真空室内进行沉积而增强，以有助于在开口30内沉积基体颗粒50。替代地，在最初沉积过程中或之后，可从基板20的相反侧施加真空，以有助于把基体颗粒拖入开口30内。

在示例性的实施例中，递送至开口且其内包含基体颗粒50的液态载体材料内，可包括导电基质材料。在随后的熔结过程中，可加热基板20至熔结温度，此时导电基质材料发生变化，然后使基体颗粒50永久地电接合及机械接合在一起。

在沉积时，即在熔结前，导电基质材料可包括如铜或银等高熔点材料的颗粒或薄片，及如锡、铋、或锡与铋的组合等的低熔点材料的颗粒或薄片。一些颗粒可具有如下结构，包括金属芯或如聚合物、硅石或石墨芯等非金属芯，及芯上的如低熔点金属等的金属，该金属不同于金属芯中的金属。

在一些示例中，导电基质材料可包括“活性的”或未固化的聚合物。在沉积过程后，结构可随后加热至用于熔结导电基质材料的温度。在此熔结过程中，高熔点金属与低熔点金属熔融在一起，其间通常形成金属间化合物，并形成可具有开孔式泡沫状外观的固态金属基质。沉积的导电基质材料可包括，在熔结过程中如通过蒸发而从金属组分中遗出的介质，从而导电基质材料内可具有空穴。替代地，导电基质材料可包括活性聚合物组分。典型地作为熔结过程的结果，聚合物组分交联并固化。作为熔结过程的结果，聚合物组分可逐渐散布至整个金属基质内，在金属基质的开孔内，聚合物材料典型地连接在一起。然后金属基质和散布其内的聚合物可形成固态导电结构。

在某些条件下，熔结过程后，导电基质材料可形成固态结构，该固态结构随后不可回流，除非是在温度显著高于进行熔结过程时的温度的情况下。在如锡、铋等低熔点金属与导电材料的至少一种如铜等的其他金属组分形成金属间化合物过程中，低熔点金属完全消耗掉而特定地熔结，可获得这种结果。

根据不同的应用，导电基质材料熔结的温度可显著低于焊料生成替代连接所需的回流温度。在焊料中可加入如铜或银等金属，以改善机械弹性并提高焊料的熔化温度。因此，与相对应的焊料连接相比，所形成的具有导电基质材料的导电通路40的结构，可提供机械鲁棒（robust）性更好的系统，且具有更低的接合温度。

在这种情况下，应用这种导电基质材料可有助于避免产生与高温接合过程相关的问题。例如，在基板内包括的有机材料的玻璃化转变温度相当低的情况下，应用导电基质材料而获得的低温接合过程可有助于避免这种基板内产生不良变化。同样，在涉及基板20相对微电子元件14热膨胀不同的这类接合过程中，低温接合过程可有助于解决相关的问题。在这种情况下，因为在接合过程中的热偏移(thermal excursion)缩小，可致使组装的微电子单元10内锁定的应力较小，所以低温接合过程可使得封装的可靠性提高。

在特定示例中，当沉积时，导电基质材料可包括助熔组分。在熔结过程中，助熔组分可有助于去除氧化副产物。在一个实施例中，接合过程可应用没有助熔组分的导电基质材料而进行。在这种情况下，接合过程可在低压、如部分真空环境下进行，或者在已排除氧气或已用另一气体取代氧气的环境下进行。

在流程图300的步骤360中，至开口30内沉积基体颗粒50后，可加热基体颗粒，使得每个第二金属层52都使基体颗粒彼此熔融在一起，以形成在开口内延伸的连续导电通路40。在特定示例中，在加热步骤360后，导电通路40可包括散布在接合的基体颗粒50之间的空穴60。这种空穴60可占据导电通路40的10%或更多的容积。

在一个示例中，每个第二金属层52都可具有低于400℃的熔点，且每个第一金属区域51可具有500℃或更高的熔点，从而通过把基体颗粒加热至400℃与500℃之间的温度，基体颗粒50可彼此冶金接合在一起。在一个实施例中，至少一些开口30内的至少一些基体颗粒50可还与相应导电垫24的底表面25冶金接合。在特定实施例中，在流程图300的加热步骤360时，可使至少一些基体颗粒50与金属层80冶金接合。在一个示例中，在加热步骤360后，可进行平面化第一表面21的步骤。

在流程图300的步骤370中，可从开口30内去除载体材料。在一个实施例中，作为加热基体颗粒50的结果，可蒸发掉液态载体材料。在特定实施例中，在加热步骤过程中或后，可进行真空处理，以从开口30内去除助熔组分。 

此后，可形成在每个开口30内延伸的边界区域65。在边界区域65为聚合物的实施例中，边界区域可采用在上文所述的参照形成绝缘介电层70类似的方法而形成。在一个示例中，在流程图300的加热步骤360和/或载体去除步骤370后，空穴60保留在导电通路40内，边界区域65可为沉积在至少一些空穴60内的聚合物介质。这些聚合物介质可从第一表面21和第二表面22中至少一个在开口30内至少延伸至渗透深度D1和/或D2。

在边界区域65为焊料的实施例中，边缘区域可采用在上文所述的参照形成导电块28类似的方法而形成。在特定示例中，在流程图300的加热步骤360和/或载体去除步骤370后，空穴60保留在导电通路40内，边界区域65可为沉积在至少一些空穴60内的焊料。这些焊料可从第一表面21和第二表面22中至少一个在开口30内至少延伸至渗透深度D1和/或D2。

图4A和图4B示出了图1A中导电通路40的变例，具有替代的布置。除了导电通路40a内包括间质颗粒（interstitial particles）90和90a之外，导电通路40a与上述的导电通路40类似。在特定实施例中，示例的间质颗粒90和90a中任一个或二者可散布在导电通路40a的接合的基体颗粒50之间。在一个示例中，间质颗粒90和/或90a可并入导电通路40a的结构内。在一个实施例中，间质颗粒90和/或90a可占据导电通路40a的至少10%的容积。

如图4A所示，一个或多个间质颗粒90可包括单个材料的区域。这种单材料间质颗粒90可包括如金属、硅石、陶瓷、石墨或聚合物等材料。替代地，如图4B中可以看到的，一个或多个间质颗粒90a可包括非金属芯区域91，例如，其可包括如硅石、陶瓷、石墨或聚合物等的材料。这种非金属芯区域91可被如铜或铝等金属的第三金属层92所围绕。

在特定实施例中，每个间质颗粒90和/或90a可具有小于10ppm/ oC的热膨胀系数。在一个示例中，导电通路40的杨氏模量可至多为通路内包括的金属（如基体颗粒50和金属层80）的杨氏模量及通路内包括的间质颗粒的材料（如间质颗粒90和/或90a的材料）的杨氏模量的50%。

每个导电通路40a可包括在接合的基体颗粒50与间质颗粒90和/或90a之间延伸的间质区域62。间质区域62可包括，如焊料或聚合物介质。如图4A所示，间质区域62可穿过可等于导电通路40a高度的渗透深度而延伸（类似于图1C中所示的焊料区域66），或者替代地，间质区域可与第一表面21和第二表面22中至少一个相邻，且从相应的第一表面21或第二表面在开口30内延伸至渗透深度D1或D2（类似于图1B中所示的边界区域65）。

除了在步骤350中，在开口30内沉积基体颗粒50时，可包括在开口内沉积基体颗粒与间质颗粒90和/或90a的混合物以外，可采用参照图3所示的流程图300在上文所述相同的方法形成导电通路40a。在加热步骤360中，基体颗粒50与间质颗粒90和/或90a可一起并入导电通路40a的结构内。

图5示出了图1E中的基体颗粒50在图3流程图300所示的步骤360之前时的实施例。除了基体颗粒550包括具有外层553和内层554的第二双金属层552以外，图5中所示出的基体颗粒550与上述的基体颗粒50相同。在一个示例中，外层553与内层554中的一层可为锡层，外层与内层中的另一层可为合金层，该合金包括从由银、铜、铟、锌、铋组成的群组中选择的金属。

基体颗粒550还包括在第一金属区域551与第二双金属层552之间延伸的隔离层555。这种隔离层555可包括如钨等的隔离金属，在流程图300的加热步骤360过程中，可降低第二双金属层552的金属向第一金属区域551内扩散的速率。

除了在加热步骤360中，基体颗粒可加热至瞬时液相反应温度，使得每个第二双金属层552可形成围绕相应第一金属区域551的低共熔熔体（eutectic low melt）以外，导电通路40、40′、40″和40a可使用基体颗粒550，采用参照图3所示流程图300中在上文所述相同的方法而形成。在一个实施例中，至少一些相邻基体颗粒550的低共熔熔体可扩散到相邻基体颗粒的第一金属区域551内。在流程图300的加热步骤360过程中，基体颗粒550加热后，基体颗粒550可转变为图1E中所示的基体颗粒50。这种基体颗粒50可每个都具有与相邻基体颗粒结合在一起的第二金属层52，第二金属层包括内层553和外层554中的金属。

图6示出了，在图3中流程图300所示的步骤360前时，图5中基体颗粒550的变例。除了基体颗粒650包括由第一金属区域651围绕的非金属芯区域657以外，图6中所示的基体颗粒650与上述的基体颗粒650相同。每个非金属芯区域657可从由硅石、陶瓷、石墨、聚合物组成的群组中选择的一种或多种材料制成。

在一个实施例中，每个基体颗粒650的第一金属区域651具有的厚度可大于基体颗粒的第二金属层652的厚度。在特定实施例中，非金属芯区域657可为固态无机介电材料，包括这种基体颗粒650的导电通路40、40′、40″或40a的杨氏模量可至多为导电通路内包括的金属及固态无机介电材料的杨氏模量的50%。

在一个示例中，特定导电通路40、40′、40″或40a，可采用基体颗粒50、550、650中的任意个或全部的混合物而形成。在另一示例中，特定导电通路40、40′、40″或40a，可采用间质颗粒90或90a及任意或全部的基体颗粒50、550、650的混合物而形成。

上述的微电子单元可在不同的电子系统的构造中利用，如图7所示。例如，根据本发明进一步实施例的系统700包括如上文所述的微电子组件706与其他电子元器件708和710配合使用。在绘出的示例中，元器件708为半导体芯片，而元器件710为显示屏，但任意其他元器件都可应用。当然，尽管为清楚图示起见，在图7中只绘出了两个附加元器件，系统可包括任意数量的这种元器件。微电子组件706可为上述的任意微电子单元。在另一变例中，任意数量的这种微电子组件706都可应用。

微电子组件706和元器件708、710可都安装至以虚线示意性地描绘的共同外壳701内，且彼此电互连以形成所需的电路。在所示的示例性系统中，系统可包括如柔性印刷电路板等的电路板702，且电路板可包括使元器件之间彼此互连的大量导电体704，其中在图7中只示出了一个。但是，这只是示例，任意适当的用于形成电连接的结构都可应用。

外壳701作为便携式外壳而描述，具有用于如移动电话或个人数字助理等的类型，显示屏710暴露在外壳的表面。其中结构706包括如成像芯片等的光敏元件，还可配置镜头711或其他光学器件，以提供光至结构的路线。同样，图7内所示的简化系统只是示例，其他系统，包括一般视为固定结构的系统，如台式计算机、路由器及类似的结构，都可应用上述的结构而制成。

本文公开的空腔、孔隙和导电元件可通过以下专利申请中非常详细描述的过程而形成，如在共同待决、共同转让的专利申请号分别为12/842587、12/842612、12/842651、12/842669、12/842692和12/842717，申请日都为2010年7月23日的美国专利申请中，及在申请公开号为2008/0246136的已公开的美国专利申请公开说明书中，所有这些专利申请公开的内容以引用的方式并入本文。

尽管本发明参照特定应用的实施例进行描述，可以理解的是，这些实施例只是说明本发明的原理和应用。因此，应理解为，在不偏离由附加的权利要求书所限定的本发明实质和范围的情况下，说明的实施例可做出许多修改及可设计出其他布置。

可是理解的是，各从属权利要求及其阐述的特征可以与存在于最初权利要求书中的不同的方式组合。也可理解的是，与单个实施例结合进行描述的特征可与其他已描述的实施例共用。

工业实用性

本发明享有广泛的工业实用性，包括但不限于，电子元器件及制造电子元器件的方法。

Claims (57)

1.元器件，包括：

基板，具有第一表面和远离第一表面的第二表面，所述基板具有小于10ppm/℃的热膨胀系数；

开口，沿一方向在所述第一表面与所述第二表面之间延伸；及

导电通路，在所述开口内延伸，所述导电通路包括复数个基体颗粒，每个基体颗粒都包括第一金属的第一区域，该第一区域基本由不同于所述第一金属的第二金属层所覆盖，所述基体颗粒冶金接合在一起，且所述颗粒的第二金属层至少部分地扩散至所述第一区域内，所述导电通路包括散布在接合的基体颗粒之间的空穴，所述空穴占据所述导电通路10%或更多的容积。

2.根据权利要求1所述的元器件，进一步包括散布在所述接合的基体颗粒之间并从所述第一表面与所述第二表面中至少一个在所述开口内至少延伸至一渗透深度的聚合物介质。

3.根据权利要求1所述的元器件，进一步包括散布在所述接合的基体颗粒之间并从所述第一表面与所述第二表面中至少一个在所述开口内至少延伸至一渗透深度的焊料。

4.元器件，包括：

基板，具有第一表面和远离第一表面的第二表面，所述基板具有小于10ppm/℃的热膨胀系数；

开口，沿一方向在所述第一表面与所述第二表面之间延伸；及

导电通路，在所述开口内延伸，所述导电通路包括复数个基体颗粒，每个基体颗粒都包括第一金属的第一区域，该第一区域基本由不同于所述第一金属的第二金属层所覆盖，所述基体颗粒冶金接合在一起，且所述颗粒的第二金属层至少部分地扩散至所述第一区域内，所述导电通路包括散布在接合的基体颗粒之间并从所述第一表面与所述第二表面中至少一个在所述开口内至少延伸至一渗透深度的焊料。

5.根据权利要求4所述的元器件，其中所述渗透深度与所述导电通路的高度相等。

6.根据权利要求4所述的元器件，其中所述导电通路进一步包括散布在所述接合的基体颗粒之间的空穴，所述空穴占据所述导电通路10%或更多的容积。

7.根据权利要求1或4所述的元器件，其中所述基板包含邻近所述第二表面的复数个有源半导体器件，所述导电通路与所述第二表面上的复数个导电元件中的至少一个电连接。

8.根据权利要求1或4所述的元器件，其中所述导电通路与所述基板内的第二导电通路连接，该第二导电通路与所述导电垫电连接。

9.根据权利要求8所述的元器件，其中所述第二通路包括掺杂的半导体材料。

10.根据权利要求1或4所述的元器件，其中所述开口在所述基板的第一表面与第二表面之间延伸。

11.根据权利要求1或4所述的元器件，其中所述基板为从由以下材料组成的群组中选择的材料：半导体材料、陶瓷、玻璃。

12.根据权利要求1或4所述的元器件，其中每个第一金属区域为从由以下材料组成的群组中选择的金属：铜、包括铜的合金。

13.根据权利要求1或4所述的元器件，其中每个第二金属层为锡合金，且包括从由以下材料组成的群组中选择的金属：银、铜、铟、锌、铋。

14.根据权利要求1或4所述的元器件，其中所述第二金属层的至少一部分具有低于所述第一金属区域的熔化温度。

15.根据权利要求1或4所述的元器件，其中所述导电通路的杨氏模量至多为所述通路内包括的金属的杨氏模量的50%。

16.根据权利要求1或4所述的元器件，其中所述基体颗粒的平均长度至多为所述导电通路的平均直径的一半。

17.根据权利要求1或4所述的元器件，其中每个基体颗粒的所述第二金属层具有的厚度为所述基体颗粒的厚度的2%与25%之间。

18.根据权利要求1或4所述的元器件，其中所述开口限定从所述第一表面朝所述第二表面延伸的内表面，进一步包括涂覆所述内表面的绝缘介电层，至少在所述开口内，所述介电层使所述导电通路与所述基板分隔开并绝缘。

19.根据权利要求18所述的元器件，进一步包括覆盖所述介电层的第三金属层。

20.根据权利要求19所述的元器件，其中至少一些所述基体颗粒通过所述第二金属层而与所述第三金属层冶金接合。

21.根据权利要求1或4所述的元器件，其中至少一些所述基体颗粒进一步包括由所述第一金属区域围绕的非金属芯区域。

22.根据权利要求21所述的元器件，其中每个非金属芯区域为从由以下材料组成的群组中选择的材料：硅石、陶瓷、石墨、聚合物。

23.根据权利要求21所述的元器件，其中每个基体颗粒的所述第一金属区域具有的厚度大于所述基体颗粒的第二金属层的厚度。

24.根据权利要求21所述的元器件，其中所述非金属芯区域为固态无机介电材料，且所述导电通路的杨氏模量至多为所述通路内包括的金属及固态无机介电材料的杨氏模量的50%。

25.元器件，包括：

基板，具有第一表面和远离第一表面的第二表面，所述基板具有小于10ppm/℃的热膨胀系数；

开口，沿一方向在所述第一表面与所述第二表面之间延伸；及

导电通路，在所述开口内延伸，所述导电通路包括复数个基体颗粒，每个基体颗粒都包括第一金属的第一区域，该第一区域基本由不同于所述第一金属的第二金属层所覆盖，所述基体颗粒冶金接合在一起，所述颗粒的第二金属层至少部分地扩散至所述第一区域内，所述导电通路包括间质颗粒，所述间质颗粒至少占据所述导电通路10%的容积。

26.根据权利要求25所述的元器件，其中所述间质颗粒具有小于10ppm/℃的热膨胀系数。

27.根据权利要求26所述的元器件，其中所述导电通路的杨氏模量至多为所述通路内包括的金属及所述间质颗粒的材料的杨氏模量的50%。

28.根据权利要求25所述的元器件，其中至少一些所述间质颗粒为第三金属颗粒。

29.根据权利要求25所述的元器件，其中至少一些所述间质颗粒具有非金属芯区域，该非金属从由以下材料组成的群组中选择：硅石、陶瓷、石墨、聚合物。

30.根据权利要求29所述的元器件，其中每个非金属芯区域由第三金属层围绕。

31.系统，包括根据权利要求1、4或25所述的结构，及与所述结构电连接的一个或多个其他电子元器件。

32.根据权利要求31所述的系统，进一步包括外壳，所述结构和所述其他电子元器件安装至所述外壳。

33.制造元器件的方法，包括：

提供具有第一表面和远离第一表面的第二表面的基板，所述基板具有小于10ppm/℃的热膨胀系数，所述基板具有从所述第一表面朝所述第二表面延伸的开口；

在所述开口内沉积复数个基体颗粒，每个基体颗粒包括第一金属区域和覆盖所述第一金属区域的第二金属层，所述第二金属层具有低于400℃的熔点，所述第一金属区域具有500℃或更高的熔点；及

加热所述基体颗粒，使得每个第二金属层把所述基体颗粒彼此熔融在一起，以形成在所述开口内延伸的连续的导电通路，所述导电通路包括散布在接合的基体颗粒之间的空穴，所述空穴占据所述导电通路10%或更多的容积。

34.根据权利要求33所述的方法，其中所述基板包含邻近所述第二表面的复数个有源半导体器件，所述导电通路与所述第二表面上的复数个导电元件中的至少一个电连接。

35.根据权利要求33所述的方法，进一步包括，在加热所述基体颗粒的步骤之后，平面化所述第一表面。

36.根据权利要求33所述的方法，进一步包括在所述接合的基体颗粒之间散布的至少一些空穴内沉积聚合物介质，所述聚合物介质从所述第一表面与所述第二表面中至少一个在所述开口内延伸至一渗透深度。

37.根据权利要求33所述的方法，进一步包括在所述接合的基体颗粒之间散布的至少一些空穴内沉积焊料，所述焊料从所述第一表面与所述第二表面中至少一个在所述开口内延伸至一渗透深度。

38.根据权利要求33所述的方法，其中每个第一金属区域为从由以下材料组成的群组中选择的金属：铜、镍、铝、钨、含铜的合金。

39.根据权利要求33所述的方法，其中每个第二金属层为从由以下材料组成的群组中选择的金属：锡、铋、铟、镉、硒、锌，及其合金。

40.根据权利要求33所述的方法，其中每个基体颗粒都包括位于所述第一金属区域与所述第二金属层之间的隔离层。

41.根据权利要求33所述的方法，其中所述基体颗粒设置在液态载体材料内。

42.根据权利要求41所述的方法，其中在开口内沉积基体颗粒的步骤通过分配、喷墨印刷、激光印刷、丝网印刷、或模版印刷而进行。

43.根据权利要求41所述的方法，其中作为加热步骤的结果，蒸发掉所述液态载体材料。

44.根据权利要求41所述的方法，其中所述液态载体材料包括助熔组分。

45.根据权利要求44所述的方法，进一步包括，在加热步骤过程中或以后，进行真空处理的步骤，以去除所述助熔组分。

46.根据权利要求33所述的方法，其中覆盖所述第一金属区域的所述第二金属层为双金属层，在加热步骤中，加热所述基体颗粒至瞬时液相反应温度，每个第二双金属层形成围绕所述第一金属区域的低共熔熔体。

47.根据权利要求46所述的方法，其中至少一些相邻的基体颗粒的低共熔熔体扩散至相邻基体颗粒的所述第一金属区域内。

48.根据权利要求46所述的方法，其中每个第二双金属层都包括锡层及合金层，该合金包括从由以下材料组成的群组中选择的金属：银、铜、铟、锌、铋。

49.根据权利要求33所述的方法，其中所述开口限定从所述第一表面朝所述第二表面延伸的内表面，进一步包括，在形成所述导电通路前，沉积涂敷所述内表面的绝缘介电层。

50.根据权利要求49所述的方法，进一步包括，在形成所述导电通路前，形成覆盖所述介电层并衬在所述开口内的第三金属层。

51.根据权利要求50所述的方法，其中形成所述导电通路的步骤使至少一些基体颗粒与所述第三金属层冶金接合在一起。

52.根据权利要求33所述的方法，其中在开口内沉积基体颗粒的步骤包括，在所述开口内沉积所述基体颗粒和间质颗粒的混合物，所述间质颗粒并入所述导电通路的结构内。

53.根据权利要求52所述的方法，其中至少一些间质颗粒为第三金属颗粒。

54.根据权利要求53所述的方法，其中所述间质颗粒包括从由以下材料组成的群组中选择的至少一种金属：银、金、钨、钼、镍。

55.根据权利要求52所述的方法，其中至少一些间质颗粒具有非金属芯区域，该非金属从由以下材料组成的群组中选择：硅石、陶瓷、石墨、聚合物。

56.根据权利要求33所述的方法，其中至少一些基体颗粒进一步包括被所述第一金属区域围绕的非金属芯区域。

57.根据权利要求56所述的方法，其中每个非金属芯区域为从由以下材料组成的群组中选择的材料：硅石、陶瓷、石墨、聚合物。

Images