CN210272322U - 基于玻璃衬底的三维集成封装转接板 - Google Patents
基于玻璃衬底的三维集成封装转接板 Download PDFInfo
- Publication number
- CN210272322U CN210272322U CN201921228016.2U CN201921228016U CN210272322U CN 210272322 U CN210272322 U CN 210272322U CN 201921228016 U CN201921228016 U CN 201921228016U CN 210272322 U CN210272322 U CN 210272322U
- Authority
- CN
- China
- Prior art keywords
- glass substrate
- dimensional integrated
- conductive
- holes
- integrated package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开了一种基于玻璃衬底的三维集成封装转接板。所述基于玻璃衬底的三维集成封装转接板包括玻璃衬底,所述玻璃衬底内分布有多个通孔,所述通孔沿厚度方向贯穿所述玻璃衬底,所述通孔内填充导电材料而形成导电通道,所述导电通道的两端分别与分布在所述玻璃衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接,所述第一表面与第二表面背对设置。本实用新型提供的基于玻璃衬底的三维集成封装转接板,性能稳定,制作工艺流程简单,所获玻璃基三维封装基板的绝缘性能好,具有良好的介电性能、电绝缘性能,在介电性能要求比较高的情况下仍可以满足需求。
Description
技术领域
本实用新型涉及一种三维集成封装转接板,特别涉及一种基于玻璃衬底的三维集成封装转接板,属于机械技术领域。
背景技术
三维通孔技术是一项高密度封装技术,正在逐渐取代目前工艺比较成熟的引线键合技术,被认为是第四代封装技术。主要通过铜、钨、多晶硅等导电物质的填充,实现通孔的垂直电气互连。通孔技术可以通过垂直互连减小互联长度,减小信号延迟,降低电容/电感,实现芯片间的低功耗,高压通讯,增加宽带和实现器件集成的小型化。基于TSV技术的3D封装主要有以下几个方面优势:1)更好的电气互连性能,2)更宽的带宽,3)更高的互连密度,4)更低的功耗,5)更小的尺寸,6)更轻的质量。
目前硅基三维封装机板还存在良率低、容易短路、器件容易损坏等方面的缺点;例如硅基底的三维封装基板,其制作工艺主要包括深硅刻蚀形成微孔,绝缘层/阻挡层/种子层的沉积,深孔填充,化学机械抛光,减薄、pad的制备及再分布线制备等工艺技术。其主要通过刻蚀工艺形成通孔,然后利用薄膜沉积工艺制备绝缘层、阻挡层和种子层的淀积,结合电化学/化学工艺进行金属材料的填充,利用刻蚀和光刻的方式进行多余金属材料去除和再分布引线(RDL)电镀,再通过磨抛工艺进行晶圆减薄,最后进行晶圆/芯片对准、键合与切片。然而,现有的三维结构存在两方面的问题:一方面硅基材料本身是半导体,在进行减薄和抛光时很容易造成硅材料和金属填充材料之间的短路;另一方面,对于一些介电常数要求比较高的电子器件三维集成封装,硅材料难以满足。
实用新型内容
本实用新型的主要目的在于提供一种基于玻璃衬底的三维集成封装转接板,进而克服现有技术中的不足。
为实现前述实用新型目的,本实用新型采用的技术方案包括:
本实用新型实施例一方面提供了一种基于玻璃衬底的三维集成封装转接板,其包括玻璃衬底,所述玻璃衬底内分布有多个通孔,所述通孔沿厚度方向贯穿所述玻璃衬底,所述通孔内填充有导电材料而形成导电通道,所述导电通道的两端分别与分布在所述玻璃衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接,所述第一表面与第二表面背对设置。
在一些较为具体的实施方案中,所述导电通道的长度略大于或等于所述玻璃衬底的厚度。
在一些较为具体的实施方案中,所述导电材料包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金,但不限于此。
在一些较为具体的实施方案中,所述通孔的深度为50-1000μm。
在一些较为具体的实施方案中,所述导电线路为再分布线。
优选的,所述再分布线的厚度为100-5000nm。
在一些较为具体的实施方案中,所述导电线路的材质包括金、银、铜中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述焊球的直径为150-500μm。
在一些较为具体的实施方案中,所述焊球的材质包括Au-Sn、Ag-Sn中的任意一种,但不限于此。
本实用新型实施例另一方面还提供了一种基于玻璃衬底的三维集成封装转接板的制作方法,其包括:
将玻璃衬底加热软化,采用高压流体冲蚀所述玻璃衬底的第一表面,从而在玻璃衬底内形成多个通孔,所述通孔沿厚度方向贯穿所述玻璃衬底;
在所述通孔内填充导电材料而形成导电通道;
在所述玻璃衬底的第一表面形成导电线路,并使所述导电线路与导电通道电连接;
在所述玻璃衬底的第二表面形成焊球,并使所述焊球与导电通道电连接,所述第一表面与第二表面背对设置。
在一些较为具体的实施方案中,所述的制作方法包括:采用所述高压流体冲蚀所述玻璃衬底的第一表面,从而在玻璃衬底内形成多个盲孔,之后对所述玻璃衬底进行减薄处理,以使所述盲孔的两端分别由玻璃衬底的第一表面、第二表面露出而形成所述的通孔。
在一些较为具体的实施方案中,所述高压流体的温度低于所述玻璃衬底的软化温度。
优选的,所述高压流体的温度为室温。
在一些较为具体的实施方案中,所述的高压流体包括高压气流和高压液流中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述通孔或盲孔的深度为50-1000μm。
在一些较为具体的实施方案中,所述的制作方法包括:采用金属沉积的方式形成所述的导电通道。
优选的,所述导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金,但不限于此。
在一些较为具体的实施方案中,所述导电通道的长度略大于或等于所述玻璃衬底的厚度。
在一些较为具体的实施方案中,所述的制作方法包括:采用光刻、溅射中的任意一种方式形成所述的导电线路。
在一些较为具体的实施方案中,所述导电线路为再分布线。
优选的,所述再分布线的厚度为100-5000nm。
在一些较为具体的实施方案中,所述导电线路的材质包括金、银、铜中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述的制作方法包括:采用光刻、电镀、回流中的任意一种方式形成所述的焊球。
在一些较为具体的实施方案中,所述焊球的直径为150-500μm。
在一些较为具体的实施方案中,所述焊球的材质包括Au-Sn、Ag-Sn中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述玻璃衬底的材质包括玻璃和石英中的任意一种,但不限于此。
本实用新型实施例还提供了所述的基于玻璃衬底的三维集成封装转接板于微波、射频器件领域的应用。
与现有技术相比,本实用新型至少具有如下优点:
1)本实用新型实施例提供的基于玻璃衬底的三维集成封装转接板制作工艺流程简单、绝缘性能好,具有良好的介电性能;
2)本实用新型通过玻璃热压工艺和微纳米加工工艺相结合的方式在玻璃衬底上加工形成性能稳定的玻璃基三维封装基板;
3)本实用新型实施例提供的基于玻璃衬底的三维集成封装转接板具有良好的电绝缘性能,在介电性能要求比较高的情况下仍可以满足需求;
4)本实用新型实施例提供的基于玻璃衬底的三维集成封装转接板还可以在根据实际需求进行玻璃材质的选择,进而满足不同电子器件的需求。
附图说明
图1是本实用新型一典型实施案例中一种基于玻璃衬底的三维集成封装转接板的结构示意图;
图2是本实用新型一典型实施案例中一种基于玻璃衬底的三维集成封装转接板的制作工艺流程示意图;
图3是本实用新型实施例1中一种基于玻璃衬底的三维集成封装转接板的制作工艺流程示意图;
图4是本实用新型实施例2中一种基于玻璃衬底的三维集成封装转接板的制作工艺流程示意图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本实用新型的技术方案。如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。
请参阅图1,本实用新型一典型实施例提供的一种基于玻璃衬底的三维集成封装转接板(亦可称之为玻璃基三维封装基板、三维封装基板等)包括玻璃衬底1,玻璃衬底1具有相背对设置的第一表面和第二表面,在玻璃衬底1的内间隔设置有复数个导电通道2,所述导电通道的两端分别由玻璃衬底1的第一表面、第二表面露出,在玻璃衬底1的第一表面还设置有复数个再分布线3,在玻璃衬底1的第二表面还设置有复数个焊球4,部分导电通道2与再分布线3电连接,另一部分导电通道2与焊球4电连接,与焊球4连接的导电通道的另一端还与功能芯片5电连接,功能芯片5设置在玻璃衬底1的第一表面。
具体的,复数个导电通道2呈阵列分布,相邻两个导电通道分别与焊球、再分布线连接;其中的导电通道2主要由设置在玻璃衬底1上的通孔(复数个通孔呈阵列分布在玻璃衬底内)以及填充在通孔内的导电材料组成,此处的导电通道可以称之为金属柱或金属通道等;其中通孔的深度为50-1000μm,导电通道2的长度略大于或等于玻璃衬底的厚度;导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金。
具体的,任一所述导电通道不同时与所述再分布线、焊球连接;所述再分布线与焊球间隔分布;所述功能芯片经所述导电通道与所述焊球连接。
具体的,再分布线的厚度为100-5000nm,再分布线的材质包括金、银、铜中的任意一种;焊球的直径为150-500μm,焊球的材质包括Au-Sn、Ag-Sn中的任意一种;其中的玻璃衬底的材质包括玻璃和石英中的任意一种。
实施例1
请参阅图2和图3,一种基于玻璃衬底的三维集成封装转接板的制作工艺可以包括:
1)提供玻璃衬底,材质可以是玻璃或者石英;
2)先对玻璃衬底进行加热处理至玻璃衬底的软化点,采用室温高压流体冲蚀软化后的玻璃衬底的第一表面,进而在玻璃衬底内冲蚀形成复数个通孔,通孔沿厚度方向贯穿玻璃衬底;
3)采用化学或电化学的方式在通孔内沉积导电材料而形成导电通道;
4)采用光刻或溅射的方式在玻璃衬底的第一表面沉积形成再分布线,再分布线与部分导电通道电连接;
5)采用光刻、电镀、回流等工艺在玻璃衬底的第二表面形成焊球,焊球与另一部分导电通道电连接,其中第一表面与第二表面相背对设置。
实施例2
请参阅图2和图4,一种基于玻璃衬底的三维集成封装转接板的制作工艺可以包括:
1)提供玻璃衬底,材质可以是玻璃或者石英;
2)先对玻璃衬底进行加热处理至玻璃衬底的软化点,采用室温高压流体冲蚀软化后的玻璃衬底的第一表面而在玻璃衬底内冲蚀形成复数个盲孔;
3)对玻璃衬底进行减薄、抛光处理以使盲孔的两端分别由玻璃衬底的第一表面、第二表面露出而形成沿厚度方向贯穿玻璃衬底的通孔;
4)采用化学或电化学的方式在通孔内沉积导电材料而形成导电通道;
5)采用光刻或溅射的方式在玻璃衬底的第一表面沉积形成再分布线,再分布线与部分导电通道电连接;
6)采用光刻、电镀、回流等工艺在玻璃衬底的第二表面形成焊球,焊球与另一部分导电通道电连接,其中第一表面与第二表面相背对设置。
需要说明的是,本实施例中的制作方法还可以先制作形成导电通道,之后再进行减薄和抛光处理;即,前述实施例1、2的步骤3)还可包括:采用化学或电化学的方式在盲孔内沉积导电材料而形成导电通道;步骤4)还可包括:采用机械或化学工艺对玻璃衬底进行减薄、抛光处理,以使导电通道的一端由玻璃衬底的第二表面露出。
需要说明的是,实施例1与实施例2中制作形成的基于玻璃衬底的三维集成封装转接板中,再分布线与焊球与不同的导电通道连接,即同一导电通道不同时与再分布线、焊球连接,与再分布线、焊球连接的导电通道间隔分布。
具体的,前述实施例1与实施例2中,复数个导电通道2呈阵列分布,相邻两个导电通道分别与焊球、再分布线连接;其中的通孔的深度为100-1000μm,导电通道的长度略大于或等于玻璃衬底的厚度;导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金。
具体的,前述实施例1与实施例2中,再分布线的厚度为100-5000nm,再分布线的材质包括金、银、铜中的任意一种;焊球的直径为150-500μm,焊球的材质包括Au-Sn、Ag-Sn中的任意一种;其中的玻璃衬底的材质包括玻璃和石英中的任意一种。
具体的,前述实施例1与实施例2中,高压流体可以是高压气流或高压液流,其可以通过高压喷射器喷出,加工时采用的高压流体可以是低温流体介质,且温度应低于玻璃衬底的软化点;采用高压流体冲蚀的方式形成盲孔或通孔的同时,可以使孔壁的玻璃组织快速冷却而微晶化,使盲孔或通孔孔壁的热膨胀系数与沉积金属更接近。
本实用新型的提供的基于玻璃衬底的三维集成封装转接板制作工艺流程简单、绝缘性能好,具有良好的介电性能;并且,本实用新型通过玻璃热压工艺和微纳米加工工艺相结合的方式在玻璃衬底上加工形成性能稳定的玻璃基三维封装基板;另外,本实用新型实施例提供的基于玻璃衬底的三维集成封装转接板具有良好的电绝缘性能,在介电性能要求比较高的情况下仍可以满足需求;需要说明的是,本实用新型实施例提供的基于玻璃衬底的三维集成封装转接板还可以在根据实际需求进行玻璃材质的选择,进而满足不同电子器件的需求。
应当理解,上述实施例仅为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (8)
1.一种基于玻璃衬底的三维集成封装转接板,其特征在于包括玻璃衬底,所述玻璃衬底内分布有多个通孔,所述通孔沿厚度方向贯穿所述玻璃衬底,所述通孔内填充有导电材料而形成导电通道,所述导电通道的两端分别与分布在所述玻璃衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接,其中,所述导电线路为再分布线,所述再分布线的厚度为100-5000 nm;所述第一表面与第二表面背对设置。
2.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板,其特征在于:所述导电通道的长度略大于或等于所述玻璃衬底的厚度。
3.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板,其特征在于:所述通孔呈阵列分布在所述玻璃衬底内。
4.根据权利要求1或3所述的基于玻璃衬底的三维集成封装转接板,其特征在于:所述通孔的深度为50-1000 μm。
5.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板,其特征在于:所述焊球的直径为150-500 μm。
6.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板,其特征在于:任一所述导电通道不同时与所述再分布线、焊球连接。
7.根据权利要求1或6所述的基于玻璃衬底的三维集成封装转接板,其特征在于:所述再分布线与焊球间隔分布。
8.根据权利要求1所述的基于玻璃衬底的三维集成封装转接板,其特征在于:所述功能芯片经所述导电通道与所述焊球连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921228016.2U CN210272322U (zh) | 2019-07-31 | 2019-07-31 | 基于玻璃衬底的三维集成封装转接板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921228016.2U CN210272322U (zh) | 2019-07-31 | 2019-07-31 | 基于玻璃衬底的三维集成封装转接板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210272322U true CN210272322U (zh) | 2020-04-07 |
Family
ID=70015548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921228016.2U Active CN210272322U (zh) | 2019-07-31 | 2019-07-31 | 基于玻璃衬底的三维集成封装转接板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210272322U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110400781A (zh) * | 2019-07-31 | 2019-11-01 | 苏州甫一电子科技有限公司 | 基于玻璃衬底的三维集成封装转接板及其制作方法 |
CN112466857A (zh) * | 2021-01-28 | 2021-03-09 | 广东佛智芯微电子技术研究有限公司 | 一种基于透光板的芯片封装方法及其封装结构 |
-
2019
- 2019-07-31 CN CN201921228016.2U patent/CN210272322U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110400781A (zh) * | 2019-07-31 | 2019-11-01 | 苏州甫一电子科技有限公司 | 基于玻璃衬底的三维集成封装转接板及其制作方法 |
CN110400781B (zh) * | 2019-07-31 | 2024-06-21 | 苏州甫一电子科技有限公司 | 基于玻璃衬底的三维集成封装转接板及其制作方法 |
CN112466857A (zh) * | 2021-01-28 | 2021-03-09 | 广东佛智芯微电子技术研究有限公司 | 一种基于透光板的芯片封装方法及其封装结构 |
CN112466857B (zh) * | 2021-01-28 | 2021-06-25 | 广东佛智芯微电子技术研究有限公司 | 一种基于透光板的芯片封装方法及其封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111312697B (zh) | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 | |
CN108598061B (zh) | 一种陶瓷转接板结构及其制造方法 | |
US6582992B2 (en) | Stackable semiconductor package and wafer level fabrication method | |
US8581392B2 (en) | Silicon based microchannel cooling and electrical package | |
JP6067679B2 (ja) | 多孔質基板内のビア | |
US20150311188A1 (en) | Methods of Fabrication and Testing of Three-Dimensional Stacked Integrated Circuit System-In-Package | |
CN110400781B (zh) | 基于玻璃衬底的三维集成封装转接板及其制作方法 | |
CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
US20070093066A1 (en) | Stacked wafer or die packaging with enhanced thermal and device performance | |
CN210272322U (zh) | 基于玻璃衬底的三维集成封装转接板 | |
CN103943614A (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
CN111834306A (zh) | 半导体装置和包括该半导体装置的电子设备 | |
CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
CN115513182A (zh) | 一种半导体封装结构及其制备方法 | |
US10256216B2 (en) | Interconnect structures with intermetallic palladium joints and associated systems and methods | |
CN110634832A (zh) | 一种基于硅通孔转接板的封装结构及其制作方法 | |
CN209993594U (zh) | 基于陶瓷衬底的三维集成封装转接板 | |
CN112530874B (zh) | 一种三维晶圆集成结构及其制备方法、电子设备 | |
CN113629020B (zh) | 一种毫米波封装结构及其制备方法 | |
JP2011258803A (ja) | 貫通孔を形成しためっき層付シリコン基板 | |
CN110379768B (zh) | 一种基于石墨烯浆料填充的tsv制作方法 | |
CN114334805A (zh) | 一种用于3d封装的散热互连形成方法 | |
CN110299342A (zh) | 基于陶瓷衬底的三维集成封装转接板及其制作方法 | |
CN110767554A (zh) | 一种降低等效介电常数的硅基转接板结构及其制备方法 | |
CN112366139B (zh) | 一种用于5g移动终端的存储元件封装及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |